JP2005203596A - Production method of electro-optical device, electro-optical device and electronic apparatus - Google Patents
Production method of electro-optical device, electro-optical device and electronic apparatus Download PDFInfo
- Publication number
- JP2005203596A JP2005203596A JP2004008981A JP2004008981A JP2005203596A JP 2005203596 A JP2005203596 A JP 2005203596A JP 2004008981 A JP2004008981 A JP 2004008981A JP 2004008981 A JP2004008981 A JP 2004008981A JP 2005203596 A JP2005203596 A JP 2005203596A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- electro
- semiconductor layer
- optical device
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
- H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
- H01L21/76254—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along an ion implanted layer, e.g. Smart-cut, Unibond
Landscapes
- Liquid Crystal (AREA)
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Element Separation (AREA)
- Thin Film Transistor (AREA)
- Recrystallisation Techniques (AREA)
Abstract
Description
本発明は、電気光学装置の製造方法、電気光学装置および電子機器に関するものである。 The present invention relates to a method for manufacturing an electro-optical device, an electro-optical device, and an electronic apparatus.
絶縁体層上に設けられたシリコン層を半導体装置の形成に利用するSOI(Silicon On lnsulator)技術は、α線耐性、ラッチアップ特性、あるいはショートチャネルの抑制効果など、通常の単結晶シリコン基板では達成し得ない優れた特性を示すため、半導体装置の高集積化等を目的としてその開発が進められている。 SOI (Silicon On Insulator) technology, which uses a silicon layer provided on an insulator layer to form a semiconductor device, is not suitable for ordinary single crystal silicon substrates such as α-ray resistance, latch-up characteristics, or short channel suppression effects. In order to show excellent characteristics that cannot be achieved, the development of semiconductor devices has been promoted for the purpose of high integration of semiconductor devices.
このようなSOI構造(絶縁体層上にシリコン層を形成した構造)を形成する方法としては、例えば単結晶シリコン基板の貼り合わせによる方法がある。一般に貼り合わせ法と呼ばれるこの方法は、シリコン層としての単結晶シリコン基板と絶縁体層としての支持基板とを酸化膜を介して重ね合わせ、基板表面のOH基を利用して室温程度で貼り合わせた後、単結晶シリコン基板を研削や研磨、エッチング等によって薄膜化し、続いて600℃〜1200℃程度の熱処理によってシロキサン結合(Si−O−Si)させることにより貼り合わせ強度を上げて、単結晶シリコン層を支持基板上に形成するものである。この手法によれば、単結晶シリコン基板を直接薄膜化するので、シリコン薄膜が結晶性に優れたものとなり、したがって高性能のデバイスを作製することが可能となる。 As a method for forming such an SOI structure (a structure in which a silicon layer is formed on an insulator layer), for example, there is a method by bonding a single crystal silicon substrate. This method, commonly referred to as a bonding method, is a method in which a single crystal silicon substrate as a silicon layer and a support substrate as an insulator layer are overlapped with an oxide film and bonded at room temperature using OH groups on the substrate surface. After that, the single crystal silicon substrate is thinned by grinding, polishing, etching, or the like, and subsequently the siloxane bond (Si—O—Si) is increased by heat treatment at about 600 ° C. to 1200 ° C. A silicon layer is formed on a support substrate. According to this method, since the single crystal silicon substrate is directly thinned, the silicon thin film has excellent crystallinity, and thus a high-performance device can be manufactured.
また、特許文献1には、単結晶シリコン基板と光透過性絶縁基板とを重ね合わせ、光透過性基板側からレーザを照射して両者の密着性を向上させ、その後に単結晶シリコン基板の表面をポリッシングまたはエッチングして薄膜化する技術が開示されている。しかしながら、ポリッシングやエッチング等により単結晶シリコン基板を超薄膜化する場合には、良好な面内均一性を得るのが困難である。 In Patent Document 1, a single crystal silicon substrate and a light-transmitting insulating substrate are overlapped, and a laser is irradiated from the light-transmitting substrate side to improve the adhesion between them, and then the surface of the single crystal silicon substrate A technique for thinning the film by polishing or etching is disclosed. However, when the single crystal silicon substrate is made ultrathin by polishing, etching, or the like, it is difficult to obtain good in-plane uniformity.
そこで、単結晶シリコン基板に水素イオンを注入し、これを支持基板と貼り合わせた後に、第1の熱処理を行って水素注入領域を脆弱化させ、単結晶シリコン基板から薄膜シリコン層を分離する技術が開発されている。さらに、単結晶シリコン基板と支持基板との貼り合わせ界面に対して第2の熱処理を行うことにより、貼り合わせ界面における密着性を向上させている。
しかしながら、透過型液晶装置などの電気光学装置に上記SOI構造の複合半導体基板を用いる場合には、支持基板として石英基板などの光透過性基板が用いられるため、該光透過性基板とシリコン層との熱膨張係数が異なることになる。この場合、高温で熱処理を行うと、単結晶シリコン層に大きな熱応力が作用して、スリップや転位、格子欠陥、HF欠陥等が発生し、デバイス特性に支障をきたすおそれがある。さらには、単結晶シリコン層に反りや割れ等が生じて破壊に至り、デバイスの歩留まりが低下することになる。 However, when the SOI structure composite semiconductor substrate is used in an electro-optical device such as a transmissive liquid crystal device, a light transmissive substrate such as a quartz substrate is used as a support substrate. The coefficient of thermal expansion of these will differ. In this case, when heat treatment is performed at a high temperature, a large thermal stress acts on the single crystal silicon layer, and slips, dislocations, lattice defects, HF defects, and the like are generated, which may hinder device characteristics. Further, the single crystal silicon layer is warped, cracked, etc., leading to destruction, and the device yield is reduced.
本発明は、上記課題を解決するためになされたものであって、半導体層に形成された格子欠陥等を修復することが可能であり、また半導体層の破壊を防止することが可能な、電気光学装置の製造方法の提供を目的とする。さらには、表示品質に優れた低コストの電気光学装置および電子機器の提供を目的とする。 The present invention has been made in order to solve the above-described problems, and is capable of repairing lattice defects and the like formed in a semiconductor layer and preventing breakdown of the semiconductor layer. An object is to provide a method for manufacturing an optical device. It is another object of the present invention to provide a low-cost electro-optical device and electronic equipment with excellent display quality.
上記課題を解決するため、本発明に係る電気光学装置の製造方法は、支持基板の表面に半導体基板を貼り合わせる工程と、前記半導体基板を薄膜化して、前記支持基板の表面に半導体層を形成する工程と、前記半導体層による吸収波長のレーザを前記半導体層に対して照射することにより、前記半導体層の表層部を溶融させる工程と、を有することを特徴とする。
半導体層の低層部は、格子欠陥等のない規則的な結晶格子で構成されている。そこで、半導体層の表層部を溶融させることにより、低層部の結晶格子を核として規則的に再結晶させることができる。これにより、半導体層に形成された格子欠陥等を修復することが可能になる。一方、レーザ照射により発生した熱は、半導体層と支持基板との貼り合わせ界面に伝達されるので、貼り合わせ界面の密着性を向上させることができる。したがって、貼り合わせ界面の密着性を向上させるための第2の熱処理を兼ねることができる。
In order to solve the above problems, a method of manufacturing an electro-optical device according to the present invention includes a step of bonding a semiconductor substrate to a surface of a support substrate, and forming the semiconductor layer on the surface of the support substrate by thinning the semiconductor substrate And a step of melting a surface layer portion of the semiconductor layer by irradiating the semiconductor layer with a laser having an absorption wavelength by the semiconductor layer.
The lower layer portion of the semiconductor layer is composed of a regular crystal lattice without lattice defects. Therefore, by melting the surface layer portion of the semiconductor layer, it is possible to regularly recrystallize the crystal lattice of the lower layer portion as a nucleus. This makes it possible to repair lattice defects formed in the semiconductor layer. On the other hand, heat generated by laser irradiation is transmitted to the bonding interface between the semiconductor layer and the support substrate, so that the adhesion at the bonding interface can be improved. Therefore, it can also serve as the second heat treatment for improving the adhesion at the bonding interface.
なお、前記支持基板と前記半導体層とは、熱膨張係数の異なる材料からなっていてもよい。
支持基板と半導体層との熱膨張係数が異なる場合には、熱処理によって半導体層に格子欠陥等が形成されるおそれがある。しかしながら、本発明の構成によれば、半導体層に形成された格子欠陥等を修復することが可能になる。また、支持基板と半導体層とが熱膨張係数の異なる材料からなる場合には、高温の熱処理によって半導体層が破壊されるおそれがある。しかしながら、レーザ照射により半導体基板を加熱すれば、レーザの照射領域のみが部分的に加熱されるので、半導体基板に大きな熱応力が作用することはない。したがって、熱処理による半導体層の破壊を防止することが可能になる。
The support substrate and the semiconductor layer may be made of materials having different thermal expansion coefficients.
When the thermal expansion coefficients of the supporting substrate and the semiconductor layer are different, lattice defects or the like may be formed in the semiconductor layer by the heat treatment. However, according to the configuration of the present invention, lattice defects and the like formed in the semiconductor layer can be repaired. Further, when the support substrate and the semiconductor layer are made of materials having different thermal expansion coefficients, the semiconductor layer may be destroyed by a high-temperature heat treatment. However, if the semiconductor substrate is heated by laser irradiation, only the laser irradiation region is partially heated, so that a large thermal stress does not act on the semiconductor substrate. Accordingly, it is possible to prevent the semiconductor layer from being destroyed by the heat treatment.
また、前記半導体層に対する前記レーザの照射は、前記半導体層を走査するように行うことが望ましい。
この構成によれば、半導体層の全面を順次加熱することができるので、半導体層の破壊を防止しつつ、半導体層の全面にわたって格子欠陥等を修復することができる。
Further, it is preferable that the laser irradiation on the semiconductor layer is performed so as to scan the semiconductor layer.
According to this configuration, since the entire surface of the semiconductor layer can be sequentially heated, lattice defects and the like can be repaired over the entire surface of the semiconductor layer while preventing the semiconductor layer from being destroyed.
また、前記半導体層に対する前記レーザの照射は、前記半導体層における半導体素子の形成領域のみに対して行うことが望ましい。
この構成によれば、レーザ照射に伴うエネルギ消費量が低減され、また熱処理時間が短縮されるので、製造コストを低減することができる。
In addition, it is preferable that the laser irradiation on the semiconductor layer is performed only on a semiconductor element formation region in the semiconductor layer.
According to this configuration, the energy consumption accompanying laser irradiation is reduced, and the heat treatment time is shortened, so that the manufacturing cost can be reduced.
なお、前記半導体基板の薄膜化は、前記半導体基板の水素イオン注入層において前記半導体基板を分離することによって行ってもよい。
水素イオン注入層において半導体基板を分離する工程では、熱処理によって半導体層に格子欠陥が形成されるおそれがあり、また半導体層が破壊されるおそれがある。しかしながら、本発明の構成によれば、半導体層の格子欠陥等を修復することが可能になる。また、半導体層の破壊を防止することが可能になる。
The thinning of the semiconductor substrate may be performed by separating the semiconductor substrate in a hydrogen ion implantation layer of the semiconductor substrate.
In the step of separating the semiconductor substrate in the hydrogen ion implanted layer, lattice defects may be formed in the semiconductor layer by heat treatment, and the semiconductor layer may be destroyed. However, according to the configuration of the present invention, it is possible to repair lattice defects and the like of the semiconductor layer. Further, it becomes possible to prevent the semiconductor layer from being destroyed.
また、前記半導体層に対する前記レーザの照射は、前記半導体層の表面に焦点を合わせて行うことが望ましい。
この構成によれば、半導体層の低層部を溶解させることなく、半導体層を表層部から中層部にかけて溶解させることができる。これにより、半導体層の全体を規則的に再結晶させることが可能になり、半導体層の格子欠陥等を確実に修復することができる。
In addition, it is desirable that the laser irradiation on the semiconductor layer be performed while focusing on the surface of the semiconductor layer.
According to this configuration, the semiconductor layer can be dissolved from the surface layer portion to the middle layer portion without dissolving the lower layer portion of the semiconductor layer. As a result, the entire semiconductor layer can be regularly recrystallized, and lattice defects and the like of the semiconductor layer can be reliably repaired.
なお、前記レーザは、エキシマレーザであってもよい。また、前記レーザは、連続波アルゴンレーザであってもよい。
エキシマレーザや連続波アルゴンレーザは、半導体層の吸収波長であって支持基板の透過波長であるレーザ光を照射することができる。これにより、支持基板にダメージを与えることなく、半導体層のみを加熱することができる。
The laser may be an excimer laser. The laser may be a continuous wave argon laser.
An excimer laser or a continuous wave argon laser can irradiate a laser beam having an absorption wavelength of a semiconductor layer and a transmission wavelength of a supporting substrate. Thereby, only a semiconductor layer can be heated, without damaging a support substrate.
一方、本発明に係る電気光学装置は、上述した電気光学装置の製造方法を使用して製造したことを特徴とする。
上述した電気光学装置の製造方法を使用することにより、半導体層の格子欠陥等を修復することが可能になるので、表示品質に優れた電気光学装置を提供することができる。また、半導体層の破壊を防止することが可能になり、歩留まりが向上するので、低コストの電気光学装置を提供することができる。
On the other hand, an electro-optical device according to the present invention is manufactured using the above-described electro-optical device manufacturing method.
By using the above-described method for manufacturing an electro-optical device, it becomes possible to repair a lattice defect or the like of the semiconductor layer, so that an electro-optical device with excellent display quality can be provided. In addition, the semiconductor layer can be prevented from being broken and the yield is improved, so that a low-cost electro-optical device can be provided.
一方、本発明に係る電子機器は、上述した電気光学装置を備えたことを特徴とする。
この構成によれば、表示品質に優れた低コストの電子機器を提供することができる。
On the other hand, an electronic apparatus according to the present invention includes the above-described electro-optical device.
According to this configuration, it is possible to provide a low-cost electronic device with excellent display quality.
以下、本発明の実施の形態につき、図面を参照して説明する。
[第1実施形態]
図1および図2は、本発明の第1実施形態に係るSOI構造の複合半導体基板(貼り合せ基板)の製造方法を示す工程断面図である。なお、各図においては、各層や各部材を図面上で認識可能な程度の大きさとするため、各層や各部材毎に縮尺を適宜異ならせてある。
Embodiments of the present invention will be described below with reference to the drawings.
[First embodiment]
1 and 2 are process cross-sectional views illustrating a method for manufacturing a composite semiconductor substrate (bonded substrate) having an SOI structure according to the first embodiment of the present invention. In addition, in each figure, in order to make each layer and each member into a size that can be recognized on the drawing, the scale is appropriately changed for each layer and each member.
本実施形態では、まず図1(A)に示すように、厚さが例えば750μmの単結晶シリコン基板(半導体基板)200を用意し、その第1の面201および第2の面202を鏡面研磨加工する。その後、単結晶シリコン基板200の第1の面201および第2の面202を熱酸化して、シリコン酸化膜(絶縁層)210,211を形成する。このシリコン酸化膜210,211の厚さは、後述する貼り合わせ工程において貼り合わせ面が親水性となる厚さ以上であればよいが、本例では200nm程度に形成する。
In this embodiment, first, as shown in FIG. 1A, a single crystal silicon substrate (semiconductor substrate) 200 having a thickness of, for example, 750 μm is prepared, and the
次に、図1(B)に示すように、シリコン酸化膜210を介して単結晶シリコン基板200に水素イオンを注入する。その結果、単結晶シリコン基板200の内部には、図1(B)中に破線で示すような進入深さ分布を示す水素イオン注入層205が形成される。このときの水素イオン注入条件としては、例えば加速エネルギを60〜150keV、ドーズ量を5×1016atoms/cm2〜15×1016atoms/cm2とする。なお、水素イオンの加速電圧を変えて水素イオンの注入深さを変えることで、膜厚の異なる単結晶シリコン層を有する複合半導体基板を得ることができる。
Next, as shown in FIG. 1B, hydrogen ions are implanted into the single
次に、図1(C)に示すように、単結晶シリコン基板200を貼り合わせる支持基板500を準備する。支持基板500として、ガラスや石英などの光透過性材料からなる基板(光透過性基板)を採用した場合には、得られた複合半導体基板を、透過型の電気光学装置、例えぱ透過型の液晶装置(ライトパルブ)などに応用することができる。続いて、支持基板500の表面全体に、スパッタリング法やCVD法などにより、シリコン酸化膜やNSG(ノンドープトシリケートガラス)などの酸化膜(絶縁層)510を形成する。次いで、この酸化膜510の表面501を、CMP法などによって研磨することにより平坦化する。ここで、酸化膜510の厚さは、例えば、約400〜1000nm、より好ましくは800nm程度とする。なお、支持基板500として石英などのSi02を主成分とする基板を用いた場合には、この酸化膜510の形成工程を省くこともできる。
Next, as shown in FIG. 1C, a supporting
次に、図1(D)に示すように、単結晶シリコン基板200の酸化膜210側の表面と、支持基板500のシリコン酸化膜210側の表面とを接合させ、酸化膜210,510を介して単結晶シリコン基板200を支持基板500上に室温〜200℃程度で貼り合わせる。ここで、前記酸化膜(絶縁層)210,510は、単結晶シリコン基板(半導体基板)200と支持基板500との密着性を確保するために形成されたものである。すなわち、基板表面のOH基の作用により、図1(E)に示すように単結晶シリコン基板200と支持基板500とが絶縁層550(酸化膜210,510)を介して貼り合わされ、これにより複合半導体基板(貼合せ基板)600が形成される。
Next, as shown in FIG. 1D, the surface of the single
なお、支持基板500と絶縁層550との間に、モリブデン、タングステンなどの膜(不図示)を形成しておいてもよい。このような膜は熱伝導性膜として機能するので、支持基板500の温度分布を改善することができる。したがって、支持基板500と単結晶シリコン基板200とを貼り合わせる工程においては、この熱伝導性膜によって貼り合わせ界面の温度分布を均一化することが可能になり、貼り合わせ界面における密着性が均一化されて、貼り合わせ強度を向上させることができる。さらに、透過型の液晶装置などに用いる場合には、モリブデン、タングステンなどの膜は、遮光層として機能させることができる。なお、このような膜に用いることができる材料として、上記に挙げたもの以外にも、タンタル、コパルト、チタン等の高融点金属またはそれらを含む合金、もしくは多結晶シリコン、タングステンシリサイド、モリプデンシリサイド等に代表されるシリサイド膜などを挙げることができる。
Note that a film (not illustrated) of molybdenum, tungsten, or the like may be formed between the supporting
次に、図2(A)に示すように、貼り合わせ後の複合半導体基板600における単結晶シリコン基板200を、例えば200nm程度に薄膜化して、単結晶シリコン層220を形成する。この単結晶シリコン層220は、図1(E)に示す半導体基板200を例えば400℃〜700℃の低温で熱処理することにより、水素イオン注入層205の位置で単結晶シリコン基板を分離切断することによって形成する。この分離切断現象は、単結晶シリコン基板200内に導入された水素イオンによって単結晶シリコンの結合が分断されるために生じるものであり、水素イオン注入層におけるイオン濃度のピーク位置でより顕著なものとなる。したがって、熱処理によって分離切断される位置は、前記イオン濃度のピーク位置と略一致する。
Next, as shown in FIG. 2A, the single
なお、図2(A)に示すように、上記の分離切断によって露出した単結晶シリコン層220の表面は、数nm程度の凹凸を有するため、CMP法により平滑化を行うか、もしくは水素雰囲気中で熱処理を行う水素アニール法によって表面を平滑化しておくのが好ましい。また、このようにして分離された単結晶シリコン基板については、そのまま別のSOI基板の作製に用いることができる。
Note that, as shown in FIG. 2A, the surface of the single
ところで、単結晶シリコン基板の製造過程において、また上述した単結晶シリコン基板の分離工程において、単結晶シリコン基板に熱処理が施される。この熱処理により、単結晶シリコン層にスリップや転位、格子欠陥、HF欠陥等が発生し、デバイス特性に支障をきたすおそれがある。
そこで、図2(B)に示すように、単結晶シリコン層220にレーザ630を照射して、その表層部を溶融させることにより、単結晶シリコン層220に発生した格子欠陥等を修復する。
By the way, heat treatment is performed on the single crystal silicon substrate in the process of manufacturing the single crystal silicon substrate and in the above-described separation process of the single crystal silicon substrate. This heat treatment may cause slips, dislocations, lattice defects, HF defects and the like in the single crystal silicon layer, which may impair device characteristics.
Therefore, as shown in FIG. 2B, the single
そのレーザとして、単結晶シリコン層220による吸収波長の光を照射しうるものを採用する。具体的には、ArF(波長193nm)やKrF(波長249nm)、XeCl(波長308nm)、XeF(波長350nm)等のエキシマレーザを採用する。なお、CW(連続波)Arレーザ(波長488nm、515nm)を採用することも可能である。
As the laser, a laser capable of irradiating light having an absorption wavelength by the single
このようなレーザを単結晶シリコン層220に照射することにより、単結晶シリコン層がレーザ光を吸収して発熱する。その際、単結晶シリコン層220の温度がシリコンの溶融温度である1414℃以上となるように、レーザのエネルギ密度および照射時間をコントロールする。これにより、レーザ照射領域における単結晶シリコンを溶融させることができる。なお、単結晶シリコン層220の低層部、すなわち単結晶シリコン層220における支持基板500との貼り合わせ界面付近は、格子欠陥等のない規則的な結晶格子で構成されている。そのため、この結晶格子を核として、溶融した単結晶シリコンを冷却過程で規則的に再結晶させることができる。これにより、単結晶シリコン層に形成されたスリットや転位、格子欠陥、HF欠陥等を修復することが可能になる。
By irradiating the single
なお、レーザ光の焦点は、単結晶シリコン層220の表面に一致させておくことが望ましい。これにより、単結晶シリコン層220の表層部から中層部にかけて溶融を進行させることが可能になる。さらに、レーザのエネルギ密度や照射時間をコントロールすることにより、単結晶シリコン層220の低層部以外をすべて溶融させることができる。これにより、単結晶シリコン層220の全体を規則的に再結晶させることが可能になり、単結晶シリコン層に形成された格子欠陥等を確実に修復することができる。
Note that the focal point of the laser light is preferably matched with the surface of the single
さらに、レーザ照射により発生し単結晶シリコン基板200に拡散された熱は、単結晶シリコン層220と支持基板500との貼り合わせ界面に伝達される。一般に、光透過性材料からなる支持基板500の熱伝導率より単結晶シリコン層220の熱伝導率の方が高いので、単結晶シリコン層220で発生した熱は迅速に貼り合わせ界面まで伝達される。そして、貼り合わせ界面に伝達された熱は、その界面に存在する水素(H)を揮散させ、Si−O−Si結合を発生させる。これにより、貼り合わせ界面の密着性が向上する。このように、単結晶シリコン層220にレーザを照射することにより、単結晶シリコン層の格子欠陥等の修復と、貼り合わせ強度の向上とを、同時に行うことができるのである。これにより、貼り合わせ強度向上のための熱処理を別途行う必要がなく、製造効率を低下させることがない。
Further, heat generated by laser irradiation and diffused to the single
なお、貼り合わせ界面の温度が高いほど密着性は向上し、特に貼り合わせ界面の温度が1100℃を超える場合に密着性が急激に向上することが知られている。そして、上述したようにレーザの照射領域を1414℃付近まで加熱した場合には、熱伝達により貼り合わせ界面の温度を1100℃以上とすることも可能になる。この場合には、貼り合わせ界面の密着性を十分に確保することができる。 In addition, it is known that adhesiveness will improve, so that the temperature of a bonding interface is high, especially when the temperature of a bonding interface exceeds 1100 degreeC. As described above, when the laser irradiation region is heated to around 1414 ° C., the temperature of the bonding interface can be set to 1100 ° C. or higher by heat transfer. In this case, sufficient adhesion at the bonding interface can be ensured.
なお、レーザ光は指向性が高いことから、単結晶シリコン層220の全面に対して同時に照射するのは困難である。そこで、複合半導体基板またはレーザを移動させることにより、単結晶シリコン層220を走査するようにレーザを照射する。これにより、単結晶シリコン層220の全面に対してレーザを照射することができる。この場合、単結晶シリコン層220では、レーザの照射領域のみが発熱し、その熱が単結晶シリコン層220に拡散されて、当該領域が冷却される。このように部分的な加熱および冷却が、単結晶シリコン層220において順次行われることになる。したがって、単結晶シリコン層220と支持基板500との熱膨張係数が異なる場合でも、熱処理により大きな熱応力が作用することはなく、単結晶シリコン層の反りや割れ等による破壊を防止することができる。
Note that since laser light has high directivity, it is difficult to irradiate the entire surface of the single
ただし、レーザの照射は、単結晶シリコン層220における半導体素子の形成領域225のみに行えば十分である。後述するように、電気光学装置に用いられる複合半導体基板では、その支持基板500の表面に形成された単結晶シリコン層220をパターニングして、薄膜トランジスタ等の半導体素子が形成される。したがって、この半導体素子の形成領域225について、単結晶シリコン層220における格子欠陥等の修復および貼り合わせ強度の確保を行えば十分だからである。このように、半導体素子の形成領域225のみにレーザ照射を行うことにより、レーザ照射によるエネルギ消費量が低減され、また熱処理時間が短縮されるので、製造コストを低減することができる。
However, it is sufficient that the laser irradiation is performed only on the semiconductor
続いて、図2(C)に示すように、前記単結晶シリコン層220上にレジスト層を形成し、さらに露光・現像処理を行うことにより、半導体素子の形成領域225を覆うレジストパターン620を形成する。ここで、半導体素子の形成領域225とは、単結晶シリコン層220において、能動素子、例えぱスイッチング素子や諭理回路、MEMS(Micro Electro Mechanical Systems)による素子等を形成する領域である。
Subsequently, as shown in FIG. 2C, a resist layer is formed on the single
そのレジストパターン620をマスクにして、図2(D)に示すように、単結晶シリコン層220における半導体素子の形成領域225以外の領域をエッチング除去する。単結晶シリコン層220のエッチングについては、形成する単結晶シリコンパターン220Bにダメージが与えられないよう、ウエットエッチングを採用するのが好ましい。そして、レジストパターンを除去することにより、半導体素子の形成領域225に単結晶シリコンパターン220Bを形成する。
以上により、第1実施形態の複合半導体基板600が形成される。
Using the resist
Thus, the
[第2実施形態]
上記の第1実施形態で説明した方法を各種電気光学装置の製造に適用することができる。そこで、本実施形態では、第1実施形態で形成した複合半導体基板(貼り合せ基板)600を用いて、液晶装置(電気光学装置)のアクティブマトリクス基板(半導体装置)を構成した例を説明する。
[Second Embodiment]
The method described in the first embodiment can be applied to the manufacture of various electro-optical devices. Therefore, in this embodiment, an example in which an active matrix substrate (semiconductor device) of a liquid crystal device (electro-optical device) is configured using the composite semiconductor substrate (bonded substrate) 600 formed in the first embodiment will be described.
(液晶装置の全体構成)
図3は、液晶装置を対向基板側から見た場合の平面図であり、図4は、対向基板を含めて示す図3のH−H'断面図である。
図3において、液晶装置100のアクティブマトリクス基板10の上には、シール材52がその縁に沿って設けられており、その内側領域には、遮光性材料からなる額縁53が形成されている。シール材52の外側の領域には、データ線駆動回路101および外部入力端子102がアクティブマトリクス基板10の一辺に沿って設けられており、走査線駆動回路104が、この一辺に隣接する2辺に沿って形成されている。
(Overall configuration of liquid crystal device)
3 is a plan view of the liquid crystal device as viewed from the counter substrate side, and FIG. 4 is a cross-sectional view taken along line HH ′ of FIG. 3 including the counter substrate.
In FIG. 3, a sealing
走査線に供給される走査信号の遅延が問題にならない場合には、走査線駆動回路104は片側だけでもよいことは言うまでもない。また、データ線駆動回路101を画像表示領域10aの辺に沿って両側に配列してもよい。例えば、奇数列のデータ線は画像表示領域10aの一方の辺に沿って配設されたデータ線駆動回路から画像信号を供給し、偶数列のデータ線は画像表示領域10aの反対側の辺に沿って配設されたデータ線駆動回路から画像信号を供給するようにしてもよい。このようにデータ線を櫛歯状に駆動するようにすれば、データ線駆動回路101の形成面積を拡張することが出来るため、複雑な回路を構成することが可能となる。さらにアクティブマトリクス基板10の残る一辺には、画像表示領域10aの両側に設けられた走査線駆動回路104間をつなぐための複数の配線105が設けられており、さらに、額縁53の下などを利用して、プリチャージ回路や検査回路が設けられることもある。また、対向基板20のコーナー部の少なくとも1箇所においては、アクティブマトリクス基板10と対向基板20との間で電気的導通をとるための上下導通材106が形成されている。
Needless to say, if the delay of the scanning signal supplied to the scanning line is not a problem, the scanning
そして、図4に示すように、シール材52とほぼ同じ輪郭をもつ対向基板20が、このシール材52によりアクティブマトリクス基板10に固着されている。なお、シール材52は、アクティブマトリクス基板10と対向基板20とをそれらの周辺で貼り合わせるための光硬化性樹脂や熱硬化性樹脂などからなる接着剤であり、両基板間の距離を所定値とするため、グラスファイバーやガラスビーズ等のギャップ材が配合されている。
As shown in FIG. 4, the
詳しくは後述するが、アクティブマトリクス基板10には、画素電極9aがマトリクス状に形成されている。これに対して、対向基板20には、アクティブマトリクス基板10に形成されている画素電極(後述する)の周辺領域と対向する領域に、ブラックマトリクスやブラックストライプなどと呼ばれる遮光膜23が形成され、その上層側には、ITO膜からなる対向電極が形成されている。
As will be described in detail later,
このように形成した液晶装置は、たとえば、後述する投射型液晶表示装置(液晶プロジェクタ)において使用される。この場合、3枚の液晶装置100がRGB用のライトバルブとして各々使用され、各液晶装置100の各々には、RGB色分解用のダイクロイックミラーを介して分解された各色の光が投射光として各々入射されることになる。従って、本実施形態の液晶装置100にはカラーフィルタが形成されていない。
The liquid crystal device thus formed is used, for example, in a projection type liquid crystal display device (liquid crystal projector) described later. In this case, the three
ただし、対向基板20において各画素電極9aに対向する領域にRGBのカラーフィルタをその保護膜とともに形成することにより、投射型液晶表示装置以外にも、後述するモバイルコンピュータ、携帯電話機、液晶テレビなどといった電子機器のカラー液晶表示装置として用いることができる。
However, by forming an RGB color filter together with its protective film in a region facing each
さらに、対向基板20において、各画素に対応してマイクロレンズを形成することにより、入射光の画素電極9aに対する集光効率を高めることができるので、明るい表示を行うことができる。さらにまた、対向基板20に何層もの屈折率の異なる干渉層を積層することにより、光の干渉作用を利用して、RGB色をつくり出すダイクロイックフィルタを形成してもよい。このダイクロイックフィルタ付きの対向基板によれば、より明るいカラー表示を行うことができる。
Further, by forming a microlens corresponding to each pixel on the
(液晶装置の構成および動作)
次に、アクティブマトリクス型の液晶装置(電気光学装置)の電気的構成および動作について、図5ないし図7を参照して説明する。
(Configuration and operation of liquid crystal device)
Next, the electrical configuration and operation of an active matrix liquid crystal device (electro-optical device) will be described with reference to FIGS.
図5は、液晶装置の画像表示領域を構成するためにマトリクス状に形成された複数の画素における各種素子、および配線などの等価回路図である。図6は、データ線、走査線、画素電極などが形成されたアクティブマトリクス基板において相隣接する画素の平面図である。図7は、図6のA−A'線に相当する位置での断面、およびアクティブマトリクス基板と対向基板との間に電気光学物質としての液晶を封入した状態の断面を示す説明図である。なお、これらの図においては、各層や各部材を図面上で認識可能な程度の大きさとするため、各層や各部材毎に縮尺を異ならしめてある。 FIG. 5 is an equivalent circuit diagram of various elements and wirings in a plurality of pixels formed in a matrix to constitute an image display region of the liquid crystal device. FIG. 6 is a plan view of adjacent pixels on an active matrix substrate on which data lines, scanning lines, pixel electrodes, and the like are formed. FIG. 7 is an explanatory view showing a cross section at a position corresponding to the line AA ′ in FIG. 6 and a cross section in a state where liquid crystal as an electro-optical material is sealed between the active matrix substrate and the counter substrate. In these drawings, the scales are different for each layer and each member so that each layer and each member can be recognized on the drawing.
図5に示すように、液晶装置の画像表示領域において、マトリクス状に形成された複数の画素の各々には、画素電極9a、および画素電極9aを制御するための画素スイッチング用のMIS形トランジスタ30が形成されている。また、画素信号を供給するデータ線6aが、該MIS形トランジスタ30のソースに電気的に接続されている。データ線6aに書き込む画素信号S1、S2・・・Snは、この順に線順次に供給する。また、MIS形トランジスタ30のゲートには走査線3aが電気的に接続されており、所定のタイミングで、走査線3aにパルス的に走査信号G1、G2・・・Gmを、この順に線順次で印加するように構成されている。画素電極9aは、MIS形トランジスタ30のドレインに電気的に接続されており、スイッチング素子であるMIS形トランジスタ30を一定期間だけオン状態とすることにより、データ線6aから供給される画素信号S1、S2・・・Snが各画素に所定のタイミングで書き込まれる。このようにして画素電極9aを介して液晶に書き込まれた所定レベルの画素信号S1、S2、・・・Snは、後述する対向基板に形成された対向電極との間で一定期間保持される。
As shown in FIG. 5, in the image display area of the liquid crystal device, each of a plurality of pixels formed in a matrix has a
ここで、保持された画素信号がリークするのを防ぐことを目的に、画素電極9aと対向電極との間に形成される液晶容量と並列に蓄積容量70(キャパシタ)を付加することがある。この蓄積容量70によって、画素電極9aの電圧は、例えば、ソース電圧が印加された時間よりも3桁も長い時間だけ保持される。これにより、電荷の保持特性は改善され、コントラスト比の高い表示を行うことのできる液晶装置が実現できる。なお、蓄積容量70は、容量を形成するための配線である容量線3bとの間に形成してもよく、あるいは前段の走査線3aとの間に形成してもよい。
Here, in order to prevent the held pixel signal from leaking, a storage capacitor 70 (capacitor) may be added in parallel with the liquid crystal capacitor formed between the
図6において、液晶装置のアクティブマトリクス基板上には、複数の透明な画素電極9a(点線で囲まれた領域)がマトリクス状の画素毎に形成され、画素電極9aの縦横の境界領域に沿ってデータ線6a、走査線3a、容量線3bおよびMIS形トランジスタ30が形成されている。
In FIG. 6, on the active matrix substrate of the liquid crystal device, a plurality of
図7に示すように、液晶装置は、アクティブマトリクス基板10と、これに対向配置される対向基板20とを備えている。
アクティブマトリクス基板10の基体は、石英基板や耐熱性ガラス板などの透明基板10bからなる。その基体の表面側には層間絶縁膜12が形成され、この層間絶縁膜12の表面側には、各画素電極9aをスイッチング制御する画素スイッチング用のMIS形トランジスタ30が形成されている。アクティブマトリクス基板10における以上の構成は、前述した複合半導体基板600を採用することによって実現されている。すなわち、図7の透明基板10bが図2(D)の支持基板500に対応し、図7の層間絶縁膜12が図2(D)の絶縁層550に対応し、図7の半導体層1aが図2(D)の単結晶シリコン層220に対応している。なお図7に示すように、透明基板10bと層間絶縁膜12との間には、クロム膜などからなる遮光膜11aが形成されている。この遮光膜11aは、MIS形トランジスタ30と平面的に重なる領域に形成され、MIS形トランジスタ30に対する戻り光の入射を防止しうるようになっている。
As shown in FIG. 7, the liquid crystal device includes an
The base of the
図7に示すように、上述したMIS形トランジスタ30は、LDD(Lightly Doped Drain)構造を有しており、半導体層1aには、走査線3aからの電界によりチャネルが形成されるチャネル領域1a'、低濃度ソース領域1b、低濃度ドレイン領域1c、高濃度ソース領域1d、並びに高濃度ドレイン領域1eが形成されている。また、半導体層1aの上層側には、この半導体層1aと走査線3aとを絶縁するゲート絶縁膜2が形成されている。
As shown in FIG. 7, the
このように構成したMIS形トランジスタ30の表面側には、シリコン酸化膜からなる層間絶縁膜4、7が形成されている。層間絶縁膜4の表面には、データ線6aが形成され、このデータ線6aは、層間絶縁膜4に形成されたコンタクトホールを介して高濃度ソース領域1dに電気的に接続されている。層間絶縁膜7の表面には、ITO(Indium Tin Oxide)膜等の透明な導電性薄膜からなる画素電極9aが形成されている。この画素電極9aは、層間絶縁膜4、7およびゲート絶縁膜2に形成されたコンタクトホールを介して高濃度ドレイン領域1eに電気的に接続されている。この画素電極9aの表面側には、ポリイミド膜に対してラビング処理を施した配向膜16が形成されている。
なお、高濃度ドレイン領域1eからの延設部分1f(下電極)に対して、走査線3aと同層の容量線3b(上電極)が、ゲート絶縁膜2と同時形成された絶縁膜(誘電体膜)を介して対向配置されている。これにより、蓄積容量70が構成されている。
Note that the
一方、対向基板20の基体は、石英基板や耐熱性ガラス板などの透明基板20bからなる。この透明基板20bの表面側には遮光膜23が形成され、遮光膜23の表面側にはITO等からなる対向電極21が形成されている。この対向電極21の上層側にも、ポリイミド膜に対してラビング処理を施した配向膜22が形成されている。
On the other hand, the base of the
このように構成したアクティブマトリクス基板10と対向基板20とは、画素電極9aと対向電極21とが対面するように配置されている。そして、これらの各基板と前記のシール材とにより囲まれた空間内には、電気光学物質としての液晶50が封入されている。この液晶50は、例えば一種または数種のネマティック液晶を混合したものなどからなり、画素電極9aからの電界が印加されていない状態で、配向膜16,22により所定の配向状態をとる。
The
なお、対向基板20およびアクティブマトリクス基板10の外側には、使用する液晶50の種類、すなわち、TN(ツイステッドネマティック)モード、STN(スーパーTN)モード等々の動作モードや、ノーマリホワイトモード/ノーマリブラックモードの別に応じて、偏光フィルムや位相差フィルム、偏光板などが所定の向きに配置される。
On the outside of the
以上に詳述したように、第2実施形態に係る液晶装置は、第1実施形態に係る電気光学装置の製造方法を使用して形成された複合半導体基板を備える構成とした。第1実施形態に係る電気光学装置の製造方法を使用することにより、半導体層の格子欠陥等を修復することが可能になるので、表示品質に優れた電気光学装置を提供することができる。また、半導体層の破壊を防止することが可能になり、歩留まりが向上するので、低コストの電気光学装置を提供することができる。 As described in detail above, the liquid crystal device according to the second embodiment is configured to include the composite semiconductor substrate formed using the method for manufacturing the electro-optical device according to the first embodiment. By using the method for manufacturing the electro-optical device according to the first embodiment, it becomes possible to repair lattice defects and the like of the semiconductor layer, and thus it is possible to provide an electro-optical device with excellent display quality. In addition, the semiconductor layer can be prevented from being broken and the yield is improved, so that a low-cost electro-optical device can be provided.
[電子機器]
次に、電気光学装置を備えた電子機器の一例である投射型液晶表示装置を、図8、図9を参照して説明する。
まず図8には、上記の各形態に係る電気光学装置と同様に構成された液晶装置100を備えた電子機器の構成をブロック図で示してある。
[Electronics]
Next, a projection type liquid crystal display device which is an example of an electronic apparatus including an electro-optical device will be described with reference to FIGS.
First, FIG. 8 is a block diagram illustrating a configuration of an electronic apparatus including the
図8において、電子機器が、表示情報出力源1000、表示情報処理回路1002、駆動回路1004、液晶装置100、クロック発生回路1008、および電源回路1010を含んで構成される。表示情報出力源1000は、ROM(Read Only Memory)やRAM(Random Access Memory)、光ディスクなどのメモリ、テレビ信号の画信号を同調して出力する同調回路などを含んで構成され、クロック発生回路1008からのクロック信号に基づいて、所定フォーマットの画像信号を処理して表示情報処理回路1002に出力する。この表示情報処理回路1002は、たとえば増幅・極性反転回路、相展開回路、ローテーション回路、ガンマ補正回路、あるいはクランプ回路等の周知の各種処理回路を含んで構成され、クロック信号に基づいて入力された表示情報からデジタル信号を順次生成し、クロック信号CLKとともに駆動回路1004に出力する。駆動回路1004は、液晶装置100を駆動する。電源回路1010は、上述の各回路に所定の電源を供給する。なお、液晶装置100を構成するアクティブマトリクス基板の上に、駆動回路1004や表示情報処理回路1002を形成してもよい。
In FIG. 8, the electronic device includes a display
このような構成の電子機器として、図9に示す投射型液晶表示装置(液晶プロジェクタ)を挙げることができる。図9に示す投射型液晶表示装置1100では、上述した液晶装置100を含む液晶モジュールが、RGB用のライトバルブ100R、100G、100Bとして採用されている。この液晶プロジェクタ1100では、メタルハライドランプなどの白色光源のランプユニット1102から光が出射されると、3枚のミラー1106および2枚のダイクロイックミラー1108によって、R、G、Bの3原色に対応する光成分R、G、Bに分離され(光分離手段)、対応するライトバルブ100R、100G、100B(液晶装置100/液晶ライトバルブ)に各々導かれる。この際に、光成分Bは、光路が長いので、光損失を防ぐために入射レンズ1122、リレーレンズ1123、および出射レンズ1124からなるリレーレンズ系1121を介して導かれる。そして、ライトバルブ100R、100G、100Bによって各々変調された3原色に対応する光成分R、G、Bは、ダイクロイックプリズム1112(光合成手段)に3方向から入射して再度合成された後、投射レンズ1114を介してスクリーン1120などにカラー画像として投射される。
As an electronic apparatus having such a configuration, a projection type liquid crystal display device (liquid crystal projector) illustrated in FIG. 9 can be given. In the projection type liquid
以上に詳述した投射型表示装置は、第2実施形態の電気光学装置を備える構成とした。この構成によれば、表示品質に優れた低コストの電気光学装置が採用されているので、表示品質に優れた低コストの投射型表示装置を提供することができる。 The projection display device described in detail above is configured to include the electro-optical device according to the second embodiment. According to this configuration, since a low-cost electro-optical device with excellent display quality is employed, a low-cost projection display device with excellent display quality can be provided.
なお、本発明の技術範囲は上記の実施形態に限定されるものではなく、本発明の趣旨を逸脱しない範囲において種々の変更を加えることが可能である。例えば、実施形態として説明した液晶装置の具体的な構成はほんの一例に過ぎず、これ以外の種々の構成を有する液晶装置に本発明を適用することができる。また本発明は、エレクトロルミネッセンス(EL)、デジタルマイクロミラーデバイス(DMD、登録商標)、あるいはプラズマ発光や電子放出による蛍光等を用いた様々な電気光学素子を用いた電気光学装置および該電気光学装置を備えた電子機器に対しても適用可能であるということは言うまでもない。さらに本発明は、光スイッチ等の光学素子に適用することも可能である。
また、本発明における単結晶半導体層としては、単結晶シリコンに限定されることなく、例えば単結晶ゲルマニウム等を用いることができる。
The technical scope of the present invention is not limited to the above embodiment, and various modifications can be made without departing from the spirit of the present invention. For example, the specific configuration of the liquid crystal device described as the embodiment is merely an example, and the present invention can be applied to a liquid crystal device having various other configurations. The present invention also relates to an electro-optical device using various electro-optical elements using electroluminescence (EL), a digital micromirror device (DMD, registered trademark), or fluorescence using plasma emission or electron emission, and the electro-optical device. Needless to say, the present invention can also be applied to an electronic device equipped with the above. Furthermore, the present invention can also be applied to optical elements such as optical switches.
Further, the single crystal semiconductor layer in the present invention is not limited to single crystal silicon, and for example, single crystal germanium can be used.
220半導体層 500支持基板
220
Claims (10)
前記半導体基板を薄膜化して、前記支持基板の表面に半導体層を形成する工程と、
前記半導体層による吸収波長のレーザを前記半導体層に対して照射することにより、前記半導体層の表層部を溶融させる工程と、
を有することを特徴とする電気光学装置の製造方法。 Attaching a semiconductor substrate to the surface of the support substrate;
Thinning the semiconductor substrate and forming a semiconductor layer on the surface of the support substrate;
Irradiating the semiconductor layer with a laser having an absorption wavelength by the semiconductor layer to melt a surface layer portion of the semiconductor layer; and
A method for manufacturing an electro-optical device.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004008981A JP4759919B2 (en) | 2004-01-16 | 2004-01-16 | Manufacturing method of electro-optical device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004008981A JP4759919B2 (en) | 2004-01-16 | 2004-01-16 | Manufacturing method of electro-optical device |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2005203596A true JP2005203596A (en) | 2005-07-28 |
JP4759919B2 JP4759919B2 (en) | 2011-08-31 |
Family
ID=34822147
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004008981A Expired - Fee Related JP4759919B2 (en) | 2004-01-16 | 2004-01-16 | Manufacturing method of electro-optical device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4759919B2 (en) |
Cited By (58)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2005252244A (en) * | 2004-02-03 | 2005-09-15 | Ishikawajima Harima Heavy Ind Co Ltd | Method of manufacturing semiconductor substrate |
CN101308782A (en) * | 2007-05-18 | 2008-11-19 | 株式会社半导体能源研究所 | Manufacturing method of soi substrate and manufacturing method of semiconductor device |
JP2008288563A (en) * | 2007-04-20 | 2008-11-27 | Semiconductor Energy Lab Co Ltd | Process for producing soi substrate |
JP2008311636A (en) * | 2007-05-17 | 2008-12-25 | Semiconductor Energy Lab Co Ltd | Manufacturing method of semiconductor device, manufacturing method of display device, semiconductor device, display device, and electronic apparatus |
JP2008311621A (en) * | 2007-05-11 | 2008-12-25 | Semiconductor Energy Lab Co Ltd | Manufacturing method of soi substrate and manufacturing method of semiconductor device |
JP2009010365A (en) * | 2007-06-01 | 2009-01-15 | Semiconductor Energy Lab Co Ltd | Method of manufacturing semiconductor device |
JP2009027206A (en) * | 2004-02-03 | 2009-02-05 | Semiconductor Energy Lab Co Ltd | Method of manufacturing semiconductor integrated circuit |
JP2009033138A (en) * | 2007-06-29 | 2009-02-12 | Semiconductor Energy Lab Co Ltd | Method of manufacturing soi substrate and method of manufacturing semiconductor device |
JP2009033136A (en) * | 2007-06-29 | 2009-02-12 | Semiconductor Energy Lab Co Ltd | Method of manufacturing soi substrate and method of manufacturing semiconductor device |
JP2009033135A (en) * | 2007-06-26 | 2009-02-12 | Semiconductor Energy Lab Co Ltd | Semiconductor substrate, method of manufacturing semiconductor substrate, semiconductor device, and electronic device |
JP2009033151A (en) * | 2007-07-04 | 2009-02-12 | Semiconductor Energy Lab Co Ltd | Manufacturing method of soi substrate, and manufacturing method of semiconductor device |
JP2009044142A (en) * | 2007-07-13 | 2009-02-26 | Semiconductor Energy Lab Co Ltd | Semiconductor device, electronic device, and method for manufacturing it |
JP2009054703A (en) * | 2007-08-24 | 2009-03-12 | Citizen Finetech Miyota Co Ltd | Manufacturing method of transmission type liquid crystal display element substrate |
JP2009076706A (en) * | 2007-09-21 | 2009-04-09 | Semiconductor Energy Lab Co Ltd | Manufacturing method of semiconductor device and semiconductor substrate |
JP2009088497A (en) * | 2007-09-14 | 2009-04-23 | Semiconductor Energy Lab Co Ltd | Semiconductor device and electronic appliance |
JP2009094487A (en) * | 2007-09-21 | 2009-04-30 | Semiconductor Energy Lab Co Ltd | Substrate provided with semiconductor film and manufacturing method thereof |
JP2009094488A (en) * | 2007-09-21 | 2009-04-30 | Semiconductor Energy Lab Co Ltd | Method of manufacturing substrate provided with semiconductor film |
JP2009105391A (en) * | 2007-10-04 | 2009-05-14 | Semiconductor Energy Lab Co Ltd | Method of manufacturing semiconductor substrate |
JP2009111363A (en) * | 2007-10-10 | 2009-05-21 | Semiconductor Energy Lab Co Ltd | Method of manufacturing soi substrate and method of fabricating semiconductor device |
JP2009124117A (en) * | 2007-10-10 | 2009-06-04 | Semiconductor Energy Lab Co Ltd | Method for manufacturing semiconductor substrate, and method for manufacturing semiconductor device |
JP2009135434A (en) * | 2007-10-10 | 2009-06-18 | Semiconductor Energy Lab Co Ltd | Method of manufacturing soi substrate |
JP2009135437A (en) * | 2007-11-01 | 2009-06-18 | Semiconductor Energy Lab Co Ltd | Method for manufacturing semiconductor substrate, semiconductor device, and electronic device |
JP2009135469A (en) * | 2007-11-01 | 2009-06-18 | Semiconductor Energy Lab Co Ltd | Method of manufacturing semiconductor substrate and method of manufacturing semiconductor device |
JP2009135454A (en) * | 2007-11-01 | 2009-06-18 | Semiconductor Energy Lab Co Ltd | Manufacturing method of semiconductor device |
JP2009135451A (en) * | 2007-10-23 | 2009-06-18 | Semiconductor Energy Lab Co Ltd | Semiconductor substrate, display panel, and method of manufacturing display |
JP2009135468A (en) * | 2007-11-01 | 2009-06-18 | Semiconductor Energy Lab Co Ltd | Semiconductor substrate and method for manufacturing the same, and method for manufacturing semiconductor device |
JP2009135453A (en) * | 2007-10-30 | 2009-06-18 | Semiconductor Energy Lab Co Ltd | Method for manufacturing semiconductor device, semiconductor device, and electronic device |
JP2009135448A (en) * | 2007-11-01 | 2009-06-18 | Semiconductor Energy Lab Co Ltd | Method for manufacturing semiconductor substrate, and method for manufacturing semiconductor device |
JP2009158937A (en) * | 2007-12-03 | 2009-07-16 | Semiconductor Energy Lab Co Ltd | Method for manufacturing soi substrate |
JP2009177154A (en) * | 2007-12-27 | 2009-08-06 | Semiconductor Energy Lab Co Ltd | Method od manufacturing semiconductor substrate, and method of manufacturing semiconductor device |
JP2009224721A (en) * | 2008-03-18 | 2009-10-01 | Shin Etsu Chem Co Ltd | Method of manufacturing soi substrate |
JP2009260315A (en) * | 2008-03-26 | 2009-11-05 | Semiconductor Energy Lab Co Ltd | Method for manufacturing soi substrate, and method for manufacturing semiconductor device |
JP2009260299A (en) * | 2008-03-17 | 2009-11-05 | Semiconductor Energy Lab Co Ltd | Manufacturing method of semiconductor substrate, and semiconductor device |
JP2009260298A (en) * | 2008-03-17 | 2009-11-05 | Semiconductor Energy Lab Co Ltd | Crystallinity evaluation method of single-crystal semiconductor film and manufacturing method of semiconductor substrate |
JP2009539257A (en) * | 2006-05-31 | 2009-11-12 | コーニング インコーポレイテッド | Semiconductor-on-insulator structure fabricated using irradiation annealing |
JP2009278073A (en) * | 2008-04-18 | 2009-11-26 | Semiconductor Energy Lab Co Ltd | Semiconductor device, and method for manufacturing the same |
JP2010034535A (en) * | 2008-06-26 | 2010-02-12 | Semiconductor Energy Lab Co Ltd | Method for manufacturing soi substrate |
JP2010056543A (en) * | 2008-08-01 | 2010-03-11 | Semiconductor Energy Lab Co Ltd | Method for manufacturing soi substrate |
US20100075470A1 (en) * | 2008-09-05 | 2010-03-25 | Suguru Ozawa | Method of manufacturing soi substrate |
KR20100036196A (en) * | 2008-09-29 | 2010-04-07 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | Method for manufacturing soi substrate |
KR20100036208A (en) * | 2008-09-29 | 2010-04-07 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | A method for manufacturing a semiconductor device |
KR20100044706A (en) * | 2008-10-22 | 2010-04-30 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | Soi substrate and method for manufacturing the same |
JP2010109353A (en) * | 2008-10-02 | 2010-05-13 | Semiconductor Energy Lab Co Ltd | Method for manufacturing soi substrate |
JP2010109361A (en) * | 2008-10-02 | 2010-05-13 | Semiconductor Energy Lab Co Ltd | Method of manufacturing semiconductor substrate and semiconductor device |
JP2010114431A (en) * | 2008-10-10 | 2010-05-20 | Semiconductor Energy Lab Co Ltd | Method of manufacturing soi substrate |
JP2010166035A (en) * | 2008-12-15 | 2010-07-29 | Semiconductor Energy Lab Co Ltd | Method of manufacturing soi substrate, and method of manufacturing semiconductor device |
US7960262B2 (en) | 2007-05-18 | 2011-06-14 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing semiconductor device by applying laser beam to single-crystal semiconductor layer and non-single-crystal semiconductor layer through cap film |
US8003483B2 (en) | 2008-03-18 | 2011-08-23 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing SOI substrate |
WO2012063342A1 (en) * | 2010-11-10 | 2012-05-18 | トヨタ自動車株式会社 | Method of manufacturing semiconductor device |
US8236668B2 (en) | 2007-10-10 | 2012-08-07 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing SOI substrate |
US8283238B2 (en) | 2007-06-28 | 2012-10-09 | Semiconductor Energy Laboratory Co., Ltd. | Layer transfer process for semiconductor device |
US8324086B2 (en) | 2008-01-16 | 2012-12-04 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing a semiconductor substrate by laser irradiation |
US8431451B2 (en) | 2007-06-29 | 2013-04-30 | Semicondutor Energy Laboratory Co., Ltd. | Display device and method for manufacturing the same |
KR20140045381A (en) * | 2011-05-10 | 2014-04-16 | 오스텐도 테크놀로지스 인코포레이티드 | Semiconductor wafer bonding incorporating electrical and optical interconnects |
US8772128B2 (en) | 2007-10-10 | 2014-07-08 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing semiconductor device |
JP2014216555A (en) * | 2013-04-26 | 2014-11-17 | 株式会社豊田自動織機 | Method for manufacturing semiconductor substrate |
US10373830B2 (en) | 2016-03-08 | 2019-08-06 | Ostendo Technologies, Inc. | Apparatus and methods to remove unbonded areas within bonded substrates using localized electromagnetic wave annealing |
JP2020161833A (en) * | 2016-06-24 | 2020-10-01 | クロミス,インコーポレイテッド | Polycrystalline ceramic substrate |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000150835A (en) * | 1998-11-05 | 2000-05-30 | Fujitsu Ltd | Manufacture of non-single crystal silicon thin-film |
JP2003234474A (en) * | 2002-02-07 | 2003-08-22 | Semiconductor Energy Lab Co Ltd | Semiconductor device |
-
2004
- 2004-01-16 JP JP2004008981A patent/JP4759919B2/en not_active Expired - Fee Related
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000150835A (en) * | 1998-11-05 | 2000-05-30 | Fujitsu Ltd | Manufacture of non-single crystal silicon thin-film |
JP2003234474A (en) * | 2002-02-07 | 2003-08-22 | Semiconductor Energy Lab Co Ltd | Semiconductor device |
Cited By (110)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009027206A (en) * | 2004-02-03 | 2009-02-05 | Semiconductor Energy Lab Co Ltd | Method of manufacturing semiconductor integrated circuit |
JP2005252244A (en) * | 2004-02-03 | 2005-09-15 | Ishikawajima Harima Heavy Ind Co Ltd | Method of manufacturing semiconductor substrate |
JP2009539257A (en) * | 2006-05-31 | 2009-11-12 | コーニング インコーポレイテッド | Semiconductor-on-insulator structure fabricated using irradiation annealing |
JP2008288563A (en) * | 2007-04-20 | 2008-11-27 | Semiconductor Energy Lab Co Ltd | Process for producing soi substrate |
TWI476870B (en) * | 2007-04-20 | 2015-03-11 | Semiconductor Energy Lab | Method of manufacturing soi substrate |
KR101440930B1 (en) * | 2007-04-20 | 2014-09-15 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | Method of manufacturing soi substrate |
JP2008311621A (en) * | 2007-05-11 | 2008-12-25 | Semiconductor Energy Lab Co Ltd | Manufacturing method of soi substrate and manufacturing method of semiconductor device |
US7825007B2 (en) | 2007-05-11 | 2010-11-02 | Semiconductor Energy Laboratory Co., Ltd. | Method of joining a plurality of SOI substrates on a glass substrate by a heat treatment |
JP2008311636A (en) * | 2007-05-17 | 2008-12-25 | Semiconductor Energy Lab Co Ltd | Manufacturing method of semiconductor device, manufacturing method of display device, semiconductor device, display device, and electronic apparatus |
US7820524B2 (en) | 2007-05-18 | 2010-10-26 | Semiconductor Energy Laboratory Co., Ltd. | Manufacturing method of SOI substrate and manufacturing method of semiconductor device |
KR101434934B1 (en) * | 2007-05-18 | 2014-08-27 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | Manufacturing method of soi substrate and manufacturing method of semiconductor device |
JP2014017513A (en) * | 2007-05-18 | 2014-01-30 | Semiconductor Energy Lab Co Ltd | Soi substrate manufacturing method |
JP2009004739A (en) * | 2007-05-18 | 2009-01-08 | Semiconductor Energy Lab Co Ltd | Manufacturing method of soi substrate and manufacturing method of semiconductor device |
EP1993127A3 (en) * | 2007-05-18 | 2010-06-23 | Semiconductor Energy Laboratory Co., Ltd. | Manufacturing method of soi substrate and manufacturing method of semiconductor device |
US8895407B2 (en) | 2007-05-18 | 2014-11-25 | Semiconductor Energy Laboratory Co., Ltd. | Manufacturing method of SOI substrate and manufacturing method of semiconductor device |
CN101308782A (en) * | 2007-05-18 | 2008-11-19 | 株式会社半导体能源研究所 | Manufacturing method of soi substrate and manufacturing method of semiconductor device |
US7960262B2 (en) | 2007-05-18 | 2011-06-14 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing semiconductor device by applying laser beam to single-crystal semiconductor layer and non-single-crystal semiconductor layer through cap film |
TWI478280B (en) * | 2007-05-18 | 2015-03-21 | Semiconductor Energy Lab | Manufacturing method of soi substrate and manufacturing method of semiconductor device |
JP2009010365A (en) * | 2007-06-01 | 2009-01-15 | Semiconductor Energy Lab Co Ltd | Method of manufacturing semiconductor device |
JP2009033135A (en) * | 2007-06-26 | 2009-02-12 | Semiconductor Energy Lab Co Ltd | Semiconductor substrate, method of manufacturing semiconductor substrate, semiconductor device, and electronic device |
US7867873B2 (en) | 2007-06-26 | 2011-01-11 | Semiconductor Energy Laboratory Co., Ltd. | Manufacturing method of a semiconductor substrate using a damaged region |
US8283238B2 (en) | 2007-06-28 | 2012-10-09 | Semiconductor Energy Laboratory Co., Ltd. | Layer transfer process for semiconductor device |
US8361873B2 (en) | 2007-06-29 | 2013-01-29 | Semiconductor Energy Laboratory Co., Ltd. | Method of manufacturing an SOI substrate and method of manufacturing a semiconductor device |
JP2009033138A (en) * | 2007-06-29 | 2009-02-12 | Semiconductor Energy Lab Co Ltd | Method of manufacturing soi substrate and method of manufacturing semiconductor device |
KR101530230B1 (en) * | 2007-06-29 | 2015-06-19 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | Method of manufacturing an soi substrate and method of manufacturing a semiconductor device |
JP2009033136A (en) * | 2007-06-29 | 2009-02-12 | Semiconductor Energy Lab Co Ltd | Method of manufacturing soi substrate and method of manufacturing semiconductor device |
EP2009687A3 (en) * | 2007-06-29 | 2010-06-30 | Semiconductor Energy Laboratory Co., Ltd. | Method of manufacturing an SOI substrate and method of manufacturing a semiconductor device |
US8431451B2 (en) | 2007-06-29 | 2013-04-30 | Semicondutor Energy Laboratory Co., Ltd. | Display device and method for manufacturing the same |
JP2009033151A (en) * | 2007-07-04 | 2009-02-12 | Semiconductor Energy Lab Co Ltd | Manufacturing method of soi substrate, and manufacturing method of semiconductor device |
KR101481974B1 (en) * | 2007-07-04 | 2015-01-14 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | Manufacturing method of SOI substrate and manufacturing method of semiconductor device |
US7678668B2 (en) | 2007-07-04 | 2010-03-16 | Semiconductor Energy Laboratory Co., Ltd. | Manufacturing method of SOI substrate and manufacturing method of semiconductor device |
JP2009044142A (en) * | 2007-07-13 | 2009-02-26 | Semiconductor Energy Lab Co Ltd | Semiconductor device, electronic device, and method for manufacturing it |
JP2009054703A (en) * | 2007-08-24 | 2009-03-12 | Citizen Finetech Miyota Co Ltd | Manufacturing method of transmission type liquid crystal display element substrate |
JP2009088497A (en) * | 2007-09-14 | 2009-04-23 | Semiconductor Energy Lab Co Ltd | Semiconductor device and electronic appliance |
KR101494627B1 (en) | 2007-09-21 | 2015-02-23 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | Method for manufacturing semiconductor substrate and semiconductor device |
JP2009076706A (en) * | 2007-09-21 | 2009-04-09 | Semiconductor Energy Lab Co Ltd | Manufacturing method of semiconductor device and semiconductor substrate |
JP2009094487A (en) * | 2007-09-21 | 2009-04-30 | Semiconductor Energy Lab Co Ltd | Substrate provided with semiconductor film and manufacturing method thereof |
US8822305B2 (en) | 2007-09-21 | 2014-09-02 | Semiconductor Energy Laboratory Co., Ltd. | Substrate provided with semiconductor films and manufacturing method thereof |
JP2009094488A (en) * | 2007-09-21 | 2009-04-30 | Semiconductor Energy Lab Co Ltd | Method of manufacturing substrate provided with semiconductor film |
JP2009105391A (en) * | 2007-10-04 | 2009-05-14 | Semiconductor Energy Lab Co Ltd | Method of manufacturing semiconductor substrate |
TWI450337B (en) * | 2007-10-10 | 2014-08-21 | Semiconductor Energy Lab | Method for manufacturing semiconductor device |
US8772128B2 (en) | 2007-10-10 | 2014-07-08 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing semiconductor device |
US8598013B2 (en) | 2007-10-10 | 2013-12-03 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing SOI substrate and semiconductor device |
US8828844B2 (en) | 2007-10-10 | 2014-09-09 | Semiconductor Energy Laboratory Co., Ltd. | Manufacturing method of SOI substrate |
KR101484490B1 (en) * | 2007-10-10 | 2015-01-20 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | Manufacturing method of soi substrate |
US8236668B2 (en) | 2007-10-10 | 2012-08-07 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing SOI substrate |
JP2009135434A (en) * | 2007-10-10 | 2009-06-18 | Semiconductor Energy Lab Co Ltd | Method of manufacturing soi substrate |
JP2009124117A (en) * | 2007-10-10 | 2009-06-04 | Semiconductor Energy Lab Co Ltd | Method for manufacturing semiconductor substrate, and method for manufacturing semiconductor device |
JP2009111363A (en) * | 2007-10-10 | 2009-05-21 | Semiconductor Energy Lab Co Ltd | Method of manufacturing soi substrate and method of fabricating semiconductor device |
JP2009135451A (en) * | 2007-10-23 | 2009-06-18 | Semiconductor Energy Lab Co Ltd | Semiconductor substrate, display panel, and method of manufacturing display |
TWI493609B (en) * | 2007-10-23 | 2015-07-21 | Semiconductor Energy Lab | Method for manufacturing semiconductor substrate, display panel, and display device |
US8435871B2 (en) | 2007-10-30 | 2013-05-07 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing semiconductor device, and semiconductor device and electronic device |
JP2009135453A (en) * | 2007-10-30 | 2009-06-18 | Semiconductor Energy Lab Co Ltd | Method for manufacturing semiconductor device, semiconductor device, and electronic device |
JP2009135468A (en) * | 2007-11-01 | 2009-06-18 | Semiconductor Energy Lab Co Ltd | Semiconductor substrate and method for manufacturing the same, and method for manufacturing semiconductor device |
KR101511070B1 (en) | 2007-11-01 | 2015-04-10 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | Method for manufacturing semiconductor substrate, semiconductor device and electronic device |
KR101558192B1 (en) | 2007-11-01 | 2015-10-12 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | Method for manufacturing semiconductor substrate and method for manufacturing semiconductor device |
KR101558190B1 (en) * | 2007-11-01 | 2015-10-07 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | Semiconductor substrate and method for manufacturing the same and method for manufacturing semiconductor device |
JP2009135437A (en) * | 2007-11-01 | 2009-06-18 | Semiconductor Energy Lab Co Ltd | Method for manufacturing semiconductor substrate, semiconductor device, and electronic device |
TWI450367B (en) * | 2007-11-01 | 2014-08-21 | Semiconductor Energy Lab | Semiconductor substrate and method for manufacturing the same, and method for manufacturing semiconductor device |
JP2009135469A (en) * | 2007-11-01 | 2009-06-18 | Semiconductor Energy Lab Co Ltd | Method of manufacturing semiconductor substrate and method of manufacturing semiconductor device |
JP2009135448A (en) * | 2007-11-01 | 2009-06-18 | Semiconductor Energy Lab Co Ltd | Method for manufacturing semiconductor substrate, and method for manufacturing semiconductor device |
JP2009135454A (en) * | 2007-11-01 | 2009-06-18 | Semiconductor Energy Lab Co Ltd | Manufacturing method of semiconductor device |
JP2009158937A (en) * | 2007-12-03 | 2009-07-16 | Semiconductor Energy Lab Co Ltd | Method for manufacturing soi substrate |
JP2009177154A (en) * | 2007-12-27 | 2009-08-06 | Semiconductor Energy Lab Co Ltd | Method od manufacturing semiconductor substrate, and method of manufacturing semiconductor device |
US8324086B2 (en) | 2008-01-16 | 2012-12-04 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing a semiconductor substrate by laser irradiation |
JP2009260299A (en) * | 2008-03-17 | 2009-11-05 | Semiconductor Energy Lab Co Ltd | Manufacturing method of semiconductor substrate, and semiconductor device |
US8604545B2 (en) | 2008-03-17 | 2013-12-10 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device having single crystal silicon layer with local maximum of carbon concentration and shoulder peak of hydrogen concentration |
JP2009260298A (en) * | 2008-03-17 | 2009-11-05 | Semiconductor Energy Lab Co Ltd | Crystallinity evaluation method of single-crystal semiconductor film and manufacturing method of semiconductor substrate |
US8003483B2 (en) | 2008-03-18 | 2011-08-23 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing SOI substrate |
US8383487B2 (en) | 2008-03-18 | 2013-02-26 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing SOI substrate |
JP2009224721A (en) * | 2008-03-18 | 2009-10-01 | Shin Etsu Chem Co Ltd | Method of manufacturing soi substrate |
JP2009260315A (en) * | 2008-03-26 | 2009-11-05 | Semiconductor Energy Lab Co Ltd | Method for manufacturing soi substrate, and method for manufacturing semiconductor device |
JP2009278073A (en) * | 2008-04-18 | 2009-11-26 | Semiconductor Energy Lab Co Ltd | Semiconductor device, and method for manufacturing the same |
JP2010034535A (en) * | 2008-06-26 | 2010-02-12 | Semiconductor Energy Lab Co Ltd | Method for manufacturing soi substrate |
JP2010056543A (en) * | 2008-08-01 | 2010-03-11 | Semiconductor Energy Lab Co Ltd | Method for manufacturing soi substrate |
US9076839B2 (en) | 2008-08-01 | 2015-07-07 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing SOI substrate |
JP2010087485A (en) * | 2008-09-05 | 2010-04-15 | Semiconductor Energy Lab Co Ltd | Soi substrate manufacturing method |
US8815657B2 (en) * | 2008-09-05 | 2014-08-26 | Semiconductor Energy Laboratory Co., Ltd. | Method of manufacturing semiconductor device |
US20100075470A1 (en) * | 2008-09-05 | 2010-03-25 | Suguru Ozawa | Method of manufacturing soi substrate |
KR101630216B1 (en) * | 2008-09-29 | 2016-06-14 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | A method for manufacturing a semiconductor device |
JP2010103505A (en) * | 2008-09-29 | 2010-05-06 | Semiconductor Energy Lab Co Ltd | Method for manufacturing soi substrate |
JP2010103513A (en) * | 2008-09-29 | 2010-05-06 | Semiconductor Energy Lab Co Ltd | Method for manufacturing semiconductor device |
KR101641499B1 (en) * | 2008-09-29 | 2016-07-21 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | Method for manufacturing soi substrate |
KR20100036196A (en) * | 2008-09-29 | 2010-04-07 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | Method for manufacturing soi substrate |
KR20100036208A (en) * | 2008-09-29 | 2010-04-07 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | A method for manufacturing a semiconductor device |
US8377804B2 (en) | 2008-10-02 | 2013-02-19 | Semiconductor Energy Laboratory Co., Ltd. | Manufacturing method of semiconductor substrate and semiconductor device |
US8741740B2 (en) | 2008-10-02 | 2014-06-03 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing SOI substrate |
JP2010109361A (en) * | 2008-10-02 | 2010-05-13 | Semiconductor Energy Lab Co Ltd | Method of manufacturing semiconductor substrate and semiconductor device |
JP2010109353A (en) * | 2008-10-02 | 2010-05-13 | Semiconductor Energy Lab Co Ltd | Method for manufacturing soi substrate |
US8343847B2 (en) | 2008-10-10 | 2013-01-01 | Semiconductor Energy Laboratory Co., Ltd. | Manufacturing method of SOI semiconductor device |
JP2010114431A (en) * | 2008-10-10 | 2010-05-20 | Semiconductor Energy Lab Co Ltd | Method of manufacturing soi substrate |
US8313989B2 (en) | 2008-10-22 | 2012-11-20 | Semiconductor Energy Laboratory Co., Ltd. | SOI substrate and method for manufacturing the same |
KR20100044706A (en) * | 2008-10-22 | 2010-04-30 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | Soi substrate and method for manufacturing the same |
KR101631456B1 (en) | 2008-10-22 | 2016-06-17 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | Soi substrate and method for manufacturing the same |
JP2010123931A (en) * | 2008-10-22 | 2010-06-03 | Semiconductor Energy Lab Co Ltd | Soi substrate and method for manufacturing the same |
JP2010166035A (en) * | 2008-12-15 | 2010-07-29 | Semiconductor Energy Lab Co Ltd | Method of manufacturing soi substrate, and method of manufacturing semiconductor device |
JP5472462B2 (en) * | 2010-11-10 | 2014-04-16 | トヨタ自動車株式会社 | Manufacturing method of semiconductor device |
US8748236B2 (en) | 2010-11-10 | 2014-06-10 | Toyota Jidosha Kabushiki Kaisha | Method for manufacturing semiconductor device |
WO2012063342A1 (en) * | 2010-11-10 | 2012-05-18 | トヨタ自動車株式会社 | Method of manufacturing semiconductor device |
JPWO2012063342A1 (en) * | 2010-11-10 | 2014-05-12 | トヨタ自動車株式会社 | Manufacturing method of semiconductor device |
KR20140045381A (en) * | 2011-05-10 | 2014-04-16 | 오스텐도 테크놀로지스 인코포레이티드 | Semiconductor wafer bonding incorporating electrical and optical interconnects |
US9306116B2 (en) | 2011-05-10 | 2016-04-05 | Ostendo Technologies, Inc. | Semiconductor wafer bonding incorporating electrical and optical interconnects |
JP2014523632A (en) * | 2011-05-10 | 2014-09-11 | オステンド・テクノロジーズ・インコーポレーテッド | Semiconductor wafer bonding incorporating electrical and optical interconnects |
KR101970643B1 (en) * | 2011-05-10 | 2019-04-19 | 오스텐도 테크놀로지스 인코포레이티드 | Semiconductor wafer bonding incorporating electrical and optical interconnects |
JP2014216555A (en) * | 2013-04-26 | 2014-11-17 | 株式会社豊田自動織機 | Method for manufacturing semiconductor substrate |
US10373830B2 (en) | 2016-03-08 | 2019-08-06 | Ostendo Technologies, Inc. | Apparatus and methods to remove unbonded areas within bonded substrates using localized electromagnetic wave annealing |
JP2020161833A (en) * | 2016-06-24 | 2020-10-01 | クロミス,インコーポレイテッド | Polycrystalline ceramic substrate |
KR20220058653A (en) * | 2016-06-24 | 2022-05-09 | 큐로미스, 인크 | Polycrystalline ceramic substrate and method of manufacture |
JP7169321B2 (en) | 2016-06-24 | 2022-11-10 | クロミス,インコーポレイテッド | Polycrystalline ceramic substrate |
KR102582390B1 (en) | 2016-06-24 | 2023-09-25 | 큐로미스, 인크 | Polycrystalline ceramic substrate and method of manufacture |
Also Published As
Publication number | Publication date |
---|---|
JP4759919B2 (en) | 2011-08-31 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4759919B2 (en) | Manufacturing method of electro-optical device | |
US6509616B2 (en) | Semiconductor device and its manufacturing method | |
KR100505804B1 (en) | A manufacturing method of semiconductor substrate, semiconductor substrate, electrooptic apparatus and electronic eqipment | |
US6852653B2 (en) | Method of manufacturing semiconductor substrate, semiconductor substrate, electro-optical apparatus and electronic equipment | |
JP4666277B2 (en) | Manufacturing method of electro-optical device | |
JP3291457B2 (en) | Semiconductor device manufacturing method and liquid crystal display device manufacturing method | |
JP4366953B2 (en) | Method for manufacturing composite semiconductor substrate | |
JP4366954B2 (en) | Method for manufacturing composite semiconductor substrate | |
JP4366983B2 (en) | Method for manufacturing composite semiconductor substrate | |
JP2005158934A (en) | Composite semiconductor substrate, method of manufacturing the same, electrooptical device, substrate therefor, and electronic equipment | |
JP4792694B2 (en) | Electro-optical device substrate manufacturing method, electro-optical device substrate, electro-optical device, and electronic apparatus | |
JP2000150890A (en) | Manufacture of semiconductor device | |
JP2008124179A (en) | Manufacturing method of semiconductor substrate, semiconductor substrate, semiconductor device, electro-optic device and electronic instrument | |
JP4232641B2 (en) | Manufacturing method of electro-optical device | |
JP2005251912A (en) | Composite semiconductor substrate, method for manufacturing the same, electrooptical device and electronic apparatus | |
JP4766758B2 (en) | Method for manufacturing semiconductor device | |
JP2003142665A (en) | Method for manufacturing semiconductor substrate, semiconductor substrate, electrooptic device and electronic apparatus | |
JP2002221738A (en) | Board comprising display region, liquid crystal apparatus and projecting display unit | |
JP2003255376A (en) | Liquid crystal display and its manufacturing method | |
JP2004296487A (en) | Method for manufacturing transistor, transistor, electrooptical substrate, electrooptical device, and electronic apparatus | |
JP4333176B2 (en) | Transistor manufacturing method, electro-optical substrate, electro-optical device, and electronic apparatus | |
JP2003142667A (en) | Method for manufacturing semiconductor substrate, semiconductor substrate, electrooptic device and electronic apparatus | |
JP4320533B2 (en) | Semiconductor substrate, semiconductor substrate manufacturing method, electro-optical device, and electronic apparatus | |
JP3889636B2 (en) | Manufacturing method of semiconductor device and manufacturing method of liquid crystal display device | |
JP2009117455A (en) | Method for manufacturing semiconductor device, electro-optical device, and electronic instrument, and semiconductor device, electro-optical device, and electronic equipment |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060905 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20060906 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20100824 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100907 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20101013 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20101014 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110510 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110523 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140617 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4759919 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |