Nothing Special   »   [go: up one dir, main page]

JP2005203544A - 窒化物半導体装置とその製造方法 - Google Patents

窒化物半導体装置とその製造方法 Download PDF

Info

Publication number
JP2005203544A
JP2005203544A JP2004007939A JP2004007939A JP2005203544A JP 2005203544 A JP2005203544 A JP 2005203544A JP 2004007939 A JP2004007939 A JP 2004007939A JP 2004007939 A JP2004007939 A JP 2004007939A JP 2005203544 A JP2005203544 A JP 2005203544A
Authority
JP
Japan
Prior art keywords
barrier layer
nitride semiconductor
gate electrode
semiconductor device
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2004007939A
Other languages
English (en)
Inventor
Toshiyuki Oishi
敏之 大石
Takuma Nanjo
拓真 南條
Muneyoshi Fukita
宗義 吹田
Katsuomi Shiozawa
勝臣 塩沢
Yuji Abe
雄次 阿部
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP2004007939A priority Critical patent/JP2005203544A/ja
Publication of JP2005203544A publication Critical patent/JP2005203544A/ja
Pending legal-status Critical Current

Links

Images

Landscapes

  • Junction Field-Effect Transistors (AREA)

Abstract

【課題】 しきい値電圧を負電圧に維持した状態でかつ破壊耐圧が高くて高出力動作が可能な窒化物半導体装置を得る。
【解決手段】 窒化物半導体装置を、基板1と、基板1上に形成され窒化物半導体からなるチャネル層2と、チャネル層2上に形成されチャネル層2よりバンドギャップエネルギーの大きい窒化物半導体からなるバリア層3と、バリア層3上に形成されたゲート電極5と、バリア層3上でゲート電極5を介して対向する位置にそれぞれ形成されたソース電極4およびドレイン電極6と、を備え、ドレイン電極6とゲート電極5間のバリア層3の少なくとも一部の領域の層厚がゲート電極5直下のバリア層3の層厚より薄くなる構成とした。
【選択図】 図1


Description

本発明は、窒化物半導体装置とその製造方法に関し、特にしきい値電圧を負電圧に維持した状態でかつ破壊耐圧が高く高出力動作可能な窒化物半導体装置とその製造方法に関するものである。
窒化物半導体系、特に窒化ガリウム系半導体は高い絶縁破壊電界強度、高い熱伝導率、高い電子飽和速度を有しており高周波の高出力高電子移動度トランジスタの構成材料として期待されている。特に、窒化アルミニウムガリウム(AlGaN)/窒化ガリウム(GaN)ヘテロ接合構造を有する高電子移動度トランジスタ(AlGaN/GaN High Electron Mobility Transistor (HEMT))は、AlGaNとGaNとのヘテロ接合界面付近に電子が高濃度で蓄積するいわゆる2次元電子ガスが形成されるが、かかる2次元電子ガスはAlGaNに添加されるドナー不純物とは空間的に分離されて存在する結果、高い電子移動度が実現できるので、高周波で動作可能である。さらに、AlGaN/GaN系へテロ構造における2次元電子は、現在HEMTとして普及しているAlGaAs/GaAs系の場合に比べて、高電界領域で2倍以上の電子速度を有し、高周波でスイッチング動作可能でかつ高出力のHEMTへの応用が期待されている。
従来の窒化物半導体を用いた高電子移動度トランジスタ(AlGaN/GaN High Electron Mobility Transistor (HEMT))では、例えば非特許文献1の図1に示されるように、AlGaNバリア層の層厚はソース/ドレイン電極間で一定である。つまり、ゲート電極直下のAlGaNバリア層厚とゲート/ドレイン電極間のAlGaNバリア層の層厚は等しい。なお、後述の実施の形態1における図1(b)の素子断面図が従来技術による素子構造とほぼ同一である。
安藤 その他、"薄層化サファイア基板上の110W出力AlGaN/GaNヘテロFET"、電子情報通信学会技術研究報告 ED2001−185、7〜12ページ
AlGaN/GaN HEMTを電力増幅器として使用する場合、出力電流(ドレイン電流)はなるべく大きくできる方が望ましい。ドレイン電流を増加するには、入力電圧(ゲート電圧)を増大する必要がある。しかし、ゲート電圧を増加しすぎて負電圧(マイナス電圧)から正電圧(プラス電圧)に転じると、ゲート電極におけるショットキー障壁に正電圧が印加されてしまう。この場合、ゲート電流が急激に増加するのでトランジスタ動作としては望ましくない。ゲート電流の増大はショットキー障壁の劣化を引き起こし、素子特性、特に信頼性の劣化を招くからである。よって、AlGaN/GaN HEMTでは、しきい値電圧Vthはマイナス数V以下の負電圧であることが望まれる。
しかしながら、従来のAlGaN/GaN HEMTにでは、しきい値電圧Vthをマイナス数V(例えば−5V以下)に保持した状態で、ゲート/ドレイン電極間破壊耐圧(以下、単に「破壊耐圧」と言う)を向上させることは難しい。破壊耐圧の向上を目的としてAlGaNバリア層厚を薄くすると、しきい値電圧Vthが正バイアス側にシフトしてしまう不具合が生じるからである。
上述したように、従来の素子構造ではしきい値電圧Vthと破壊耐圧にトレードオフの関係が存在するため、しきい値電圧Vthをマイナス数V程度の負電圧に保持した状態で、かつ破壊耐圧を向上させるのは困難であるという問題があった。
この発明は、上記のような問題を解決するためになされたものであり、しきい値電圧Vthをマイナス数V程度の負電圧に保持した状態でかつ破壊耐圧が高く高出力動作が可能な窒化物半導体装置を得ることを目的とし、さらにその製造方法を提供することを目的とする。
本発明に係る窒化物半導体装置は、基板と、上記基板上に形成され窒化物半導体からなるチャネル層と、上記チャネル層上に形成され上記チャネル層よりバンドギャップエネルギーの大きい窒化物半導体からなるバリア層と、上記バリア層上に形成されたゲート電極と、上記バリア層上で上記ゲート電極を介して対向する位置にそれぞれ形成されたソース電極およびドレイン電極と、を備え、上記ドレイン電極と上記ゲート電極間の上記バリア層の少なくとも一部の領域の層厚が上記ゲート電極直下のバリア層の層厚より薄いこととした。
この発明に係る窒化物半導体装置は、上述の構成を適用したので、しきい値電圧Vthと破壊耐圧のトレードオフを緩和して、しきい値電圧Vthを負電圧に維持した状態でかつ破壊耐圧が高くて高出力動作が可能となる。
実施の形態1.
本発明の実施の形態1による窒化物半導体装置、より具体的にはAlGaN/GaN HEMTの素子断面図を図1(a)に示す。基板1上に、GaNチャネル層2、AlGaNバリア層3が形成されている。なお、基板1は、サファイア(Al)、炭化珪素(SiC)、GaN、シリコン(Si)等の材料が使用できるが、炭化珪素基板が最も好適である。
AlGaNバリア層3上には、ソース電極4、ゲート電極5、ドレイン電極6がそれぞれ形成されている。ソース電極4およびドレイン電極6はゲート電極5を介して互いに対向する位置に設けられている。
従来の窒化物半導体装置に対する本実施の形態の窒化物半導体装置の特徴的な点は、ソース電極4とゲート電極5間、ゲート電極5とドレイン電極6間のAlGaNバリア層3の層厚がゲート電極5直下のAlGaNバリア層厚より薄くなっている点にある。つまり、ドレイン電極6とゲート電極5間およびソース電極4とゲート電極5間のAlGaNバリア層3の少なくとも一部の領域の層厚がゲート電極5直下のAlGaNバリア層3の層厚より薄くなっている。具体的には、かかる領域のAlGaNバリア層3中にエッチングによる溝7が形成されている。なお、比較として、かかる特徴の無い従来の均一な層厚を有するAlGaNバリア層を具備した窒化物半導体装置の素子断面図を図1(b)に示す。
以下、本実施の形態の窒化物半導体装置によって実現される素子特性上の特徴を説明する。しきい値電圧Vthとゲート電極5直下のAlGaNバリア層3の層厚との関係を図2(a)に示す。図2(a)からわかるように、しきい値電圧Vthはゲート電極5直下のAlGaNバリア層3の層厚が薄くなるにつれて正電圧側へ比例的に増加する。AlGaNバリア層3の層厚が薄くなるほど、ゲート電極5下部のGaNチャネル層2全体を空乏化するのに必要なゲート電圧がわずかで済むようになるからである。以下、しきい値電圧VthとAlGaNバリア層3の層厚の関係をさらに説明する。
AlGaN/GaN HEMTのしきい値電圧をVthとすると、

th=φ-ΔEc-qd2/(2ε)-qPd/ε (1)

となる。なお、(1)式中、φはショットキー障壁高さ、ΔEcは伝導帯側のバンド不連続、qは電荷量、NはAlGaNバリア層のドーピング濃度、dはAlGaNバリア層中のドーピング膜厚、εは誘電率、Pは分極率、dはAlGaNバリア層の層厚をそれぞれ表す。(1)式中、第3項がAlGaNバリア層のドーピングによる項、第4項が分極による項を表す。第3項はGaAs半導体系材料と共通の値となるが、第4項の分極による項がGaN等の窒化物半導体系材料特有の大きな値となっている。よって、AlGaN/GaN HEMTではしきい値電圧Vthに対する第3項の寄与は殆ど無い一方、第4項からの寄与が大半を占める。従って、AlGaN/GaN HEMTではしきい値電圧Vth制御のファクターとして、AlGaNバリア層の層厚dが非常に重要である。要するに、しきい値電圧VthはAlGaNバリア層の層厚dに強く依存している。
一方、破壊耐圧に関しては、図2(b)の破壊耐圧とゲート/ドレイン電極5,6間のAlGaNバリア層3の層厚との関係から分かるように、ゲート/ドレイン電極5,6間のAlGaNバリア層3の層厚が薄くなるにつれて破壊耐圧は急激に増加、すなわち向上する。ゲート電極5からドレイン電極6方向への空乏層の伸長の度合いはAlGaNバリア層3の層厚減少に伴い大きくなるからである。
図2からAlGaNバリア層3の層厚が均一な従来構造(図1(b))では、しきい値電圧Vthが−5V以下でかつ破壊耐圧が150Vを越えるAlGaN/GaN HEMTの作製は困難であることがわかる。つまり、図2(a)からしきい値電圧Vthを−5V以下とするにはAlGaNバリア層3の層厚を25nm以上に設定する必要があるが、図2(b)によると破壊耐圧を150V以上にするには、AlGaNバリア層3の層厚を20nm以下に設定せねばならないからである。
一方、本実施の形態に係るAlGaN/GaN HEMTのように、ゲート電極5下のAlGaNバリア層3の層厚を保持して例えばしきい値電圧Vthを−5Vに設定しながら、ゲート/ドレイン電極間5,6のAlGaNバリア層厚を20nm以下に薄層化すれば、破壊耐圧を150V以上に維持できる。要するに、しきい値電圧Vthと破壊耐圧を所定の範囲内において独立に制御できるようになる。
以上の説明から、本実施の形態に係るAlGaN/GaN HEMTでは、ソース/ゲート電極4、5間、ゲート/ドレイン電極5、6間のAlGaNバリア層3の層厚がゲート電極5直下のAlGaNバリア層厚に対して、どの程度薄くなっているかが、極めて重要であることがわかる。薄層化されたAlGaNバリア層3の層厚がゲート電極5直下のAlGaNバリア層厚に対して、20%以上80%以下の範囲が好適であり、35%以上65%以下の範囲がさらに好適である。なお、上記範囲の下限は、AlGaN/GaN界面においてピエゾ効果が充分発現する必要があるとの条件から決まっている。
本実施の形態に係るAlGaN/GaN HEMTでは、GaNチャネル層2、AlGaNバリア層3の層厚はそれぞれ、0.5〜3μm、5〜50nm程度が好適である。またAlGaNバリア層3のAl組成比は0.1〜0.5程度が好適である。
なお、ピエゾ効果が発現する窒素化物半導体から構成され、かつ、バンドギャップエネルギーが互いに異なる材料であればチャネル層2とバリア層3は他の材料と容易に置換可能である。例えば、上述のGaNチャネル層2とAlGaNバリア層3を、それぞれInGaNとAlGaN、InGaAlNとAlGaN、AlGaNとAlN等の材料の組合せに置換可能である。
以上、本実施の形態の窒化物半導体装置では、上述の素子構造を適用したので、しきい値電圧Vthを負電圧に維持した状態でかつ破壊耐圧が高くて高出力動作が可能な窒化物半導体装置を容易に提供できる。
次に、本実施の形態の窒化物半導体装置の製造方法について、図3に基づき説明する。
先ず、基板1上に、GaNチャネル層2、AlGaNバリア層3を順次エピタキシャル結晶成長する。かかる結晶成長法としては、有機金属を用いた化学的気相成長法(MOCVD: Metalorganic Chemical Vapor Deposition)、分子線エピタキシー法(MBE: Molecular Beam Epitaxy)が好適であるが、他の結晶成長法を用いても良い(図3(a))。
続いて、AlGaNバリア層3上にソースおよびドレイン電極4,6を形成する。各電極の形成方法は以下の通りである。ソースおよびドレイン電極4,6となる以外の部分をレジスト膜で被覆し、ソースおよびドレイン電極4,6を構成する金属、つまり、オーミック特性が得られる金属を真空蒸着やスパッタ法等により成膜する。かかる金属材料としては、例えばTi/Al、Ti/Al/Ti/Mo/Au、Ti/WSi等の組合せが挙げられる。レジスト膜のパターニングは公知のリソグラフィ技術によって行う。ソースおよびドレイン電極4,6の膜厚は材料にも依存するものの、それぞれの金属材料において2〜1000nmの範囲が好適である。公知のいわゆるリフトオフ法を用いれば、容易にソース/ドレイン領域に金属パターンが形成される。
ソース/ドレイン電極4,6において良好なオーミック特性を得るために、通常、リフトオフ後に熱処理を行う。熱処理はランプによる加熱、炉による加熱等が用いられ、窒素やアルゴンの不活性ガス、または水素や酸素雰囲気中で500〜1000℃、10〜300秒程度で熱処理される。これにより、ソース電極4からAlGaNバリア層3直下のGaNチャネル層2、そしてドレイン電極6に達する電流の通路が確保される。
続いて、ソース/ドレイン電極4,6を形成した場合と同様のリフトオフ方法によって、AlGaNバリア層3上にゲート電極5形成用の金属膜を形成する。すなわち、レジスト膜でゲート領域以外にパターンを形成後、ゲート金属を蒸着し、レジスト膜を除去する。ゲート電極5としてはショットキー特性を示す金属、例えばNi、Pt、Ir、Pd、PtSi等を適用する。かかる金属を1〜500nm程度成膜する。また、ゲート金属上に、さらに金(Au)やアルミニウム(Al)を積層しても良い。ゲート電極5形成後の素子断面図を(図3(b))に示す。
さらに、上述の各電極が形成されたウエハ上にレジスト膜8を形成し、公知のリソグラフィ技術によってAlGaNバリア層3で溝7を形成する部位のみに開口を設ける(図3(c))。かかる開口を通して、AlGaNバリア層3を所望の深さまでエッチング除去する(図3(d))。エッチング方法としては、ドライエッチングの場合、例えば塩素ガスと不活性ガス(アルゴン、窒素)の混合ガスのプラズマがエッチングガスとして利用できる。また、ウエットエッチングであれば光照射しながら水酸化カリウム(KOH)溶液中でエッチングすることが可能である。
なお、上述の製造方法ではレジスト膜8をエッチングマスクとしてAlGaNバリア層3をエッチングする方法を挙げたが、他の製造方法、例えばソース電極4、ゲート電極5およびドレイン電極6の最表層を耐エッチング性を持つ金属(この場合はAu)で構成し、電極をエッチングマスクとして上述の溝7を形成する方法も可能である。
かかる製造方法の適用により、しきい値電圧Vthを負電圧に維持した状態でかつ破壊耐圧が高くて高出力動作が可能な窒化物半導体装置が容易に得られる。
実施の形態2.
本発明の実施の形態2による窒化物半導体装置、具体的にはAlGaN/GaN HEMTの素子断面図を図4に示す。実施の形態1の窒化物半導体装置では、ソース/ゲート電極4、5間とゲート/ドレイン電極5、6間の双方のAlGaNバリア層3をエッチングして溝7を形成した。しかしながら、破壊耐圧はゲート/ドレイン電極5、6間のAlGaNバリア層3でほぼ決定される。ゲート電極5で生じた空乏層は主にドレイン電極6側に伸長するからである。そこで、図4に示すようにゲート電極5とドレイン電極6間のAlGaNバリア層3のみに溝7を形成しても良い。かかる素子構造は、実施の形態1におけるエッチング工程において、レジスト膜8の開口をゲート/ドレイン電極5、6間の所望の位置に設けるだけで実現できる。
リセス幅、つまりゲート電極5から測定したゲート/ドレイン電極5,6間における溝7の幅と破壊耐圧の関係を図5に示す。エッチング量、すなわちエッチング深さとリセス幅を調整することで破壊耐圧の向上が可能となる。図5によれば、AlGaNバリア層3のエッチングによる溝形成前の層厚25nmに対して、エッチングによって深さ5nmの溝7を形成した場合、リセス幅を500nm以上とすることで、溝形成前の素子の破壊耐圧に対して20V以上の破壊耐圧向上が見込めることが分かる。また、さらにエッチング量を増加すると、リセス幅は少なくても所望の破壊耐圧を実現できることがわかる。なお、上述のリセス幅は、ゲート/ドレイン電極5,6間の距離が2000nmの場合、500nm以上2000nm以下の範囲内が好適である。さらに一般的には、ゲート/ドレイン電極5,6間の距離に対するリセス幅の比率は、25%以上100%以下が好適である。
さらに、図6に示すようにゲート電極5およびドレイン電極6端部近傍のAlGaNバリア層3に接しないように溝7を形成しても良い。かかる素子構造は、レジスト膜の開口をゲート/ドレイン電極5、6間の所望の位置に設けるだけで実現できる。溝7形成時における各電極の端部の影響による溝深さの不均一性等が緩和されるからである。
実施の形態2の窒化物半導体装置によると、ゲート/ドレイン電極間のAlGaNバリア層3のみに溝7を形成するので、しきい値電圧Vthを負電圧に維持した状態でかつ破壊耐圧が高くて高出力動作が可能な窒化物半導体装置を一層容易に製造できる。
(a)は実施の形態1の窒化物半導体装置の素子断面図、(b)は従来の窒化物半導体装置の素子断面図である。 (a)はしきい値電圧とゲート電極直下のAlGaNバリア層の層厚の関係を示す図、(b)は破壊耐圧とゲート/ドレイン電極間のAlGaNバリア層の層厚との関係を示す図である。 実施の形態1の窒化物半導体装置の製造方法を示す図である。 実施の形態2の窒化物半導体装置の素子断面図である。 破壊耐圧とリセス幅の関係を示す図である。 実施の形態2の他の窒化物半導体装置の素子断面図である。
符号の説明
1 基板、 2 GaNチャネル層、 3 AlGaNバリア層、 4 ソース電極、 5 ゲート電極、 6 ドレイン電極、 7 溝、 8 レジスト膜。

Claims (7)

  1. 基板と、
    前記基板上に形成され窒化物半導体からなるチャネル層と、
    前記チャネル層上に形成され前記チャネル層よりバンドギャップエネルギーの大きい窒化物半導体からなるバリア層と、
    前記バリア層上に形成されたゲート電極と、
    前記バリア層上で前記ゲート電極を介して対向する位置にそれぞれ形成されたソース電極およびドレイン電極と、を備え、
    前記ドレイン電極と前記ゲート電極間の前記バリア層の少なくとも一部の領域の層厚が前記ゲート電極直下のバリア層の層厚より薄いことを特徴とする窒化物半導体装置。
  2. 前記ソース電極と前記ゲート電極間の前記バリア層の少なくとも一部の領域の層厚が前記ゲート電極直下のバリア層の層厚より薄いことを特徴とする請求項1記載の窒化物半導体装置。
  3. 前記バリア層の層厚の薄い領域が、エッチングによって形成された溝であることを特徴とする請求項1または2記載の窒化物半導体装置。
  4. 前記チャネル層が、窒化ガリウム(GaN)からなり、前記バリア層が窒化アルミニウムガリウム(AlGaN)からなることを特徴とする請求項1記載の窒化物半導体装置。
  5. 前記バリア層の薄い部分の層厚が、前記ゲート電極直下における前記バリア層の層厚の20%以上80%以下であることを特徴とする請求項1記載の窒化物半導体装置。
  6. 前記ゲート電極とドレイン電極との距離に対する前記バリア層の薄い部分の領域の幅の比率が、25%以上であることを特徴とする請求項1記載の窒化物半導体装置。
  7. 請求項1記載の窒化物半導体装置の製造方法であって、
    基板上に、チャネル層およびバリア層をエピタキシャル結晶成長する工程と、
    前記バリア層上にゲート電極、ソース電極およびドレイン電極をそれぞれ形成する工程と、
    前記ゲート電極を含むバリア層上に金属膜もしくはレジスト膜を成膜する工程と、
    リソグラフィ技術によって前記バリア層を薄層化する部分に該当する領域上の前記金属膜もしくはレジスト膜に開口を設ける工程と、
    前記開口から前記バリア層を所定の層厚までエッチング除去する工程と、
    前記金属膜もしくはレジスト膜を除去する工程と、
    を含んでなる窒化物半導体装置の製造方法。
JP2004007939A 2004-01-15 2004-01-15 窒化物半導体装置とその製造方法 Pending JP2005203544A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2004007939A JP2005203544A (ja) 2004-01-15 2004-01-15 窒化物半導体装置とその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004007939A JP2005203544A (ja) 2004-01-15 2004-01-15 窒化物半導体装置とその製造方法

Publications (1)

Publication Number Publication Date
JP2005203544A true JP2005203544A (ja) 2005-07-28

Family

ID=34821443

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004007939A Pending JP2005203544A (ja) 2004-01-15 2004-01-15 窒化物半導体装置とその製造方法

Country Status (1)

Country Link
JP (1) JP2005203544A (ja)

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009530857A (ja) * 2006-03-20 2009-08-27 インターナショナル レクティファイアー コーポレイション Iii族窒化物パワー半導体デバイス
JP2010003959A (ja) * 2008-06-23 2010-01-07 Sanken Electric Co Ltd 半導体装置
JP2010021232A (ja) * 2008-07-09 2010-01-28 Chubu Electric Power Co Inc 半導体装置およびその製造方法
JP2011171640A (ja) * 2010-02-22 2011-09-01 Sanken Electric Co Ltd 窒化物半導体装置及びその製造方法
CN102738228A (zh) * 2012-06-28 2012-10-17 电子科技大学 栅边缘凹槽型源场板结构高电子迁移率晶体管
JP2013008969A (ja) * 2011-06-22 2013-01-10 Imec Iii−窒化物デバイスの製造方法およびiii−窒化物デバイス
JP2013120854A (ja) * 2011-12-07 2013-06-17 Fujitsu Ltd 化合物半導体装置及びその製造方法
JP2014160695A (ja) * 2013-02-19 2014-09-04 Nippon Telegr & Teleph Corp <Ntt> 電界効果型トランジスタ
CN107017293A (zh) * 2017-04-14 2017-08-04 西安电子科技大学 一种具有双凹陷AlGaN势垒层的AlGaN/GaN异质结场效应晶体管
CN107968052A (zh) * 2017-11-24 2018-04-27 中国计量大学 一种提高击穿电压的阶梯状AlGaN外延新型AlGaN/GaN-HEMT设计方法
CN108807528A (zh) * 2018-05-24 2018-11-13 西安电子科技大学 一种新型微波氮化镓高电子迁移率晶体管

Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6365677A (ja) * 1986-09-05 1988-03-24 Nec Corp 電界効果トランジスタ
JPS6461068A (en) * 1987-09-01 1989-03-08 Nec Corp Field-effect transistor
JPH08236548A (ja) * 1995-02-24 1996-09-13 Murata Mfg Co Ltd 半導体装置およびその製造方法
JPH10178024A (ja) * 1996-12-18 1998-06-30 Matsushita Electric Ind Co Ltd 電界効果型トランジスタ及びその製造方法
JPH11145157A (ja) * 1997-11-07 1999-05-28 Nec Corp 電界効果トランジスタ及びその製造方法
JP2000058560A (ja) * 1998-08-04 2000-02-25 Nec Corp 電界効果トランジスタおよびその製造方法
JP2003100778A (ja) * 2001-09-26 2003-04-04 Toshiba Corp 半導体装置
JP2003151996A (ja) * 2001-09-03 2003-05-23 Nichia Chem Ind Ltd 2次元電子ガスを用いた電子デバイス
JP2003229413A (ja) * 2002-02-04 2003-08-15 Matsushita Electric Ind Co Ltd ドライエッチング方法
JP2003234356A (ja) * 2002-02-07 2003-08-22 Oki Electric Ind Co Ltd 高電子移動度トランジスタ
JP2005051165A (ja) * 2003-07-31 2005-02-24 Sharp Corp Mesfetおよびその製造方法

Patent Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6365677A (ja) * 1986-09-05 1988-03-24 Nec Corp 電界効果トランジスタ
JPS6461068A (en) * 1987-09-01 1989-03-08 Nec Corp Field-effect transistor
JPH08236548A (ja) * 1995-02-24 1996-09-13 Murata Mfg Co Ltd 半導体装置およびその製造方法
JPH10178024A (ja) * 1996-12-18 1998-06-30 Matsushita Electric Ind Co Ltd 電界効果型トランジスタ及びその製造方法
JPH11145157A (ja) * 1997-11-07 1999-05-28 Nec Corp 電界効果トランジスタ及びその製造方法
JP2000058560A (ja) * 1998-08-04 2000-02-25 Nec Corp 電界効果トランジスタおよびその製造方法
JP2003151996A (ja) * 2001-09-03 2003-05-23 Nichia Chem Ind Ltd 2次元電子ガスを用いた電子デバイス
JP2003100778A (ja) * 2001-09-26 2003-04-04 Toshiba Corp 半導体装置
JP2003229413A (ja) * 2002-02-04 2003-08-15 Matsushita Electric Ind Co Ltd ドライエッチング方法
JP2003234356A (ja) * 2002-02-07 2003-08-22 Oki Electric Ind Co Ltd 高電子移動度トランジスタ
JP2005051165A (ja) * 2003-07-31 2005-02-24 Sharp Corp Mesfetおよびその製造方法

Cited By (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9391185B2 (en) 2006-03-20 2016-07-12 Infineon Technologies Americas Corp. III-nitride power semiconductor device
JP2009530857A (ja) * 2006-03-20 2009-08-27 インターナショナル レクティファイアー コーポレイション Iii族窒化物パワー半導体デバイス
JP2010003959A (ja) * 2008-06-23 2010-01-07 Sanken Electric Co Ltd 半導体装置
JP2010021232A (ja) * 2008-07-09 2010-01-28 Chubu Electric Power Co Inc 半導体装置およびその製造方法
JP2011171640A (ja) * 2010-02-22 2011-09-01 Sanken Electric Co Ltd 窒化物半導体装置及びその製造方法
JP2013008969A (ja) * 2011-06-22 2013-01-10 Imec Iii−窒化物デバイスの製造方法およびiii−窒化物デバイス
JP2013120854A (ja) * 2011-12-07 2013-06-17 Fujitsu Ltd 化合物半導体装置及びその製造方法
US9324821B2 (en) 2011-12-07 2016-04-26 Fujitsu Limited Compound semiconductor device and manufacturing method of the same
US9722037B2 (en) 2011-12-07 2017-08-01 Fujitsu Limited Compound semiconductor device and manufacturing method of the same
CN102738228A (zh) * 2012-06-28 2012-10-17 电子科技大学 栅边缘凹槽型源场板结构高电子迁移率晶体管
JP2014160695A (ja) * 2013-02-19 2014-09-04 Nippon Telegr & Teleph Corp <Ntt> 電界効果型トランジスタ
CN107017293A (zh) * 2017-04-14 2017-08-04 西安电子科技大学 一种具有双凹陷AlGaN势垒层的AlGaN/GaN异质结场效应晶体管
CN107968052A (zh) * 2017-11-24 2018-04-27 中国计量大学 一种提高击穿电压的阶梯状AlGaN外延新型AlGaN/GaN-HEMT设计方法
CN108807528A (zh) * 2018-05-24 2018-11-13 西安电子科技大学 一种新型微波氮化镓高电子迁移率晶体管

Similar Documents

Publication Publication Date Title
US7449399B2 (en) Method for fabricating a semiconductor device for reducing a surface potential
JP5805608B2 (ja) 支持されたゲート電極を備えるトランジスタの作製方法およびそれに関連するデバイス
JP5313424B2 (ja) トラッピング(trapping)を低減させたIII族窒化物ベースの電界効果トランジスタ(FET)およびトランジスタの製造方法
KR101108344B1 (ko) 캡층 및 리세스된 게이트를 가지는 질화물계트랜지스터들의 제조방법들
JP5564815B2 (ja) 半導体装置及び半導体装置の製造方法
US8338862B2 (en) Semiconductor device
WO2011010418A1 (ja) 窒化物半導体装置及びその製造方法
JP2008010803A (ja) 窒化物半導体電界効果トランジスタ
JPH10223901A (ja) 電界効果型トランジスタおよびその製造方法
TWI608605B (zh) 半導體裝置
JP2010098047A (ja) 窒化物半導体装置
JP4728582B2 (ja) 高電子移動度トランジスタ
JPH09307097A (ja) 半導体装置
JP3709437B2 (ja) GaN系ヘテロ接合電界効果トランジスタ及びその特性を制御する方法
JP2004165387A (ja) GaN系電界効果トランジスタ
JP2010199481A (ja) 電界効果半導体装置及びその製造方法
JP2005203544A (ja) 窒化物半導体装置とその製造方法
JP2004311869A (ja) 窒化物半導体系電界効果トランジスタとその製造方法
CN112201689B (zh) 基于ⅲ族氮化物异质结的场效应晶体管及其制备方法
JP2007207820A (ja) 電界効果トランジスタおよびその製造方法
JP4869576B2 (ja) 窒化物半導体装置及びその製造方法
JP5732228B2 (ja) 窒化物半導体装置の製造方法
JP5666992B2 (ja) 電界効果型トランジスタおよびその製造方法
JP2010165783A (ja) 電界効果型トランジスタおよびその製造方法
JP5460016B2 (ja) 半導体装置及びその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20061025

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100830

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100907

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20101102

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20110202

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110405

A911 Transfer of reconsideration by examiner before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20110412

A912 Removal of reconsideration by examiner before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A912

Effective date: 20110513

RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20120203