Nothing Special   »   [go: up one dir, main page]

JP2005136018A - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP2005136018A
JP2005136018A JP2003368347A JP2003368347A JP2005136018A JP 2005136018 A JP2005136018 A JP 2005136018A JP 2003368347 A JP2003368347 A JP 2003368347A JP 2003368347 A JP2003368347 A JP 2003368347A JP 2005136018 A JP2005136018 A JP 2005136018A
Authority
JP
Japan
Prior art keywords
heat sink
solder
metal body
solder layer
semiconductor chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2003368347A
Other languages
English (en)
Inventor
Yoshimi Nakase
中瀬  好美
Zenji Sakamoto
善次 坂本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Original Assignee
Denso Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denso Corp filed Critical Denso Corp
Priority to JP2003368347A priority Critical patent/JP2005136018A/ja
Priority to US10/972,475 priority patent/US7215020B2/en
Priority to DE102004052653A priority patent/DE102004052653A1/de
Priority to CNB2004100877556A priority patent/CN100343987C/zh
Publication of JP2005136018A publication Critical patent/JP2005136018A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/34Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/42Fillings or auxiliary members in containers or encapsulations selected or arranged to facilitate heating or cooling
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/492Bases or plates or solder therefor
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/33Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/2612Auxiliary members for layer connectors, e.g. spacers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/2612Auxiliary members for layer connectors, e.g. spacers
    • H01L2224/26152Auxiliary members for layer connectors, e.g. spacers being formed on an item to be connected not being a semiconductor or solid-state body
    • H01L2224/26175Flow barriers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27Manufacturing methods
    • H01L2224/27011Involving a permanent auxiliary member, i.e. a member which is left at least partly in the finished device, e.g. coating, dummy feature
    • H01L2224/27013Involving a permanent auxiliary member, i.e. a member which is left at least partly in the finished device, e.g. coating, dummy feature for holding or confining the layer connector, e.g. solder flow barrier
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001Core members of the layer connector
    • H01L2224/29099Material
    • H01L2224/291Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001Core members of the layer connector
    • H01L2224/29099Material
    • H01L2224/2919Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001Core members of the layer connector
    • H01L2224/29099Material
    • H01L2224/29198Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29199Material of the matrix
    • H01L2224/292Material of the matrix with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001Core members of the layer connector
    • H01L2224/29099Material
    • H01L2224/29198Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298Fillers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/3205Shape
    • H01L2224/32057Shape in side view
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321Disposition
    • H01L2224/32151Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/44Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001Core members of the connector
    • H01L2224/45099Material
    • H01L2224/451Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124Aluminium (Al) as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/44Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001Core members of the connector
    • H01L2224/45099Material
    • H01L2224/451Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144Gold (Au) as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73251Location after the connecting process on different surfaces
    • H01L2224/73265Layer and wire connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/83009Pre-treatment of the layer connector or the bonding area
    • H01L2224/83051Forming additional members, e.g. dam structures
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/831Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus
    • H01L2224/83101Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus as prepeg comprising a layer connector, e.g. provided in an insulating plate member
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8312Aligning
    • H01L2224/83136Aligning involving guiding structures, e.g. spacers or supporting members
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8338Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/83385Shape, e.g. interlocking features
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838Bonding techniques
    • H01L2224/83801Soldering or alloying
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/34Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42Wire connectors; Manufacturing methods related thereto
    • H01L24/44Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42Wire connectors; Manufacturing methods related thereto
    • H01L24/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01005Boron [B]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01006Carbon [C]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01013Aluminum [Al]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01023Vanadium [V]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01028Nickel [Ni]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01029Copper [Cu]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01033Arsenic [As]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/0105Tin [Sn]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01068Erbium [Er]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01078Platinum [Pt]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01079Gold [Au]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01082Lead [Pb]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013Alloys
    • H01L2924/014Solder alloys
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06Polymers
    • H01L2924/0665Epoxy resin
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/13Discrete devices, e.g. 3 terminal devices
    • H01L2924/1301Thyristor
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/13Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304Transistor
    • H01L2924/1305Bipolar Junction Transistor [BJT]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/13Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304Transistor
    • H01L2924/1305Bipolar Junction Transistor [BJT]
    • H01L2924/13055Insulated gate bipolar transistor [IGBT]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

【課題】 下側ヒートシンク、半導体チップ、ヒートシンクブロック、上側ヒートシンクを順次はんだ層を介して接合してなる半導体装置において、各はんだ層の厚さを適切に確保しつつ、部品の寸法公差による装置体格のばらつきを適切に防止する。
【解決手段】 下側ヒートシンク20、第1のはんだ層51、半導体チップ10、第2のはんだ層52、ヒートシンクブロック40、第3のはんだ層53、上側ヒートシンク30を順次積層し、各はんだ層51〜53を介して接合してなる半導体装置S1において、半導体チップ10と下側ヒートシンク20との間および半導体チップ10とヒートシンクブロック40との間には、当該間を所定の間隔に保つための支持手段としての球形粒子状の金属80が設けられ、上側ヒートシンク30には、第3のはんだ層53からはみ出した余剰のはんだを吸収するための余剰はんだ吸収手段としての溝90が設けられている。
【選択図】 図1

Description

本発明は、第1の金属体、半導体素子、第2の金属体、第3の金属体を順次はんだを介して接合してなる半導体装置に関する。
従来のこの種の半導体装置としては、半導体素子と、半導体素子の一面に第1のはんだ層を介して接合され電極と放熱体とを兼ねる第1の金属体と、半導体素子の他面に第2のはんだ層を介して接合された第2の金属体と、第2の金属体における半導体素子側の面とは反対側の面に第3のはんだ層を介して接合され電極と放熱体とを兼ねる第3の金属体と、を備えるものが提案されている(たとえば、特許文献1参照)。
このような半導体装置は、第1の金属体と半導体素子との間、半導体素子と第2の金属体との間、第2の金属体と第3の金属体との間にそれぞれ、はんだ層となるはんだ箔を配置した後、はんだの融点以上に昇温することによりはんだを溶かし、各部品の接合を行うことで、製造される。
特開2003−110064号公報
しかしながら、従来の半導体装置では、各々のはんだ層において、半導体素子および金属体の寸法公差等により、はんだ供給量(つまり、はんだ箔の体積)の過不足が発生し、以下のような問題があった。
はんだ供給量が多い場合は、余剰のはんだが溢れ、各部の配線部等に付着してショートするなどの問題が発生する。一方、はんだ供給量が少ない場合は、必要なはんだ厚さを確保することができなくなるため、信頼性低下が懸念され、また、必要な接合面積が確保できないと放熱性能低下を引き起こす。
そこで、本発明は上記問題に鑑み、第1の金属体、半導体素子、第2の金属体、第3の金属体を順次はんだ層を介して接合してなる半導体装置において、各はんだ層の厚さを適切に確保しつつ、部品の寸法公差による装置体格のばらつきを適切に防止することを目的とする。
上記目的を達成するため、請求項1に記載の発明では、半導体素子(10)と、半導体素子(10)の一面に第1のはんだ層(51)を介して接合され、電極と放熱体とを兼ねる第1の金属体(20)と、半導体素子(10)の他面に第2のはんだ層(52)を介して接合された第2の金属体(40)と、第2の金属体(40)における半導体素子(10)側の面とは反対側の面に第3のはんだ層(53)を介して接合され、電極と放熱体とを兼ねる第3の金属体(30)と、を備える半導体装置において、次のような点を特徴としている。
・半導体素子(10)と第1の金属体(20)との間、および、半導体素子(10)と第2の金属体(40)との間の少なくとも一方を所定の間隔に保つための支持手段(80、85)が設けられていること。
・第3の金属体(30)には、第3のはんだ層(53)からはみ出した余剰のはんだを吸収するための余剰はんだ吸収手段(90)が設けられていること。本発明はこれらの点を特徴としている。
それによれば、半導体素子(10)の両面に位置する第1のはんだ層(51)および第2のはんだ層(53)は、支持手段(80、85)によって、適切な厚さに確保される。
また、はんだの溶融時に第3のはんだ層(53)からはみ出したはんだは、余剰はんだ吸収手段(90)によって吸収されるため、第3のはんだ層(53)について、あらかじめ必要な量よりも過剰のはんだを供給することができる。
また、たとえば半導体装置の厚さ方向における寸法は、第3のはんだ層(53)の厚さを代えることで調整することができる。ここで、第3のはんだ層(53)について、過剰のはんだを供給できるため、第3のはんだ層(53)の厚さの変更の自由度を大きいものとすることができる。
そのため、第3のはんだ層(53)の厚さ調整によって、部品寸法が大きすぎたり、小さすぎたりしても、半導体装置全体の寸法を適切に調整することができる。つまり、本発明によれば、第2の金属体(40)と第3の金属体(30)との間で部品の寸法公差を吸収することができる。
以上のように、本発明によれば、第1の金属体(20)、半導体素子(10)、第2の金属体(40)、第3の金属体(30)を順次はんだ層(51、52、53)を介して接合してなる半導体装置において、各はんだ層の厚さを適切に確保しつつ、部品の寸法公差による装置体格のばらつきを適切に防止することができる。
ここで、請求項2に記載の発明のように、請求項1に記載の半導体装置において、支持手段は、はんだにあらかじめ埋設された球形粒子状の金属(80)であるものにすることができる。
また、請求項3に記載の発明のように、請求項1に記載の半導体装置において、支持手段は、第1の金属体(20)および第2の金属体(40)のうち支持手段が設けられている金属体において半導体素子(10)に向かって突出するように設けられた凸部(85)にすることができる。
また、請求項4に記載の発明のように、請求項1〜請求項3に記載の半導体装置において、吸収手段は、第3の金属体(30)のうち第2の金属体(40)の外周に対応した部分に形成された溝(90)にすることができる。
なお、上記各手段の括弧内の符号は、後述する実施形態に記載の具体的手段との対応関係を示す一例である。
以下、本発明の実施形態について図に基づいて説明する。なお、以下の各実施形態相互において、互いに同一もしくは均等である部分には、説明の簡略化を図るべく、図中、同一符号を付してある。
(第1実施形態)
図1は、本発明の第1実施形態に係る半導体装置S1の概略断面構成を示す図である。
この図1に示すように、本実施形態の半導体装置S1は、半導体素子としての半導体チップ10と、第1の金属体としての下側ヒートシンク20と、第3の金属体としての上側ヒートシンク30と、第2の金属体としてのヒートシンクブロック40と、これらの間に介在する各はんだ層51、52、53とを備えて構成されている。
この構成の場合、半導体チップ10の下面と下側ヒートシンク20の上面との間は、第1のはんだ層51によって接合されている。
また、半導体チップ10の上面とヒートシンクブロック40の下面との間は、第2のはんだ層52によって接合されている。
さらに、ヒートシンクブロック40の上面と上側ヒートシンク30の下面との間は、第3のはんだ層53によって接合されている。
これにより、上記構成においては、半導体チップ10の上面では、第2のはんだ層52、ヒートシンクブロック40、第3のはんだ層53および上側ヒートシンク30を介して放熱が行われ、半導体チップ10の下面では、第1のはんだ層51から下側ヒートシンク20を介して放熱が行われる構成となっている。
なお、半導体素子10としては、特に限定されるものではないが、本実施形態において半導体素子として用いられている上記半導体チップ10は、たとえばIGBT(絶縁ゲート型バイポーラトランジスタ)やサイリスタ等のパワー半導体素子から構成することができる。
上記半導体チップ10の形状は、たとえば矩形状の薄板状とすることができる。また、下側ヒートシンク20、上側ヒートシンク30およびヒートシンクブロック40は、たとえば銅合金もしくはアルミ合金等の熱伝導性及び電気伝導性の良い金属で構成されている。また、ヒートシンクブロック40としては、一般的な鉄合金を用いてもよい。
この構成の場合、下側ヒートシンク20および上側ヒートシンク30は、半導体チップ10の図示しない各主電極(たとえば、コレクタ電極やエミッタ電極等)に対して、接合材であるはんだ層51、52、53やヒートシンクブロック40を介して電気的にも接続されている。
また、下側ヒートシンク20は、たとえば、全体としてほぼ長方形状の板材とすることができる。また、この下側ヒートシンク20には、端子部21が図1中の左方へ向けて延びるように突設されている。
また、ヒートシンクブロック40は、たとえば、半導体チップ10よりも1回り小さい程度の大きさの矩形状の板材とすることができる。
さらに、上側ヒートシンク30も、たとえば、全体としてほぼ長方形状の板材で構成されており、端子部31が図1中の左方へ向けて延びるように突設されている。
ここで、下側ヒートシンク20の端子部21および上側ヒートシンク30の端子部31は、それぞれ半導体装置S1における外部配線部材等との接続を行うために設けられているものである。
つまり、上側ヒートシンク30および下側ヒートシンク20は、それぞれ、電極と放熱体とを兼ねるものであって、半導体装置S1において半導体素子10からの放熱を行う機能を有するとともに半導体素子10の電極としての機能も有する。
また、半導体チップ10の周囲には、信号リードとしてのリードフレーム60が設けられており、半導体チップ10とリードフレーム60とは、ワイヤ70によって結線され、電気的に接続されている。このワイヤ70はワイヤボンディング等により形成され、金やアルミ等からなるものである。
このような半導体装置S1において、本実施形態では、半導体チップ10と下側ヒートシンク20との間、および、半導体チップ10とヒートシンクブロック40との間の少なくとも一方を所定の間隔に保つための支持手段80を有し、さらに、上側ヒートシンク30に、第3のはんだ層53からはみ出した余剰のはんだを吸収するための余剰はんだ吸収手段90を設けた独自の構成としている。
ここで、図1に示される例では、支持手段80は、半導体チップ10と下側ヒートシンク20との間、および、半導体チップ10とヒートシンクブロック40との間の両方に設けられており、本例では、支持手段80は、第1のはんだ層51および第2のはんだ層52を構成するはんだにあらかじめ埋設された球形粒子状の金属80である。
なお、支持手段80は、半導体チップ10と下側ヒートシンク20との間、および、半導体チップ10とヒートシンクブロック40との間のどちらか一方に設けられたものでもよい。その場合には、支持手段としての球形粒子状の金属80は、第1のはんだ層51および第2のはんだ層52のどちらか一方に埋設されることになる。
この球形粒子状の金属80としては、耐熱温度、構造に適した材料、構造を適宜、選択することが望ましく、たとえば、Ni(ニッケル)、Cu(銅)等の金属粒子や、セラミック材料からなる粒子であってその表面にめっきを施した粒子などを採用することができる。また、当該金属80としては、はんだ層51、52、53に用いられるはんだよりも融点が高いことが望ましい。
また、余剰はんだ吸収手段90は、図1に示されるように、上側ヒートシンク(第3の金属体)30のうちヒートシンクブロック(第2の金属体)40の外周に対応した部分に形成された溝90として構成されている。
この溝90は、上側ヒートシンク30の下面のうちヒートシンクブロック40の外形端部に対向する部位またはその近傍部位において、プレス加工や切削加工等により形成された溝である。
図1に示される例では、この溝90の断面形状は、四角形状であるが、これに限定されるものではなく、たとえば、V形状やU形状の溝であってもよい。また、溝90は、ヒートシンクブロック40の外周形状に対応して環状に連続的に形成されていることが好ましいが、不連続なものであってもかまわない。
次に、上記した構成の半導体装置S1の製造方法について、図1を参照して、簡単に説明する。まず、下側ヒートシンク20の上面に、半導体チップ10とヒートシンクブロック40をはんだ付けする工程を実行する。
この場合、下側ヒートシンク20の上面に、支持手段としての上記球形粒子状の金属80が設けられたはんだ箔を介して半導体チップ10を積層するとともに、この半導体チップ10の上に、上記球形粒子状の金属80が設けられたはんだ箔を介してヒートシンクブロック40を積層する。
ここで、はんだ箔に対しては、上記球形粒子状の金属80を均等に分布させるようにする。
その方法としては、たとえば、はんだ中に上記金属80を混合して練り込んだものをシート状に成形してはんだ箔とする方法や、はんだ箔上に金属80を散布する方法や、あるいは、1枚のはんだ箔の上に金属80を散布してもう1枚のはんだ箔をその上に重ねて貼り合わせる方法等を採用することができる。
この後、加熱装置(リフロー装置)によって、はんだの融点以上に昇温することにより、上記はんだ箔を溶融させてから、硬化させる。この硬化により、第1のはんだ層51および第2のはんだ層52が形成され、これら第1および第2のはんだ層51、52は、球形粒子状の金属80にて決定される所定厚さとなる。
こうして、半導体チップ10と下側ヒートシンク20とは、第1のはんだ層51によって接合され、半導体チップ10とヒートシンクブロック40とは、第2のはんだ層52によって接合される。
続いて、半導体チップ10の信号端子(例えばゲートパッド等)とリードフレーム60とをワイヤボンディングする工程を実行する。これにより、ワイヤ70によって半導体チップ10の信号端子とリードフレーム60とが結線され電気的に接続される。
次いで、ヒートシンクブロック40の上に上側ヒートシンク30をはんだ付けする工程を実行する。この場合、ヒートシンクブロック40の上にはんだ箔を介して上側ヒートシンク30を載せる。そして、加熱装置によって上記はんだ箔を溶融させてから、硬化させる。
ここで、はんだ箔は必要以上の量を供給する。これは、各部品の寸法バラツキを、ヒートシンクブロック(第2の金属体)40と上側ヒートシンク(第3の金属体)30との間で吸収するようにしていることから、部品寸法が小さい場合に、はんだの供給不足が起こらないようにするためである。
一方、部品寸法が大きい場合は、はんだの過剰供給となり、従来では、はんだブリッジが発生しショート等の不具合を起こす。
しかし、本実施形態では、これを防止するため、上側ヒートシンク30(第3の金属体)に、余剰はんだ吸収手段である溝90を設けているため、この溝90に、過剰なはんだが流れ込み はんだブリッジが回避される。
こうして溶融したはんだ箔が硬化すれば、硬化したはんだが第3のはんだ層53として構成され、ヒートシンクブロック40と上側ヒートシンク30とは、第3のはんだ層53によって接合される。
このようにして、各はんだ層51、52、53を介して、下側ヒートシンク20、半導体チップ10、ヒートシンクブロック40、上側ヒートシンク30間の接合および電気的・熱的接続が完了する。 そして、本半導体装置S1が完成する。
ところで、本実施形態によれば、半導体チップ(半導体素子)10と、半導体チップ10の一面に第1のはんだ層50を介して接合され、電極と放熱体とを兼ねる下側ヒートシンク(第1の金属体)20と、半導体チップ10の他面に第2のはんだ層52を介して接合されたヒートシンクブロック(第2の金属体)40と、ヒートシンクブロック40における半導体チップ10側の面とは反対側の面に第3のはんだ層53を介して接合され、電極と放熱体とを兼ねる上側ヒートシンク(第3の金属体)30と、を備える半導体装置S1において、次のような点を特徴とする半導体装置S1が提供される。
・半導体チップ10と下側ヒートシンク20との間、および、半導体チップ10とヒートシンクブロック40との間の少なくとも一方を所定の間隔に保つための支持手段80が設けられていること。
・上側ヒートシンク30には、第3のはんだ層53からはみ出した余剰のはんだを吸収するための余剰はんだ吸収手段90が設けられていること。
そして、本実施形態では、支持手段80は、はんだにあらかじめ埋設された球形粒子状の金属80により構成され、吸収手段90は、上側ヒートシンク30のうちヒートシンクブロック40の外周に対応した部分に形成された溝90として構成されている。
これらの特徴点を有する本実施形態の半導体装置S1によれば、半導体チップ10の両面に位置する第1のはんだ層51および第2のはんだ層52は、支持手段としての上記金属80によって、適切な厚さに確保される。
また、第3のはんだ層53について、あらかじめ必要な量よりも過剰のはんだを供給した場合でも、はんだの溶融時に第3のはんだ層53からはみ出したはんだは、余剰はんだ吸収手段としての上記溝90に流れ込んで吸収される。
そして、たとえば半導体装置S1の厚さ方向における寸法は、第3のはんだ層53の厚さを代えることで調整することができる。ここで、第3のはんだ層53について、過剰のはんだを供給できるため、第3のはんだ層53の厚さの変更の自由度を大きいものとすることができる。
そのため、第3のはんだ層53の厚さ調整によって、装置の部品寸法が大きすぎたり、小さすぎたりしても、半導体装置S1全体の寸法を適切に調整することができる。つまり、本実施形態によれば、ヒートシンクブロック40と上側ヒートシンク30との間で部品の寸法公差を吸収することができる。
ここで、部品の寸法公差とは、たとえば、半導体チップ10の厚さや各ヒートシンク20、30、ヒートシンクブロック40の厚さ、または、第1および第2のはんだ層51、52の厚さのばらつき等である。
以上の構成により、第1のはんだ層51および第2のはんだ層52は、所定の厚さで制御されるため、信頼性の低下を防止できるとともに、第3のはんだ層53は、過剰に供給できることおよび余剰分を吸収できることから、はんだの過不足なく接合されるため、放熱性能の低下を回避することができる。
したがって、本実施形態によれば、下側ヒートシンク(第1の金属体)20、半導体チップ(半導体素子)10、ヒートシンクブロック(第2の金属体)40、上側ヒートシンク(第3の金属体)30を順次はんだ層51、52、53を介して接合してなる半導体装置S1において、各はんだ層51、52、53の厚さを適切に確保しつつ、部品の寸法公差による装置体格のばらつきを適切に防止することができる。
なお、本実施形態において、上側ヒートシンク(第3の金属体)30に余剰はんだ吸収手段90を設けたのは、第3のはんだ層53が半導体素子10に接しない位置にあるためである。それによって、過剰のはんだを供給するにあたって、もし、はんだが溝90からあふれても、半導体素子10になるべく付着しないようにできる。
また、半導体素子10に接する第1および第2のはんだ層51、52については、半導体素子10に対するはんだブリッジの形成等を防止すべく、過剰なはんだ供給は避ける必要がある。それゆえ、支持手段80による第1および第2のはんだ層51、52の厚さ確保は、有効な手段である。
(第2実施形態)
図2は、本発明の第2実施形態に係る半導体装置S2の概略断面構成を示す図である。本実施形態は、上記実施形態に比べて支持手段を変形したところが相違するものであり、以下、この相違点を中心に説明する。
図2に示されるように、本実施形態の半導体装置S2においては、支持手段85は、下側ヒートシンク(第1の金属体)20およびヒートシンクブロック(第2の金属体)40のうち支持手段85が設けられている金属体において半導体チップ10に向かって突出するように設けられた凸部85である。
なお、本実施形態においても、支持手段85は、半導体チップ10と下側ヒートシンク20との間、および、半導体チップ10とヒートシンクブロック40との間のどちらか一方に設けられたものでもよい。
半導体チップ10と下側ヒートシンク20との間に支持手段が設けられる場合には、支持手段としての凸部85は、下側ヒートシンク20の上面に設けられる。また、半導体チップ10とヒートシンクブロック40との間に支持手段が設けられる場合には、支持手段としての凸部85は、ヒートシンクブロックの下面に設けられる。
図2に示される例では、支持手段としての凸部85は、下側ヒートシンク20の上面およびヒートシンクブロック40の下面に設けられている。このような凸部85は、プレス加工や切削加工等により形成することができる。
なお、本実施形態の半導体装置S2も、上記第1実施形態と同様の製造方法により製造することができる。ただし、各はんだ層51、52、53のはんだ箔は、通常のはんだ箔を採用しすればよい。
そして、本実施形態においても、支持手段としての凸部85によって、半導体チップ10の両面に位置する第1のはんだ層51および第2のはんだ層52は、適切な厚さに確保される。また、第3のはんだ層53について、余剰はんだ吸収手段としての上記溝90による作用効果も上記同様に発揮されることはもちろんである。
したがって、本実施形態によっても、下側ヒートシンク(第1の金属体)20、半導体チップ(半導体素子)10、ヒートシンクブロック(第2の金属体)40、上側ヒートシンク(第3の金属体)30を順次はんだ層51、52、53を介して接合してなる半導体装置S1において、各はんだ層51、52、53の厚さを適切に確保しつつ、部品の寸法公差による装置体格のばらつきを適切に防止することができる。
(他の実施形態)
なお、上記図1、図2に示される半導体装置において、さらに、一対のヒートシンク20、30の隙間、並びに、半導体チップ10およびヒートシンクブロック40の周囲部分に、樹脂を充填封止するようにしてもよい。この樹脂は、たとえばエポキシ樹脂等の通常のモールド材料を採用し、トランスファーモールド法によって樹脂封止を行うことができる。
なお、このように樹脂で封止した場合、下側ヒートシンク20の下面及び上側ヒートシンク30の上面が、それぞれ樹脂から露出するように樹脂モールドすることが好ましく、それにより、ヒートシンク20、30の放熱性が高められる。
また、支持手段としては、半導体素子と第1の金属体との間、半導体素子と第2の金属体との間を所定の間隔に保つことができるものであればよく、上記した球形粒子状の金属や金属体の凸部に限定されるものではない。
また、余剰はんだ吸収手段としては、上記した溝に限定されるものではなく、第3のはんだ層からはみ出した余剰のはんだを吸収できるものであれば、かまわない。
要するに、本発明は、第1の金属体、第1のはんだ層、半導体素子、第2のはんだ層、第2の金属体、第3のはんだ層、第3の金属体を順次、積層し、各はんだ層を介して接合してなる半導体装置において、半導体素子と第1の金属体との間および半導体素子と第2の金属体との間の少なくとも一方を所定の間隔に保つための支持手段を有するとともに、第3の金属体に上記余剰はんだ吸収手段を設けたことを要部とするものである。
そして、本発明は、支持手段によって、第1および第2のはんだ層の厚さを保持するだけでなく、余剰はんだ吸収手段によって、あふれたはんだによるショート等の不具合を防止しつつ部品寸法公差を適切に吸収するものである。そして、本発明において、上記要部以外の部分については適宜設計変更可能である。
本発明の第2実施形態に係る半導体装置S1の概略断面構成を示す図である。 本発明の第2実施形態に係る半導体装置S1の概略断面構成を示す図である。
符号の説明
10…半導体素子としての半導体チップ、
20…第1の金属体としての下側ヒートシンク、
30…第3の金属体としての上側ヒートシンク、
40…第2の金属体としてのヒートシンクブロック、
51…第1のはんだ層、52…第2のはんだ層、53…第3のはんだ層、
80…支持手段としての球形粒子状の金属、85…支持手段としての凸部、
90…余剰はんだ吸収手段としての溝。

Claims (4)

  1. 半導体素子(10)と、
    前記半導体素子(10)の一面に第1のはんだ層(51)を介して接合され、電極と放熱体とを兼ねる第1の金属体(20)と、
    前記半導体素子(10)の他面に第2のはんだ層(52)を介して接合された第2の金属体(40)と、
    前記第2の金属体(40)における前記半導体素子(10)側の面とは反対側の面に第3のはんだ層(53)を介して接合され、電極と放熱体とを兼ねる第3の金属体(30)と、を備える半導体装置において、
    前記半導体素子(10)と前記第1の金属体(20)との間、および、前記半導体素子(10)と前記第2の金属体(40)との間の少なくとも一方を所定の間隔に保つための支持手段(80、85)が設けられており、
    前記第3の金属体(30)には、前記第3のはんだ層(53)からはみ出した余剰のはんだを吸収するための余剰はんだ吸収手段(90)が設けられていることを特徴とする半導体装置。
  2. 前記支持手段は、はんだにあらかじめ埋設された球形粒子状の金属(80)であることを特徴とする請求項1に記載の半導体装置。
  3. 前記支持手段は、前記第1の金属体(20)および前記第2の金属体(40)のうち前記支持手段が設けられている金属体において前記半導体素子(10)に向かって突出するように設けられた凸部(85)であることを特徴とする請求項1に記載の半導体装置。
  4. 前記吸収手段は、前記第3の金属体(30)のうち前記第2の金属体(40)の外周に対応した部分に形成された溝(90)であることを特徴とする請求項1ないし3のいずれか1つに記載の半導体装置。
JP2003368347A 2003-10-29 2003-10-29 半導体装置 Pending JP2005136018A (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2003368347A JP2005136018A (ja) 2003-10-29 2003-10-29 半導体装置
US10/972,475 US7215020B2 (en) 2003-10-29 2004-10-26 Semiconductor device having metal plates and semiconductor chip
DE102004052653A DE102004052653A1 (de) 2003-10-29 2004-10-29 Halbleitervorrichtung mit Metallplatten und Halbleiterchip
CNB2004100877556A CN100343987C (zh) 2003-10-29 2004-10-29 具有金属板和半导体芯片的半导体器件

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003368347A JP2005136018A (ja) 2003-10-29 2003-10-29 半導体装置

Publications (1)

Publication Number Publication Date
JP2005136018A true JP2005136018A (ja) 2005-05-26

Family

ID=34543779

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003368347A Pending JP2005136018A (ja) 2003-10-29 2003-10-29 半導体装置

Country Status (4)

Country Link
US (1) US7215020B2 (ja)
JP (1) JP2005136018A (ja)
CN (1) CN100343987C (ja)
DE (1) DE102004052653A1 (ja)

Cited By (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007258448A (ja) * 2006-03-23 2007-10-04 Fujitsu Ltd 半導体装置
JP2008135613A (ja) * 2006-11-29 2008-06-12 Denso Corp 半導体装置の製造方法
JP2008166626A (ja) * 2006-12-29 2008-07-17 Denso Corp 半導体装置
JP2009141184A (ja) * 2007-12-07 2009-06-25 Denso Corp 半導体装置の製造方法
JP2013113638A (ja) * 2011-11-25 2013-06-10 Toyota Motor Corp 半導体装置
JP2013115206A (ja) * 2011-11-28 2013-06-10 Nissan Motor Co Ltd 半導体装置の製造方法
US8912644B2 (en) 2012-05-11 2014-12-16 Hitachi, Ltd. Semiconductor device and method for manufacturing same
JP2015095561A (ja) * 2013-11-12 2015-05-18 株式会社デンソー 半導体装置及びその製造方法
WO2015136968A1 (ja) * 2014-03-10 2015-09-17 トヨタ自動車株式会社 半導体装置
JP2019091821A (ja) * 2017-11-15 2019-06-13 トヨタ自動車株式会社 半導体装置
JP2019153750A (ja) * 2018-03-06 2019-09-12 トヨタ自動車株式会社 半導体装置
JPWO2020208867A1 (ja) * 2019-04-10 2020-10-15
US10847448B2 (en) 2018-01-24 2020-11-24 Denso Corporation Semiconductor device and method of manufacturing the same
US11164841B2 (en) 2018-12-07 2021-11-02 Denso Corporation Semiconductor device

Families Citing this family (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101065076B1 (ko) * 2005-05-07 2011-09-15 삼성전자주식회사 발광소자 패키지용 서브마운트
US7723830B2 (en) * 2006-01-06 2010-05-25 International Rectifier Corporation Substrate and method for mounting silicon device
JP2007266150A (ja) * 2006-03-28 2007-10-11 Fujitsu Ltd 熱伝導性接合材、半導体パッケージ、ヒートスプレッダ、半導体チップ、及び半導体チップとヒートスプレッダとを接合する接合方法
JP2009009957A (ja) * 2007-06-26 2009-01-15 Nec Electronics Corp 半導体装置
US8269340B2 (en) * 2007-09-19 2012-09-18 International Business Machines Corporation Curvilinear heat spreader/lid with improved heat dissipation
DE102010038933A1 (de) * 2009-08-18 2011-02-24 Denso Corporation, Kariya-City Halbleitervorrichtung mit Halbleiterchip und Metallplatte und Verfahren zu deren Fertigung
CN102473653B (zh) * 2010-02-01 2016-05-04 丰田自动车株式会社 半导体装置的制造方法以及半导体装置
JP5325917B2 (ja) * 2011-03-17 2013-10-23 株式会社東芝 半導体装置及びその製造方法
US8786076B2 (en) * 2011-03-21 2014-07-22 Stats Chippac, Ltd. Semiconductor device and method of forming a thermally reinforced semiconductor die
US8466548B2 (en) * 2011-05-31 2013-06-18 Infineon Technologies Ag Semiconductor device including excess solder
JP2013115083A (ja) * 2011-11-25 2013-06-10 Fujitsu Semiconductor Ltd 半導体装置及びその製造方法
JP5765324B2 (ja) * 2012-12-10 2015-08-19 トヨタ自動車株式会社 半導体装置
DE102014102917B4 (de) * 2013-03-05 2024-01-18 Flextronics Ap, Llc Bauteil mit Abzugsstrecken, Halbleiterbaugruppe mit Druckentlastungsstruktur und Verfahren zur Verhinderung von Druckaufbau in einer Halbleiterverpackung
US8921989B2 (en) * 2013-03-27 2014-12-30 Toyota Motor Engineering & Manufacturing North, America, Inc. Power electronics modules with solder layers having reduced thermal stress
CN104347553A (zh) * 2013-07-23 2015-02-11 西安永电电气有限责任公司 一种挖槽阻焊型igbt模块底板
CN104347555A (zh) * 2013-07-23 2015-02-11 西安永电电气有限责任公司 一种焊接型igbt模块的电极焊接脚
TWI593067B (zh) * 2014-02-26 2017-07-21 林朋科技股份有限公司 半導體封裝結構
EP2955749A1 (en) * 2014-06-10 2015-12-16 ABB Technology Oy A method of heat transfer in power electronics applications
CN104517931B (zh) * 2014-07-11 2016-06-01 株洲南车时代电气股份有限公司 提高功率电子封装中焊层均匀性的结构及其方法
JP6379815B2 (ja) * 2014-07-31 2018-08-29 富士電機株式会社 半導体装置およびその製造方法
CN106920781A (zh) * 2015-12-28 2017-07-04 意法半导体有限公司 半导体封装体和用于形成半导体封装体的方法
JP6972622B2 (ja) * 2017-04-03 2021-11-24 富士電機株式会社 半導体装置および半導体装置の製造方法

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS58182256A (ja) 1982-04-16 1983-10-25 Matsushita Electric Ind Co Ltd 半導体装置の製造方法
JPH066949A (ja) * 1992-06-19 1994-01-14 Nec Ibaraki Ltd スピンドルモータ
DE4326207A1 (de) * 1992-10-06 1994-04-07 Hewlett Packard Co Mechanisch schwimmendes Mehr-Chip-Substrat
JPH0758254A (ja) * 1993-08-19 1995-03-03 Fujitsu Ltd マルチチップモジュール及びその製造方法
JPH07226422A (ja) 1994-02-14 1995-08-22 Sumitomo Electric Ind Ltd 電子部品パッケージ
JPH0955459A (ja) * 1995-06-06 1997-02-25 Seiko Epson Corp 半導体装置
US5786635A (en) * 1996-12-16 1998-07-28 International Business Machines Corporation Electronic package with compressible heatsink structure
DE19722357C1 (de) * 1997-05-28 1998-11-19 Bosch Gmbh Robert Steuergerät
US6208156B1 (en) * 1998-09-03 2001-03-27 Micron Technology, Inc. Test carrier for packaging semiconductor components having contact balls and calibration carrier for calibrating semiconductor test systems
CN1222092C (zh) * 2000-11-29 2005-10-05 三菱化学株式会社 半导体发光器件
JP4079604B2 (ja) * 2001-05-30 2008-04-23 株式会社ルネサステクノロジ 半導体装置の製造方法
US7145254B2 (en) * 2001-07-26 2006-12-05 Denso Corporation Transfer-molded power device and method for manufacturing transfer-molded power device
KR100446290B1 (ko) * 2001-11-03 2004-09-01 삼성전자주식회사 댐을 포함하는 반도체 패키지 및 그 제조방법
US6773963B2 (en) * 2002-01-16 2004-08-10 Intel Corporation Apparatus and method for containing excess thermal interface material

Cited By (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007258448A (ja) * 2006-03-23 2007-10-04 Fujitsu Ltd 半導体装置
JP2008135613A (ja) * 2006-11-29 2008-06-12 Denso Corp 半導体装置の製造方法
JP2008166626A (ja) * 2006-12-29 2008-07-17 Denso Corp 半導体装置
JP2009141184A (ja) * 2007-12-07 2009-06-25 Denso Corp 半導体装置の製造方法
JP2013113638A (ja) * 2011-11-25 2013-06-10 Toyota Motor Corp 半導体装置
JP2013115206A (ja) * 2011-11-28 2013-06-10 Nissan Motor Co Ltd 半導体装置の製造方法
US8912644B2 (en) 2012-05-11 2014-12-16 Hitachi, Ltd. Semiconductor device and method for manufacturing same
JP2015095561A (ja) * 2013-11-12 2015-05-18 株式会社デンソー 半導体装置及びその製造方法
WO2015136968A1 (ja) * 2014-03-10 2015-09-17 トヨタ自動車株式会社 半導体装置
JP2015170810A (ja) * 2014-03-10 2015-09-28 トヨタ自動車株式会社 半導体装置
US10103090B2 (en) 2014-03-10 2018-10-16 Toyota Jidosha Kabushiki Kaisha Semiconductor device
JP2019091821A (ja) * 2017-11-15 2019-06-13 トヨタ自動車株式会社 半導体装置
US10847448B2 (en) 2018-01-24 2020-11-24 Denso Corporation Semiconductor device and method of manufacturing the same
JP2019153750A (ja) * 2018-03-06 2019-09-12 トヨタ自動車株式会社 半導体装置
JP7106891B2 (ja) 2018-03-06 2022-07-27 株式会社デンソー 半導体装置
US11164841B2 (en) 2018-12-07 2021-11-02 Denso Corporation Semiconductor device
JPWO2020208867A1 (ja) * 2019-04-10 2020-10-15
WO2020208867A1 (ja) * 2019-04-10 2020-10-15 新電元工業株式会社 半導体装置
JP7301124B2 (ja) 2019-04-10 2023-06-30 新電元工業株式会社 半導体装置

Also Published As

Publication number Publication date
CN1612331A (zh) 2005-05-04
US20050093131A1 (en) 2005-05-05
US7215020B2 (en) 2007-05-08
DE102004052653A1 (de) 2005-06-02
CN100343987C (zh) 2007-10-17

Similar Documents

Publication Publication Date Title
JP2005136018A (ja) 半導体装置
JP4438489B2 (ja) 半導体装置
JP5241177B2 (ja) 半導体装置及び半導体装置の製造方法
US9831160B2 (en) Semiconductor device
JP4281050B2 (ja) 半導体装置
JP2006134990A (ja) 半導体装置
JP2005123233A (ja) 半導体装置の冷却構造
JP5525024B2 (ja) 半導体装置及び半導体装置の製造方法
JP2005167075A (ja) 半導体装置
JP4023032B2 (ja) 半導体装置の実装構造及び実装方法
JP2003303940A (ja) 絶縁回路基板および半導体装置
JP2001274177A (ja) 半導体装置及びその製造方法
JP4888085B2 (ja) 半導体装置の製造方法
JP2014199955A (ja) 半導体装置及び半導体装置の製造方法
JP4164874B2 (ja) 半導体装置
JP5826234B2 (ja) 半導体装置及び半導体装置の製造方法
JP2006190728A (ja) 電力用半導体装置
JP2003289129A (ja) 半導体装置
JP4016867B2 (ja) 半導体装置
JP2007088030A (ja) 半導体装置
JP2005286187A (ja) 半導体装置
JP2010062490A (ja) 半導体装置
JP4765918B2 (ja) 半導体装置の製造方法
JP2005116963A (ja) 半導体装置
JP4055700B2 (ja) 半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20051118

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20070712

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070807

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20080212