Nothing Special   »   [go: up one dir, main page]

JP2005101125A - 半導体装置の製造方法及び半導体装置、回路基板並びに電子機器 - Google Patents

半導体装置の製造方法及び半導体装置、回路基板並びに電子機器 Download PDF

Info

Publication number
JP2005101125A
JP2005101125A JP2003330996A JP2003330996A JP2005101125A JP 2005101125 A JP2005101125 A JP 2005101125A JP 2003330996 A JP2003330996 A JP 2003330996A JP 2003330996 A JP2003330996 A JP 2003330996A JP 2005101125 A JP2005101125 A JP 2005101125A
Authority
JP
Japan
Prior art keywords
adhesive sheet
semiconductor device
manufacturing
opening
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2003330996A
Other languages
English (en)
Inventor
Yoshiharu Ogata
義春 尾形
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP2003330996A priority Critical patent/JP2005101125A/ja
Priority to US10/936,557 priority patent/US7521293B2/en
Priority to CNB2004100798643A priority patent/CN100356537C/zh
Publication of JP2005101125A publication Critical patent/JP2005101125A/ja
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/564—Details not otherwise provided for, e.g. protection against moisture
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/90—Methods for connecting semiconductor or solid state bodies using means for bonding not being attached to, or not being formed on, the body surface to be connected, e.g. pressure contacts using springs or clips
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/2612—Auxiliary members for layer connectors, e.g. spacers
    • H01L2224/26152—Auxiliary members for layer connectors, e.g. spacers being formed on an item to be connected not being a semiconductor or solid-state body
    • H01L2224/26175—Flow barriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/27011—Involving a permanent auxiliary member, i.e. a member which is left at least partly in the finished device, e.g. coating, dummy feature
    • H01L2224/27013—Involving a permanent auxiliary member, i.e. a member which is left at least partly in the finished device, e.g. coating, dummy feature for holding or confining the layer connector, e.g. solder flow barrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/2901—Shape
    • H01L2224/29011—Shape comprising apertures or cavities
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29199—Material of the matrix
    • H01L2224/2929—Material of the matrix with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/7525—Means for applying energy, e.g. heating means
    • H01L2224/75251—Means for applying energy, e.g. heating means in the lower part of the bonding apparatus, e.g. in the apparatus chuck
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/7525—Means for applying energy, e.g. heating means
    • H01L2224/75252—Means for applying energy, e.g. heating means in the upper part of the bonding apparatus, e.g. in the bonding head
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/83009—Pre-treatment of the layer connector or the bonding area
    • H01L2224/83051—Forming additional members, e.g. dam structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/831—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus
    • H01L2224/83101—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus as prepeg comprising a layer connector, e.g. provided in an insulating plate member
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00013—Fully indexed content
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/0665—Epoxy resin
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/0781—Adhesive characteristics other than chemical being an ohmic electrical conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Wire Bonding (AREA)
  • Adhesives Or Adhesive Processes (AREA)
  • Die Bonding (AREA)

Abstract

【課題】 接着シートで保護膜を覆う構造でありながら、信頼性の高い半導体装置および半導体装置の製造方法、回路基板ならびに電子機器を提供する。
【解決手段】 半導体装置の製造方法は配線パターン１２が形成され、開口２６を有し開口２６以外で配線パターン１２を覆うように保護膜３０が形成された基板１０を用いる。開口２６と、開口２６と保護膜３０との境界を含む範囲に、配線パターン１２と基板１０との段差に気泡が形成されるように、接着シート３４を貼り付け、加熱し軟化させる。接着シート３４によって半導体素子２０を基板１０に接着する。保護膜３０は開口２６に連通する溝３２を有し、接着シート３４を溝３２の一部を避けて貼り付け、接着シート３４を加熱して軟化させることで、気泡を溝３２を通して排出する。
【選択図】 図１

Description

本発明は、半導体装置の製造方法及び半導体装置、回路基板並びに電子機器に関する。
近年の電子機器の小型化に伴い、高密度実装に適した半導体装置のパッケージが要求されている。これに応えるために、ＢＧＡ（Ball Grid Array））やＣＳＰ（Chip Scale/Size Package）のような表面実装型パッケージが開発されている。表面実装型パッケージでは、半導体素子に接続される配線パターンの形成された基板が使用されることがある。
従来の表面実装型パッケージでは、基板の配線パターンの上に異方性導電膜（ＡＣＦ（Anisotropic Conductive Film）、異方性導電シートとも呼ばれる。）、又はＮＣＦ（Non Conductive Film）等の接着シートで半導体素子を固定する半導体装置が知られていた（例えば、特許文献１参照）。
従来の半導体装置の製造方法では、基板の配線パターンの上を接着シートで覆うとき、基板上の配線パターンと接着シートとの間に、空気が入り込み気泡（ボイド）ができないようにすることが難しかった。そして、接着シートの硬化又はリフローのために加熱するとき、気泡の膨張により接着シートにクラックが生じないようにすることが難しかった。また、クラックの発生及び水分が入り込むことによる配線パターンのマイグレーションを防ぐことが難しかった。
本発明の目的は、接着シートで配線パターンを覆う構造でありながら、信頼性の高い半導体装置の製造方法および半導体装置、回路基板ならびに電子機器を提供することにある。
特開２００３−３１６０２号公報
（１）本発明に係る半導体装置の製造方法は、配線パターンが形成され、矩形の開口を有し該開口以外の領域で前記配線パターンを覆うように保護膜が形成された基板を用い、
前記開口と、該開口と前記保護膜との境界と、を含む範囲に、前記開口内で前記配線パターンと前記基板との段差に気泡が形成されるように、接着シートを貼り付けること、
前記接着シートを、加熱し軟化させること、及び、
前記接着シートによって、半導体素子を前記基板に接着すること、
を含み、
前記保護膜は、前記開口の角部に連通する溝を有し、
前記接着シートを、前記溝の少なくとも一部を避けて貼り付け、
前記接着シートを加熱して軟化させることで、前記気泡を、前記溝を通して排出する。本発明によれば、段差にある気泡を保護膜の溝を通して外部に容易に排出することができる。したがって、接着シートで基板の配線パターンを覆う構造でありながら、接着シートと基板の間に空気が入り込まず、気泡（ボイドとも言う。）ができにくい信頼性の高い半導体装置の製造方法を提供することができる。
（２）本発明に係る半導体装置の製造方法は、配線パターンが形成され、矩形の開口を有し該開口以外の領域で前記配線パターンを覆うように保護膜が形成された基板を用い、
前記開口と、該開口と前記保護膜との境界と、を含む範囲に、前記開口内で前記配線パターンと前記基板との段差に気泡が形成されるように、多孔質の接着シートを貼り付けること、
前記接着シートを加熱して軟化させ、前記多孔質の接着シート自体を通して前記気泡を排出すること、及び、
前記接着シートによって、半導体素子を前記基板に接着すること、
を含む。本発明によれば、段差にある気泡を多孔質の接着シートの孔部から外部に容易に排出することができる。したがって、接着シートで基板の配線パターンを覆う構造でありながら、接着シートと基板の間に空気が入り込まず、気泡（ボイド）ができにくい信頼性の高い半導体装置の製造方法を提供することができる。
（３）この半導体装置の製造方法において、前記接着シートが、前記気泡を排出させる多孔質の接着シートであってもよい。
（４）この半導体装置の製造方法において、前記接着シートの端部に複数の切り込みを形成してもよい。
（５）この半導体装置の製造方法において、前記切り込みを、前記開口と前記保護膜との境界にかかるように設けてもよい。
（６）この半導体装置の製造方法において、前記接着シートは導電粒子が分散されており、前記導電粒子により前記配線パターンと前記電極とを電気的に接続してもよい。
（７）この半導体装置の製造方法において、前記接着シートが、絶縁シートであってもよい。
（８）本発明に係る半導体装置は、上記の方法で製造されてなる。
（９）本発明に係る回路基板は、上記半導体装置が搭載されてなる。
（１０）本発明に係る電子機器は、上記半導体装置を有する。
以下に、本発明の実施の形態について図面を参照して説明する。
（第1の実施の形態）
図１及び図２は、本発明の第１の実施の形態に係る半導体装置の製造方法を説明する図である。図３は、図２に示す半導体装置のIII-III線断面図である。
（１）本実施の形態では、図１（Ａ）に示すように配線パターン１２を少なくとも一方の面に形成した基板１０を使用する。基板１０は、フレキシブル基板等の有機系材料から形成されたもの、金属系基板等の無機系材料から形成されたもの、両者の組み合わされたもの、のいずれでもよい。フレキシブル基板として、テープキャリアが使用されてもよい。基板１０は、スルーホール１４を形成する。配線パターン１２は、スルーホール１４をまたいで形成する。また、配線パターン１２の一部として、基板上に半導体素子２０の電極接続用ランド１５、及びスルーホール１４上には外部電極形成用のランド１６を設ける。
（２）基板１０に保護膜３０を形成する。保護膜３０は、配線パターン１２を覆って、水分等から配線パターン１２を保護する役割を担う。保護膜３０は、例えば、ソルダーレジストを使用する。保護膜３０を、基板１０上の半導体素子２０が搭載される矩形の開口２６以外の領域２８に、領域２８にある配線パターン１２を覆うように形成する。一般に、開口２６を、半導体素子２０の電極２２を有する面２４の面積より、広く形成すればよい。保護膜３０は、例えば、樹脂インクでの印刷法（スクリーン印刷法）等で形成してもよい。
このとき、保護膜３０の矩形の開口２６の角部に溝３２を形成する。溝３２は、開口２６の角部に連通している。一端が開口２６の角部に接続し、かつ他端が接着シート３４の接着範囲外に相当する位置に達するように形成してもよい。本実施の形態では、溝３２を４角部に設けているが、開口の４辺に設けてもよい。また、溝３２を設けていない角部若しくは辺があってもよい。溝３２の底面は、開口２６と面一でもよいし、保護膜３０の層が残っていてもよい。又、溝３２の底面は、開口２６から始まる傾斜面でもよい。
（３）上述のような保護膜３０を形成した基板１０に、接着シート３４を貼り付ける。接着シート３４は、半導体素子２０と配線パターン１２の間に介在することによって、半導体素子２０を基板１０に固定する役割を担う。接着シート３４は、異方性導電膜（ＡＣＦ（Anisotropic Conductive Film）、異方性導電シートとも呼ばれる。）、又はＮＣＦ（Non Conductive Film）等であってもよい。
異方性導電膜は、接着剤（バインダ）に導電粒子（導電フィラー）が分散されたものである。また、分散剤が添加される場合もある。異方性導電膜には、導電粒子が分散されているため、導電粒子により配線パターン１２の電極接続用ランド１５と電極２２とを電気的に接続することができる。なお、導電粒子を含有しない接着シート（例えば、ＮＣＦ（Non Conductive Film））を用いても、加圧することにより、配線パターン１２の電極接続用ランド１５と電極２２とを電気的に接続することができる。
接着シート３４の接着剤としては、エポキシ系を代表例とする熱硬化型接着剤を使用してもよいし、エポキシ系又はアクリレート系を代表例とする光硬化型接着剤を使用してもよい。さらに、電子線硬化タイプ、熱可塑（熱接着）タイプの接着剤を用いてもよい。
本実施の形態では、図１（Ａ）に示すように、接着シート３４を、半導体素子２０が搭載される開口２６と該開口２６と保護膜３０との境界とを含む範囲に貼り付ける。このとき、接着シート３４を、少なくとも溝３２の一部を避けて貼り付けてもよい。溝３２の終端が、接着シート３４の外に露出するように貼り付けてもよい。その後、接着シート３４を、加熱して軟化させる。例えば、第１のヒータ３６が内蔵された第１の治具３８の上に置き、十分に軟化させてもよい。所定の温度の恒温槽内に放置して軟化させてもよい。接着シート３４単独で、加熱してもよい。熱硬化型接着剤を用いた接着シート３４に関しては、硬化に至らない温度で加熱する。接着シート３４を、６０℃から１００℃の温度、２分から１時間の保持時間で加熱することが望ましい。
接着シート３４は、軟化して重力方向に垂れ下がる。軟化した接着シート３４は、配線パターン１２と基板１０の段差、及び配線パターン１２と保護膜３０との段差に密着する。軟化した接着シート３４により、各々の段差若しくは隙間から押し出された空気、及び加熱により膨張した空気は、保護膜３０の開口２６の４角部に連通した溝３２から外部に排出される。この工程で、段差にあった気泡の全てを排出してもよい。
（４）図１（Ｂ）に示すように、軟化した接着シート３４に半導体素子２０を載せる。詳しくは、半導体素子２０の電極２２を有する面２４を、接着シート３４に向けて載せる。このとき、電極２２が、配線パターン１２の電極接続用ランド１５上に位置するように、半導体素子２０を配置する。
（５）図１（Ｂ）に示すように、第２の治具４０を、電極２２を有する面２４とは反対の面２５に押しつけて、半導体素子２０を基板１０の方向に加圧する。あるいは、半導体素子２０と基板１０との間に圧力を加える。この工程により、半導体素子２０の電極２２と、配線パターン１２の電極接続用ランド１５とは、接着シート３４の導電粒子を介して、電気的に導通する。また、加圧することにより、軟化した接着シート３４は、配線パターン１２と基板１０の段差、及び配線パターン１２と保護膜３０との段差にさらに入り込み、段差に残っていた空気を押し出してもよい。押し出された空気は、保護膜３０の開口２６の４角部に連通するように設けられた溝３２から外部に排出される。こうすることで、接着シート３４と基板１０との間に空気（気泡又はボイド）がなくなる。
第２の治具４０に内蔵された第２のヒータ４２を用い、半導体素子２０を加熱する。接着シート３４は，接着剤として、例えばエポキシ系を例とする熱硬化型接着剤を使用している。そのため、この工程により、接着シート３４は、半導体素子２０との接触領域において硬化し、半導体素子２０と基板１０とを接着、固定することができる。
なお、第２の治具４０は、接着シート３４の半導体素子２０より広い部分にも熱を加えてもよい。そのため、半導体素子２０の平面積よりも大きい平面積を有するものを用いてもよい。こうすることで、半導体素子２０の周囲まで熱が加わり易くなり、接着剤の硬化および半導体素子２０の固定がより確実になる。
（６）必要に応じて、外部電極を形成する。図１（Ｃ）に示す基板１０のスルーホール１４内及びその付近に、図示しないハンダを設ける。予め形成されたハンダボールを上記位置に載せてもよい。続いて、リフロー工程において図示しないハンダを加熱して、図１（Ｄ）に示すように、ハンダボール１８を形成する。ハンダボール１８は、外部電極となる。このリフロー工程では、ハンダのみならず接着シート３４もさらに加熱される。この加熱によって、接着シート３４の未硬化領域も硬化する。
このように構成されていると、接着シート３４と基板１０との間に空気が残らず、気泡（ボイドとも言う。）ができにくくなる。接着シート３４の硬化又はリフローのために加熱しても、気泡がないため気泡の膨張による接着シート３４のクラックの発生、さらにはクラックに水分が入り込むことによる配線パターン１２のマイグレーションをも防止することができる。また、接着面積も増えるため、半導体素子２０と基板１０との接着強度も確保できる。
本実施の形態に係る半導体装置は、上述した製造方法から導くことができる構成を有する。本実施の形態によれば、接着シート３４で配線パターン１２を覆う構造でありながら、信頼性の高い半導体装置を提供することができる。
（第２の実施の形態）
図４は、本発明の第２の実施の形態に係る半導体装置の製造方法を説明する図である。本実施の形態には、保護膜５０及び接着シート５４の構成及び形状以外については、第１の実施の形態で説明した内容が該当する。
図４に示す第２の実施の形態に用いる接着シート５４は、気泡（空気）を排出させる多孔性を有する。保護膜５０を、半導体素子２０が搭載される開口５６の角部に溝を有しないように形成してもよい。
このように構成された半導体装置の製造方法によると、図１（Ａ）に示すように、接着シート５４を、開口５６と該開口５６と保護膜５０との境界とを含む範囲に貼り付ける。その後、接着シート５４を、第１の実施の形態で説明した方法で加熱して軟化させる。
このとき、接着シート５４は、軟化し重力方向に垂れ下がる。軟化した接着シート５４は、配線パターン１２と基板１０の段差、及び配線パターン１２と保護膜５０との段差に密着する。軟化した接着シート５４により、段差若しくは隙間から押し出された空気、及び加熱により膨張した空気は、は多孔質の接着シート５４の孔部から外部に排出される。
本実施の形態では、微小の孔を無数に有する多孔質の接着シート５４を用いたが、第1の実施の形態で用いた接着シート３４に所定の貫通孔を設けてもよい。貫通孔は、直径１ｍｍ以下であればよい。
本実施の形態によれば、接着シート５４と基板１０との間に空気が残らず、気泡（ボイドとも言う。）ができにくくなり、接着シート５４で配線パターン１２を覆う構造でありながら、第1の実施の形態で述べた作用効果と同様な作用効果を奏する信頼性の高い半導体装置を提供することができる。
（第３の実施の形態）
図５は、本発明の第３の実施の形態に係る半導体装置の製造方法を説明する図である。本実施の形態には、接着シート５４の構成及び形状以外については、第１及び第２の実施の形態で説明した内容が該当する。
図５に示す第３の実施の形態は、第２の実施の形態に用いた気泡（空気）を排出させる多孔質の接着シート５４を用いる。又、保護膜３０は、第１の実施の形態で形成した矩形の開口２６の角部に溝３２を有するように形成する。
本実施の形態では、接着シート５４を、開口２６と該開口２６と保護膜３０との境界とを含む範囲に貼り付ける。なお、このとき、このとき、接着シート３４を、少なくとも溝３２の一部を避けて貼り付ける。溝３２の終端が、接着シート３４の外に露出するように貼り付けてもよい。その後、接着シート５４を、第１の実施の形態で説明した方法で加熱し軟化させる。
軟化した接着シート５４は、配線パターン１２と基板１０の段差、及び配線パターン１２と保護膜３０との段差に密着する。軟化した接着シート５４により、段差若しくは隙間から押し出された空気、及び加熱により膨張した空気は、多孔質の接着シート５４の孔部及び開口２６の角部に連通した溝３２から外部に排出される。
本実施の形態によれば、接着シート５４と基板１０との間に空気が残らず、気泡（ボイドとも言う。）ができにくくなり、接着シート５４で配線パターン１２を覆う構造でありながら、第１の実施の形態で述べた作用効果と同様な作用効果を奏する信頼性の高い半導体装置の製造方法を提供することができる。
（変形例）
図６および図７は、本発明の実施の形態の変形例を説明する図である。
図６に示す半導体装置の製造方法の変形例では、接着シート６４の端部に、複数の切り込み６６を接着シート６４の縁を切るように形成する。切り込み６６は、角部に形成してもよいし、辺に形成してもよい。
この変形例によれば、第１の実施の形態で説明した方法で加熱すると（図１（Ａ）参照）、軟化した接着シート６４は、重力方向に垂れ下がる。軟化した接着シート６４は、配線パターン１２と基板１０の段差、及び配線パターン１２と保護膜５０との段差に密着する。軟化した接着シート６４により、隙間から押し出された空気、及び加熱により膨張した空気は、切り込み６６から外部に排出される。このとき、保護膜は、第１の実施の形態で示した溝３２を有した保護膜３０でもよい。
図７に示す半導体装置の製造方法の変形例では、接着シート７４の端部に複数の切り込み７６を、第２の実施の形態で示した開口５６と保護膜５０との境界にかかるように形成する。切り込み７６は、図７に示すように各辺に平行に形成してもよいし、斜めに形成してもよい。
この変形例によれば、第１の実施の形態で説明した方法で加熱すると（図１（Ａ）参照）、軟化した接着シート７４は、重力方向に垂れ下がる。軟化した接着シート７４は、配線パターン１２と基板１０の段差、及び配線パターン１２と保護膜５０との段差に密着する。切り込み７６があることにより、特に配線パターン１２と保護膜５０との段差にある空気を、切り込み７６から効率的に外部に排出することができる。このとき、保護膜は、第１の実施の形態で示した溝３２を有した保護膜３０でもよい。
上述の実施の形態の変形例によれば、接着シートで配線パターン１２を覆う構造でありながら、第1の実施の形態で述べた作用効果と同様な作用効果を奏する信頼性の高い半導体装置の製造方法を提供することができる。
（半導体装置）
上述の半導体装置の製造方法を用いると、接着シートで保護膜を覆う構造でありながら、信頼性の高い半導体装置を提供することができる。
（回路基板、電子機器）
図８には、本実施の形態に係る半導体装置を実装した回路基板１０００が示されている。また、半導体装置を有する電子機器として、図９にはノート型パーソナルコンピュータ２０００が示されている。図１０には携帯電話３０００が示されている。
本発明は、上述した実施の形態に限定されるものではなく、種々の変形が可能である。例えば、本発明は、実施の形態で説明した構成と実質的に同一の構成（例えば、機能、方法及び結果が同一の構成、あるいは目的及び結果が同一の構成）を含む。また、本発明は、実施の形態で説明した構成の本質的でない部分を置き換えた構成を含む。また、本発明は、実施の形態で説明した構成と同一の作用効果を奏する構成又は同一の目的を達成することができる構成を含む。また、本発明は、実施の形態で説明した構成に公知技術を付加した構成を含む。
図１は、第１の実施の形態に係る半導体装置の製造方法を説明する図である。 図２は、第１の実施の形態に係る半導体装置の製造方法を説明する図である。 図３は、図２のIII−III線断面図である。 図４は、第２の実施の形態に係る半導体装置の製造方法を説明する図である。 図５は、第３の実施の形態に係る半導体装置の製造方法を説明する図である。 図６は、実施の形態に係る半導体装置の製造方法の変形例を示す図である。 図７は、実施の形態に係る半導体装置の製造方法の変形例を示す図である。 図８は、本発明の実施の形態に係る回路基板を示す図である。 図９は、本発明の実施の形態に係る電子機器を示す図である。 図１０は、本発明の実施の形態に係る電子機器を示す図である。
符号の説明
１０・・基板 １２・・配線パターン ２０・・半導体素子 ２２・・電極 ２６・・開口 ３０・・保護膜 ３２・・溝 ３４・・接着シート ５０・・保護膜 ５４・・接着シート ５６・・開口 ６４・・接着シート ６６・・切り込み ７４・・接着シート ７６・・切り込み

Claims (10)

  1. 配線パターンが形成され、矩形の開口を有し該開口以外の領域で前記配線パターンを覆うように保護膜が形成された基板を用いる半導体装置の製造方法であって、
    前記開口と、該開口と前記保護膜との境界と、を含む範囲に、前記開口内で前記配線パターンと前記基板との段差に気泡が形成されるように、接着シートを貼り付けること、
    前記接着シートを加熱し軟化させること、及び、
    前記接着シートによって、半導体素子を前記基板に接着すること、
    を含み、
    前記保護膜は、前記開口の角部に連通する溝を有し、
    前記接着シートを、前記溝の少なくとも一部を避けて貼り付け、
    前記接着シートを加熱して軟化させることで、前記気泡を、前記溝を通して排出する半導体装置の製造方法。
  2. 配線パターンが形成され、矩形の開口を有し該開口以外の領域で前記配線パターンを覆うように保護膜が形成された基板を用いる半導体装置の製造方法であって、
    前記開口と、該開口と前記保護膜との境界と、を含む範囲に、前記開口内で前記配線パターンと前記基板との段差に気泡が形成されるように、多孔質の接着シートを貼り付けること、
    前記接着シートを加熱して軟化させ、前記多孔質の接着シート自体を通して前記気泡を排出すること、及び、
    前記接着シートによって、半導体素子を前記基板に接着すること、
    を含む半導体装置の製造方法。
  3. 請求項１に記載の半導体装置の製造方法において、
    前記接着シートが、前記気泡を排出させる多孔質の接着シートである半導体装置の製造方法。
  4. 請求項１から請求項３のいずれかに記載の半導体装置の製造方法において、
    前記接着シートの端部に複数の切り込みを形成する半導体装置の製造方法。
  5. 請求項４に記載の半導体装置の製造方法において、
    前記切り込みを、前記開口と前記保護膜との境界にかかるように設ける半導体装置の製造方法。
  6. 請求項１から請求項５のいずれかに記載の半導体装置の製造方法において、
    前記接着シートは導電粒子が分散されており、前記導電粒子により前記配線パターンと前記電極とを電気的に接続する半導体装置の製造方法。
  7. 請求項１から請求項５のいずれかに記載の半導体装置の製造方法において、
    前記接着シートが、絶縁シートである半導体装置の製造方法。
  8. 請求項１から請求項７のいずれかに記載された方法で製造されてなる半導体装置。
  9. 請求項８に記載の半導体装置が搭載されてなる回路基板。
  10. 請求項８に記載の半導体装置を有する電子機器。
JP2003330996A 2003-09-24 2003-09-24 半導体装置の製造方法及び半導体装置、回路基板並びに電子機器 Withdrawn JP2005101125A (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2003330996A JP2005101125A (ja) 2003-09-24 2003-09-24 半導体装置の製造方法及び半導体装置、回路基板並びに電子機器
US10/936,557 US7521293B2 (en) 2003-09-24 2004-09-09 Method of manufacturing semiconductor device, semiconductor device, circuit board, and electronic instrument
CNB2004100798643A CN100356537C (zh) 2003-09-24 2004-09-23 半导体装置的制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003330996A JP2005101125A (ja) 2003-09-24 2003-09-24 半導体装置の製造方法及び半導体装置、回路基板並びに電子機器

Publications (1)

Publication Number Publication Date
JP2005101125A true JP2005101125A (ja) 2005-04-14

Family

ID=34459770

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003330996A Withdrawn JP2005101125A (ja) 2003-09-24 2003-09-24 半導体装置の製造方法及び半導体装置、回路基板並びに電子機器

Country Status (3)

Country Link
US (1) US7521293B2 (ja)
JP (1) JP2005101125A (ja)
CN (1) CN100356537C (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016506072A (ja) * 2012-11-30 2016-02-25 シラス・インコーポレイテッド エレクトロニクス適用のための複合組成物
JP2016072525A (ja) * 2014-09-30 2016-05-09 日亜化学工業株式会社 発光装置およびその製造方法
JP2017112148A (ja) * 2015-12-14 2017-06-22 デクセリアルズ株式会社 接続方法
US11495774B2 (en) 2020-01-22 2022-11-08 Seiko Epson Corporation Electro-optical device and electronic apparatus

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101552249B (zh) * 2008-04-01 2012-05-09 力成科技股份有限公司 半导体封装构造
US9031373B2 (en) * 2011-03-25 2015-05-12 Seo Young Lee Lightwave circuit and method for manufacturing same
EP3153530B1 (en) 2012-03-30 2021-02-24 Sirrus, Inc. Composite and laminate articles and polymerizable systems for producing the same
EP3626784A1 (en) 2012-03-30 2020-03-25 Sirrus, Inc. Ink and coating formulations and polymerizable systems for producing the same
US10047192B2 (en) 2012-06-01 2018-08-14 Sirrus, Inc. Optical material and articles formed therefrom
CN105008438B (zh) 2012-11-16 2019-10-22 拜奥福米克斯公司 塑料粘结体系及方法
KR101526278B1 (ko) * 2012-12-21 2015-06-05 제일모직주식회사 경화 필름과 도전 필름을 포함하는 분리형 이방 도전성 필름
TWI663722B (zh) 2013-09-06 2019-06-21 Semiconductor Energy Laboratory Co., Ltd. 發光裝置以及發光裝置的製造方法
US9334430B1 (en) 2015-05-29 2016-05-10 Sirrus, Inc. Encapsulated polymerization initiators, polymerization systems and methods using the same
US9217098B1 (en) 2015-06-01 2015-12-22 Sirrus, Inc. Electroinitiated polymerization of compositions having a 1,1-disubstituted alkene compound
JP6811770B2 (ja) * 2016-06-08 2021-01-13 株式会社Ｆｕｊｉ 回路形成方法
GB2551732B (en) * 2016-06-28 2020-05-27 Disco Corp Method of processing wafer
KR102555408B1 (ko) * 2016-06-30 2023-07-13 엘지디스플레이 주식회사 비표시 영역으로 연장하는 신호 배선들을 포함하는 디스플레이 장치
CN108615715A (zh) * 2018-07-11 2018-10-02 日月光半导体（昆山）有限公司 半导体封装件及其使用的导线框架条

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10335384A (ja) 1997-05-29 1998-12-18 Sony Corp 半導体装置又は電子部品の実装方法及び実装構成体
JP3029594B2 (ja) 1997-08-21 2000-04-04 新藤電子工業株式会社 テープキャリアパッケージの製造方法
KR100357757B1 (ko) * 1997-11-21 2003-01-24 로무 가부시키가이샤 반도체장치및그제조방법
JP4086123B2 (ja) 1998-02-10 2008-05-14 ローム株式会社 半導体装置
WO2001026147A1 (fr) * 1999-10-04 2001-04-12 Seiko Epson Corporation Dispositif a semi-conducteur, son procede de fabrication, carte de circuit imprime et dispositif electronique
JP2002343899A (ja) * 2001-05-17 2002-11-29 Sharp Corp 半導体パッケージ用基板、半導体パッケージ
JP2002353369A (ja) * 2001-05-28 2002-12-06 Sharp Corp 半導体パッケージおよびその製造方法
JP2003031602A (ja) 2001-07-12 2003-01-31 Sharp Corp 半導体装置パッケージ及びその製造方法
JP3778276B2 (ja) 2002-01-21 2006-05-24 セイコーエプソン株式会社 半導体装置の製造方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016506072A (ja) * 2012-11-30 2016-02-25 シラス・インコーポレイテッド エレクトロニクス適用のための複合組成物
JP2016072525A (ja) * 2014-09-30 2016-05-09 日亜化学工業株式会社 発光装置およびその製造方法
JP2017112148A (ja) * 2015-12-14 2017-06-22 デクセリアルズ株式会社 接続方法
US11495774B2 (en) 2020-01-22 2022-11-08 Seiko Epson Corporation Electro-optical device and electronic apparatus

Also Published As

Publication number Publication date
US20050106781A1 (en) 2005-05-19
CN1601713A (zh) 2005-03-30
CN100356537C (zh) 2007-12-19
US7521293B2 (en) 2009-04-21

Similar Documents

Publication Publication Date Title
JP2005101125A (ja) 半導体装置の製造方法及び半導体装置、回路基板並びに電子機器
JP3692935B2 (ja) 半導体装置の製造方法
US20050121761A1 (en) Semiconductor device and method for fabricating the same
CN110911362B (zh) 半导体装置
JP2008159682A (ja) 多層プリント配線板およびその製造方法
JP4366666B1 (ja) 半導体装置
JPH11260954A (ja) 半導体装置およびその製造方法
JP2011061175A (ja) 半田ボール及び半導体パッケージ
JP3646056B2 (ja) フリップチップ実装方法
US20050006793A1 (en) Semiconductor device and method of manufacturing the same, circuit board, and electronic instrument
JP2001127194A (ja) フリップチップ型半導体装置及びその製造方法
JP4288517B2 (ja) 半導体装置の製造方法
JP3999222B2 (ja) フリップチップ実装方法およびフリップチップ実装構造
JP3668686B2 (ja) チップ部品の実装構造
KR101609268B1 (ko) 임베디드 기판 및 임베디드 기판의 제조 방법
JP2003152021A (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
JP4310631B2 (ja) 半導体装置、回路基板並びに電子機器
JP2008243879A (ja) 電子装置およびその製造方法
JP3844079B2 (ja) 半導体装置の製造方法
JP4436748B2 (ja) 半導体装置およびその実装方法
JP4439248B2 (ja) 配線基板およびこれを用いた半導体装置
KR20070014671A (ko) 기판 제조 방법
JP2005252310A (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
JP2006165337A (ja) 半導体装置及び半導体装置の実装構造
JPH11214444A (ja) 半導体装置及び回路基板

Legal Events

Date Code Title Description
A871 Explanation of circumstances concerning accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A871

Effective date: 20050111

A975 Report on accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A971005

Effective date: 20050131

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20050208

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050328

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20050426

A761 Written withdrawal of application

Free format text: JAPANESE INTERMEDIATE CODE: A761

Effective date: 20050624