JP2005183561A - Method for manufacturing semiconductor device - Google Patents
Method for manufacturing semiconductor device Download PDFInfo
- Publication number
- JP2005183561A JP2005183561A JP2003420320A JP2003420320A JP2005183561A JP 2005183561 A JP2005183561 A JP 2005183561A JP 2003420320 A JP2003420320 A JP 2003420320A JP 2003420320 A JP2003420320 A JP 2003420320A JP 2005183561 A JP2005183561 A JP 2005183561A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor element
- substrate
- underfill resin
- solder
- semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73203—Bump and layer connectors
- H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/8319—Arrangement of the layer connectors prior to mounting
- H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
Landscapes
- Wire Bonding (AREA)
Abstract
Description
本発明は半導体装置の製造方法に関し、より詳細にはフリップチップ接続により半導体素子を搭載する半導体装置の製造方法に関する。 The present invention relates to a method for manufacturing a semiconductor device, and more particularly to a method for manufacturing a semiconductor device in which a semiconductor element is mounted by flip chip connection.
フリップチップ接続は半導体素子の能動素子面を基板に向けて接続する方式であり、一例として、電極に金のスタッドバンプを設けた半導体素子を、基板に設けた接続電極にはんだ接合した後、半導体素子と基板との間にアンダーフィル樹脂を充填して搭載する方法が知られている。しかしながら、半導体素子をはんだ接合した後にアンダーフィルする方法の場合は、半導体素子と基板との間にアンダーフィル樹脂を充填し、加熱炉内でアンダーフィル樹脂を硬化させるまでの間は、半導体素子がはんだ接合部のみで支持されているから、半導体素子の電極の配置間隔が広く、基板の接続電極の面積が大きくとれ、はんだ接合によって接合部が十分な強度を有する半導体素子の場合は問題ないが、半導体素子の電極の配置間隔が狭く、基板の接続電極の面積が小さくなり、はんだ接合部の機械的強度が十分に得られない半導体素子の場合には、基板と半導体素子との間の熱応力あるいは搬送時の機械的衝撃によってはんだ接合部にクラックが入るという問題がある。 Flip chip connection is a method in which the active element surface of a semiconductor element is connected to a substrate. As an example, a semiconductor element having gold stud bumps on an electrode is soldered to a connection electrode provided on the substrate, and then the semiconductor A method of mounting an underfill resin between an element and a substrate is known. However, in the case of the method of underfilling after soldering the semiconductor element, the semiconductor element is filled until the underfill resin is filled between the semiconductor element and the substrate and the underfill resin is cured in the heating furnace. Since it is supported only by the solder joint part, the arrangement interval of the electrodes of the semiconductor element is wide, the area of the connection electrode of the substrate can be increased, and there is no problem in the case of the semiconductor element in which the joint part has sufficient strength by solder joint. In the case of a semiconductor element in which the arrangement interval of the electrodes of the semiconductor element is narrow, the area of the connection electrode of the board is reduced, and the mechanical strength of the solder joint cannot be sufficiently obtained, the heat between the board and the semiconductor element There is a problem that cracks are formed in the solder joint due to stress or mechanical impact during transportation.
このため、半導体素子を基板に接合する前に、基板にアンダーフィル樹脂を塗布しておき、スタッドバンプと接続電極とを位置合わせして半導体素子を加圧および加熱することによって、はんだを溶融し、同時にアンダーフィル樹脂を硬化させて搭載する方法がなされている(たとえば、特許文献1、2参照)。
図6、7は、アンダーフィル樹脂を基板にあらかじめ塗布して、フリップチップ接続によって半導体素子を搭載する工程を示す。図6(a)は、基板に搭載する半導体素子10であり、電極端子形成面にアルミニウムのパッド12が形成されている。図6(b)は、半導体素子10のパッド12にスタッドバンプ14を形成した状態を示す。スタッドバンプ14はスタッドバンプボンダーにより金線をボンディングして形成される。
For this reason, before bonding the semiconductor element to the substrate, underfill resin is applied to the substrate, the stud bump and the connection electrode are aligned, and the semiconductor element is pressurized and heated to melt the solder. At the same time, there is a method in which the underfill resin is cured and mounted (see, for example, Patent Documents 1 and 2).
6 and 7 show a process in which an underfill resin is previously applied to a substrate and a semiconductor element is mounted by flip chip connection. FIG. 6A shows a
図6(c)〜(e)は半導体素子10を搭載する基板16の構成を示す。図6(c)はプリント基板等からなる基板16に、スタッドバンプ14の配置に合わせて接続電極(銅パッド)18が形成されている状態を示す。図6(d)は、次に、接続電極18の表面をはんだ20により被覆した状態を示す。はんだ20には、たとえばSn−Agはんだが使用される。はんだ20の厚さtは5〜25μmである。図6(e)は、次に、基板16上の半導体素子10の搭載位置にアンダーフィル樹脂22を滴下した状態を示す。
6C to 6E show the configuration of the
図7は、アンダーフィル樹脂22を塗布した基板16をフリップチップボンダーにセットして、基板16に半導体素子10をフリップチップ接続する工程を示す。図7(a)は、フリップチップボンダーの基板ステージ24に基板16をセットし、吸着ツール26により半導体素子10を吸着して、基板16の接続電極18とスタッドバンプ14とを位置合わせした状態である。吸着ツール26は接続電極18を被覆しているはんだ20を溶融するため、はんだの融点以上に加熱されている。Sn−Agはんだの融点は221℃であるから、この場合は吸着ツール26を250℃〜350℃程度に加熱しておく。
FIG. 7 shows a process of setting the
図7(b)は、吸着ツール26により半導体素子10を基板16に加圧し、はんだ20を溶融させて接合し、あわせてアンダーフィル樹脂22を硬化させる工程を示す。アンダーフィル樹脂22は半導体素子10と基板16との間に広がって充填され、スタッドバンプ14と接続電極18との接合部を封止する。図7(b)においては、バンプ当たり0.5〜5g程度の加圧力で5〜10秒程度保持することによって、はんだ20を溶融してスタッドバンプ14を接続電極18に接合し、アンダーフィル樹脂22を硬化させる。はんだ20は1〜2秒程度で溶融するが、吸着ツール26を5〜10秒程度保持しているのはアンダーフィル樹脂22を加熱して硬化させるためである。アンダーフィル樹脂22が硬化した後、吸着ツール26を半導体素子10から離すことによってはんだ20は融点以下に冷却されて凝固する。図7(c)はアンダーフィル樹脂22が硬化して基板16に半導体素子10がフリップチップ接続された半導体装置を示す。
上述したように、基板16にあらかじめアンダーフィル樹脂22を塗布して半導体素子10をフリップチップ接続する方法は、半導体素子10の電極間隔が狭まり、フリップチップ接続の際のはんだ接合によっては十分な機械的強度が得られない製品については、アンダーフィル樹脂22によって接合部が補強され、接合部にクラックが生じるといった問題を解消することができるという利点がある。しかしながら、はんだ接合のみによってフリップチップ接続する場合には1〜2秒で接続できるのに対して、アンダーフィル樹脂22を硬化させるために半導体素子10を5〜10秒程度保持していなければならず、接続時間がかかるという問題がある。
As described above, the method of applying the
また、基板に単一種類の半導体素子をフリップチップ接続する場合、あるいは基板に複数の半導体素子を搭載する場合でも、フリップチップ接続によって搭載する半導体素子が一つだけである場合には、その半導体素子の搭載方法として都合の良い方法で搭載すればよい。
しかしながら、一つの基板に複数の半導体素子を搭載する場合、たとえば、電極配置がきわめて微細なマイクロプロセッサ等の半導体素子と、微細接続を必要としないメモリなどの半導体素子を搭載するような場合には、一方については基板にあらかじめアンダーフィル樹脂22を塗布してフリップチップ接続し、他方についてはフリップチップ接続した後にアンダーフィルするといったように、半導体素子の搭載方法を変えて作業しなければならなくなる。
In addition, when a single type of semiconductor element is flip-chip connected to a substrate, or even when a plurality of semiconductor elements are mounted on a substrate, if only one semiconductor element is mounted by flip-chip connection, the semiconductor What is necessary is just to mount by the method convenient as a mounting method of an element.
However, when mounting a plurality of semiconductor elements on one substrate, for example, when mounting a semiconductor element such as a microprocessor with a very fine electrode arrangement and a semiconductor element such as a memory that does not require fine connections. However, it is necessary to work by changing the mounting method of the semiconductor element, for example, applying
このように、フリップチップ接続によって半導体素子を搭載する場合でも、その方法が異なる場合に、半導体素子ごとに個別に搭載方法を選択して搭載するとすれば、各別にボンダーを用意しなければならなくなり、そのために製造ラインのバランスをとることが難しくなる。また一方、ボンダーを共通化して、基板にアンダーフィル樹脂をあらかじめ塗布して半導体素子を搭載する方法にしたとすると、はんだ接合のみで十分な接合強度を有している半導体素子を搭載する場合も、アンダーフィル樹脂を硬化させるためにボンディング時間が長くかかることになり、生産効率が低下する。他方、はじめにはんだ接合を行ってアンダーフィルを後工程とした場合は、電極間隔が微細な半導体素子については、アンダーフィル樹脂を硬化させるまでの間、はんだ接合部だけでは十分な機械的強度を有しなくなるという問題がある。 Thus, even when a semiconductor element is mounted by flip chip connection, if the method is different, if a mounting method is individually selected for each semiconductor element, a bonder must be prepared for each. This makes it difficult to balance the production line. On the other hand, if a method for mounting a semiconductor element by pre-applying an underfill resin to a substrate in a common bonder is used, a semiconductor element having sufficient bonding strength only by solder bonding may be mounted. In order to cure the underfill resin, it takes a long bonding time, and the production efficiency is lowered. On the other hand, when solder bonding is first performed and underfill is used as a post-process, for a semiconductor element with a fine electrode interval, the solder joint alone has sufficient mechanical strength until the underfill resin is cured. There is a problem that it will not.
そこで、本発明はこれらの課題を解決すべくなされたものであり、その目的とするところは、同一基板内にフリップチップ接続による好適な搭載方法が異なる半導体素子が混在している場合でも、搭載装置を統一して使用することができ、効率的な半導体装置の製造を可能にする半導体装置の製造方法を提供するにある。 Therefore, the present invention has been made to solve these problems, and the object of the present invention is to mount even when semiconductor elements having different preferable mounting methods by flip chip connection are mixed in the same substrate. It is an object of the present invention to provide a method for manufacturing a semiconductor device that can be used in a unified manner and enables efficient manufacturing of the semiconductor device.
本発明は、上記目的を達成するため次の構成を備える。
すなわち、第1の半導体素子と第2の半導体素子とが、基板にはんだ接合によりフリップチップ接続され、基板と第1の半導体素子および第2の半導体素子との間にアンダーフィル樹脂が充填された半導体装置の製造方法において、前記基板の、前記第1と第2のすべての半導体素子が搭載される搭載位置に、アンダーフィル樹脂を塗布し、前記第1の半導体素子については、前記基板に塗布されたアンダーフィル樹脂を硬化させることなく、基板にはんだ接合して搭載し、前記第2の半導体素子については、基板にはんだ接合するとともに、前記アンダーフィル樹脂を硬化させて基板に搭載し、前記第1の半導体素子および前記第2の半導体素子を基板に搭載した後、前記第1および第2の半導体素子が搭載された基板全体を加熱して、前記第1の半導体素子のアンダーフィル樹脂を硬化させることを特徴とする。
The present invention has the following configuration in order to achieve the above object.
That is, the first semiconductor element and the second semiconductor element are flip-chip connected to the substrate by solder bonding, and an underfill resin is filled between the substrate, the first semiconductor element, and the second semiconductor element. In the method for manufacturing a semiconductor device, underfill resin is applied to a mounting position of the substrate on which all of the first and second semiconductor elements are mounted, and the first semiconductor element is applied to the substrate. Without being cured the underfill resin is soldered and mounted on the substrate, the second semiconductor element is soldered to the substrate and the underfill resin is cured and mounted on the substrate, After mounting the first semiconductor element and the second semiconductor element on the substrate, heating the entire substrate on which the first and second semiconductor elements are mounted, Characterized in that curing the underfill resin in the first semiconductor device.
また、前記第1の半導体素子は、はんだ接合のみで所要の接合強度を有するものであり、前記第2の半導体素子は、はんだ接合とアンダーフィル樹脂により所要の接合強度を有するものであることを特徴とする。
また、前記第1の半導体素子および前記第2の半導体素子は、電極にスタッドバンプが形成されたものであり、前記基板は、前記スタッドバンプの配置に合わせて接続電極が配置され、接続電極の表面にはんだが被覆されたものであり、前記はんだを溶融して、前記スタッドバンプと接続電極とをはんだにより接合することを特徴とする。
また、前記第1の半導体素子および第2の半導体素子を、フリップチップボンダーの吸着ツールに支持し、該吸着ツールを前記はんだの融点以上に加熱するとともに、前記第1の半導体素子を、前記吸着ツールにより基板に加圧して、前記アンダーフィル樹脂を硬化させることなく基板にはんだ接合し、前記吸着ツールにより、前記第2の半導体素子を基板に加圧および加熱して、基板にはんだ接合するとともに、前記アンダーフィル樹脂を硬化させることを特徴とする。
The first semiconductor element has a required bonding strength only by solder bonding, and the second semiconductor element has a required bonding strength by solder bonding and underfill resin. Features.
In the first semiconductor element and the second semiconductor element, stud bumps are formed on the electrodes, and on the substrate, connection electrodes are arranged in accordance with the arrangement of the stud bumps. The surface is coated with solder, the solder is melted, and the stud bump and the connection electrode are joined by solder.
Further, the first semiconductor element and the second semiconductor element are supported by a suction tool of a flip chip bonder, the suction tool is heated to a temperature higher than the melting point of the solder, and the first semiconductor element is attached to the suction tool. While pressurizing the substrate with a tool and soldering to the substrate without curing the underfill resin, pressurizing and heating the second semiconductor element to the substrate with the suction tool and soldering to the substrate The underfill resin is cured.
本発明に係る半導体装置の製造方法によれば、搭載形態が異なる半導体素子に対して共通に搭載装置を使用して基板に半導体素子を搭載することができ、半導体素子に応じたもっとも効率的なボンディングを可能とし、全体としての生産効率を向上させることが可能になる。また、半導体素子と基板との接合強度を確保して半導体素子を搭載することができ、信頼性の高い半導体装置を提供することが可能になる。 According to the method for manufacturing a semiconductor device according to the present invention, a semiconductor device can be mounted on a substrate using a mounting device in common for semiconductor elements having different mounting forms, and the most efficient according to the semiconductor element. Bonding is possible, and the overall production efficiency can be improved. Further, the semiconductor element can be mounted while ensuring the bonding strength between the semiconductor element and the substrate, and a highly reliable semiconductor device can be provided.
以下、本発明の好適な実施の形態について添付図面にしたがって詳細に説明する。
図1〜5は本発明に係る半導体装置の製造方法によって半導体装置を製造する工程を示す説明図である。
本実施形態の半導体装置の製造方法は、フリップチップ接続によって半導体素子を基板に搭載する際に、はんだ接合部が十分な接合強度を有することから、フリップチップ接続を行った後にアンダーフィル樹脂を充填する方法によって搭載可能な半導体素子(第1の半導体素子)と、電極間隔が狭い等の理由から、はんだ接合部にクラックが生じるといった問題が生じやすい半導体素子であって、あらかじめ基板にアンダーフィル樹脂を塗布してフリップチップ接続する方法が好適な半導体素子(第2の半導体素子)とを混在させて同一の基板に搭載する場合に適用する方法である。
DESCRIPTION OF EMBODIMENTS Hereinafter, preferred embodiments of the present invention will be described in detail with reference to the accompanying drawings.
1 to 5 are explanatory views showing steps of manufacturing a semiconductor device by the method of manufacturing a semiconductor device according to the present invention.
In the semiconductor device manufacturing method of this embodiment, when a semiconductor element is mounted on a substrate by flip-chip connection, the solder joint has sufficient bonding strength, and therefore, underfill resin is filled after flip-chip connection. The semiconductor element (first semiconductor element) that can be mounted by this method and a semiconductor element that is prone to problems such as cracks in the solder joints due to a narrow electrode interval and the like. The flip chip connection method is applied to a case where a suitable semiconductor element (second semiconductor element) is mixed and mounted on the same substrate.
一般に、半導体素子の電極間隔が広いと、基板の接続電極の面積を大きくとることができ、接続電極のはんだ量を多くすることができて、はんだ接合部は十分な機械的強度を得ることができる。また一方、半導体素子の電極間隔が狭いと、これにともなって基板の接続電極の面積が小さくなり、接続電極のはんだ量が少なくなって、はんだ接合部の機械的強度が不十分になる。 In general, when the electrode interval of the semiconductor element is wide, the area of the connection electrode of the substrate can be increased, the amount of solder of the connection electrode can be increased, and the solder joint can obtain sufficient mechanical strength. it can. On the other hand, if the electrode interval of the semiconductor element is narrow, the area of the connection electrode of the substrate is reduced accordingly, the amount of solder of the connection electrode is reduced, and the mechanical strength of the solder joint becomes insufficient.
はんだ接合部が所要の機械的強度を有している半導体素子としては、たとえばメモリ素子のように電極間の間隔が広く、大径のスタッドバンプを用いて搭載できることから、はんだ接合部が十分な接合強度を備えているもの、あるいは小型の半導体素子で半導体素子と基板との間で生じる熱応力が小さく、接合部を破断させるような応力が作用しないものがあげられる。
また、アンダーフィル樹脂をあらかじめ基板に塗布しておき、はんだ接合と同時にアンダーフィル樹脂を硬化させてアンダーフィル樹脂によって補強する必要がある半導体素子としては、マイクロプロセッサのようにきわめて微細間隔に電極が配置され、この電極に対応するため、基板の接続電極の面積が小さくなりスタッドバンプと接続電極とのはんだ接合によっては十分な機械的強度が得られないものがあげられる。
なお、半導体素子に作用する機械的外力としては、熱応力の他に、搬送等の取り扱い時に半導体素子あるいは基板に作用する機械的衝撃がある。
As a semiconductor element in which the solder joint has a required mechanical strength, for example, a memory element has a wide interval between electrodes and can be mounted using a large-diameter stud bump. One having a bonding strength or one having a small semiconductor element in which a thermal stress generated between the semiconductor element and the substrate is small and a stress that breaks the bonded portion does not act.
In addition, as a semiconductor element that needs to be coated with an underfill resin in advance and hardened at the same time as soldering and reinforced with the underfill resin, electrodes such as a microprocessor are arranged at extremely fine intervals. In order to correspond to this electrode, the area of the connection electrode of the substrate is reduced, and a sufficient mechanical strength cannot be obtained by soldering the stud bump and the connection electrode.
In addition to the thermal stress, the mechanical external force acting on the semiconductor element includes a mechanical impact acting on the semiconductor element or the substrate during handling such as transportation.
図1〜5では、説明上、基板16上に搭載方法が異なる半導体素子を1枚ずつ搭載する例を示す。すなわち、基板に搭載する2枚の半導体素子のうち、第1の半導体素子10aは、基板に半導体素子をフリップチップ接続によりはんだ接合した後、アンダーフィルして搭載する方法を適用可能な半導体素子(アンダーフィル樹脂を硬化させなくても接合部の強度を十分確保できるもの)であり、第2の半導体素子10bは、はんだ接合と同時にアンダーフィル樹脂を硬化させて搭載する方法を適用する半導体素子(アンダーフィル樹脂を硬化させてアンダーフィル樹脂による補強が必要なもの)であるとする。
図1は、これら第1の半導体素子10aと第2の半導体素子10bを搭載する搭載領域A、Bが形成された基板16を示す。搭載領域Aは第1の半導体素子10aを搭載する領域、搭載領域Bは第2の半導体素子10bを搭載する領域である。
1 to 5 show an example in which semiconductor elements having different mounting methods are mounted one by one on the
FIG. 1 shows a
基板16には、第1、第2の半導体素子10a、10bに形成されているパッド12(スタッドバンプ14)の配置位置に合わせて接続電極18が形成されており、接続電極18の表面にはんだ20が被覆されている。第1、第2の半導体素子10a、10bに形成されているスタッドバンプ14および基板16に形成されている接続電極18、はんだ20の構成については、図6、7に示す従来のフリップチップ接続によって半導体素子10を搭載する場合と同様である。
A
図1は、基板16の第1の半導体素子10aと第2の半導体素子10bを搭載する領域に第1、第2の半導体素子10a、10bと基板16との間を充填するに十分な量のアンダーフィル樹脂22を滴下した状態を示す。アンダーフィル樹脂22はエポキシ樹脂にシリカが添加された熱硬化性樹脂である。
本実施形態の半導体装置の製造方法では、半導体素子をはんだ接合した後にアンダーフィルする方法を適用可能な第1の半導体素子10aを搭載する領域にも、あらかじめ基板16にアンダーフィル樹脂22を塗布する。すなわち、まず基板16上で、第1、第2の半導体素子10a、10bを搭載するすべての搭載位置に所要量のアンダーフィル樹脂22を塗布する。
FIG. 1 shows a sufficient amount to fill the space between the first and
In the semiconductor device manufacturing method according to the present embodiment, the
次に、アンダーフィル樹脂22を塗布した基板16を、フリップチップボンダーの基板ステージ24の上にセットし、まず第1の半導体素子10aを基板16の搭載位置に位置合わせしてはんだ接合する(図2)。
26は第1の半導体素子10aを吸着して支持する吸着ツールである。この吸着ツール26は、接続電極18の表面を被覆しているはんだ20を溶融して第1の半導体素子10aをはんだ接合するため、はんだ20の溶融温度よりも高温に加熱されている。前述したように、はんだ20としてSn−Agはんだを使用する場合は、はんだの融点が221℃であるから、吸着ツール26は250℃〜350℃程度に加熱しておく。基板ステージ24は、若干加熱しておいてもよいが、アンダーフィル樹脂22が硬化がはじまらない温度程度(50℃〜150℃程度)とする。
Next, the
An
図3は、吸着ツール26により第1の半導体素子10aを支持して基板16に加圧するともに、はんだ20を溶融して第1の半導体素子10aに設けられているスタッドバンプ14を接続電極18にはんだ接合している状態を示す。第1の半導体素子10aのボンディング条件は、バンプ一つ当たりの加圧力0.5〜5g、ボンディング時間1〜2秒である。
吸着ツール26により第1の半導体素子10aを1〜2秒加圧してはんだ20を溶融した後、吸着ツール26をはんだの溶融温度以下(実施形態では220℃以下)に冷却して、はんだ20を凝固させる。
FIG. 3 shows that the
After the
第1の半導体素子10aを基板16にはんだ接合する操作は、はんだ20を溶融してスタッドバンプ14を接続電極18に接合する操作であって、第1の半導体素子10aを加圧している時間は1〜2秒程度でよい。アンダーフィル樹脂22aは、図3に示すように、第1の半導体素子10aと基板16との間を充填し、スタッドバンプ14と接続電極18との接合部を封止する。この場合、アンダーフィル樹脂22aは若干加熱されて粘度が上昇する程度であって硬化しない。
The operation of soldering the
第1の半導体素子10aは電極間隔が広く、基板16の接続電極18の面積を大きくとることができ、接合部のはんだ量が十分に多く、アンダーフィル樹脂22aが硬化しないでも、はんだ接合のみで十分な機械的強度を確保して基板16に搭載される。
図3では、基板16上に第1の半導体素子10aを1枚はんだ接合した状態を示すが、基板16に第1の半導体素子10aと同一または同種の半導体素子を他にも搭載する場合には、これらの半導体素子を上述した方法と同じ方法によって基板16に搭載する。
The
FIG. 3 shows a state in which one
第1の半導体素子10aを基板16にフリップチップ接続した後、第2の半導体素子10bを基板16に搭載する。
図4は、第2の半導体素子10bを基板16に搭載している状態を示す。吸着ツール26により第2の半導体素子10bを吸着して支持し、基板16上の搭載位置に第2の半導体素子10bを位置合わせし、吸着ツール26により第2の半導体素子10bを基板16に向けて加圧してボンディングする。
After the
FIG. 4 shows a state where the
吸着ツール26は、はんだ20を溶融するため、はんだ20が溶融する温度以上(250℃〜350℃程度)に加熱されている。
吸着ツール26を用いてこの第2の半導体素子10bをボンディングする際には、はんだ接合と同時にアンダーフィル樹脂22bを硬化させる。したがって、吸着ツール26によるボンディング条件を、はんだ20を溶融してスタッドバンプ14を接続電極18にはんだ接合し、アンダーフィル樹脂22bを熱硬化させることができる条件に設定する必要がある。
本実施形態では、第2の半導体素子10bのボンディング条件として、バンプ一つ当たりの加圧力を0.5〜5g、加圧保持時間を6〜10秒とした。これによって、吸着ツール26により第2の半導体素子10bを加圧している間にアンダーフィル樹脂22を硬化させることができる。
The
When bonding the
In the present embodiment, as the bonding conditions for the
基板16に第2の半導体素子10bと同一または同種の半導体素子を他にも搭載する場合には、上述したようにスタッドバンプ14を接続電極18にはんだ接合するとともに、アンダーフィル樹脂22bを熱硬化させるようにして搭載する。
なお、基板ステージ24を若干加熱しておくことにより、第2の半導体素子10bのアンダーフィル樹脂22bを熱硬化させやすくすることができる。
When other semiconductor elements of the same type or the same type as the
Note that, by slightly heating the
第2の半導体素子10bを基板16に搭載した後、第1の半導体素子10aと第2の半導体素子10bが搭載された基板を加熱炉に移し、第1の半導体素子10aのアンダーフィル樹脂22aを熱硬化させる。第2の半導体素子10bのアンダーフィル樹脂22bはすでに硬化しているから、加熱炉で硬化させるのは第1の半導体素子10aのアンダーフィル樹脂22aのみである。加熱炉では150℃、1時間程度保持することによって第1の半導体素子10aのアンダーフィル樹脂22aを硬化させることができる。
After the
図5は、アンダーフィル樹脂22aを熱硬化させて最終的に得られた半導体装置を示す。基板16上に第1の半導体素子10aと第2の半導体素子10bがフリップチップ接続によって搭載されている。
なお、本実施形態においては基板16に、まず第1の半導体素子10aを搭載し、次に第2の半導体素子10bを搭載したが、半導体素子を搭載する順序はこの順に限るものではない。また、基板16に第1、第2の半導体素子10a、10bを複数個ずつ搭載する場合も、その搭載順は任意に設定でき、第1と第2の半導体素子10a、10bの搭載順が混在する形式で搭載することも可能である。
FIG. 5 shows a semiconductor device finally obtained by thermosetting the
In the present embodiment, the
本実施形態の半導体装置の製造方法によれば、同一の基板上にフリップチップ接続での搭載形態が異なる半導体素子が混在している場合でも、製造ラインとしては共通のフリップチップボンダーを使用して半導体素子を搭載することができ、これによって製造ラインを複雑化せずに構成することが可能になる。また、はんだ接合部が十分な機械的強度を有している半導体素子については、はんだ接合時間のみで搭載し、後工程で一括してアンダーフィル樹脂を硬化させることで効率的な搭載が可能となっており、はんだ接合部が十分な機械的強度を有していない半導体素子についてはフリップチップ接続の際に、同時にアンダーフィル樹脂を硬化させることによって、はんだ接合部を確実に保護して搭載することができ、はんだ接合部にクラックが生じたりすることを防止して、信頼性の高いフリップチップ接続による半導体素子の搭載が可能になる。 According to the method for manufacturing a semiconductor device of this embodiment, even when semiconductor elements having different mounting forms in flip chip connection are mixed on the same substrate, a common flip chip bonder is used as a manufacturing line. A semiconductor element can be mounted, which makes it possible to configure the production line without complicating it. In addition, it is possible to mount semiconductor elements with sufficient mechanical strength in the solder joints only by soldering time and by efficiently curing the underfill resin in a later process. For semiconductor elements that do not have sufficient mechanical strength, the solder joints are securely protected and mounted at the same time by flipping the underfill resin during flip chip connection. It is possible to prevent the occurrence of cracks in the solder joints and to mount semiconductor elements by flip chip connection with high reliability.
本実施形態の半導体装置の製造方法によれば、フリップチップ接続による搭載方法が異なる半導体素子を混在させて同一の基板に搭載する場合に、搭載方法に応じて個別にフリップチップボンダーを用意する場合にくらべて製造ラインの構成を簡易とし、半導体素子に応じたもっとも効率的なボンディングを可能とし、全体としての生産効率を向上させることが可能になる。
また、半導体素子に応じて半導体素子と基板との接合部の機械的強度が十分確保される条件でボンディングするから、半導体素子と基板との間で生じる熱応力や製造工程中における取り扱い時の機械的衝撃等によって半導体素子と基板との接合部が破断するといった問題を防止し、歩留まりを上げることができ、信頼性の高い半導体装置として提供することが可能になる。
According to the semiconductor device manufacturing method of the present embodiment, when semiconductor elements having different mounting methods by flip chip connection are mixed and mounted on the same substrate, flip chip bonders are individually prepared according to the mounting method Compared to this, the configuration of the production line is simplified, the most efficient bonding according to the semiconductor element is possible, and the overall production efficiency can be improved.
Also, since bonding is performed under the condition that the mechanical strength of the joint between the semiconductor element and the substrate is sufficiently ensured according to the semiconductor element, the thermal stress generated between the semiconductor element and the substrate and the machine during handling during the manufacturing process It is possible to prevent a problem that the joint portion between the semiconductor element and the substrate is broken due to a mechanical impact or the like, increase the yield, and provide a highly reliable semiconductor device.
10 半導体素子
10a 第1の半導体素子
10b 第2の半導体素子
12 パッド
14 スタッドバンプ
16 基板
18 接続電極
20 支持してはんだ
22 アンダーフィル樹脂
24 基板ステージ
26 吸着ツール
DESCRIPTION OF
Claims (4)
前記基板の、前記第1と第2のすべての半導体素子が搭載される搭載位置に、アンダーフィル樹脂を塗布し、
前記第1の半導体素子については、前記基板に塗布されたアンダーフィル樹脂を硬化させることなく、基板にはんだ接合して搭載し、
前記第2の半導体素子については、基板にはんだ接合するとともに、前記アンダーフィル樹脂を硬化させて基板に搭載し、
前記第1の半導体素子および前記第2の半導体素子を基板に搭載した後、前記第1および第2の半導体素子が搭載された基板全体を加熱して、前記第1の半導体素子のアンダーフィル樹脂を硬化させることを特徴とする半導体装置の製造方法。 A semiconductor device in which a first semiconductor element and a second semiconductor element are flip-chip connected to a substrate by solder bonding, and an underfill resin is filled between the substrate, the first semiconductor element, and the second semiconductor element In the manufacturing method of
Applying underfill resin to the mounting position of the substrate on which all the first and second semiconductor elements are mounted;
For the first semiconductor element, it is mounted by soldering to the substrate without curing the underfill resin applied to the substrate,
For the second semiconductor element, it is solder-bonded to the substrate and the underfill resin is cured and mounted on the substrate.
After the first semiconductor element and the second semiconductor element are mounted on the substrate, the entire substrate on which the first and second semiconductor elements are mounted is heated, and an underfill resin for the first semiconductor element A method for manufacturing a semiconductor device, comprising: curing the semiconductor device.
前記第2の半導体素子は、はんだ接合とアンダーフィル樹脂により所要の接合強度を有するものであることを特徴とする請求項1記載の半導体装置の製造方法。 The first semiconductor element has a required bonding strength only by solder bonding,
2. The method of manufacturing a semiconductor device according to claim 1, wherein the second semiconductor element has a required bonding strength by solder bonding and underfill resin.
前記基板は、前記スタッドバンプの配置に合わせて接続電極が配置され、接続電極の表面にはんだが被覆されたものであり、
前記はんだを溶融して、前記スタッドバンプと接続電極とをはんだにより接合することを特徴とする請求項1または2記載の半導体装置の製造方法。 In the first semiconductor element and the second semiconductor element, stud bumps are formed on electrodes.
In the substrate, connection electrodes are arranged according to the arrangement of the stud bumps, and the surface of the connection electrodes is coated with solder,
3. The method of manufacturing a semiconductor device according to claim 1, wherein the solder is melted and the stud bump and the connection electrode are joined by solder.
該吸着ツールを前記はんだの融点以上に加熱するとともに、
前記第1の半導体素子を、前記吸着ツールにより基板に加圧して、前記アンダーフィル樹脂を硬化させることなく基板にはんだ接合し、
前記吸着ツールにより、前記第2の半導体素子を基板に加圧および加熱して、基板にはんだ接合するとともに、前記アンダーフィル樹脂を硬化させることを特徴とする請求項1〜3のいずれか一項記載の半導体装置の製造方法。 Supporting the first semiconductor element and the second semiconductor element on a suction tool of a flip chip bonder;
Heating the suction tool above the melting point of the solder,
The first semiconductor element is pressed against the substrate by the suction tool and soldered to the substrate without curing the underfill resin,
4. The underfill resin is cured while the second semiconductor element is pressed and heated to the substrate by the suction tool to be soldered to the substrate. 5. The manufacturing method of the semiconductor device of description.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003420320A JP4200090B2 (en) | 2003-12-18 | 2003-12-18 | Manufacturing method of semiconductor device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003420320A JP4200090B2 (en) | 2003-12-18 | 2003-12-18 | Manufacturing method of semiconductor device |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2005183561A true JP2005183561A (en) | 2005-07-07 |
JP4200090B2 JP4200090B2 (en) | 2008-12-24 |
Family
ID=34781886
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003420320A Expired - Fee Related JP4200090B2 (en) | 2003-12-18 | 2003-12-18 | Manufacturing method of semiconductor device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4200090B2 (en) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007184485A (en) * | 2006-01-10 | 2007-07-19 | Toshiba Corp | Electronic component mounting apparatus |
JP2007250960A (en) * | 2006-03-17 | 2007-09-27 | Renesas Technology Corp | Semiconductor device |
JP2008060485A (en) * | 2006-09-01 | 2008-03-13 | Casio Hitachi Mobile Communications Co Ltd | Packaging structure of semiconductor device and portable electronic apparatus |
JP2011077307A (en) * | 2009-09-30 | 2011-04-14 | Fujitsu Ltd | Semiconductor device and method of manufacturing semiconductor device |
-
2003
- 2003-12-18 JP JP2003420320A patent/JP4200090B2/en not_active Expired - Fee Related
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007184485A (en) * | 2006-01-10 | 2007-07-19 | Toshiba Corp | Electronic component mounting apparatus |
JP4714026B2 (en) * | 2006-01-10 | 2011-06-29 | 株式会社東芝 | Electronic component mounting apparatus, electronic component mounting method, and electronic component apparatus |
JP2007250960A (en) * | 2006-03-17 | 2007-09-27 | Renesas Technology Corp | Semiconductor device |
JP2008060485A (en) * | 2006-09-01 | 2008-03-13 | Casio Hitachi Mobile Communications Co Ltd | Packaging structure of semiconductor device and portable electronic apparatus |
JP2011077307A (en) * | 2009-09-30 | 2011-04-14 | Fujitsu Ltd | Semiconductor device and method of manufacturing semiconductor device |
Also Published As
Publication number | Publication date |
---|---|
JP4200090B2 (en) | 2008-12-24 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100555354B1 (en) | A method of coupling singulated chip to a substrate package, fluxless flip chip interconnection and a method of forming contact points on chip | |
JP4105409B2 (en) | Multi-chip module manufacturing method | |
JP4983181B2 (en) | Manufacturing method of semiconductor device | |
JP5421863B2 (en) | Manufacturing method of semiconductor package | |
JP3326382B2 (en) | Method for manufacturing semiconductor device | |
JP2008205321A (en) | Electronic component and method of manufacturing electronic device | |
JP2002373967A (en) | Semiconductor device and method for manufacturing the same | |
US20020089836A1 (en) | Injection molded underfill package and method of assembly | |
WO2010134230A1 (en) | Semiconductor device and method for manufacturing same | |
JP5228479B2 (en) | Manufacturing method of electronic device | |
JP4692101B2 (en) | Part joining method | |
JP4200090B2 (en) | Manufacturing method of semiconductor device | |
JP3565092B2 (en) | Method for manufacturing semiconductor device | |
JP4790587B2 (en) | Flip chip mounting method with no flow underfill | |
JPH10154726A (en) | Semiconductor device and its manufacture | |
KR101753066B1 (en) | A film comprising conductive particle and the manufacturing method of flip chip package using the same | |
KR100936781B1 (en) | Flip chip bonding apparatus and bonding method using the same | |
JP3417281B2 (en) | How to mount electronic components with bumps | |
JPH09213702A (en) | Semiconductor device and method for mounting the same | |
JP2008091650A (en) | Flip-chip packaging method and semiconductor package | |
JPH05218136A (en) | Bonding method for flip chip | |
JPH1098077A (en) | Production of semiconductor device | |
JP2008135481A (en) | Electronic device and its manufacturing method | |
JPH11274235A (en) | Semiconductor device and producing method therefor | |
JP2001085471A (en) | Method of mounting electronic component |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060908 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080424 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080507 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080612 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080805 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080826 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080930 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20081006 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111010 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4200090 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121010 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131010 Year of fee payment: 5 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313117 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |