Nothing Special   »   [go: up one dir, main page]

JP2004348118A - フォトマスク及びそれを用いた露光方法、データ発生方法 - Google Patents

フォトマスク及びそれを用いた露光方法、データ発生方法 Download PDF

Info

Publication number
JP2004348118A
JP2004348118A JP2004115702A JP2004115702A JP2004348118A JP 2004348118 A JP2004348118 A JP 2004348118A JP 2004115702 A JP2004115702 A JP 2004115702A JP 2004115702 A JP2004115702 A JP 2004115702A JP 2004348118 A JP2004348118 A JP 2004348118A
Authority
JP
Japan
Prior art keywords
pattern
auxiliary
auxiliary pattern
photomask
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2004115702A
Other languages
English (en)
Inventor
Takashi Obara
隆 小原
Koji Hashimoto
耕治 橋本
Tadahito Fujisawa
忠仁 藤澤
Yuko Kono
祐子 河野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2004115702A priority Critical patent/JP2004348118A/ja
Priority to US10/832,995 priority patent/US7384712B2/en
Priority to KR1020040030060A priority patent/KR100606294B1/ko
Publication of JP2004348118A publication Critical patent/JP2004348118A/ja
Priority to US12/118,510 priority patent/US7662523B2/en
Priority to US12/118,578 priority patent/US7794899B2/en
Pending legal-status Critical Current

Links

Images

Classifications

    • GPHYSICS
    • G03PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03FPHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F1/00Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
    • G03F1/36Masks having proximity correction features; Preparation thereof, e.g. optical proximity correction [OPC] design processes
    • GPHYSICS
    • G03PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03FPHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F1/00Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
    • G03F1/26Phase shift masks [PSM]; PSM blanks; Preparation thereof
    • G03F1/30Alternating PSM, e.g. Levenson-Shibuya PSM; Preparation thereof
    • GPHYSICS
    • G03PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03FPHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70Microphotolithographic exposure; Apparatus therefor
    • G03F7/70058Mask illumination systems
    • G03F7/70091Illumination settings, i.e. intensity distribution in the pupil plane or angular distribution in the field plane; On-axis or off-axis settings, e.g. annular, dipole or quadrupole settings; Partial coherence control, i.e. sigma or numerical aperture [NA]
    • G03F7/701Off-axis setting using an aperture
    • GPHYSICS
    • G03PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03FPHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F1/00Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
    • G03F1/26Phase shift masks [PSM]; PSM blanks; Preparation thereof
    • G03F1/32Attenuating PSM [att-PSM], e.g. halftone PSM or PSM having semi-transparent phase shift portion; Preparation thereof

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Preparing Plates And Mask In Photomechanical Process (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)

Abstract

【課題】ホールパターンが一方向に沿って配列されていても十分な解像度を得ることが出来るフォトマスクを提供すること。
【解決手段】遮光部又は半透明膜に囲まれたホールパターン201が一方向にそって3つ以上配列されたパターン列と、前記パターン列に対して一方向に直交する方向に一定の距離をおいた位置に、遮光部又は半透明膜に囲まれて形成され、長手方向の長さが前記パターン列の長手方向の長さと同等以上、且つ長手方向が前記一方向に略並行である解像されない補助パターン202a,202bとを具備する。
【選択図】 図4

Description

本発明は、パターンに隣接して補助パターンが形成されたフォトマスク、このフォトマスクを用いた半導体装置の製造方法、及びこのフォトマスクのデータを作成するデータ作成方法に関するものである。
微細なホールパターンをフォトマスクによって形成するための手法として、従来技術では、メインパターンと同じ形状の補助パターンをメインパターンの周囲に配置することで解像度を向上させていた(特許文献1の図1)。しかし、図34に示すような微細な連なったホールパターン401のパターン列をパターンの一部として有するフォトマスクを投影露光する場合を考える。図34に示すパターン列に補助パターン402を付加すると、図35に示すようになる。ところが、図35に示したマスクパターンでは、ホールパターン401の解像度が不十分でリソグラフィマージンが小さかった。
また、隣接するパターンとの間に周期性を有するパターンに隣接して補助パターンを形成する技術がある(特許文献2)。この補助パターンを隣接するパターンとの間に周期性がないパターンに隣接して形成することを考える。つまり、長方形状のパターンの短手方向に隣接して補助パターンを配置する。この場合も、長方形状のパターンの解像度が不十分でリソグラフィマージンが小さかった。
特開平10−239827号公報 特開平7−140639号公報
本発明の目的は、リソグラフィマージンを向上させるためにパターンに隣接して補助パターンが形成されたフォトマスクを提供することにある。また、本発明のさらなる目的は、このフォトマスクを用いた半導体装置の製造方法、及びこのフォトマスクのデータを作成するデータ作成方法を提供することにある。
本発明の一例に係わる、露光装置を用いて基板に転写するためのパターンが形成されたフォトマスクは、遮光部又は半透明膜に囲まれたホールパターンが一方向にそって3つ以上配列されたパターン列と、前記遮光部又は半透明膜に囲まれて形成された長手方向と短手方向とを有する補助パターンであって、前記補助パターンは前記パターン列に対して一方向に直交する方向に一定の距離をおいた位置に配置され、前記補助パターンの長手方向が前記一方向に略並行であり、前記補助パターンの長手方向の長さが前記パターン列の長手方向の長さと同等以上であり、前記補助パターンは前記基板に転写されない補助パターンとを具備してなることを特徴とする。
本発明の一例に係わる半導体装置の製造方法は、半導体基板上のレジスト膜にフォトマスクに形成されたパターンを転写するための露光装置を用意する工程と、前記基板に転写されるパターンを有する前記フォトマスクを用意する工程であって、前記フォトマスクは、遮光部又は半透明膜に囲まれたホールパターンが一方向にそって3つ以上配列されたパターン列と、前記遮光部又は半透明膜に囲まれて形成された長手方向と短手方向とを有する補助パターンであって、前記補助パターンは前記パターン列に対して一方向に直交する方向に一定の距離をおいた位置に配置され、前記補助パターンの長手方向が前記一方向に略並行であり、前記補助パターンの長手方向の長さが前記パターン列の長手方向の長さと同等以上であり、前記補助パターンは前記レジスト膜に転写されない補助パターンとを具備するフォトマスクを用意する工程と、前記フォトマスクに形成されたパターンを前記レジスト膜に転写する工程とを特徴とする。
本発明の一例に係わる、露光装置を用いて基板に転写するためのパターンが形成されたフォトマスクの設計データを作成するデータ作成方法は、ホールパターンが一方向にそって3つ以上配列されたパターン列を有するパターンデータを用意する工程と、補助パターンを生成するために前記各ホールパターンに対してリサイズ処理及び差分処理を行う工程であって、前記補助パターンの長手方向の長さは前記パターン列の一方向の長さと同等以上、前記補助パターンの長手方向が前記一方向に略並行であり、前記補助パターンは前記基板に転写されないパターンである工程と、前記設計データを作成するために、前記パターンデータと補助パターンとをマージする工程とを含むことを特徴とする。
本発明の一例に係わる、露光装置を用いて基板に転写するためのパターンが形成されたフォトマスクは、遮光部又は半透明膜に囲まれた長手方向と該長手方向に直交する短手方向とを有するメインパターンであって、前記メインパターンは前記メインパターンに隣接し前記基板上に転写されるパターンに対して周期性を有さずに配置されているメインパターンと、前記遮光部又は半透明膜に囲まれた補助パターンであって、前記補助パターンは前記メインパターンの長手方向の一端部近傍に配置され、前記補助パターンの前記メインパターンの短手方向に平行な方向の幅は前記メインパターンの前記短手方向の幅より長く、前記補助パターンは前記基板上に転写されない補助パターンとを具備してなることを特徴とする。
本発明の一例に係わる、露光装置を用いて基板に転写するためのパターンが形成されたフォトマスクは、遮光部又は半透明膜に囲まれた長手方向と該長手方向に直交する短手方向とを有する複数のラインパターンが前記短手方向に沿って周期的に配列されたパターン列と、前記遮光部又は半透明膜で囲まれた補助パターンであって、前記補助パターンは前記メインパターンのライン端部近傍に配置され、前記補助パターンの前記ラインパターンの短手方向の長さは前記パターン列の長さ以上であり、前記補助パターンは前記基板上に転写されないことを特徴とする。
本発明によれば、ホールパターンが一方向にそって3つ以上配列されたパターン列に隣接して補助パターンを配置することによって、リソグラフィマージンを向上させることができる。
メインパターンに隣接して補助パターンを配置することによってリソグラフィマージンを向上させることができる。
本発明の実施の形態を以下に図面を参照して説明する。ただし、当然のことではあるが、本発明は以下に示す実施形態により限定されるものではない。
(第1の実施形態)
本実施形態では、一次元方向に連続したホールをパターンの一部として有するNANDフラッシュメモリのビットラインコンタクト(CB)レイヤーのフォトマスクを投影露光する場合に適用した例について説明する。
NAND型フラッシュメモリの回路の概略を図1に示す。
図1に示すように、各NAND型フラッシュメモリは、不揮発性半導体メモリセルMが直列に接続されて構成され、その一端は選択ゲート線SG(SG1,SG1’)につながる選択トランジスタSを介してビット線BLに接続されている。各々のメモリセルMは制御ゲート線CG(CG1〜CG4,CG1’)につながる。図示されていない他端は選択ゲート線につながる選択トランジスタを介して共通ソース線に接続されている。
NAND型フラッシュメモリの平面図を図2に、図2のII−II’部の断面を図3に示す。
図2,3に示すように、n型Si101上にp型ウェル102が形成されている。p型ウェル102内の一部にn型拡散層103が形成されている。n型拡散層103は、不揮発性メモリセルMのソース及びドレインとなる。チャネル領域上にはトンネル絶縁膜104が形成されている。トンネル絶縁膜104上に浮遊ゲート105が形成されている。浮遊ゲート105上にはゲート間絶縁膜106が形成されている。ゲート間絶縁膜106上に、制御ゲート107が形成されている。選択トランジスタSでは、ゲート間絶縁膜106の一部が除去され、浮遊ゲート105と制御ゲート107とが電気的に接続して選択ゲートSGとなっている。
Si基板101上に層間絶縁膜109が形成されている。層間絶縁膜109に二つの選択トランジスタSの間のn型拡散層103に接続するビット線コンタクトホール110が形成されている。ビット線コンタクトホール110内及び層間絶縁膜上にビット線コンタクト111が形成されている。ビット線コンタクト111上に第2の層間絶縁膜112が形成されている。第2の層間絶縁膜112に形成されたホール内にヴィアプラグ113が形成されている。第2の層間絶縁膜112上にヴィアプラグ113に接続するビット線114が形成されている。
図2に示すようにビット線プラグホールの長辺寸法はチップサイズに大きな影響を与える。ビット線プラグホールの長辺寸法が短いほどチップサイズは小さく、チップコストを低減することができる。従って、ビット線コンタクトの解像性の向上、寸法制御性および長辺寸法の縮小が重要である。
本実施形態においては、短辺の長さが72.5nmであるビット線コンタクトホールが145nmのピッチで配列されるようにマスク設計を行った。図4は本発明の第1の実施形態に係わるマスクの構成を示す図である。図4(a)は平面図、図4(b)は同図(a)のIV−IV’部の断面図である。なお、本実施形態及び本実施形態以降の各実施形態に示すフォトマスクの寸法は、基板に転写した時の寸法に換算した値である。
図4(a)に示すように、ホールパターン201は一方向に沿って3つ以上配列されている。ホールパターン201のサイズは、a=50nm、b=350nm角の長方形である。ホールパターン201の配列方向(一方向)に直交する方向に、300nmの距離dをあけて、幅Wが50nmの解像限界以下の補助パターン202(202a,202b)が形成されている。補助パターンの一方向の長さはホールパターン列の長さと同等以上であり、長辺(長手方向)はホールパターンの配列方向に略並行である。図4(b)に示すように、ホールパターン201及び補助パターン202a,202bは、透明基板210上に形成された半透明膜211に囲まれて形成されている。ホールパターン201及び補助パターン202a,202bは、透明基板上に形成された遮光膜に囲まれて形成されていても良い。
補助パターン202の幅Wは、開口数NAに対して、0.3×λ/NA(本実施例においては68nm)より大きいと、補助パターンが転写される可能性が大きくなり望ましくない。
図5に示すように、間隔dはホールパターンの長さbに対し、0.3×b未満であると、目標寸法(0.15μm)より大きくなり好ましくない。従って、間隔dは長さbに対し、0.3×b以上であることが好ましい。1.5×bより大きいと焦点深度が短くなる可能性があり望ましくない。さらには、間隔dと長さbとは、焦点深度が長くなる、0.5×b≦d≦1.0×bの関係にあることが更に好ましい。図5は、焦点深度及び長辺寸法の間隔d/長さb依存性を示す図である。
パターンが疎に配置されている場合と、密に配置されている場合では、適した照明が異なる。ビット線コンタクトホールの場合、短辺方向にパターンが密に配置されているが、長辺方向にはパターンが疎に配置されている。図18に示した補助パターン402を有するフォトマスクの場合、配列方向及び配列方向に垂直な方向には密であるが斜め方向には疎である。
本実施形態のマスクでは、転写されない補助パターンを長辺方向に隣接して配置することによって、斜め方向にもパターンが密に配置されるようになる。その結果、パターンが密に配置されている場合の照明条件に適するようになり、解像度及び焦点深度の向上を図ることができる。
パターンが密に配列されている場合に適した照明条件は、斜入射照明である。斜入射が密パターンに適している理由を図6〜図8を用いて説明する。図6は密パターンからの回折光の発生と結像を示す図である。図6(a)は垂直照明の場合を示し、図6(b)は斜入射照明の場合を示している。図6(a)に示すように、垂直照明の場合、±1次光が投影レンズのNAより大きな角度を有し、ウェハ上には0次光のみが達する。図6(b)に示すように、斜入射照明の場合、0次光と1次光が投影光学系を通過する限りウェハ上に像を形成することができる。従って斜入射照明では限界解像度を向上できる。
図7は、斜入射照明による焦点深度向上の原理を説明するための図である。図7(a)は垂直照明の回折と結像の様子を示し、図7(b)は斜入射照明の回折と結像の様子を示している。マスクのピッチPと波長λ、マスクを透過する0次光と1次光の成す角をθ、レンズの開口数NAとした場合、P=λ/sinθ=λ/NAの関係が成り立つ。図7に示すように、マスクのピッチが同じで照明を斜入射にした場合、一次回折光と0次回折光との角度は小さいので、垂直照明に比べ焦点深度が向上する。
図8は、斜入射照明による解像力向上の原理を説明するための図である。図8に示すように、ピッチが密になるとθが大きくなり解像度が向上する。
この連続補助パターンが形成されたマスクを用いてレジストに露光を行った場合に、形成されるレジストパターンをシミュレーションにより求め、最適な露光条件を求めた。シミュレーションでは、まずマスクパターンに対して空間像を計算する。次にレジストプロセスの効果をガウス関数(σ=ΔL)の畳み込み積分によって取り込み、レジストパターンを計算する。レジストプロセスの効果は予め実験結果とシミュレーション結果をフィッティングすることによって求めておく。今回はΔL=45nmとした。
照明光源の波長λを193nmとし、開口数NAと照明光学系のアパーチャ(照明条件)を変更しての比較検討した。シミュレーションに用いたアパーチャの構成を図9に示す。図9(a)は通常照明、図9(b)は輪帯照明、図9(c)は2極照明、図9(d)は4極照明、図9(e)は扇二つ目照明、図9(f)は扇四つ目照明のアパーチャである。また、開口数NAは、0.68,0.78,0.85に何れかに設定した。なお、条件に応じては2極照明の場合、アパーチャに設けられた二つの開口の径を変えても良い。又、同様に4極照明の場合、条件に応じてアパーチャに設けられた開口の大きさを変えても良い。また、図では4回転対称であるが、2回転対称でも良い。。
シミュレーションの結果、開口数NAは0.85、照明系のアパーチャは扇二つ目照明が最適であった。扇二つ目照明のパラメータはσ=0.9、Innerσ=0.6、θoa1=30[deg]に設定し、配列方向の短辺方向に対して斜めから照明されるよう開口部を配置した。これらより、ビット線コンタクトホールの解像度が向上し、145nmピッチで長辺寸法150nmの連なったホールパターンを形成できた。なお、扇二つ目照明以外の変形照明法でも通常照明よりもマージンが高いので、他の変形照明法を用いても用いても良い。
図10に示す補助パターン203の幅を0(補助パターン無し)から隣接する補助パターン203が接続するまで段階的に広げて、リソグラフィシミュレーションを行った。なお、補助パターン203以外のパターン201の寸法は図4に示したパターンと同様である。
なお、照明条件は扇二つ目照明であり、開口数NAは0.85である。シミュレーションの結果を図11にしめす。また、シミュレーションの結果の概略を表1に示す。表1では、露光量裕度が8%の時の焦点深度を示している。
Figure 2004348118
これより、本実施形態による補助パターンが最もリソグラフィのマージンが大きいことが分かる。
(第2の実施形態)
図12は、本発明の第2の実施形態に係わるマスクの構成を示す図である。図12(a)はマスクの平面図、図12(b)は同図(a)のXII−XII’部の断面図である。このマスクは、NAND型フラッシュメモリのビット線コンタクトホールの形成に用いられる。
図12に示すように、遮光膜212に囲まれてホールパターン,並びに第1及び第2の補助パターンが形成されている。ホールパターン201は一方向に沿って3つ以上配列されている。ホールパターンのサイズは、a=40nm、b=200nm角の長方形である。ホールパターン201の配列方向(一方向)に直交する方向に、300nmの距離dをあけて、幅Wが50nmの解像限界以下の第2の補助パターン222(222a,222b)が形成されている。第2の補助パターン222では、透明基板210が掘り下げられている。その結果、第2の補助パターン222の透過光とホールパターン201の透過光とは180度の位相差が設けられている。前記配列方向(一方向)に直交する方向に、第2の補助パターン222から300nmの距離dをあけて、幅Wが50nmで解像限界以下の第1の補助パターン223(223a,223b)が形成されている。第1の補助パターン223の透過光とホールパターン201の透過光は同位相である。
第1の実施形態と同様の照明条件で露光を行ったところ、145nmピッチで長辺寸法130nmの連なったホールパターンを形成することができた。
(第3の実施形態)
本実施例においては、図4,図12に示したフォトマスクについてそれぞれ寸法の最適化を行い長辺寸法の比較を行った。最適さされた各フォトマスクの寸法を表2に示す。
Figure 2004348118
照明条件は第1の実施形態と同様なものを用いて、シミュレーションを行って長辺寸法を求めた。露光裕度が8%、焦点深度が0.2μmの場合に形成されるホールの長辺寸法を表3に示す。
Figure 2004348118
表4に示すように、連続補助パターン、特に2本の連続補助パターンを用いると長辺寸法をシュリンクできることが分かる。
(第4の実施形態)
本実施形態では、上述した連続補助パターンを有するマスクデータの生成方法を説明する。図13,図14は、本発明の第4の実施形態に係わるマスクデータ生成方法の説明に用いる図である。
先ず、図13(a)に示すように、隣接するホールパターン301の間隔がSで、3以上のホールパターンが一方向に配列された設計データを用意する。次いで、図13(b)に示すように、各ホールパターン301をx方向左右にS/2ずつ広げるリサイズ処理を行い、隣接するパターンを繋げ、パターン302を作成する。次いで、図13(c)に示すように、次にy方向上下にd(メインパターンと補助パターン間距離)+W(補助パターンの幅)ずつ広げるリサイズ処理を行って、パターン303を生成する。次に、図13(d)に示すように、y方向上下にW縮めるリサイズ処理を行って、パターン304を生成する。次に、図14(e)に示すように、図13(c)に示したパターン303と図13(d)に示したパターン304との差分パターン305a,305bを抽出する。図14(f)に示すように、図13(a)に示したパターン301と図13(e)に示したパターン305a,305bとをマージする。以上の処理により、連続補助パターンを有するホールパターンを設計することができる。
(第5の実施形態)
本実施形態では、連続補助パターンを有するマスクデータの生成方法を説明する。図15,図16は、本発明の第5の実施形態に係わるマスクデータ生成方法の説明に用いる図である。
先ず、図15(a)に示すように、隣接するホールパターンの間隔がSで、3以上のホールパターン(幅a)301が一方向に配列された設計データを用意する。次いで、図15(b)に示すように、次にy方向上下にd(メインパターンと補助パターン間距離)+W(補助パターンの幅)ずつ広げるリサイズ処理を行って、パターン312を生成する。次いで、図15(c)に示すように、y方向上下にそれぞれW縮めるリサイズ処理を行って、パターン313を生成する。次に、図15(d)に示すように、図15(b)に示したパターン312と図15(c)に示したパターン313との差分パターン314を抽出する。次いで、図16(e)に示すように、各パターンをx方向左右にS/2ずつ広げるリサイズ処理を行って、パターン315a,315bを生成する。図16(f)に示すように、図16(a)に示したパターン301と図16(e)に示したパターン315a,315bとをマージする。以上の処理により、連続補助パターンを有するホールパターンを設計することができる。
(第6の実施形態)
図17は、本発明の第6の実施形態に係わる位相シフトマスクの構成を示す平面図である。図17に示すように、メインパターン501及び補助パターン502(502a,502b)は、半透明膜511に囲まれて形成されている。半透明膜511は、図示されない透明基板上に形成されている。半透明膜の光透過率は6%であり、半透明膜を透過した光の位相はホールパターン501及び補助パターン502a,502bを透過した光の位相と180度異なる。この位相シフトマスクは、露光波長がλ、且つ開口数はNAの露光装置に搭載される。なお、この位相シフトマスクは、斜入射照明でパターンを基板に転写することが好ましい。メインパターン501及び補助パターン502は、透明基板上に形成された遮光膜に囲まれて形成されていても良い。
メインパターン501は、メインパターン501に隣接し、位相シフトマスクが搭載される露光装置で解像されるパターンに対して周期性を有さずに配置されている。メインパターン501は、角部が丸まった長方形状であり、x方向及びy方向に短手方向及び長手方向を有する。
補助パターン502a,502bは、メインパターン501の長手方向の一端部近傍に配置されている。補助パターン502は、位相シフトマスクが搭載される露光装置で解像されない。補助パターン502のx方向の長さLはメインパターン501のx方向の幅より充分長い。
補助パターン502のy方向の幅を基板上での寸法に換算した値が、0.27×λ/NA以下より大きいと、補助パターンが転写される可能性が大きくなり望ましくない。ここで、λは露光波長、NAは開口数である。
補助パターンを有する位相シフトマスクについてED−Tree解析を行った。又、図18に示す、メインパターン501だけが形成されている位相シフトマスクに対して、ED−Tree解析を行った。図19及び図20にED−Tree解析結果を示す。図19は図17に示す補助パターンが形成された位相シフトマスクのED−Tree解析結果を示す。図20は、図18に示す補助パターンが形成されていない位相シフトマスクのED−Tree解析結果を示す。図19,図20において、L-20%,L0%,L+20%は、メインパターン501が転写されたパターンのy軸方向の長さが設計寸法に対して−20%,0%,+20%になるラインである。また、図19,図20において、S-10%,S0%,S+10%は、メインパターン501が転写されたパターンのx軸方向の長さが設計寸法に対して−10%,0%,+10%になるラインである。
図19,図20に示すように、補助パターンがある場合、ホールの補助パターンに対し垂直な辺のデフォーカス時の寸法変動が少なく、リソグラフィーマージンを向上させることができる。
補助パターン502のx方向の長さLをパラメータとしたリソグラフィーマージン評価を行った。リソグラフィマージンは、焦点裕度が8%の時の焦点深度である。図21は、リソグラフィマージン結果を示す図である。図21に示すように、補助パターン502の長さが1000nm程度になるとリソグラフィマージン(焦点深度)が飽和する傾向が得られている。
補助パターン502を有する位相シフトマスクと補助パターンが無い位相シフトマスクについて、基板上の光強度のy方向の分布をシミュレーションした。図22は、補助パターン502を有する位相シフトマスクを用いた場合の基板上での規格化光強度を示す。又、図23は補助パターン502を有しない位相シフトマスクを用いた場合の基板上での規格化光強度を示す。補助パターンが形成された位相シフトマスクと、補助パターンが無い位相シフトマスクとでは、規格化光強度が同等である。
位相シフトマスクに形成されたパターンを基板上に転写した場合の基板上での光強度をシミュレーションした。y軸方向の光強度分布を図24に示す。図24は、位相シフトマスクを透過した露光光の基板上でのy軸方向の光強度分布を示す。図24において、ピークBは補助パターンによるものである。ピークBの光強度が高くなるとウェハ上にパターンが転写され、補助パターン幅Wの最適化が必要となる。
補助パターン幅Wをパラメータにしてシミュレーションを行い、ピークAとピークBの比(B/A)を求めた。なお、露光条件は、露光波長λが193nm,開口数NAが0.85である。図25は、ピークAとピークBの比(B/A)と補助パターン幅Wとの関係を示す図である。なお、補助パターン幅Wは、基板上での寸法に換算された値である。今回の場合、補助パターンがない場合と同等の規格化露光強度となる補助パターン幅Wを50nmとした。
位相シフトマスクに形成されたパターンを基板上に転写した場合の基板上での光強度をシミュレーションした。基板上でのx軸方向の光強度分布を図26に示す。図26は、位相シフトマスクを透過した露光光の基板上でのx軸方向の光強度分布を示す。光強度分布にはピークC及びピークDが存在する。ピークCはメインパターンによるものである。ピークDは補助パターンによるものと考えられる。メインパターンと補助パターンとの距離dをパラメータにしてシミュレーションを行い、ピークAとピークBの比(B/A)を求めた。なお、距離dは、基板上での寸法に換算された値である。図27は、ピークCとピークDの比(D/C)の距離dとの関係を示す図である。図27に示すように、距離に応じて比(D/C)が変化する。依って、距離dの最適化が必要であることがわかる。本実施形態の場合、補助パターンとメインパターンとの距離dは100nmとした。しかし、距離dは100nmに限定されるものではなく、50nm以上であれば良い。
(第7の実施形態)
図28は、本発明の第7の実施形態に係わるフォトマスクの構成を示す平面図である。
なお、本実施形態及び本実施形態以降の各実施形態に示すフォトマスクの寸法は、基板に転写した時の寸法に換算した値である。
図28に示すように、複数のラインパターン601がx方向に周期的に配置されている。複数のラインパターン601により、L/SパターンLSが構成されている。ラインパターン601のy方向の一端側に隣接して補助パターン602a,602bが配置されている。補助パターン602a,602bのx方向の長さは、L/Sパターンのx方向の長さ以上である。補助パターンは使用される露光装置に用いても、基板上に転写されないパターンである。補助パターン602a,602bのy方向の幅Wは、開口数NA及び露光光の波長λに対して、0.26×λ/NA(本実施例においては59nm)より大きいと、補助パターン602a,602bが基板上のレジストに転写される可能性が大きくなり望ましくない。ホールパターン601及び補助パターン602a,602bは、透明基板上に形成された遮光膜で形成されている。なお、ホールパターン601及び補助パターン602a,602bは、透明基板上に形成された半透明膜で形成されていても良い。
L/SパターンLS及び補助パターン602a,602bを基板上のレジスト膜に転写して現像を行った場合、形成されるラインパターン端のショートニング及び細りを低減することができる。その結果、レジストパターン形成時のレジストパターン倒れを低減することができる。
また、ラインパターン601のy方向の一端に隣接して補助パターンを配置しているが、ラインパターン601のy方向の他端に隣接する補助パターンを配置しても良い。また、また、2本の補助パターン602a,602bを配置しているが、1本の補助パターンだけを形成しても良いし、3本以上の補助パターンを配置しても良い。また、ラインパターン601と補助パターン602aとの距離dは、50nm以上であることが好ましい。
次に、L/Sパターンを含む設計データから補助パターンを付加した設計データを生成する方法を以下に説明する。図29は、本発明の第7の実施形態に係わる設計データの生成方法の手順を示すフローチャートである。
先ず、図30に示す複数のラインパターン601で構成されたL/SパターンLSを有する第1の設計データを用意する(ステップST11)。第1の設計データに対応するパターンは、L/Sパターンに隣接して補助パターンが配置されていない。次に、リソグラフィシミュレーションによりL/Sパターンをレジスト膜に転写した場合のレジスト膜上での規格化露光光強度分布を求める(ステップST12)。図31に求められた規格化露光光強度分布を示す。図31は、x方向の規格化露光光強度分布を示している。
規格化露光光強度から目標のパターン寸法が得られる露光光強度αを求める(ステップST13)。さらに露光光強度αの20%高い露光光強度βを求める(ステップST14)。露光光強度βは露光量マージンの上限値に相当する。
次に、図28に示したようなL/SパターンLSに隣接して補助パターン602が配置されている複数の設計データ(設計データ群)を用意する(ステップST15)。各設計データに対応するパターンは、補助パターンのx方向の幅W及び、L/Sパターンと補助パターンとの距離dが変えられている。
露光光強度βで各設計データに対応するパターンをレジスト膜に転写した時の規格化露光光強度がリソグラフィシミュレーションによりそれぞれ求められる(ステップST16)。図32に求められた規格化露光光強度分布を示す。図32はy方向の強度分布を示している。図32に於いて、ピークPaは補助パターン602aに対応し、ピークPbは補助パターン602bに対応する。
得られた複数の露光光強度分布から、露光光強度βでパターンを転写した場合に、補助パターンがレジストに転写されないような設計データを選択する(ステップST17)。本実施形態では、ピークPa,Pbが露光光強度β以上である場合が、補助パターンが設計されない条件として設定された。
以上の処理により、メインパターンであるラインパターンのライン端部近傍に補助パターンを配置の設計を行うことができる。
(第8の実施形態)
第1〜第3の実施形態、並びに第6及び第7の実施形態で説明されたフォトマスクを用いた半導体装置の製造方法を説明する。図33は、本発明の第8の実施形態に係わる半導体装置の製造方法の手順を示すフローチャートである。
パターンの転写に用いる露光装置に対応する寸法の補助パターンを有するフォトマスクの設計データを用意する。設計データに基づいてフォトマスクを作成する(ステップST101)。半導体装置にフォトマスクを格納する(ステップST102)。
例えば層間絶縁膜等が形成された半導体基板を用意する。半導体基板上にポジ型レジスト膜を塗布形成する(ステップST103)。半導体基板を露光装置に格納する。レジスト膜に潜像を形成するために、露光装置を用いてフォトマスクに形成されたパターンをレジスト膜に転写する(ステップST104)。レジスト膜を現像する(ステップST105)。現像されたレジスト膜をマスクに層間絶縁膜をエッチングする(ステップST106)。その後、更に処理が加えられて半導体装置が製造される。
なお、本発明は、上記実施形態に限定されるものではなく、実施段階ではその要旨を逸脱しない範囲で種々に変形することが可能である。更に、上記実施形態には種々の段階の発明が含まれており、開示される複数の構成要件における適宜な組み合わせにより種々の発明が抽出され得る。例えば、実施形態に示される全構成要件から幾つかの構成要件が削除されても、発明が解決しようとする課題の欄で述べた課題が解決でき、発明の効果の欄で述べられている効果が得られる場合には、この構成要件が削除された構成が発明として抽出され得る。
第1の実施形態に係わるNAND型フラッシュメモリの回路の概略を示す図。 第1の実施形態に係わるフラッシュメモリの構成を示す平面図。 第1の実施形態に係わるフラッシュメモリの構成を示す断面図。 第1の実施形態に係わるフォトマスクの概略構成を示す図。 焦点深度及び長辺寸法の間隔d/長さb依存性を示す図。 密パターンからの回折光の発生と結像を示す図。 斜入射照明による焦点深度向上の原理を説明するための図。 斜入射照明による解像力向上の原理を説明するための図。 アパーチャ(照明条件)の構成を示す平面図。 シミュレーションに用いたフォトマスクの構成を示す平面図。 露光量裕度と焦点深度との関係を示す図。 第2の実施形態に係わるマスクの構成を示す図。 第4の実施形態に係わるマスクデータ生成方法の説明に用いる図。 第4の実施形態に係わるマスクデータ生成方法の説明に用いる図。 第5の実施形態に係わるマスクデータ生成方法の説明に用いる図。 第5の実施形態に係わるマスクデータ生成方法の説明に用いる図。 第6の実施形態に係わる補助パターンが形成された位相シフトマスクの構成を示す平面図。 補助パターンが形成されていない位相シフトマスクの構成を示す平面図。 図17に示す位相シフトマスクのED−Tree解析結果を示す図。 図18に示す位相シフトマスクのED−Tree解析結果を示す図。 焦点裕度が8%の時の焦点深度と補助パターンの長さLとの関係を示す図。 図17に示す位相シフトマスクを用いた場合の基板上での規格化光強度を示す図。 図18に示す位相シフトマスクを用いた場合の基板上での規格化光強度を示す図。 図17に示す位相シフトマスクを透過した露光光の基板上でのy軸方向の光強度分布を示す図。 ピークAとピークBの比(B/A)と補助パターン幅Wとの関係を示す図。 位相シフトマスクを透過した露光光の基板上でのx軸方向の光強度分布を示す図。 ピークCとピークDの比(D/C)の距離dとの関係を示す図。 第7の実施形態に係わるフォトマスクの構成を示す平面図。 第7の実施形態に係わる設計データの生成方法の手順を示すフローチャート。 ライン・アンド・スペースパターンを示す図。 L/Sパターンをレジスト膜に転写した場合のレジスト膜上での規格化露光光強度分布を示す図。 露光光強度βで設計データに対応するパターンをレジスト膜に転写した時の規格化露光光強度を示す図。 第8の実施形態に係わる半導体装置の製造方法の手順を示す図。 ホールパターンが一方向に沿って複数配列されたパターン列を示す平面図。 図34に示したパターン列に補助パターンを付加したパターンを示す図。
符号の説明
101…基板,102…型ウェル,103…型拡散層,104…トンネル絶縁膜,105…浮遊ゲート,106…ゲート間絶縁膜,107…制御ゲート,109…層間絶縁膜,110…ビット線コンタクトホール,111…ビット線コンタクト,112…第2の層間絶縁膜,113…ヴィアプラグ,114…ビット線。

Claims (21)

  1. 露光装置を用いて基板に転写するためのパターンが形成されたフォトマスクであって、
    遮光部又は半透明膜に囲まれたホールパターンが一方向にそって3つ以上配列されたパターン列と、
    前記遮光部又は半透明膜に囲まれて形成された長手方向と短手方向とを有する補助パターンであって、前記補助パターンは前記パターン列に対して一方向に直交する方向に一定の距離をおいた位置に配置され、前記補助パターンの長手方向が前記一方向に略並行であり、前記補助パターンの長手方向の長さが前記パターン列の長手方向の長さと同等以上であり、前記補助パターンは前記基板に転写されない補助パターンとを具備してなることを特徴とするフォトマスク。
  2. 前記各ホールパターンを透過する光の互いの位相差は同位相であり、
    前記補助パターンは、透過光の位相が前記ホールパターンの透過光と同位相である第1の補助パターンと、第1の補助パターンと前記ホールパターンとの間に配置され、透過光の位相が前記ホールパターンの透過光と180゜異なる第2の補助パターンとを含むことを特徴とする請求項1に記載のフォトマスク。
  3. 前記露光装置の露光波長はλ、且つ前記露光装置の開口数はNAであって、
    前記補助パターンの一方向に直交する方向の幅を基板上での寸法に換算した幅Wは0.3×λ/NA以下であることを特徴とする請求項1記載のフォトマスク。
  4. 前記ホールパターンの前記一方向に垂直な辺の長さがbであって、
    前記ホールパターンと前記補助パターンの間の距離dが0.3×b以下であることを特徴とする請求項1記載のフォトマスク。
  5. フォトマスクに形成されたパターンを半導体基板上のレジスト膜に転写するための露光装置を用意する工程と、
    前記フォトマスクを用意する工程であって、前記フォトマスクは、遮光部又は半透明膜に囲まれたホールパターンが一方向にそって3つ以上配列されたパターン列と、前記遮光部又は半透明膜に囲まれて形成された長手方向と短手方向とを有する補助パターンであって、前記補助パターンは前記パターン列に対して一方向に直交する方向に一定の距離をおいた位置に配置され、前記補助パターンの長手方向が前記一方向に略並行であり、前記補助パターンの長手方向の長さが前記パターン列の長手方向の長さと同等以上であり、前記補助パターンは前記レジスト膜に転写されない補助パターンとを具備する工程と、
    前記露光装置を用いて前記フォトマスクに形成されたパターンを前記レジスト膜に転写する工程とを特徴とする半導体装置の製造方法。
  6. 前記転写には、前記フォトマスクに対して前記一方向側から斜めに照明光が入射される照明法を用いることを特徴とする請求項5に記載の半導体装置の製造方法。
  7. 前記各ホールパターンを透過する光の互いの位相差は同位相であり、
    前記補助パターンは、透過光の位相が前記ホールパターンの透過光と同位相である第1の補助パターンと、第1の補助パターンと前記ホールパターンとの間に配置され、透過光の位相が前記ホールパターンの透過光と180゜異なる第2の補助パターンとを含むことを特徴とする請求項5に記載の半導体装置の製造方法。
  8. 前記露光装置の露光波長がλ、前記露光装置の投影レンズの開口数がNAであり、前記補助パターンの幅を基板上での寸法に換算した幅Wは0.3×λ/NA以下であることを特徴とする請求項5記載の半導体装置の製造方法。
  9. 前記ホールパターンの前記一方向に垂直な辺の長さbと、前記ホールパターンと前記補助パターンの間の距離dとが、0.3×b≦dの関係にあることを特徴とする請求項5記載の半導体装置の製造方法。
  10. 前記ホールパターンは、NAND型フラッシュメモリのビット線コンタクトホールの形成に用いられることを特徴とする請求項5に記載の半導体装置の製造方法。
  11. 露光装置を用いて基板に転写するためのパターンが形成されたフォトマスクの設計データを作成するデータ作成方法であって、
    ホールパターンが一方向にそって3つ以上配列されたパターン列を有するパターンデータを用意する工程と、
    補助パターンを生成するために前記各ホールパターンに対してリサイズ処理及び差分処理を行う工程であって、前記補助パターンの長手方向の長さは前記パターン列の一方向の長さと同等以上、前記補助パターンの長手方向が前記一方向に略並行であり、前記補助パターンは前記基板に転写されないパターンである工程と、
    前記設計データを作成するために、前記パターンデータと補助パターンとをマージする工程とを含むことを特徴とするデータ作成方法。
  12. 前記露光装置の露光波長がλ、該露光装置の投影レンズの開口数がNAであり、
    前記補助パターンの幅を基板上での寸法に換算した幅Wが0.3×λ/NA以下であることを特徴とする請求項11記載のデータ作成方法。
  13. 前記ホールパターンと前記補助パターンの間の距離dと、前記ホールパターンの前記1次元方向に垂直である辺bとが、0.3×b≦dの関係にあることを特徴とする請求項11記載のデータ作成方法。
  14. 露光装置を用いて基板に転写するためのパターンが形成されたフォトマスクであって、
    遮光部又は半透明膜に囲まれた長手方向と該長手方向に直交する短手方向とを有するメインパターンであって、前記メインパターンは前記メインパターンに隣接し前記基板上に転写されるパターンに対して周期性を有さずに配置されているメインパターンと、
    前記遮光部又は半透明膜に囲まれた補助パターンであって、前記補助パターンは前記メインパターンの長手方向の一端部近傍に配置され、前記補助パターンの前記メインパターンの短手方向に平行な方向の幅は前記メインパターンの前記短手方向の幅より長く、前記補助パターンは前記基板上に転写されない補助パターンとを具備してなることを特徴とするフォトマスク。
  15. 前記露 光装置の露光波長はλ、且つ前記露光装置の開口数はNAであって、
    前記補助パターンの短辺の幅を基板上での寸法に換算した幅dは、0.27×λ/NA以下であることを特徴とする請求項14に記載のフォトマスク。
  16. 前記メインパターンと前記補助パターンとの距離dを前記基板上での寸法に換算した距離dは、50nm以上であることを特徴とする請求項14に記載のフォトマスク。
  17. 露光装置を用いて基板に転写するためのパターンが形成されたフォトマスクであって、
    遮光部又は半透明膜で構成された長手方向と該長手方向に直交する短手方向とを有する複数のラインパターンが前記短手方向に沿って周期的に配列されたパターン列と、
    前記遮光部又は半透明膜で構成された補助パターンであって、前記補助パターンは前記メインパターンのライン端部近傍に配置され、前記補助パターンの前記ラインパターンの短手方向の長さは前記パターン列の長さ以上であり、前記補助パターンは前記基板上に転写されないことを特徴とするフォトマスク。
  18. 前記露光装置の露光波長がλ、該露光装置の投影レンズの開口数がNAであり、
    前記補助パターンの前記ラインパターンの長手方向の幅を前記基板上での寸法に換算した幅Wが0.27×λ/NA以下であることを特徴とする請求項11記載のデータ作成方法。
  19. 前記パターン列と前記補助パターンとの距離を前記基板上での寸法に換算した距離が、50nm以上であることを特徴とする請求項17に記載のフォトマスク。
  20. フォトマスクに形成されたパターンを半導体基板上のポジ型レジスト膜に転写するための露光装置を用意する工程であって、前記露光装置は斜入射照明である工程と、
    前記フォトマスクを用意する工程であって、前記フォトマスクは、遮光部又は半透明膜に囲まれた長手方向と該長手方向に直交する短手方向とを有するメインパターンであって、前記メインパターンは前記メインパターンに隣接し前記基板上に転写されるパターンに対して周期性を有さずに配置されているメインパターンと、前記遮光部又は半透明膜に囲まれた補助パターンであって、前記補助パターンは前記メインパターンの長手方向の一端部近傍に配置され、前記補助パターンの前記メインパターンの短手方向に平行な方向の幅は前記メインパターンの前記短手方向の幅より長く、前記補助パターンは前記基板上に転写されない補助パターンとを具備してなる工程と、
    前記露光装置を用いて前記フォトマスクに形成されたパターンを前記ポジ型レジスト膜に転写する工程とを特徴とする半導体装置の製造方法。
  21. フォトマスクに形成されたパターンを半導体基板上のポジ型レジスト膜に転写するための露光装置を用意する工程であって、前記露光装置は斜入射照明である工程と、
    前記フォトマスクを用意する工程であって、前記フォトマスクは、遮光部又は半透明膜で構成された長手方向と該長手方向に直交する短手方向とを有する複数のラインパターンが前記短手方向に沿って周期的に配列されたパターン列と、前記遮光部又は半透明膜で構成された補助パターンであって、前記補助パターンは前記メインパターンのライン端部近傍に配置され、前記補助パターンの前記ラインパターンの短手方向の長さは前記パターン列の長さ以上であり、前記補助パターンは前記基板上に転写されない前記補助パターンとを具備する工程と、
    前記露光装置を用いて前記フォトマスクに形成されたパターンを前記ポジ型レジスト膜に転写する工程とを特徴とする半導体装置の製造方法。
JP2004115702A 2003-04-30 2004-04-09 フォトマスク及びそれを用いた露光方法、データ発生方法 Pending JP2004348118A (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2004115702A JP2004348118A (ja) 2003-04-30 2004-04-09 フォトマスク及びそれを用いた露光方法、データ発生方法
US10/832,995 US7384712B2 (en) 2003-04-30 2004-04-28 Photo mask, exposure method using the same, and method of generating data
KR1020040030060A KR100606294B1 (ko) 2003-04-30 2004-04-29 포토마스크 및 그것을 이용한 노광 방법, 데이터 작성 방법
US12/118,510 US7662523B2 (en) 2003-04-30 2008-05-09 Photo mask, exposure method using the same, and method of generating data
US12/118,578 US7794899B2 (en) 2003-04-30 2008-05-09 Photo mask, exposure method using the same, and method of generating data

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2003125576 2003-04-30
JP2004115702A JP2004348118A (ja) 2003-04-30 2004-04-09 フォトマスク及びそれを用いた露光方法、データ発生方法

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2008006240A Division JP4322950B2 (ja) 2003-04-30 2008-01-15 フォトマスク及びそれを用いた半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JP2004348118A true JP2004348118A (ja) 2004-12-09

Family

ID=33543405

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004115702A Pending JP2004348118A (ja) 2003-04-30 2004-04-09 フォトマスク及びそれを用いた露光方法、データ発生方法

Country Status (3)

Country Link
US (3) US7384712B2 (ja)
JP (1) JP2004348118A (ja)
KR (1) KR100606294B1 (ja)

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006235607A (ja) * 2005-02-24 2006-09-07 Synopsys Inc 改善されたアシストフィーチャ構造をマスクレイアウトにおいて決定するための方法および装置
JP2006235080A (ja) * 2005-02-23 2006-09-07 Toshiba Corp マスクパターン作成方法、レイアウト作成方法、フォトマスクの製造方法、フォトマスク、及び半導体装置の製造方法
JP2007240865A (ja) * 2006-03-08 2007-09-20 Nec Electronics Corp フォトマスクおよび露光方法
JP2009109581A (ja) * 2007-10-26 2009-05-21 Toshiba Corp 半導体装置の製造方法
US7681173B2 (en) 2006-03-09 2010-03-16 Elpida Memory, Inc. Mask data generation method and mask
KR100955168B1 (ko) * 2008-05-27 2010-04-29 주식회사 하이닉스반도체 노광마스크 및 이를 이용한 반도체소자의 형성방법
JP2010219195A (ja) * 2009-03-16 2010-09-30 Toshiba Corp 半導体記憶装置
JP2010276997A (ja) * 2009-05-29 2010-12-09 Toshiba Corp 露光用マスク及び半導体装置の製造方法
WO2010118234A3 (en) * 2009-04-08 2011-01-20 Varian Semiconductor Equipment Associates Techniques for processing a substrate
JP2014016540A (ja) * 2012-07-10 2014-01-30 Fujitsu Semiconductor Ltd 半導体装置の設計方法
US9006688B2 (en) 2009-04-08 2015-04-14 Varian Semiconductor Equipment Associates, Inc. Techniques for processing a substrate using a mask
US9076914B2 (en) 2009-04-08 2015-07-07 Varian Semiconductor Equipment Associates, Inc. Techniques for processing a substrate

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10356699B4 (de) * 2003-11-28 2009-04-09 Qimonda Ag Lithographiesystem für richtungsabhängige Belichtung
US7682756B2 (en) * 2006-01-06 2010-03-23 Macronix International Co., Ltd. Anti-aberration pattern and method for manufacturing the same
WO2008092047A1 (en) 2007-01-25 2008-07-31 The General Hospital Corporation Methods for making oxidation-resistant cross-linked polymeric materials
EP2570854B1 (en) 2011-09-16 2016-11-30 Imec Illumination-source shape definition in optical lithography
KR101958355B1 (ko) * 2012-05-22 2019-07-03 삼성디스플레이 주식회사 어시스트 패턴을 포함하는 마스크
TWI753152B (zh) * 2018-04-12 2022-01-21 聯華電子股份有限公司 光罩以及形成圖案的方法

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2881892B2 (ja) 1990-01-16 1999-04-12 富士通株式会社 投影露光用マスク
US5357311A (en) * 1991-02-25 1994-10-18 Nikon Corporation Projection type light exposure apparatus and light exposure method
US5242770A (en) * 1992-01-16 1993-09-07 Microunity Systems Engineering, Inc. Mask for photolithography
JP3194155B2 (ja) 1992-01-31 2001-07-30 キヤノン株式会社 半導体デバイスの製造方法及びそれを用いた投影露光装置
JPH0695360A (ja) 1992-09-10 1994-04-08 Fujitsu Ltd 光学マスク
JP3188933B2 (ja) 1993-01-12 2001-07-16 日本電信電話株式会社 投影露光方法
US5447810A (en) * 1994-02-09 1995-09-05 Microunity Systems Engineering, Inc. Masks for improved lithographic patterning for off-axis illumination lithography
JP3577363B2 (ja) 1994-06-29 2004-10-13 株式会社ルネサステクノロジ 半導体装置の製造方法
JPH08101491A (ja) 1994-09-30 1996-04-16 Toppan Printing Co Ltd フォトマスク
JPH08160598A (ja) 1994-12-08 1996-06-21 Mitsubishi Electric Corp マスクパターン検査方法
JP2988417B2 (ja) 1997-02-28 1999-12-13 日本電気株式会社 フォトマスク
JP3111962B2 (ja) 1998-01-16 2000-11-27 日本電気株式会社 マスク修正方法
JP4160203B2 (ja) 1998-07-23 2008-10-01 株式会社東芝 マスクパターン補正方法及びマスクパターン補正プログラムを記録した記録媒体
US6077633A (en) * 1998-12-14 2000-06-20 Taiwan Semiconductor Manufacturing Company Mask and method of forming a mask for avoiding side lobe problems in forming contact holes
US6413683B1 (en) * 2000-06-23 2002-07-02 International Business Machines Corporation Method for incorporating sub resolution assist features in a photomask layout
JP2002353098A (ja) 2001-05-22 2002-12-06 Canon Inc 露光方法及び装置
US7001693B2 (en) * 2003-02-28 2006-02-21 International Business Machines Corporation Binary OPC for assist feature layout optimization
US7074525B2 (en) * 2003-04-29 2006-07-11 Infineon Technologies Ag Critical dimension control of printed features using non-printing fill patterns

Cited By (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4643302B2 (ja) * 2005-02-23 2011-03-02 株式会社東芝 マスクパターン作成方法、レイアウト作成方法、フォトマスクの製造方法、フォトマスク、及び半導体装置の製造方法
JP2006235080A (ja) * 2005-02-23 2006-09-07 Toshiba Corp マスクパターン作成方法、レイアウト作成方法、フォトマスクの製造方法、フォトマスク、及び半導体装置の製造方法
JP2006235607A (ja) * 2005-02-24 2006-09-07 Synopsys Inc 改善されたアシストフィーチャ構造をマスクレイアウトにおいて決定するための方法および装置
JP2007240865A (ja) * 2006-03-08 2007-09-20 Nec Electronics Corp フォトマスクおよび露光方法
US7681173B2 (en) 2006-03-09 2010-03-16 Elpida Memory, Inc. Mask data generation method and mask
JP2009109581A (ja) * 2007-10-26 2009-05-21 Toshiba Corp 半導体装置の製造方法
KR100955168B1 (ko) * 2008-05-27 2010-04-29 주식회사 하이닉스반도체 노광마스크 및 이를 이용한 반도체소자의 형성방법
JP2010219195A (ja) * 2009-03-16 2010-09-30 Toshiba Corp 半導体記憶装置
US8243524B2 (en) 2009-03-16 2012-08-14 Kabushiki Kaisha Toshiba Semiconductor storage device
WO2010118234A3 (en) * 2009-04-08 2011-01-20 Varian Semiconductor Equipment Associates Techniques for processing a substrate
CN102428542A (zh) * 2009-04-08 2012-04-25 瓦里安半导体设备公司 处理基板的技术
US8900982B2 (en) 2009-04-08 2014-12-02 Varian Semiconductor Equipment Associates, Inc. Techniques for processing a substrate
TWI467620B (zh) * 2009-04-08 2015-01-01 Varian Semiconductor Equipment 處理基板的技術
US9006688B2 (en) 2009-04-08 2015-04-14 Varian Semiconductor Equipment Associates, Inc. Techniques for processing a substrate using a mask
US9076914B2 (en) 2009-04-08 2015-07-07 Varian Semiconductor Equipment Associates, Inc. Techniques for processing a substrate
TWI567776B (zh) * 2009-04-08 2017-01-21 瓦里安半導體設備公司 處理基板的技術
US9863032B2 (en) 2009-04-08 2018-01-09 Varian Semiconductor Equipment Associates, Inc. Techniques for processing a substrate
JP2010276997A (ja) * 2009-05-29 2010-12-09 Toshiba Corp 露光用マスク及び半導体装置の製造方法
JP2014016540A (ja) * 2012-07-10 2014-01-30 Fujitsu Semiconductor Ltd 半導体装置の設計方法

Also Published As

Publication number Publication date
US20050003305A1 (en) 2005-01-06
US7662523B2 (en) 2010-02-16
US7384712B2 (en) 2008-06-10
US7794899B2 (en) 2010-09-14
KR100606294B1 (ko) 2006-08-01
KR20040094349A (ko) 2004-11-09
US20080222597A1 (en) 2008-09-11
US20080220377A1 (en) 2008-09-11

Similar Documents

Publication Publication Date Title
US7662523B2 (en) Photo mask, exposure method using the same, and method of generating data
CN101278233B (zh) 使用离散的辅助特征而改善的工艺范围
US7682757B2 (en) Pattern layout for forming integrated circuit
US6518180B1 (en) Method for fabricating semiconductor device and method for forming mask suitable therefor
TWI287179B (en) Method for manufacturing mask pattern, method for manufacturing semiconductor device, manufacturing system of mask pattern, cell library, and method for manufacturing mask
US8221943B2 (en) Photomask with assist features
JP2008199054A (ja) パターン形成方法
US8592109B2 (en) Patterning a single integrated circuit layer using automatically-generated masks and multiple masking layers
TW200532768A (en) Rectangular contact lithography for circuit performance improvement
KR20050063725A (ko) 레이아웃 설계 방법 및 포토마스크
TWI403864B (zh) 製造接觸孔之系統及方法
JP4322950B2 (ja) フォトマスク及びそれを用いた半導体装置の製造方法
JP5537205B2 (ja) 半導体装置及びその製造方法
JP2002064043A (ja) 半導体装置とその製造方法および半導体装置パターン露光用マスク
JP4167664B2 (ja) レチクルの補正方法、レチクルの作製方法、パターン形成方法及び半導体装置の製造方法
CN101750879B (zh) 曝光掩模及使用该曝光掩模来制造半导体器件的方法
JP2010186833A (ja) 半導体記憶装置
JP2008311502A (ja) パターン形成方法
JP4790350B2 (ja) 露光用マスク及び露光用マスクの製造方法
TWI447886B (zh) 多重圖案化之方法
JP2007123342A (ja) 半導体装置の製造方法。
CN101424875B (zh) 掩模及使用该掩模形成半导体器件的方法
JP2011171339A (ja) 半導体装置の製造方法及びフォトマスク
KR100730266B1 (ko) 포토마스크 및 반도체 장치의 제조 방법
KR20080113727A (ko) 플래시 메모리 소자의 배선층 어레이 형성 방법

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20040825

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20061228

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20071113

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080115

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080318

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080519

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20080624

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080724

A911 Transfer of reconsideration by examiner before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20081002

A912 Removal of reconsideration by examiner before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A912

Effective date: 20081031