JP2004219430A - マトリクスパネルの駆動制御装置及び駆動制御方法 - Google Patents

Abstract

【課題】表示ピーク輝度を向上させ、黒レベルの輝度を下げ、コントラストの更なる向上を実現する。
【解決手段】マトリクスパネルの複数行（Ｙ１、Ｙ２、〜Ｙ２４０）から少なくとも１つの行を選択する行選択回路（８）と、前記マトリクスパネルの複数の列（Ｘ１、Ｘ２、〜Ｘ４８０）に画素データ（Ｓ０、Ｓ１、Ｓ２、Ｓ３、Ｓ４、Ｓ５）に基づいた変調信号（ＶＸｎ）を供給する列駆動回路（７）と、前記変調信号の少なくともパルス幅を制御する基準クロックを、前記列駆動回路に、供給するクロック供給回路（１００、４０）と、を有する、マトリクスパネルの駆動制御装置において、前記画素データに応じて、前記選択期間の長さと前記基準クロックの周期とを選択行毎に設定するための制御回路（１００、１０、４０）を備えており、前記制御回路は、前記選択期間が長い選択行に対して、前記基準クロックの周期が長くなるように制御する。
【選択図】 図１

Description

【０００１】
【発明の属する技術分野】
本発明は、テレビジョン画像信号の表示や、コンピュータの出力画像信号の表示に用いられる表示装置、或いは電子を放出する電子源などに利用される、マトリクスパネルの駆動制御装置及び駆動制御方法に関する。
【０００２】
【従来の技術】
マトリクスパネルの応用例として、電子線を用いた画像表示装置を例に挙げて説明する。
【０００３】
従来、この種の画像表示装置としては、行方向にＮ個、列方向にＭ個の合計Ｎ×Ｍ個の冷陰極素子（画像表示用素子）を２次元的にマトリクス状に配列し、それらを行方向に設けられたＭ本の行配線（走査配線）と列方向に設けられたＮ本の列配線（変調配線）により単純マトリクス配線してなるマトリクスパネルとしてのマルチ電子源を備えた構成が知られている。
【０００４】
マトリクス配線された多数の冷陰極素子を駆動する方法としては、マトリクスの１行分の素子群（１行分の素子群は１本の行配線に接続されている）を同時に駆動する方法が一般的である。
【０００５】
すなわち、１本の行配線に所定の選択電圧を印加すると共に、その行配線に接続されたＮ個の冷陰極素子のうち駆動対象となるものに接続している列配線のみに所定の変調電圧を印加し、行配線電位と列配線電位との電位差によって１行分の複数の素子を同時に駆動する。そして、選択行配線を次々と切り替えて全ての行を走査し、視覚の残像現象を利用して２次元的な画像を形成するのである。
【０００６】
この方法によれば、１素子ずつ走査していく方法と比較して、各素子に割り当てられる駆動時間がＮ倍長く確保されるため、画像表示装置の輝度を高くすることができるという利点がある。
【０００７】
このような駆動法では、黒レベルの輝度が高くなる、言い換えれば黒レベルが明るくなりコントラストが低下する問題を解決する方法として、特開２００２−２２１９３２号公報には、コントラスト向上のために走査配線駆動時間を制御し黒レベルの輝度を下げる方法が考案されている。
【０００８】
【発明が解決しようとする課題】
前述した駆動方法では、あらかじめ決定されている水平走査期間内で走査配線駆動時間を制御し走査配線を順次駆動することによって、画質の中で重要な要素である黒レベルの輝度を下げることは可能である。しかしながら、画質を決定するもうひとつの大きな要素である表示ピーク輝度の向上については改善することはできない。
【０００９】
【課題を解決するための手段】
本発明は上記課題の解決するためになされたものであって、その目的とするところは、表示ピーク輝度を向上させうるマトリクスパネルの駆動制御装置及び駆動制御方法を提供することにある。
【００１０】
さらに本発明の別の目的は、黒レベルの輝度を下げ、コントラストの更なる向上も実現できるマトリクスパネルの駆動制御装置及び駆動制御方法を提供することにある。
【００１１】
本発明の骨子は、選択期間にマトリクスパネルの複数行から少なくとも１つの行を選択する行選択回路と、
該選択期間に同期して、前記マトリクスパネルの複数の列に画素データに基づいた変調信号を供給する列駆動回路と、
前記変調信号の少なくともパルス幅を制御するために用いられる基準クロックを、前記列駆動回路に、供給するクロック供給回路と、
を有する、マトリクスパネルの駆動制御装置において、
前記画素データに応じて、前記選択期間の長さと前記基準クロックの周期とを選択行毎に設定するための制御回路を備えており、
前記制御回路は、前記選択期間が長い選択行に対して、前記基準クロックの周期が長くなるように制御することを特徴とする。
【００１２】
本発明の別の骨子は、選択期間にマトリクスパネルの複数行から少なくとも１つの行を選択する行選択工程と、
該選択期間に同期して、前記マトリクスパネルの複数の列に画素データに基づいた変調信号を供給する列駆動工程と、
前記変調信号の少なくともパルス幅を制御するために用いられる基準クロックを、前記列駆動回路に、供給するクロック供給工程と、
を有する、マトリクスパネルの駆動制御方法において、
前記画素データに応じて、前記選択期間の長さと前記基準クロックの周期とを選択行毎に設定するための設定工程を含み、
前記設定工程では、前記選択期間が長い選択行に対して、前記基準クロックの周期が長くなるように割り当てることを特徴とする。
【００１３】
ここで、前記画素データに応じて選択可能な少なくとも３つのレベルの変調用基準電圧を、前記列駆動回路に供給する電源回路を有し、第１の変調範囲においては、第１の変調用基準電圧によるパルス幅変調がなされ、それより輝度レベルの高い第２の変調範囲では、前記第１の変調用基準電圧より高い第２の変調用基準電圧によるパルス幅変調がなされる期間を有することが好ましい。
【００１４】
また、前記画素データの最大値に応じて、前記選択期間と前記基準クロックの周期を、選択行毎に、可変範囲内から選択設定することが好ましい。
【００１５】
更に、前記選択期間の長さ及び／又は前記基準クロックの周期に応じて、選択期間における画素の輝度の所望値からのずれを補償するための、信号処理を行う補償回路を有することが好ましい。
【００１６】
そして、選択行毎に前記画素データの最大値に応じて決まる単位波形の数をＭｈ、前記Ｍｈの複数の選択期間に亘る合計数をＭｆ、前記複数の選択期間に亘る表示可能な単位波形の合計数をＭｆｘ、前記画素データへ必要に応じて乗算される乗算係数をＧＡＩＮ、とした時に、前記ＧＡＩＮがＭｆｘ／Ｍｆに基づいて決定されることが好ましい。
【００１７】
【発明の実施の形態】
（実施形態１）
図１〜図５を参照して本発明の好適な実施形態について説明する。
【００１８】
本実施形態の特徴点は図１（ｂ）に端的に示されているが、その説明の前に、マトリクスパネルの駆動方法の基本的な動作について説明する。
【００１９】
図２は、基本的な動作の説明を行うために示した２行２列のマトリクス配線を持つマトリクスパネルを示している。
【００２０】
１はマトリクスパネル、１００１は冷陰極素子のような画素であり、画素１００１はガラスなどの基板上に形成されている。また、冷陰極素子を用いた表示用マトリクスパネルの場合には、画素１００１に対向して不図示の蛍光体が塗布され高電圧が印加されているガラス等の基板があり、冷陰極素子から放出される電子によって蛍光体が発光することになる。
【００２１】
１００２は列配線、１００３は行配線であり物理的交点は絶縁され、マトリクス配線の電気回路的交点には、画素１００１を構成する冷陰極素子が接続されている。
【００２２】
図２の構成において、行配線１００３は入力される画像信号の水平同期信号に対応して順次選択され、その選択期間には所定の選択電位が行選択回路８から印加される。一方、列配線１００２には選択された行配線の輝度データに対応した変調信号が選択期間に列駆動回路７から印加される。このような選択期間を全ての行に対して行うことにより、１垂直走査期間が終了し、１画面の画像が形成される。
【００２３】
一般的な駆動方法においては、水平ブランキング期間が無い場合を仮定すると、例えば、選択期間は、入力される画像信号の水平走査期間に対応して、一定の値に定められ、且ついずれの行においても同一の値となる。
【００２４】
つまり、図２に示すような２行２列のマトリクスパネルの場合、図１（ａ）に示すように、選択時間は入力される画像信号の１フレーム時間の１／２である。ここでＶＹ１、ＶＹ２は各行Ｙ１，Ｙ２の行配線に印加される駆動波形、ＶＸｎは列配線Ｘ１，Ｘ２に印加される変調信号波形の中で最大の駆動波形を示している。
【００２５】
ある画像を表示する場合、入力される画像信号の１フレームの時間の前半の１／２の時間（＝１Ｈ）、行配線１００３のＹ１に選択電位が与えられる。そして、１行目の走査ラインに対応する変調信号が列配線１００２（Ｘ１、Ｘ２）に与えられ１行目の画像を表示する。入力される画像信号の１フレームの時間の後半の１／２の時間（＝１Ｈ）、行配線１００３のＹ２に選択電位が与えられる。そして、２行目の走査ラインに対応する変調信号が列配線１００２（Ｘ１、Ｘ２）に与えられ２行目の画像を表示する。その結果１フレームの画像を表示する。
【００２６】
これに対して、本実施の形態では、図１（ｂ）に示すように、行毎に所定の範囲から選択された選択時間が設定できるようになっており、従って、行毎に異なる選択時間となるように、各選択期間を設定することができる。そして、選択期間は、選択期間が相対的に長い選択行に対して、基準クロックＰＣＬＫの周期が相対的に長くなるように、換言すれば、選択期間が相対的に短い選択行に対して、基準クロックＰＣＬＫの周期が相対的に短くなるように、制御回路１００によって制御される。
【００２７】
ここで、列配線に入力される変調信号について説明する。
【００２８】
変調信号が、パルス幅変調（ＰＷＭ）により輝度データから生成される場合には、当該ＰＷＭは、基準クロックＰＣＬＫを計数し対応する列配線の輝度データを等しくなるまでパルスを出力するように動作する。
【００２９】
出力される変調信号波形の一例を図３に示す。図３は、変調される輝度データが“１”の場合、“５”の場合、８の場合（最大輝度レベル）の３通りを示している。
【００３０】
図３において、変調信号の単位波形（長方形）内の数字（１〜８）は輝度データを意味し、例えば輝度データが“５”の時、長方形内の数字が“１”から“５”に対応する時間までの単位波形が変調信号として出力され、それ以降の時間は出力されない。
【００３１】
この単位波形は、この実施形態においてはタイムスロットと呼ばれることもある。
【００３２】
図４に、入力される輝度データに対する画素の表示輝度の特性を示す。ここでは、輝度データと同じ数値で表示輝度も正規化されている。実際には、横軸の輝度データと縦軸の表示輝度は離散的であるが、以降の説明では点を実線で繋いだ直線で特性を代表させる。
【００３３】
本実施形態では１つの変調用基準電位によるパルス幅変調を行っているので画素の表示輝度は画素に印加される変調時間のパルス幅に相当する時間に比例する特性となっている。
【００３４】
再び、図１を参照して、本実施形態について詳しく説明する。
【００３５】
例えば、図１の（ａ）に示すように、１行目の輝度データの中の最大値を“２”とすると、（ａ）のＶＸｎような変調信号波形の継続時間が最大パルス幅であり、１行目の行配線の選択時間（１Ｈ）において画素１００１が駆動されていない無駄な時間が生じている。２行目の輝度データの中の最大値を“８”とすると、選択期間（１Ｈ）中、変調信号波形が継続して与えられており、２行目の選択時間（１Ｈ）において画素１００１が駆動されていない無駄な時間は発生していない。
【００３６】
（ａ）のように、１行目の選択期間において前述した無駄な時間が６タイムスロット分（６階調分）あるので、実際に画素１００１を駆動している駆動時間は２つの選択行に亘って１０タイムスロット分しかないことがわかる。１フレームの最大駆動時間は１６タイムスロットであるから、１フレームあたり１６／１０倍、画素１００１を駆動する時間を長くできる可能性がある。
【００３７】
選択行毎に画素データの最大値に応じて決まる単位波形の数をＭｈ（ここでは、Ｍｈ＝２又は８）、前記Ｍｈの複数の選択期間に亘る合計数をＭｆ（ここでは、Ｍｆ＝２＋８）、複数の選択期間に亘る表示可能な単位波形の合計数をＭｆｘ（ここでは、Ｍｆｘ＝２×８）、前記画素データへ必要に応じて乗算される乗算係数をＧＡＩＮ、とした時に、ＧＡＩＮ＝Ｍｆｘ／Ｍｆ、又は１＜ＧＡＩＮ＜Ｍｆｘ／Ｍｆを満足するように、Ｍｆｘ／Ｍｆを基に前記ＧＡＩＮが決定されることが好ましい。ここでは、１６／１０より小さい１．５をＧＡＩＮとして選んでいる。
【００３８】
そこで、本実施形態では、図１の（ｂ）に示すように、２行目の選択時間を１．５倍に拡大し、具体的には３／２Ｈとする。それに伴い２行目の選択時間に対応して基準クロックＰＣＬＫの周期を可変範囲内から選択し、１．５倍に拡大する。
【００３９】
一方、１行目の選択時間を、可変範囲内から選択し、１／２Ｈに決め、それに伴い１行目の選択時間に対応して基準クロックＰＣＬＫの周期を０．５倍に縮める。但し、この時、輝度データが２のままであると基準クロックＰＣＬＫの周期を０．５倍したことにより、画素の表示輝度が半分に低下するので、それを補償し元に戻すために１行目の輝度データに乗算係数としての時間ゲインＴＧｉを乗算して、輝度データが２倍になるよう信号補正しておく。このままでは、１行目の画素の輝度は、選択期間が固定である場合（図１（ａ））と同じ輝度に戻っただけである。そこで、更に、２行目の画素１００１を駆動する時間が１．５倍に拡大されているので、１行目の輝度データに乗算係数としてのデータゲインＤＧｉを乗算して、２倍に補正された輝度データを更に１．５倍に拡大する信号処理を行う。これによって、選択期間が固定である場合（図１（ａ））の画素の輝度に比べて、各選択行の画素の輝度が１．５倍に明るくなり、全ての行の画素の表示輝度とのバランスが保たれる。
【００４０】
こうして、２つの行にわたる表示輝度の比は、基準クロックＰＣＬＫの変更前後で変わらないことになる。すなわち、１行目の輝度データを２倍し、更に１．５倍にすることによってフレーム内で表示輝度が揃うことになる。このように、制御回路１００内に補償回路（不図示）を設け、選択期間の長さ及び／又は基準クロックの周期に応じて、選択期間における画素の輝度の所望値からのずれを補償するための、信号処理を行うことが好ましいものである。
【００４１】
上述したように、基準クロックＰＣＬＫの周期を０．５倍したことによる表示輝度低下を補償するための乗算係数を時間ゲインＴＧｉ、２行目の画素を駆動する時間が１．５倍とされることを考慮して決定され、画素の輝度を上昇させるための乗算係数をデータゲインＤＧｉと呼ぶことにする。
【００４２】
基準クロックＰＣＬＫは全列に共通のクロックであるので、輝度データに対する乗算も全ての列の輝度データに対して、行単位で同一の係数が乗算される。輝度データが最大値に満たない列においては、変調信号のパルス幅が決められた選択期間を越えることが無いことは明らかであろう。
【００４３】
本実施形態による、入力される輝度データに対する表示輝度の特性を図５に示す。輝度データ及び表示輝度ともに同じ数値で正規化してある。図５において、ｆ１は基準クロックＰＣＬＫの周期が固定されている場合の輝度データと表示輝度の関係を、ｆ２、ｆ３はそれぞれ、基準クロックＰＣＬＫの周期を１．５倍、０．５倍した時の輝度データと表示輝度の関係を示す。
【００４４】
ｐ１は基準クロックＰＣＬＫが１倍の時の輝度データ“２”に対する表示輝度を示す点、ｐ２は基準クロックＰＣＬＫが１倍の時の輝度データ“８”に対する表示輝度を示す点であり、図１の（ａ）の１行目と２行目の表示輝度を示している。
【００４５】
これに対して、本実施形態では、２行目のデータ“８”の表示輝度は、基準クロックＰＣＬＫの周期が１．５倍に変更されているので、特性ｆ２上の点ｐ５に対応する表示輝度となる。また、１行目の輝度データ“２”に対応する輝度は、特性ｆ３上の点ｐ４になる。これは、ＰＣＬＫの周期が０．５倍されると特性ｆ３上の点ｐ３に対応する表示輝度となるが、輝度データへの時間ゲインＴＧｉの乗算によって、輝度データを２倍にし、更にデータゲインＤＧｉの乗算によって、輝度データが更に１．５倍となって点ｐ４の表示輝度が得られる。
【００４６】
結局、本実施形態による基準クロックと選択期間の変更により、１行目の輝度データ“２”は点ｐ１の表示輝度から点ｐ４の表示輝度に、２行目の輝度データ“８”は点ｐ２の表示輝度から点ｐ５の表示輝度に、それぞれ１．５倍明るくなることがわかる。
【００４７】
一方、図１の（ｂ）に示すように、輝度が低い一行目のような場合、選択時間が短くなるので、輝度データが０である本来発光させたくない画素における半選択電圧によるバックグラウンドレベルの発光時間を短くしているので、黒レベルの輝度を下げることができる。こうして、従来以上にコントラストを向上させることができる。
【００４８】
現実には、自然画の表示においては、輝度データの値は平均的に小さく、行配線の選択期間に従来例のように固定の時間を割り振った場合、どの画素も駆動されていない無駄な時間が生じる可能性が多大にあることが分ったので、上述した本実施形態により、この無駄な時間を効率的に実効的な発光期間に割り振ることができる。
【００４９】
また、行配線の選択時間の合計がある時間、例えば、１フレームに対応する時間以下になるように、輝度データに応じて、選択期間を適時割り振れば、１フレームあたりの画素の発光時間を長くして、明るい表示画像が得られる。
【００５０】
ＰＷＭは、基準クロックＰＣＬＫを計数し、計数値が対応する列配線の輝度データの値に等しくなるまで変調用基準電位を出力するように動作する。そのため、基準クロックＰＣＬＫを選択行毎に可変とし、選択行の画素の輝度データに応じて、周期の所定範囲内から選択された周期のクロックを用いれば、同じ輝度データであっても異なるパルス幅の変調信号を出力することができる。
【００５１】
（実施形態２）
本発明の実施形態２によるマトリクスパネルの駆動方法は、その変調方式が前述した実施形態１と異なる。
【００５２】
本形態では、パルス幅変調（ＰＷＭ）と振幅変調（ＰＨＭ）とを組み合わせた変調方式であり、多値ＰＷＭと呼ぶことにする。
【００５３】
本形態の変調方法は、基準クロックＰＣＬＫを計数し輝度データに対応するパルス幅と振幅を決定する。具体的には、振幅方向に変調信号波形を積み上げられなくなった場合パルス幅方向を伸ばしていく変調方式である。
【００５４】
図６は、変調される輝度データが“１”の場合、“４”の場合、“１２”の場合、“１８”の場合（最大輝度レベルの場合）を示している。この場合も変調信号は単位波形からなるものとみなせる。単位波形を示す長方形内の数字（１〜１８）は輝度データを意味する。
図６には、選択期間が１Ｈの場合の、輝度データに対応する変調信号波形を示した。
【００５５】
図７に、入力される輝度データに対する表示輝度（正規化済）の特性を示す。この形態では図６に示したように振幅を決める変調用基準電圧：ＧＮＤ、Ｖ１、Ｖ２、Ｖ３を画素を構成する素子の特性に応じて、適当に選ぶことによって輝度データに対して輝度特性が線形となるようにする。
【００５６】
本形態では、変調用基準電圧として、ＧＮＤ、Ｖ１、Ｖ２、Ｖ３を用いたが、ＧＮＤ、Ｖ１、Ｖ２のように３値以上であれば、例えば、５値でも、６値でも・・・１０値でもよい。
【００５７】
第二の実施形態の駆動方法も第一の駆動方法同様である。
【００５８】
説明を行うマトリクスパネルは第一の実施形態で説明した図２と同様のものを用いることができる。
【００５９】
図８を参照して、本形態による駆動方法を説明する。
【００６０】
１行目の輝度データの最大値を“５”、２行目の輝度データの最大値を“１６”とすると、図８の（ａ）のＶＸｎような変調信号波形が得られる。ここでもブランキング期間を考えなければ、固定の選択期間（１Ｈ）の２倍が１フレームの時間である。
【００６１】
これに対して、本形態による変調信号波形は図８の（ｂ）のＶＸｎようになる。図６に示したように１フレームに印加できる単位波形は１８×２スロットあるが、発光に寄与する単位波形は５＋１６＝２０スロットである。
【００６２】
ここでは、２行目の選択時間を１．５倍（＝３／２Ｈ）とし、それに伴い２行目の選択期間における基準クロックＰＣＬＫの周期を１．５倍に拡大する。一方、１行目の選択時間を残りの時間、すなわち１／２Ｈとし、それに対応して１行目の選択期間における基準クロックＰＣＬＫの周期を０．５倍に縮める。そして、このままであると基準クロックＰＣＬＫの周期を０．５倍したことによる表示輝度低下がおきるので、それを補償するために１行目の輝度データを２倍に拡大補正し、更に、２行目の画素の駆動時間が１．５倍になっているので、１行目の輝度データを更に１．５倍に拡大する。こうして、フレーム内での表示輝度が全行に亘って揃うことになる。ここでも、選択行毎に画素データの最大値に応じて決まる単位波形の数をＭｈ（ここでは、Ｍｈ＝５又は１６）、前記Ｍｈの複数の選択期間に亘る合計数をＭｆ（ここでは、Ｍｆ＝５＋１６）、複数の選択期間に亘る表示可能な単位波形の合計数をＭｆｘ（ここでは、Ｍｆｘ＝２×１８）、前記画素データへ必要に応じて乗算される乗算係数をＧＡＩＮ、とした時に、ＧＡＩＮ＝Ｍｆｘ／Ｍｆ、又は１＜ＧＡＩＮ＜Ｍｆｘ／Ｍｆを満足するように、Ｍｆｘ／Ｍｆを基に前記ＧＡＩＮが決定されることが好ましい。ここでは、３６／２１より小さい１．５をＧＡＩＮとして選んでいる。
【００６３】
こうして、本形態による変調信号波形は図８の（ｂ）の様になり、多値ＰＷＭ変調を用いた場合であっても、良好に選択期間を行毎に定めることができ、前述の実施形態と同様の効果を奏することができる。
【００６４】
（実施形態３）
本発明の実施形態３によるマトリクスパネルの駆動方法は、その変調方式が前述した実施形態１、２と異なる。
【００６５】
本形態では、パルス幅変調（ＰＷＭ）と振幅変調（ＰＨＭ）とを組み合わせた変調方式である点において、実施形態２と同じ多値ＰＷＭであるが、単位波形の配置順序が実施形態２と異なる。
【００６６】
本形態の変調方法は、基準クロックＰＣＬＫを計数し輝度データに対応するパルス幅と振幅を決定する。具体的には、時間方向に変調信号波形を伸ばし、伸ばせなくなくなった場合に振幅方向を積み上げる変調方式である。
【００６７】
図９は変調される輝度データが“２”、“１２”、“１６”、“１８”の場合をそれぞれ示している。ここでは、選択期間を１Ｈとして示し、１Ｈの期間における０〜１８の輝度データに対応する変調信号波形の様子を示した。
【００６８】
図１０は、入力される輝度データに対する表示輝度（正規化済み）の特性を示す。ここでも、変調用基準電圧：ＧＮＤ、Ｖ１、Ｖ２、Ｖ３を適宜選ぶことによって輝度データに対して表示輝度特性が線形となるようにする。
【００６９】
１行目の輝度データの最大値を“５”、２行目の輝度データの最大値を“１６”とすると、図１１の（ａ）のような変調信号波形が得られる。ブランキング期間を考えなければ、固定の選択期間（１Ｈ）の２倍が１フレームの時間である。
【００７０】
図９、１１に示すように、１フレームに印加できる単位波形は１８×２スロットあり、実際に発光に寄与しているスロットは５＋１６＝２１スロットであり、一行目、二行目の選択時間の再配分を行えば、画素を駆動する時間と電圧を大きくできる可能性がある。
【００７１】
ここでは、２行目の選択時間を１．５倍（＝３／２Ｈ）とし、それに伴い２行目の選択期間における基準クロックＰＣＬＫの周期を１．５倍に拡大する。一方、１行目の選択時間を残りの時間、すなわち１／２Ｈとし、それに対応して１行目の選択期間における基準クロックＰＣＬＫの周期を０．５倍に縮める。そして、このままであると基準クロックＰＣＬＫの周期を０．５倍したことによる表示輝度低下がおきるので、それを補償するために１行目の輝度データを２倍に拡大補正し、更に、２行目の画素の駆動時間が１．５倍になっているので、１行目の輝度データを更に１．５倍に拡大する。こうして、フレーム内での表示輝度が全行に亘って揃うことになる。選択行毎に画素データの最大値に応じて決まる単位波形の数をＭｈ（ここでは、Ｍｈ＝５又は１６）、前記Ｍｈの複数の選択期間に亘る合計数をＭｆ（ここでは、Ｍｆ＝５＋１６）、複数の選択期間に亘る表示可能な単位波形の合計数をＭｆｘ（ここでは、Ｍｆｘ＝２×１８）、前記画素データへ必要に応じて乗算される乗算係数をＧＡＩＮ、とした時に、ＧＡＩＮ＝Ｍｆｘ／Ｍｆ、又は１＜ＧＡＩＮ＜Ｍｆｘ／Ｍｆを満足するように、Ｍｆｘ／Ｍｆを基に前記ＧＡＩＮが決定されることが好ましい。ここでは、３６／２１より小さい１．５をＧＡＩＮとして選んでいる。
【００７２】
こうして、本形態による変調信号波形は図１１の（ｂ）の様になり、図９に示したような形式の多値ＰＷＭ変調を用いた場合であっても、良好に選択期間を行毎に定めることができ、前述の実施形態１、２と同様の効果を奏することができる。
【００７３】
又、選択期間と基準クロックとを選択行毎に定めたが、全ての行のうち少なくとも２行の選択期間と基準クロックの周期とが互いに異なればよく、全行毎に異ならしめる必要はない。
【００７４】
（実施形態４）
図１２、１３、１４を参照して、本実施形態について説明する。本形態は、前述した実施形態１をマルチ電子源を有する表示装置に適用する場合に好適なマトリクスパネルの駆動制御方法である。
【００７５】
本形態の駆動制御方法の基本構成は、前述した実施形態１と同じである。
【００７６】
図１２に示すように、マトリクスパネル１は、薄型の真空容器内に、基板上に多数の電子源、例えば冷陰極素子１００１を配列してなるマルチ電子源と、電子の照射により画像を形成する蛍光体等の画像形成部材とを対向して備えている。そして、画素を構成する冷陰極素子１００１は列配線１００２、行配線１００３の各交点近傍に配置され両配線に接続される。冷陰極素子１００１は、例えばフォトリソグラフィー・エッチングのような製造技術を用いれば基板上に精密に位置決めして形成できるため、微小な間隔で多数個を配列することが可能である。しかも、従来からＣＲＴ等で用いられてきた熱陰極と比較すると、陰極自身や周辺部が比較的低温な状態で駆動できるため、より微細な配列ピッチのマルチ電子源を容易に実現できる。
【００７７】
冷陰極素子としては、特開平１０−０３９８２５号公報などに開示されている表面伝導型電子放出素子を用いることが好ましいものである。
【００７８】
表面伝導型電子放出素子の素子電圧Ｖｆと素子電流Ｉｆ、放出電流Ｉｅの関係の一例を図１４に示す。図１４において、横軸は表面伝導型放出素子の素子電圧Ｖｆを、縦軸は素子電流Ｉｆならびに放出電流Ｉｅを示す。図１４を見てわかるように放出電流Ｉｅにおいて、閾値電圧（約７．５Ｖ）が存在し、閾値電圧以下では放出電流Ｉｅが流れない。またそれ以上の電圧では印加する素子電圧に応じて放出電流Ｉｅが流れる。この特性を利用して以下に示す単純マトリクス駆動が行える。
【００７９】
図１２において、１は薄型の真空容器内に、基板上に冷陰極素子１００１を配列してなるマルチ電子源を持つマトリクスパネルであり、図１に示す様に、例えば水平方向に４８０素子すなわち１６０画素（ＲＧＢ）×３が配置され、例えば、垂直方向に２４０素子が配置されている。素子数に関しては必要に応じて製品用途により決定されるので、この限りではない。マトリクスパネル１の各冷陰極素子１００１は、画像表示時の色に合わせ、Ｒｕ，ｖ（ｕ＝１，２，３，．．．２４０，ｖ＝１，４，７，．．．４７８）、Ｇｕ，ｖ（ｕ＝１，２，３，．．．２４０，ｖ＝２，５，８，．．．４７９）、Ｂｕ，ｖ（ｕ＝１，２，３，．．．２４０，ｖ＝３，６，９，．．．４８０）で示した。マトリクスパネル１は、例えばＲＧＢストライプ配列の画素配置をもつ。
【００８０】
２はアナログディジタル変換器（Ａ／Ｄコンバータ）であり、不図示のデコーダにより例えばＮＴＳＣ信号からＲＧＢ信号にデコードされたアナログＲＧＢコンポーネント信号（信号名をＳ０とする）を、各々例えば８ｂｉｔ幅のディジタルＲＧＢ信号に変換する（Ｓ１）。
【００８１】
３はデータ並び変え部であり、Ａ／Ｄコンバータ２またはコンピュータ等のディジタルＲＧＢ信号（Ｓ１）を入力しマトリクスパネル１の画素配列に合わせ各色のディジタルデータを並べ変えて出力する（画像データＳ２）機能を有する。
【００８２】
４は輝度データ変換器であり、画像データＳ２を入力し所望の輝度特性に変換する変換テーブルであり、例えば表示系の特性としてＣＲＴ用にガンマ補正された信号の逆変換をおこなうような輝度データＳ３に変換する。データ並び変え部３と、輝度データ変換器４の処理順番は逆であってもかまわない。
【００８３】
２０はフレームメモリであり、入力される画像信号のタイミングで輝度データを１フレーム分記憶し、１フレーム前の記憶されている輝度データを後述するタイミングで読み出す。３０は輝度データ乗算部であり、走査ライン（行配線）単位で決定される係数を輝度データＳ４に乗算する。
【００８４】
５はシフトレジスタであり輝度データ乗算部３０から出力される輝度データＳ５をシフトクロックＳＣＬＫに合わせて順次シフト転送し、マトリクスパネル１のそれぞれの素子に対応した輝度データをパラレルに出力する。６はラッチ回路であり、シフトレジスタ５からの輝度データを水平同期信号に同期したロード信号ＬＤで並列にラッチし、次のロード信号ＬＤが入力される期間保持する。
【００８５】
７は列駆動回路であり前述した様にパルス幅変調用の基準クロックＰＣＬＫを計数し入力される輝度データに応じたパルス幅を有する変調信号をマトリクスパネル１の列配線に供給し、全列配線を各々駆動する。
【００８６】
１７は画素データに応じて選択可能な２つのレベルの変調用基準電圧（Ｖ１、ＧＮＤ）を、前記列駆動回路７に供給する電源回路である。後述するように、多値ＰＷＭの場合には、変調用基準電圧は少なくとも３つ以上（Ｖ１、Ｖ２、Ｖ３、ＧＮＤ）でありうる。
【００８７】
８は行選択回路としての走査ドライバであり、マトリクスパネル１の行配線１００３に接続される。８１は走査信号発生部であり、入力画像信号の垂直同期信号に同期したＫＹＳＴ信号をタイミング制御部１０によって決定された信号ＫＨＤで順次シフトする、そして選択／非選択信号を行配線数に対応してパラレル出力する。８２はＭＯＳトランジスタ等で構成されるスイッチ手段であり走査信号発生部８１の選択／非選択信号の出力レベルによってスイッチを切り替え選択電位（−Ｖｓｓ）・非選択電位（ＧＮＤ）を出力する。
【００８８】
１０はタイミング制御部であり、各機能ブロックに所望のタイミングの制御信号を、入力画像の同期信号ＨＤ，ＶＤ及びデータサンプリングクロックＤＣＬＫ、輝度データＳ３等から作る。
【００８９】
また輝度データ変換器４の出力Ｓ３から表示を行う際の行選択時間やフレームメモリ２０の読み出しタイミングや駆動回路７のロードタイミングなどを作り、ＫＨＤ信号などを出力する。
【００９０】
４０は変調用の基準クロックを生成する基準クロック生成部であり、走査ライン（行配線）単位で決定される行選択時間毎に基準クロックＰＣＬＫの周期を決定し出力する。基準クロック生成部４０は、例えば不図示の電圧制御発振器や位相ロックループなどでクロックを生成しても良いし、複数のクロックを切り替え出力することによって実現しても良い。
【００９１】
図１３は図１２に示したマトリクスパネルの駆動制御方法を説明するためのタイミングチャートである。
【００９２】
図１２において、不図示のデコーダにより、例えばＮＴＳＣ信号からＲＧＢ信号にデコードされたアナログＲＧＢコンポーネント信号Ｓ０を、Ａ／Ｄコンバータ２は、各々例えば８ｂｉｔ幅のディジタルＲＧＢ信号Ｓ１に変換する。図示してはいないが、同期信号を元にＰＬＬでサンプリングクロックＤＣＬＫを生成すると好適である。データ並び変え部３は、Ａ／Ｄコンバータ２またはコンピュータ等のディジタルＲＧＢ信号Ｓ１を入力する。この際、１走査ライン（１Ｈ）のデータ数は、マトリクスパネル１の列配線側の画素数で決めると処理が簡単になる。本実施形態の場合、マトリクスパネル１の列配線側の画素数を１６０に決めた。Ａ／Ｄコンバータ２またはコンピュータ等のディジタルＲＧＢ信号（Ｓ１）は不図示のデータサンプリングクロック（ＤＣＬＫ）と同期して出力される。
【００９３】
データ並び変え部３の入力信号Ｓ１は、ＲＧＢパラレル信号を、データサンプリングクロックＤＣＬＫの３倍の周波数のクロックである不図示のクロック（３ＤＣＬＫ）のタイミングで切り替えられ、マトリクスパネル１のＲＧＢ画素配列に従って、順次出力される。データ並び変え部３の出力信号Ｓ２は、輝度データ変換器４に入力される。輝度データ変換器４は、あらかじめ、所望のデータが記憶されている不図示の変換テーブルＲＯＭにより、例えばデータ並び変え部３の８ｂｉｔ幅の出力信号Ｓ２を例えば表示系の特性がＣＲＴのガンマ特性と同等の輝度特性になるような輝度データＳ３に変換する。変換テーブルの特性は例えば図１５のような特性を使用する。
【００９４】
図１３に示す様に、輝度データ変換器４の出力である輝度データＳ３は、入力される画像信号のタイミングでフレームメモリ２０に書き込まれる。同時に、フレームメモリはタイミング制御部で決定されるタイミングで読み出される。すなわちタイミング制御部１０で生成されたＫＨＤ信号に同期して１フレーム前の輝度データＳ４がフレームメモリから読み出される。図１３において輝度信号Ｓ３，Ｓ４に記載されているｙｑ（ｒ）はフレーム番号ｒ番目のｑ行目の輝度データを意味する。
【００９５】
次に、タイミング制御部１０により決定される行単位の係数を、補償回路としてのデータ乗算部３０は輝度データＳ４に、乗算しシフトレジスタ５に、出力する（Ｓ５）。
【００９６】
シフトレジスタ５に送られ、シフトクロックＳＣＬＫで順次シフト転送し、マトリクスパネル１のそれぞれの素子に対応した輝度データをシリアルパラレル変換し出力する。そしてラッチ６はＫＨＤ信号に同期したロード信号ＬＤの立ち上がりでシリアルパラレル変換された輝度データをラッチし次のロード信号ＬＤが入力されるまでデータを保持出力する。
【００９７】
図１３を見てわかるように、シフトレジスタ５に送られるシフト転送時間は、タイミング制御部１０が決定する最小の選択時間より短くなるように設計する。例えば基準クロックＰＣＬＫの周期を１／２倍以上と決め、対応する時間内にシフト転送時間になるようにシフトクロックＳＣＬＫの周波数を決定する。また後述する基準クロックＰＣＬＫの周期を変化させるようにシフトクロックＳＣＬＫ自体の周期を制御し、変化する選択時間内にデータをシフト転送しても良い。
【００９８】
また、本形態では、従来のシフト転送時間より短い時間でシフト転送を行う必要があるため、例えば輝度データを多層化しシフトクロックの周波数を上げずに輝度データＳ５をシフトレジスタ５に並列に同時転送すると好適である。
【００９９】
ロード信号ＬＤの時刻を基準とし、駆動回路７は基準クロックＰＣＬＫに同期して輝度データにより決まる長さの変調信号を列配線Ｘ１〜Ｘ４８０に出力し駆動する。図１３においてＶＸ１（３）、ＶＸ２（２５５）の括弧内の数字は輝度データの一例を示している。
【０１００】
走査ドライバ８は、走査開始時刻を決める信号、つまり、図１３の入力画像信号の垂直同期信号に同期した信号ＫＹＳＴをクロックＫＨＤに同期して順次転送することによって行配線を駆動する。そして順次行配線を走査し画像を形成する。
【０１０１】
本実施形態に於いて、走査ドライバ８は、ＫＨＤに同期して行配線を順次１番目（Ｙ１）から２４０番目（Ｙ２４０）を選択電圧−Ｖｓｓ（例えば−７．５Ｖ）で順次駆動する。この時、走査ドライバ８は、選択していない他の行配線の電圧を非選択電圧０Ｖに駆動する。
【０１０２】
走査ドライバ８が選択した行配線で、かつ、駆動回路７がパルス幅変調信号（駆動信号）を出力した列の冷陰極素子１００１にはＩｅがそれに応じて流れる。そして駆動回路７が駆動信号を出力しない列配線に対応する素子は素子電流Ｉｆが流れずしたがって放出電流Ｉｅが流れないので発光しない。そして走査ドライバ８はＫＨＤに同期して行配線を順次１から２４０番目を選択電圧で順次駆動し、対応する行配線に駆動回路７は輝度データに対応する駆動信号Ｓ１７で駆動し、画像を形成する。
【０１０３】
また、走査ドライバ８は、輝度を向上させるために、同時に２本以上の行配線を選択するように動作することも好ましいものである。
【０１０４】
次に選択時間の割り振り、すなわち、ＫＨＤ、ＰＣＬＫ、データ乗算部の係数の生成方法について説明する。
【０１０５】
タイミング制御部１０は、輝度データＳ３を受け走査ライン毎に、つまり選択行毎に、全列に対応した輝度データ群の中から輝度データの最大値ＭＤｉを求める。ここでｉは走査ライン番号である。
【０１０６】
次に、ｉ番目の走査配線の第１の乗算係数（時間ゲイン）をＴＧｉとする。時間ゲインをＴＧｉは、本形態における基準クロックＰＣＬＫの周期に対する走査配線の選択時間を変えない一般的な駆動の場合の仮想固定基準クロックＰＣＬＫ’の周期との比に相当する。本形態の基準クロックＰＣＬＫの周期が１／２倍に変更されるならば、時間ゲインＴＧｉは２となる。ｉ番目の走査ラインに対応する第２の乗算係数（データゲイン）をＤＧｉとする。
【０１０７】
さらに、駆動回路７内の変調器の入力データの上限値をＤａｔａＭＡＸ、走査配線の選択時間を変えない通常の駆動の場合の基準選択時間をＨとする。また、表示を行う１フレーム時間をＴｖとする。ここで表示を行う１フレーム時間Ｔｖは、通常入力される画像信号のフレーム時間と同一であるとよりよい。
【０１０８】
フレーム単位の表示輝度上昇率をＧＡＩＮとすると、以下の式１）から式３）が成り立つＧＡＩＮ≧１でありなるべく大きなＧＡＩＮで成り立つようなＴＧｉ、ＤＧｉをタイミング制御部１０は算出する。この算出処理は高速なＣＰＵによって行っても良いし、例えば近似解を得るハードウエアを用いて行っても良い。
【０１０９】
ＴＧｉ×ＤＧｉ＝ＧＡＩＮ
（任意のｉに対して成り立つこと） ・・・式１）
ＭＤｉ×ＤＧｉ≦ＤａｔａＭＡＸ
（任意のｉに対して成り立つこと） ・・・式２）
【外１】

【０１１０】
そして、タイミング制御部１０は基準クロックＰＣＬＫの周期を１／（ＴＧｉ）と決定し出力し、データ乗算部３０で乗算する第２の乗算係数としてＤＧｉを出力する。
【０１１１】
以上により、入力される画像データ（厳密には輝度データＳ３）に応じて各走査配線の選択時間を割り振ることができる。
【０１１２】
式１）から式３）の条件を満たす解として、入力される輝度データＳ３によっては、ＧＡＩＮが非常に大きくなる場合がある。例えば画像全体が暗い場合などが相当する。本来暗い画像が明るく表示されることが起こるので、ＧＡＩＮに対して上限値を設けることがより好適である。
【０１１３】
また、前述したシフトレジスタ５に輝度データを送るシフト転送時間を確保するため、また基準クロックＰＣＬＫの周波数の上限を規定するために、時間ゲインＴＧｉの上限を設定しておくと良い。たとえば、時間ゲインＴＧｉの上限を２に設定すれば動作周波数は２倍になる。実際の上限は使用するデバイスの動作周波数の上限値から決定すると良い。
【０１１４】
また、表示輝度上昇率ＧＡＩＮはフレーム単位で変動する可能性があり、変動が大きいとフレーム単位で画面輝度が変わり、フリッカが生じることがある。この場合ＧＡＩＮが連続するシーンではなだらかに変化するように、シーンが変わったときは急激に変化することも許すように計算すると動画像の場合より好適である。
【０１１５】
さらに、１フレームで変調可能なタイムスロットを各走査ラインごとのＭｄｉで決まるタイムスロットの合計で除してＧＡＩＮを決定し、式１）、式２）、式３）を計算すると計算量が少なくなる。
【０１１６】
本形態では、従来のように選択時間が固定の駆動方法に比べ、自然画像のような平均換輝度レベル（ＡＰＬ）が小さな画像の表示輝度を向上することができ、同時に黒レベルの輝度を低下させコントラストも向上させることができる。
【０１１７】
このような、選択時間の割り振り、すなわち、ＫＨＤ、ＰＣＬＫ、データ乗算部の係数の生成方法は、実施形態２や３においても同様に適用できることは言うまでもない。
【０１１８】
本形態のように、選択期間の長さ及び／又は基準クロックの周期に応じて、選択期間における画素の輝度の所望値からのずれを補償するための、信号処理を行う補償回路３０を設けた場合には、例えば、選択行毎に前記画素データの最大値に応じて決まる単位波形の数をＭｈ、前記Ｍｈの複数の選択期間に亘る合計数をＭｆ、前記複数の選択期間に亘る表示可能な単位波形の合計数をＭｆｘ、前記画素データに必要に応じて乗算される乗算係数をＧＡＩＮ、とした時に、前記ＧＡＩＮをＭｆｘ／Ｍｆに基づいて決定すること等が可能となる。
【０１１９】
また、図１２に示した駆動回路の変調器の構成を変更すれば、図１２の構成で、実施形態２や３の変調方式を採用したマトリクスパネルの駆動制御方法を実現することができる。
【０１２０】
このような変調方式に用いられる変調器は欧州特許公開１２６７３１９号公報に開示されているものと、同様のものを用いることができる。
【０１２１】
特に実施形態３を図１２の構成で実現する場合には、画素データに応じて選択可能な少なくとも３つのレベルの変調用基準電圧（Ｖ１、Ｖ２、Ｖ３、ＧＮＤ）を、前記列駆動回路７に供給する電源回路（１７）を設け、第１の変調範囲（スロット１〜８まで）においては、第１の変調用基準電圧Ｖ１によるパルス幅変調がなされ、それより輝度レベルの高い第２の変調範囲（スロット９から１４）では、前記第１の変調用基準電圧より高い第２の変調用基準電圧Ｖ２によるパルス幅変調がなされる期間を有するように列駆動回路７の変調器を構成するとよい。これにより、選択期間において、マトリクス配線やアノードに流れる電流が時間方向に分散されるので、電流集中が抑制される。このような複雑な変調信号の場合にも、基準クロックＰＣＬＫの周期を変更して、選択期間を定めているので、容易にデータに応じた選択期間の変更を行うことができる。
【０１２２】
（その他の実施形態）
本発明の説明では走査ライン毎、つまり選択行毎にその行の複数の画素にて表示すべき輝度データ群のなかから輝度データの最大値ＭＤｉを求めたが、例えば、求められた最大値の９５％の値を輝度データのＭＤｉとして扱っても良い。この場合、さらに明るく表示することができる。その場合、最大値の９５％を超える輝度データより選択期間が短くなるため、不図示のリミッタ回路をデータ乗算部３０の後に追加し輝度データにリミッタをかけることが望ましい。そのためピーク輝度がわずかながら抑制されるが、他の階調では明るく表示を行えるため、輝度の低いマトリクスパネルの駆動制御方法としては有効である。
【０１２３】
実施形態２および実施形態３において変調信号波形の電圧の積み重ね方が立ち上がり、立ち下りが階段状なるように駆動する例を示したが、このように階段状にせず単純に積み重ねた、例えば図９の単位波形１の上に単位波形９が配置される変調波形であっても良い。このような波形は、特開平７―１８１９１７号などに記載されている。
【０１２４】
以上詳述したように、本発明の各実施形態によれば、選択期間にマトリクスパネルの複数行から少なくとも１つの行を選択する行選択工程と、該選択期間に同期して、前記マトリクスパネルの複数の列に画素データに基づいた変調信号を供給する列駆動工程と、前記変調信号の少なくともパルス幅を制御するために用いられる基準クロックを、前記列駆動回路に、供給するクロック供給工程と、を有する、マトリクスパネルの駆動制御方法において、
前記画素データに応じて、前記選択期間の長さと前記基準クロックの周期とを選択行毎に設定するための設定工程を含み、前記設定工程では、前記選択期間が長い選択行に対して、前記基準クロックの周期が長くなるように割り当てる。これにより、高いコントラストの画像表示を実現することができる。
【０１２５】
選択期間とクロックの周期が選択されるところのそれぞれの可変範囲の上限、下限は、フレーム周波数や行や列の数などに応じて適宜定められるものであり、特別な値に限定されるものではない。
【０１２６】
また、本発明に用いられる画素は、可視光を発生する画素に限定されるものではなく、電子線を放出するものであってもよい。つまり、本発明に用いられる画素は、冷陰極素子や、冷陰極素子と蛍光体とを組み合わせた電子放出型表示素子に限定されるものではなく、有機ＥＬ素子、無機ＥＬ素子、有機ＬＥＤ、無機ＬＥＤなどに適用できる。また、冷陰極素子は、表面伝導型電子放出素子に限定されるものではなく、スピント型や、ＣＮＴやＧＮＦといった炭素繊維を電子放出体として用いた型式の電界放出冷陰極素子を用いることもできる。或いは、ＭＩＭ型放出素子で構成されていてもよい。
【０１２７】
【発明の効果】
以上説明したように、本発明によれば、選択期間にマトリクスパネルの複数行（例えば、Ｙ１、Ｙ２、〜Ｙ２４０）から少なくとも１つの行を選択する行選択回路（例えば８）と、該選択期間に同期して、前記マトリクスパネルの複数の列（例えば、Ｘ１、Ｘ２、〜Ｘ４８０）に画素データ（例えば、Ｓ０、Ｓ１、Ｓ２、Ｓ３、Ｓ４、Ｓ５）に基づいた変調信号（例えばＶＸｎ）を供給する列駆動回路（例えば７）と、前記変調信号の少なくともパルス幅を制御するために用いられる基準クロックを、前記列駆動回路に、供給するクロック供給回路（例えば、１００、４０）と、を有する、マトリクスパネルの駆動制御装置において、前記画素データに応じて、前記選択期間の長さと前記基準クロックの周期とを選択行毎に設定するための制御回路（例えば、１００、１０、４０）を備えており、前記制御回路は、前記選択期間が長い選択行に対して、前記基準クロックの周期が長くなるように制御する。これにより、表示ピーク輝度を向上させ、黒レベルの輝度を下げ、コントラストの更なる向上が実現できる。
【図面の簡単な説明】
【図１】本発明の実施形態１によるマトリクスパネルの駆動制御方法を説明するためのタイミングチャートを示す図である。
【図２】本発明に用いられるマトリクスパネルの駆動制御装置を示すブロック図である。
【図３】本発明の実施形態１によるマトリクスパネルの駆動制御方法に用いられる変調信号を示す図である。
【図４】本発明の実施形態１によるマトリクスパネルの駆動制御方法に用いられる変調信号の輝度データに対する表示輝度特性を示す図である。
【図５】本発明の実施形態１によるマトリクスパネルの駆動制御方法による輝度データに対する表示輝度特性を説明するための図である。
【図６】本発明の実施形態２によるマトリクスパネルの駆動制御方法に用いられる変調信号を示す図である。
【図７】本発明の実施形態２によるマトリクスパネルの駆動制御方法に用いられる変調信号の輝度データに対する表示輝度特性を示す図である。
【図８】本発明の実施形態２によるマトリクスパネルの駆動制御方法を説明するためのタイミングチャートを示す図である。
【図９】本発明の実施形態３によるマトリクスパネルの駆動制御方法に用いられる変調信号を示す図である。
【図１０】本発明の実施形態３によるマトリクスパネルの駆動制御方法に用いられる変調信号の輝度データに対する表示輝度特性を示す図である。
【図１１】本発明の実施形態３によるマトリクスパネルの駆動制御方法を説明するためのタイミングチャートを示す図である。
【図１２】本発明に用いられる別のマトリクスパネルの駆動制御装置を示すブロック図である。
【図１３】本発明に用いられるマトリクスパネルの駆動制御方法を説明するためのタイミングチャートを示す図である。
【図１４】画像データに対する輝度データ特性の一例を示す図である。
【図１５】変換テーブルの特性を示す図である。
【符号の説明】
１ マトリクスパネル
２ アナログディジタル変換器
３ データ並び変え部
４ 輝度データ変換器
５ シフトレジスタ
６ ラッチ回路
７ 列駆動回路
８ 行選択回路（走査ドライバ）
１０ タイミング制御部
２０ フレームメモリ
３０ 補償回路（データ乗算部）
４０ ＰＣＬＫ生成部
８１ 走査信号発生部
８２ スイッチ手段
１００ 制御回路
１００１ 画素（冷陰極素子）
１００２ 列配線
１００３ 行配線

Claims (6)

1. 選択期間にマトリクスパネルの複数行から少なくとも１つの行を選択する行選択回路と、
   該選択期間に同期して、前記マトリクスパネルの複数の列に画素データに基づいた変調信号を供給する列駆動回路と、
   前記変調信号の少なくともパルス幅を制御するために用いられる基準クロックを、前記列駆動回路に、供給するクロック供給回路と、
   を有する、マトリクスパネルの駆動制御装置において、
   前記画素データに応じて、前記選択期間の長さと前記基準クロックの周期とを選択行毎に設定するための制御回路を備えており、
   前記制御回路は、前記選択期間が長い選択行に対して、前記基準クロックの周期が長くなるように制御することを特徴とするマトリクスパネルの駆動制御装置。
2. 前記画素データに応じて選択可能な少なくとも３つのレベルの変調用基準電圧を、前記列駆動回路に供給する電源回路を有し、
   第１の変調範囲においては、第１の変調用基準電圧によるパルス幅変調がなされ、それより輝度レベルの高い第２の変調範囲では、前記第１の変調用基準電圧より高い第２の変調用基準電圧によるパルス幅変調がなされる期間を有する請求項１に記載のマトリクスパネルの駆動制御装置。
3. 選択行毎の前記画素データの最大値に応じて、前記選択期間と前記基準クロックの周期を、選択行毎に、可変範囲内から選択設定する請求項１又は２に記載のマトリクスパネルの駆動制御装置。
4. 前記選択期間の長さ及び／又は前記基準クロックの周期に応じて選択期間における画素の輝度の所望値からのずれを補償するための信号処理を行う補償回路を有する請求項１乃至３のいずれか１項に記載のマトリクスパネルの駆動制御装置。
5. 選択行毎に前記画素データの最大値に応じて決まる単位波形の数をＭｈ、前記Ｍｈの複数の選択期間に亘る合計数をＭｆ、前記複数の選択期間に亘る表示可能な単位波形の合計数をＭｆｘ、前記画素データに必要に応じて乗算される乗算係数をＧＡＩＮ、とした時に、
   前記ＧＡＩＮをＭｆｘ／Ｍｆに基づいて決定することを特徴とする請求項１乃至４のいずれか１項に記載のマトリクスパネルの駆動制御装置。
6. 選択期間にマトリクスパネルの複数行から少なくとも１つの行を選択する行選択工程と、
   該選択期間に同期して、前記マトリクスパネルの複数の列に画素データに基づいた変調信号を供給する列駆動工程と、
   前記変調信号の少なくともパルス幅を制御するために用いられる基準クロックを、前記列駆動回路に、供給するクロック供給工程と、
   を有する、マトリクスパネルの駆動制御方法において、
   前記画素データに応じて、前記選択期間の長さと前記基準クロックの周期とを選択行毎に設定するための設定工程を含み、
   前記設定工程では、前記選択期間が長い選択行に対して、前記基準クロックの周期が長くなるように割り当てることを特徴とするマトリクスパネルの駆動制御方法。

Images