JP2004272899A - コンピュータシステムにおけるリセット方法 - Google Patents
コンピュータシステムにおけるリセット方法 Download PDFInfo
- Publication number
- JP2004272899A JP2004272899A JP2004055896A JP2004055896A JP2004272899A JP 2004272899 A JP2004272899 A JP 2004272899A JP 2004055896 A JP2004055896 A JP 2004055896A JP 2004055896 A JP2004055896 A JP 2004055896A JP 2004272899 A JP2004272899 A JP 2004272899A
- Authority
- JP
- Japan
- Prior art keywords
- agent
- reset
- execution state
- partition
- hard
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L12/00—Data switching networks
- H04L12/02—Details
- H04L12/12—Arrangements for remote connection or disconnection of substations or of equipment thereof
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D30/00—Reducing energy consumption in communication networks
- Y02D30/50—Reducing energy consumption in communication networks in wire-line communication networks, e.g. low power modes or reduced link rate
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Multi Processors (AREA)
- Debugging And Monitoring (AREA)
Abstract
【解決手段】本発明の方法は、(A)第1のエージェントに向けられた第1のリセット信号を受信するステップと、(B)第2のエージェントが所定の一実行状態にあるかどうかを判定するステップを含み、該一実行状態は、前記第2のエージェントにリセットを要求せずに前記第1のエージェントに対してハードリセットを実行できる状態であり、(C)前記第2のエージェントが前記一実行状態と判定された場合に、前記第1のエージェントに対してハードリセットを実行するステップと、(D)前記第2のエージェントが、前記一実行状態にないと判定された場合、前記第1のエージェントに対してソフトリセットを実行するステップとを含む。
【選択図】図3
Description
Claims (10)
- 第1のエージェントおよび第2のエージェントを含むコンピュータシステムにおいて、
(A)前記第1のエージェントに向けられた第1のリセット信号を受信するステップと、
(B)前記第2のエージェントが所定の種類の実行状態のうちの一実行状態にあるかどうかを判定するステップを含み、該一実行状態は、前記第2のエージェントにリセットを要求せずに前記第1のエージェントに対してハードリセットを実行できる状態であり、
(C)前記第2のエージェントが前記一実行状態と判定された場合に、前記第1のエージェントに対してハードリセットを実行するステップと、
(D)前記第2のエージェントが、前記一実行状態にないと判定された場合、前記第1のエージェントに対してソフトリセットを実行するステップと、を含む方法。 - 前記第2のエージェントは、前記コンピュータシステムの機能領域である請求項1に記載の方法。
- 前記第1のエージェントは、複数のコンポーネントを備え、前記ステップ(D)は、
(D)(1)前記複数のコンポーネントのすべてよりも少ないコンポーネントをリセットするステップ、を含む請求項1に記載の方法。 - 前記ステップ(D)は、前記第2のエージェントをリセットすることなく実行される、請求項3に記載の方法。
- エージェントおよび該エージェントに関連付けられた機能領域を含むコンピュータシステムにおける方法であって、
(A)前記エージェントに向けられた第1のリセット信号を受信するステップと、
(B)前記機能領域が所定の種類の実行状態のうちの一実行状態にあるかどうかを判定するステップを含み、該一実行状態は、該機能領域にリセットを要求せずに前記第1のエージェントに対してハードリセットを実行できる状態であり、
(C)前記機能領域が、前記一実行状態にあると判定されると、前記エージェントに第2のリセット信号を伝送することにより、該エージェントに対してハードリセットを実行するステップと、
(D)前記機能領域が、前記一実行状態にないと判定されると、前記エージェントに割り込みを伝送することにより、該エージェントの複数のコンポーネントのすべてよりも少ないコンポーネントをリセットするステップと、を含む方法。 - 第1のエージェントおよび第2のエージェントを含むコンピュータシステムにおける装置であって、
前記第1のエージェントに向けられた第1のリセット信号を受信する受信手段と、
前記第2のエージェントが所定の種類の実行状態のうちの一実行状態にあるかどうかを判定する判定手段を含み、該一実行状態は、該第2のエージェントのリセットを必要とせずに、前記第1のエージェントに対してハードリセットを実行できる状態であり、
前記第2のエージェントが、前記一実行状態にあると判定されると、前記第1のエージェントに対してハードリセットを実行するハードリセット手段と、
前記第2のエージェントが、前記一実行状態にないと判定されると、前記第1のエージェントに対してソフトリセットを実行するソフトリセット手段と、を備える装置。 - 第1のエージェントおよび第2のエージェントを含むコンピュータシステムに使用されるリセットアーキテクチャであって、
前記第2のエージェントに接続されて、該第2のエージェントの実行状態を示す実行状態信号を供給する出力を備える実行状態識別部と、
多重分離装置であって、
少なくとも1つのリセット源に接続されたデータ入力と、
前記実行状態識別部の前記出力に接続された選択入力と、
前記第1のエージェントの割り込み入力に接続された割り込み出力と、
前記第1のエージェントのリセット入力に接続されたリセット出力と、
を備える多重分離装置と、を備え、
前記第1のエージェントは、前記リセット入力にリセット信号を受信したことに応答してハードリセットを実行する手段と、前記割り込み入力に割り込み信号を受信したことに応答してソフトリセットを実行する手段とを備える、リセットアーキテクチャ。 - 機能領域および該機能領域に関連付けられたエージェントを含むコンピュータシステムにおける方法であって、
(A)前記エージェントに向けられた第1のリセット信号を受信するステップと、
(B)前記第1のリセット信号に応答して、前記機能領域が第1の所定の種類の実行状態のうちの第1の実行状態にある間、前記エージェントに対してソフトリセットを実行するステップを含み、該第1の実行状態は、前記機能領域のリセットを必要とせずには前記エージェントに対してハードリセットを実行できない状態であり、
(C)前記機能領域が、前記エージェントに対してハードリセットを実行できる第2の所定の種類の実行状態のうちの第2の実行状態にある間、該機能領域のリセットを要求せずに前記エージェントに対してハードリセットを実行するステップと、を含む方法。 - 機能領域および該機能領域に関連付けられたエージェントを含むコンピュータシステムにおける方法であって、
(A)前記エージェントに向けられた第1のリセット信号を受信するステップと、
(B)前記第1のリセット信号に応答して、前記機能領域が、第1の所定の種類の実行状態のうちの第1の実行状態にある間、前記エージェントに割り込み信号を伝送することにより、前記機能領域をリセットせずに前記エージェントに対してソフトリセットを実行するステップを含み、前記第1の実行状態は、前記機能領域にリセットを要求せずには前記エージェントに対してハードリセットを実行できない状態であり、
(C)前記機能領域が第2の所定の種類の実行状態のうちの第2の実行状態かどうかを判定するステップを含み、該第2の実行状態は、前記機能領域にリセットを要求せずに前記エージェントに対してハードリセットを実行できる状態であり、
(D)前記機能領域が、前記第2の実行状態にある間、前記エージェントに第2のリセット信号を伝送することにより、前記エージェントに対してハードリセットを実行するステップと、を含む前記方法。 - 機能領域および該機能領域に関連付けられたエージェントを含むコンピュータシステムにおける装置であって、
前記エージェントに向けられた第1のリセット信号を受信する受信手段と、
前記機能領域が第1の所定の種類の実行状態のうちの第1の実行状態にある間、前記エージェントに対してソフトリセットを実行するソフトリセット手段を含み、該第1の実行状態は、前記機能領域にリセットを要求せずには前記エージェントに対してハードリセットを実行できない状態であり、
前記機能領域が第2の所定の種類の実行状態の第2の実行状態にある間、前記エージェントに対してハードリセットを実行するハードリセット手段を含み、該第2の実行状態は、該機能領域にリセットを要求せずに、前記エージェントに対してハードリセットを実行できる状態である、前記装置。
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US10/382,346 US7089413B2 (en) | 2003-03-05 | 2003-03-05 | Dynamic computer system reset architecture |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2004272899A true JP2004272899A (ja) | 2004-09-30 |
Family
ID=32926882
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004055896A Pending JP2004272899A (ja) | 2003-03-05 | 2004-03-01 | コンピュータシステムにおけるリセット方法 |
Country Status (2)
Country | Link |
---|---|
US (1) | US7089413B2 (ja) |
JP (1) | JP2004272899A (ja) |
Families Citing this family (20)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7451183B2 (en) * | 2003-03-21 | 2008-11-11 | Hewlett-Packard Development Company, L.P. | Assembly and method for balancing processors in a partitioned server |
TWI313409B (en) * | 2005-03-01 | 2009-08-11 | Asustek Comp Inc | Erasing control circuit and method for erasing bios configuration memory in computer system |
US7631178B2 (en) * | 2006-03-30 | 2009-12-08 | Intel Corporation | Independent main partition reset |
TW200743355A (en) * | 2006-05-05 | 2007-11-16 | Hon Hai Prec Ind Co Ltd | Network device and time synchronizing method thereof |
US7756053B2 (en) * | 2006-06-30 | 2010-07-13 | Intel Corporation | Memory agent with error hardware |
US7921453B2 (en) * | 2006-12-22 | 2011-04-05 | Intel Corporation | Authenticated distributed detection and inference |
US7814301B2 (en) * | 2007-04-11 | 2010-10-12 | Hewlett-Packard Development Company, L.P. | Clock architecture for multi-processor systems |
CN101770268B (zh) * | 2009-12-28 | 2014-06-11 | 中兴通讯股份有限公司 | 智能终端复位方法及装置 |
CN103238143B (zh) * | 2010-09-27 | 2016-11-16 | 费希尔-罗斯蒙特系统公司 | 用于虚拟化过程控制系统的方法和设备 |
US9026842B2 (en) * | 2012-03-20 | 2015-05-05 | Blackberry Limited | Selective fault recovery of subsystems |
US10228751B2 (en) | 2014-08-06 | 2019-03-12 | Apple Inc. | Low power mode |
US9647489B2 (en) | 2014-08-26 | 2017-05-09 | Apple Inc. | Brownout avoidance |
US9841795B2 (en) * | 2014-09-22 | 2017-12-12 | Nxp Usa, Inc. | Method for resetting an electronic device having independent device domains |
CN104768180A (zh) * | 2014-12-31 | 2015-07-08 | 中兴仪器(深圳)有限公司 | 一种具有自复位功能的通信设备及通信系统 |
CN104991832A (zh) * | 2015-06-20 | 2015-10-21 | 成都彬鸿科技有限公司 | 嵌入式处理器宕机的处理方法 |
US9712153B1 (en) | 2016-03-03 | 2017-07-18 | Nxp Usa, Inc. | Method and device for reset modification based on system state |
US10599199B1 (en) * | 2017-12-20 | 2020-03-24 | Apple Inc. | Systems and methods for power management at device shutdown |
US11363133B1 (en) | 2017-12-20 | 2022-06-14 | Apple Inc. | Battery health-based power management |
US10817307B1 (en) | 2017-12-20 | 2020-10-27 | Apple Inc. | API behavior modification based on power source health |
US11385904B2 (en) * | 2019-03-19 | 2022-07-12 | Active-Semi, Inc. | Methods and apparatus for selecting operating modes in a device |
Family Cites Families (15)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5870602A (en) * | 1987-11-03 | 1999-02-09 | Compaq Computer Corporation | Multi-processor system with system wide reset and partial system reset capabilities |
US5068780A (en) * | 1989-08-01 | 1991-11-26 | Digital Equipment Corporation | Method and apparatus for controlling initiation of bootstrap loading of an operating system in a computer system having first and second discrete computing zones |
US5333285A (en) | 1991-11-21 | 1994-07-26 | International Business Machines Corporation | System crash detect and automatic reset mechanism for processor cards |
US5379437A (en) * | 1992-11-16 | 1995-01-03 | International Business Machines Corp. | Reset of peripheral printing devices after a hot plug state |
US5717942A (en) * | 1994-12-27 | 1998-02-10 | Unisys Corporation | Reset for independent partitions within a computer system |
US6012154A (en) * | 1997-09-18 | 2000-01-04 | Intel Corporation | Method and apparatus for detecting and recovering from computer system malfunction |
US6697973B1 (en) * | 1999-12-08 | 2004-02-24 | International Business Machines Corporation | High availability processor based systems |
JP3431880B2 (ja) | 2000-03-23 | 2003-07-28 | 三菱電機株式会社 | 基板及びプロセッサのリセット方式 |
US6718416B1 (en) | 2000-08-21 | 2004-04-06 | Intel Corporation | Method and apparatus for removing and installing a computer system bus agent without powering down the computer system |
US6633938B1 (en) | 2000-10-06 | 2003-10-14 | Broadcom Corporation | Independent reset of arbiters and agents to allow for delayed agent reset |
JP2002341973A (ja) * | 2001-05-15 | 2002-11-29 | Fujitsu Ltd | 情報処理装置及びリセット制御方法 |
US7065078B2 (en) * | 2002-02-12 | 2006-06-20 | Intel Corporation | Switched platform management architecture and related methods |
US20030204708A1 (en) * | 2002-04-24 | 2003-10-30 | Colin Hulme | Portable computer having hierarchical operating systems |
US6896719B2 (en) * | 2002-09-26 | 2005-05-24 | The Hoover Company | Dirt collecting system for a floor care appliance |
US7039736B2 (en) * | 2003-01-15 | 2006-05-02 | Hewlett-Packard Development Company, L.P. | Systems and methods for accessing bus-mastered system resources |
-
2003
- 2003-03-05 US US10/382,346 patent/US7089413B2/en not_active Expired - Lifetime
-
2004
- 2004-03-01 JP JP2004055896A patent/JP2004272899A/ja active Pending
Also Published As
Publication number | Publication date |
---|---|
US7089413B2 (en) | 2006-08-08 |
US20040177242A1 (en) | 2004-09-09 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2004272899A (ja) | コンピュータシステムにおけるリセット方法 | |
JP4934642B2 (ja) | 計算機システム | |
US7802042B2 (en) | Method and system for handling a management interrupt event in a multi-processor computing device | |
WO2016165304A1 (zh) | 一种实例节点管理的方法及管理设备 | |
US7865782B2 (en) | I/O device fault processing method for use in virtual computer system | |
US20060085794A1 (en) | Information processing system, information processing method, and program | |
WO2009092322A1 (zh) | 一种多处理器系统故障恢复的方法及装置 | |
JP2005011319A (ja) | 非対称データ処理システムリソースの非介入動的ホット追加およびホット除去 | |
US10379931B2 (en) | Computer system | |
JP2004302632A (ja) | コンピュータ処理方法及びその実施システム並びにその処理プログラム | |
CN110109782B (zh) | 一种故障PCIe设备的更换方法、装置及系统 | |
CN111026573A (zh) | 一种多核处理系统的看门狗系统及控制方法 | |
JP2007304845A (ja) | 仮想計算機システムおよびソフトウェア更新方法 | |
JP2007323631A (ja) | Cpu暴走判定回路 | |
KR20100108578A (ko) | 컴퓨팅 장치 셧다운 방법, 컴퓨팅 장치 및 컴퓨터 판독가능 저장 매체 | |
US20210048863A1 (en) | System and Method for Controlling a Power-On Sequence and Power Throttling using Power Brake | |
KR101369430B1 (ko) | 행 현상 관리 장치 및 방법 | |
JP3690666B2 (ja) | マルチコンピュータシステム | |
JP2000222376A (ja) | 計算機システムとその運用方法 | |
EP4443291A1 (en) | Cluster management method and device, and computing system | |
US8522060B2 (en) | Computer system, method for controlling the same, and program | |
US8312126B2 (en) | Managing at least one computer node | |
JP6654662B2 (ja) | サーバ装置およびサーバシステム | |
CN107423113B (zh) | 一种管理虚拟设备的方法、带外管理设备及备用虚拟设备 | |
JP2008117268A (ja) | 情報管理システム |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060922 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060928 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20061226 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20070104 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070322 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20070626 |