JP2004134974A - 表示器の水平同期信号と垂直同期信号との調整方法及びその調整装置 - Google Patents
表示器の水平同期信号と垂直同期信号との調整方法及びその調整装置 Download PDFInfo
- Publication number
- JP2004134974A JP2004134974A JP2002296445A JP2002296445A JP2004134974A JP 2004134974 A JP2004134974 A JP 2004134974A JP 2002296445 A JP2002296445 A JP 2002296445A JP 2002296445 A JP2002296445 A JP 2002296445A JP 2004134974 A JP2004134974 A JP 2004134974A
- Authority
- JP
- Japan
- Prior art keywords
- pulse
- signal
- synchronization signal
- gate
- synchronizing signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
- G09G5/003—Details of a display terminal, the details relating to the control arrangement of the display terminal and to the interfaces thereto
- G09G5/006—Details of the interface to the display terminal
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N5/00—Details of television systems
- H04N5/04—Synchronising
- H04N5/12—Devices in which the synchronising signals are only operative if a phase difference occurs between synchronising and synchronised scanning devices, e.g. flywheel synchronising
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Liquid Crystal Display Device Control (AREA)
- Synchronizing For Television (AREA)
- Controls And Circuits For Display Device (AREA)
Abstract
【課題】周波数が変動しても、水平同期信号及び垂直同期信号それぞれの立上がりエッジまたは立下がりエッジの相対位置が変えられない表示器の水平同期信号と垂直同期信号との調整方法及びその調整装置を提供する。
【解決手段】垂直同期信号の各パルスの立上がりエッジ及び立下がりエッジのいずれかの前後の所定時間範囲内を危険範囲とする第１の工程と、水平同期信号のパルスの立上がりエッジ及び立下がりエッジのいずれかが該危険範囲内に入ると、前記垂直同期信号を遅らせて前記水平同期信号の前記危険範囲内に入るエッジを前記危険範囲内から離脱させる第２の工程とを有する。
【選択図】 図３
【解決手段】垂直同期信号の各パルスの立上がりエッジ及び立下がりエッジのいずれかの前後の所定時間範囲内を危険範囲とする第１の工程と、水平同期信号のパルスの立上がりエッジ及び立下がりエッジのいずれかが該危険範囲内に入ると、前記垂直同期信号を遅らせて前記水平同期信号の前記危険範囲内に入るエッジを前記危険範囲内から離脱させる第２の工程とを有する。
【選択図】 図３
Description
【０００１】
【発明の属する技術分野】
本発明は、表示器の水平同期信号と垂直同期信号との調整方法及びその調整装置に関し、特に周波数の変動による表示器の画像の戦慄きを解消する水平同期信号と垂直同期信号との調整方法及びその調整装置に関する。
【０００２】
【従来の技術】
連続画像を形成するために、表示器は、秒あたり３０枚ぐらいの画面を表示する必要がある。各画面は、それぞれ複数の走査線からなる。各走査線は、それぞれ複数の画素からなる。即ち、画像処理システム（例えばホストコンピュータ）から前記表示器に送信される画像信号は、一連の前記各画素に対応するデータである。また、各データの対応する画素位置を確認するため、前記画像処理システムは、前記画像信号の送信と同時に、走査線の始終（ＥＯＬ）を示す水平同期信号（ＨＳＹＮＣ）と画面の始終（ＥＯＦ）を示す垂直同期信号（ＶＳＹＮＣ）とを前記表示器に送信する。それにより、順次に、前記画像信号を正確に表示することができる。
【０００３】
しかしながら、前記画像信号を表示する場合、前記水平同期信号及び前記垂直同期信号の周波数は、前記画像処理シルテムから前記表示器に伝送する途中にインターフェアやクロストークなどの外因に影響されてやや変動し、即ち、周波数が瞬間的に大きかったり小さかったりする。例えば、図１に示されているように、水平同期信号１１及び垂直同期信号１２それぞれのバルスの立上がりエッジ１１１，１２１（ローレベルからハイレベルに上昇する瞬間）を走査線及び画面の始点とし、且つ水平同期信号１１の立上がりエッジ１１１と垂直同期信号１２の立上がりエッジ１２１とはほぼ同一時間に位置する場合、前記周波数の変動により、垂直同期信号１２の立上がりエッジ１２１は、水平同期信号１１の立上がりエッジ１１１に対して瞬間的に超えたり遅れたりし、例えば前後１周期Ｔの変動をすることがある。そうすると、前記表示器にある画像は、水平同期信号１１の立上がりエッジ１１１と垂直同期信号１２の立上がりエッジ１２１との相対位置の瞬間的な変動により、不安定にフリックし、表示の品質が劣化する。但し、図２に示されているように、水平同期信号１１の立上がりエッジ１１１と垂直同期信号１２の立上がりエッジ１２１との間の距離が例えば２周期Ｔの周波数の変動可能範囲より大きい時、周波数が少々変動しても立上がりエッジ１１１と立上がりエッジ１２１との相対位置が変えられないので、前記表示品質の劣化問題を生じない。
【発明が解決しようとする課題】
したがって、水平同期信号１１の立上がりエッジ１１１と垂直同期信号１２の立上がりエッジ１２１との間の距離を周波数の変動可能範囲より大きいように保持すれば、周波数が変動しても、表示品質が劣化することがないように確保することができる。
【０００４】
即ち、本発明の第１の目的は、周波数が変動しても、水平同期信号と垂直同期信号それぞれの立上がりエッジまたは立下がりエッジの相対位置が変えられない表示器の水平同期信号と垂直同期信号との調整方法を提供することにある。
【０００５】
本発明の第２の目的は、周波数が変動しても、水平同期信号と垂直同期信号それぞれの立上がりエッジまたは立下がりエッジの相対位置が変えられない表示器の水平同期信号と垂直同期信号との調整装置を提供することにある。
【０００６】
【課題を解決するための手段】
上記目的を達成するために、発明者は、まず、垂直同期信号の各パルスの立上がりエッジ及び立下がりエッジのいずれかの前後の所定時間範囲内を危険範囲とする第１の工程と、水平同期信号のパルスの立上がりエッジ及び立下がりエッジのいずれかが該危険範囲内に入ると、前記垂直同期信号を遅らせて前記水平同期信号の前記危険範囲内に入るエッジを前記危険範囲内から離脱させる第２の工程とを有することを特徴とする表示器の水平同期信号と垂直同期信号との調整方法を提供する。
【０００７】
それにより、前記水平同期信号及び前記垂直同期信号それぞれの立上がりエッジまたは立下がりエッジの間の距離は、周波数の変動可能範囲より大きい安全範囲に保持されるので、前記水平同期信号及び前記垂直同期信号それぞれの立上がりエッジまたは立下がりエッジの相対位置が周波数変動により変えられないので、前記表示器の画像がフリッカーや他の不安定の振動を呈しなく、表示器の表示品質が素晴らしい。
【０００８】
そして、前記調整方法に基づいて、更に、垂直同期信号の各パルスの立上がりエッジ及び立下がりエッジのいずれかの前後の所定時間範囲と対応するパルスを形成して危険パルスとする危険パルス形成回路と、前記危険パルス及び水平同期信号を受信して前記水平同期信号のパルスの立上がりエッジ及び立下がりエッジのいずれかが前記危険パルス内にあるか否かを判別し、もしＹｅｓの場合、トリガパルスを送信する判別回路と、前記トリガパルスを受信すると、作動されて前記垂直同期信号を遅らせて前記水平同期信号のパルスの前記危険範囲内に入るエッジを前記危険パルス内から離脱させる遅延回路とを有することを特徴とする表示器の水平同期信号と垂直同期信号との調整装置を提供する。
【０００９】
この構成による調整装置は、前記水平同期信号及び前記垂直同期信号それぞれの立上がりエッジまたは立下がりエッジの間の距離を周波数の変動可能範囲より大きい安全範囲に保持するので、表示器の表示品質が素晴らしい。
【００１０】
【発明の実施の形態】
以下、本発明の表示器の水平同期信号と垂直同期信号との調整方法及びその調整装置の好ましい実施形態を詳しく説明する。なお、以下の説明においては、そのサイズに拘わらず、略同一の機能及び構成を有する構成要素については、同一符号を付し、重複説明は必要な場合にのみ行う。
【００１１】
図３に示されているように、画像処理システム２（例えばホストコンピュータ）は、線路２１，２２，２３を介して画像信号Ｓｖ、元来の垂直同期信号Ｖ０及び元来の水平同期信号Ｈ０を表示器３の画像処理回路５に同時に送信し、表示器３を駆動して画像を表示する。本発明の表示器の水平同期信号と垂直同期信号との調整装置４は、前記元来の垂直同期信号Ｖ０及び前記元来の水平同期信号Ｈ０それぞれの立上がりエッジまたは立下がりエッジの間の距離を周波数の変動可能範囲より大きい安全範囲に保持するためのものであり、画像処理システム２と画像処理回路５との間に設けられている。本実施形態において、調整装置４は、表示器３内に設けられている。
【００１２】
以下、説明上の便利のために、元来の水平同期信号Ｈ０及び元来の垂直同期信号Ｖ０それぞれのバルスの立上がりエッジ（ローレベルからハイレベルに上昇する瞬間）を走査線及び画面の始点とする。調整装置４は、図３に示されているように、危険パルス形成回路４１と、判別回路４２と、遅延回路４３とからなる。もっと詳しく説明すると、危険パルス形成回路４１は、画像処理システム２からの元来の垂直同期信号Ｖ０を受信してから第１の時間（１周期Ｔ以上）を遅らせ、第１の垂直同期信号ＶＳ１を形成する第１の遅延回路４１１（図５参照）と、前記第１の垂直同期信号ＶＳ１を受信してから第２の時間（１周期Ｔ以上）を遅らせて第２の垂直同期信号ＶＳ２を形成する第２の遅延回路４１２（図６参照）と、前記第２の垂直同期信号ＶＳ２と前記元来の垂直同期信号Ｖ０を受信してから比較して危険パルス信号Ｖｐを形成する危険パルス生成器４１３（図７参照）とからなる。前記危険パルス信号Ｖｐは、一連の、前記第２の垂直同期信号ＶＳ２と前記元来の垂直同期信号Ｖ０それぞれの立上がりエッジをその立上がりエッジと立下がりエッジとするパルス（前記第１の時間＋前記第２の時間）を形成してある。ここで、これらのパルスを危険パルスと称する。即ち、前記第１の垂直同期信号ＶＳ１の立上がりエッジを中心とする前後の所定時間範囲内を危険範囲と看做す。
【００１３】
判別回路４２は、前記危険パルス信号Ｖｐ及び前記元来の水平同期信号Ｈ０を受信して前記元来の水平同期信号Ｈ０のパルスの立上がりエッジが前記危険パルス内にあるか否かを判別し、トリガ信号ＶＴを送信する。もし前記元来の水平同期信号Ｈ０のパルスの立上がりエッジが前記危険パルス内にある場合、ハイレベルのトリガ信号（即ちトリガパルス）を送信する（図８参照）。もし前記元来の水平同期信号Ｈ０のパルスの立上がりエッジが前記危険パルス内にない場合、ローレベルのトリガ信号を送信する（図９参照）。
【００１４】
遅延回路４３は、前記トリガパルスに作動されるスイッチ素子４３１と、第１の垂直同期信号ＶＳ１を受信し、且つスイッチ素子４３１に作動されると、前記受信した第１の垂直同期信号ＶＳ１を第３の時間（２周期Ｔ以上、例えば９０ｎｓ）遅らせて第３の垂直同期信号ＶＳ３を形成する第３の遅延回路４３２（図１０参照）とからなる。即ち、前記元来の水平同期信号Ｈ０のパルスの立上がりエッジが前記危険パルス内にない場合（図９参照）、判別回路４２は、ローレベルのトリガ信号を送信し、この時、スイッチ素子４３１がオフして第３の遅延回路４３２が作用しなく、第１の垂直同期信号ＶＳ１を画像処理回路５に直接的に送信する。反対に、前記元来の水平同期信号Ｈ０のパルスの立上がりエッジが前記危険パルス内にある場合（図８参照）、判別回路４２は、ハイレベルのトリガパルスを送信し、スイッチ素子４３１をオンさせ、前記元来の水平同期信号Ｈ０のパルスの前記危険範囲内に入る立上がりエッジを前記危険パルス内から離脱させるように第３の垂直同期信号ＶＳ３を形成し、第３の垂直同期信号ＶＳ３を画像処理回路５に送信する。
【００１５】
図４は、図３の詳しい回路図である。図４に示されているように、前記第１の遅延回路は、第１の抵抗器６１と第１のキャパシター６２と第１の論理和ゲート６０とからなる。第１の論理和ゲート６０は、外の接点で互いに連接した２の入力端６０１，６０２と、前記第１の垂直同期信号ＶＳ１を出力する出力端６０３とを有する。第１の抵抗器６１は、前記元来の垂直同期信号Ｖ０を受信する入力端と、第１の論理和ゲート６０の２の入力端６０１，６０２の前記接点と連接している出力端とを有する。第１のキャパシター６２は、その一端が第１の論理和ゲート６０の２の入力端６０１，６０２の前記接点と連接し、他端がグラウンドされた。第１のキャパシター６２の容量や第１の抵抗器６１の抵抗を変えることにより、第１のキャパシター６２の充放電の時間を変えて前記受信した元来の垂直同期信号Ｖ０を第１の時間遅らせることができる（図５参照）。
【００１６】
第２の遅延回路４１２は、第２の抵抗器６４と第２のキャパシター６６と第２の論理和ゲート６５とからなる。第２の論理和ゲート６５は、外の接点で互いに連接した２の入力端６５１，６５２と、第２の垂直同期信号ＶＳ２を出力する出力端６５３とを有する。第２の抵抗器６４は、前記第１の垂直同期信号ＶＳ１を受信する入力端と、第２の論理和ゲート６５の２の入力端６５１，６５２の前記接点と連接している出力端とを有する。第２のキャパシター６６は、その一端が第２の論理和ゲート６５の２の入力端６５１，６５２の前記接点と連接し、他端がグラウンドされた。第２のキャパシター６６の容量や第２の抵抗器６４の抵抗を変えることにより、第２のキャパシター６６の充放電の時間を変えて前記受信した第１の垂直同期信号Ｖｓ１を第２の時間遅らせることができる（図６参照）。
【００１７】
危険パルス生成器４１３は、排他的論理和ゲート６７と論理積ゲート６８とからなる。排他的論理和ゲート６７は、第２の垂直同期信号ＶＳ２を受信する第１の入力端６７１と、前記元来の垂直同期信号Ｖ０を受信する第２の入力端６７２と、出力端６７３とを有する。論理積ゲート６８は、排他的論理和ゲート６７の出力端６７３と連接している第１の入力端６８１と、該元来の垂直同期信号Ｖ０を受信する第２の入力端６８２と、複数の危険パルスを有する前記危険パルス信号Ｖｐを出力する出力端６８３とを有する。
【００１８】
更に詳細に説明すると、排他的論理和ゲート６７に入力した第２の垂直同期信号ＶＳ２及び元来の垂直同期信号Ｖ０いずれはハイレベルまたはローレベルである場合、排他的論理和ゲート６７の出力端６７３は、ローレベルの信号を送信する。前記入力した第２の垂直同期信号ＶＳ２及び元来の垂直同期信号Ｖ０において、一つはハイレベルで、他の一つはローレベルである場合、出力端６７３は、ハイレベルの信号（即ち危険パルス）を送信する。また、前記送信した複数の危険パルスにおいて、前記第２の垂直同期信号ＶＳ２と前記元来の垂直同期信号Ｖ０それぞれの立上がりエッジからなる危険パルスのみが有効であるので、論理積ゲート６８を通過する必要があり、最後の複数の危険パルスを有する危険パルス信号Ｖｐを形成する（図７参照）。
【００１９】
判別回路４２は、遅延フリップフロップ６９と、論理和ゲート７０とからなる。遅延フリップフロップ６９は、信号入力端（Ｄ）と、前記元来の水平同期信号Ｈ０を受信するクロック入力端（ＣＬＫ）と、前記トリガ信号ＶＴを出力する正出力端（Ｑ）とを有する。論理和ゲート７０は、前記正出力端（Ｑ）と連接している第１の入力端７０１と、危険パルス信号Ｖｐを受信する第２の入力端７０２と、前記信号入力端（Ｄ）と連接している出力端７０３とを有する。それにより、判別回路４２は前記元来の水平同期信号Ｈ０のパルスの立上がりエッジが危険パルス信号Ｖｐの危険パルス内に入ったと判別する場合（図８参照）、前記正出力端（Ｑ）からハイレベルのトリガ信号ＶＴ（即ちトリガパルス）を遅延回路４３に出力して遅延回路４３を駆動し、第１の垂直同期信号ＶＳ１の遅延を行い（図１０参照）、且つ該ハイレベルのトリガパルスが第１の入力端７０１に入力されて前記第１の垂直同期信号ＶＳ１の遅延を確保するが、判別回路４２は前記元来の水平同期信号Ｈ０のパルスの立上がりエッジが危険パルス信号Ｖｐの危険パルス内にないと判別する場合（図９参照）、前記正出力端（Ｑ）からローレベルのトリガ信号ＶＴを遅延回路４３に出力し、前記第１の垂直同期信号ＶＳ１の遅延を行わないまま、前記第１の垂直同期信号ＶＳ１を画像処理回路５に送信することができる。
【００２０】
そして、本実施形態では、遅延回路４３のスイッチ素子４３１として、トランジスター７１を使用している。トランジスター７１は、抵抗器７２を介して前記トリガパルスを受信するベース７１１と、グラウンドするエミッタ７１３と、コレクタ７１２とを有する。遅延回路４３の第３の遅延回路４３２は、第３の抵抗器７３と第３のキャパシター７５と第３の論理和ゲート７４とからなる。前記第３の論理和ゲート７４は、外で互いに連接した２の入力端７４１，７４２と、前記第３の垂直同期信号ＶＳ３を出力する出力端７４３とを有する。第３の抵抗器７３は、前記第１の垂直同期信号ＶＳ１を受信する入力端と、第３の論理和ゲート７４の２の入力端７４１，７４２の外で互いに連接したところと連接している出力端とを有する。第３のキャパシター７５は、その一端が前記第３の論理和ゲート７４の２の入力端７４１，７４２の外で互いに連接したところと連接し、他端がトランジスター７１のコレクタ７１２と連接している。
【００２１】
それにより、ハイレベルのトリガ信号（即ちトリガパルス）がスイッチ素子４３１に入力されると、スイッチ素子４３１をオンさせ、且つ第３のキャパシター７５の容量や第３の抵抗器７３の抵抗を変えることにより、第３のキャパシター７５の充放電の時間を変えて前記受信した第１の垂直同期信号Ｖｓ１を第３の時間遅らせた後、画像処理回路５に送信することができる。反対に、ローレベルのトリガ信号がスイッチ素子４３１に入力されると、スイッチ素子４３１がオフさせて第３のキャパシター７５が作用しなく、前記受信した第１の垂直同期信号ＶＳ１を画像処理回路５に直接的に送信することができる。
【００２２】
総合的に言えば、本発明は、主として三つの工程を有する。即ち、前記第１の垂直同期信号ＶＳ１の各パルスの立上がりエッジ及び立下がりエッジのいずれかの前後の所定時間範囲内を危険範囲とする第１の工程と、水平同期信号Ｈ０のパルスの立上がりエッジ及び立下がりエッジのいずれかが該危険範囲内に入ると、前記第１の垂直同期信号ＶＳ１を遅らせて前記水平同期信号Ｈ０の前記危険範囲内に入るエッジを前記危険範囲内から離脱させる第２の工程と、前記第１の垂直同期信号ＶＳ１の遅延を確保する第３の工程を有する。また、前記第２の工程において、前記水平同期信号Ｈ０のパルスの立上がりエッジ及び立ち下がりエッジのいずれかが前記危険範囲内にあるか否かを検知する検知ステップを備える。注意すべきは、前記実施形態において、垂直同期信号を遅延することにより水平同期信号と垂直同期信号との距離を増大させるが、水平同期信号を遅延することにより水平同期信号と垂直同期信号との距離を増大させてもよい。
【００２３】
【発明の効果】
叙上のように、本発明の表示器の水平同期信号と垂直同期信号との調整方法及びその調整装置は、前記水平同期信号及び前記垂直同期信号それぞれの立上がりエッジまたは立下がりエッジの間の距離を周波数の変動可能範囲より大きい安全範囲に保持することができるので、前記表示器の画像がフリッカーや他の不安定の振動を呈しなく、表示器の表示品質が素晴らしい。
【００２４】
以上説明した実施の形態は、あくまでも本発明の技術的内容を明らかにする意図のものにおいてなされたものであり、本発明はそうした具体例に限定して狭義に解釈されるものではなく、本発明の精神とクレームに述べられた範囲で、いろいろと変更して実施できるものである。
【００２５】
【図面の簡単な説明】
【図１】従来の水平同期信号の立上がりエッジと垂直同期信号との立上がりエッジがほぼ同一時間に位置した場合の波形図である。
【図２】従来の水平同期信号の立上がりエッジと垂直同期信号の立上がりエッジとの間の距離が例えば２周期Ｔの周波数の変動可能範囲より大きい場合の波形図である。
【図３】本発明の表示器の水平同期信号と垂直同期信号との調整装置の好ましい実施形態の回路ブロック図である。
【図４】図３の詳しい回路図である。
【図５】前記実施形態における第１の遅延回路の入力信号及び出力信号の一例の波形図である。
【図６】前記実施形態における第２の遅延回路の入力信号及び出力信号の一例の波形図である。
【図７】前記実施形態における危険パルス生成器の入力信号及び出力信号の一例の波形図である。
【図８】前記実施形態における判別回路の入力信号及び出力信号の一例の波形図である。
【図９】前記実施形態における判別回路の入力信号及び出力信号の他の例の波形図である。
【図１０】前記実施形態における遅延回路の入力信号及び出力信号の一例の波形図である。
【符号の説明】
２ 画像処理システム
２１ 線路
２２ 線路
２３ 線路
３ 表示器
４ 表示器の水平同期信号と垂直同期信号との調整装置
４１ 危険パルス生成回路
４１１ 第１の遅延回路
４１２ 第２の遅延回路
４１３ 危険パルス生成器
４２ 判別回路
４３ 遅延回路
４３１ スイッチ素子
４３２ 第３の遅延回路
５ 画像処理回路
６０ 第１の論理和ゲート
６０１ 第１の論理和ゲートの一入力端
６０２ 第１の論理和ゲートの他入力端
６０３ 第１の論理和ゲートの出力端
６１ 第１の抵抗器
６２ 第１のキャパシター
６４ 第２の抵抗器
６５ 第２の論理和ゲート
６５１ 第２の論理和ゲートの一入力端
６５２ 第２の論理和ゲートの他入力端
６５３ 第２の論理和ゲートの出力端
６６ 第２のキャパシター
６７ 排他的論理和ゲート
６７１ 排他的論理和ゲートの第１の入力端
６７２ 排他的論理和ゲートの第２の入力端
６７３ 排他的論理和ゲートの出力端
６８ 論理積ゲート
６８１ 論理積ゲートの第１の入力端
６８２ 論理積ゲートの第２の入力端
６８３ 論理積ゲートの出力端
６９ 遅延フリップフロップ
７０ 論理和ゲート
６５１ 第１の入力端
６５２ 第２の入力端
６５３ 出力端
７１ トランジスター
７１１ ベース
７１２ コレクタ
７１３ エミッタ
７２ 抵抗器
７３ 第３の抵抗器
７４ 第３の論理和ゲート
７４１ 第３の論理和ゲートの一入力端
７４２ 第３の論理和ゲートの他入力端
７４３ 第３の論理和ゲートの出力端
７５ 第３のキャパシター
Ｓｖ 画像信号
Ｖ０ 元来の垂直同期信号
Ｈ０ 元来の水平同期信号
ＶＳ１ 第１の垂直同期信号
ＶＳ２ 第２の垂直同期信号
ＶＳ３ 第３の垂直同期信号
Ｖｐ 危険パルス信号
ＶＴ トリガ信号
【発明の属する技術分野】
本発明は、表示器の水平同期信号と垂直同期信号との調整方法及びその調整装置に関し、特に周波数の変動による表示器の画像の戦慄きを解消する水平同期信号と垂直同期信号との調整方法及びその調整装置に関する。
【０００２】
【従来の技術】
連続画像を形成するために、表示器は、秒あたり３０枚ぐらいの画面を表示する必要がある。各画面は、それぞれ複数の走査線からなる。各走査線は、それぞれ複数の画素からなる。即ち、画像処理システム（例えばホストコンピュータ）から前記表示器に送信される画像信号は、一連の前記各画素に対応するデータである。また、各データの対応する画素位置を確認するため、前記画像処理システムは、前記画像信号の送信と同時に、走査線の始終（ＥＯＬ）を示す水平同期信号（ＨＳＹＮＣ）と画面の始終（ＥＯＦ）を示す垂直同期信号（ＶＳＹＮＣ）とを前記表示器に送信する。それにより、順次に、前記画像信号を正確に表示することができる。
【０００３】
しかしながら、前記画像信号を表示する場合、前記水平同期信号及び前記垂直同期信号の周波数は、前記画像処理シルテムから前記表示器に伝送する途中にインターフェアやクロストークなどの外因に影響されてやや変動し、即ち、周波数が瞬間的に大きかったり小さかったりする。例えば、図１に示されているように、水平同期信号１１及び垂直同期信号１２それぞれのバルスの立上がりエッジ１１１，１２１（ローレベルからハイレベルに上昇する瞬間）を走査線及び画面の始点とし、且つ水平同期信号１１の立上がりエッジ１１１と垂直同期信号１２の立上がりエッジ１２１とはほぼ同一時間に位置する場合、前記周波数の変動により、垂直同期信号１２の立上がりエッジ１２１は、水平同期信号１１の立上がりエッジ１１１に対して瞬間的に超えたり遅れたりし、例えば前後１周期Ｔの変動をすることがある。そうすると、前記表示器にある画像は、水平同期信号１１の立上がりエッジ１１１と垂直同期信号１２の立上がりエッジ１２１との相対位置の瞬間的な変動により、不安定にフリックし、表示の品質が劣化する。但し、図２に示されているように、水平同期信号１１の立上がりエッジ１１１と垂直同期信号１２の立上がりエッジ１２１との間の距離が例えば２周期Ｔの周波数の変動可能範囲より大きい時、周波数が少々変動しても立上がりエッジ１１１と立上がりエッジ１２１との相対位置が変えられないので、前記表示品質の劣化問題を生じない。
【発明が解決しようとする課題】
したがって、水平同期信号１１の立上がりエッジ１１１と垂直同期信号１２の立上がりエッジ１２１との間の距離を周波数の変動可能範囲より大きいように保持すれば、周波数が変動しても、表示品質が劣化することがないように確保することができる。
【０００４】
即ち、本発明の第１の目的は、周波数が変動しても、水平同期信号と垂直同期信号それぞれの立上がりエッジまたは立下がりエッジの相対位置が変えられない表示器の水平同期信号と垂直同期信号との調整方法を提供することにある。
【０００５】
本発明の第２の目的は、周波数が変動しても、水平同期信号と垂直同期信号それぞれの立上がりエッジまたは立下がりエッジの相対位置が変えられない表示器の水平同期信号と垂直同期信号との調整装置を提供することにある。
【０００６】
【課題を解決するための手段】
上記目的を達成するために、発明者は、まず、垂直同期信号の各パルスの立上がりエッジ及び立下がりエッジのいずれかの前後の所定時間範囲内を危険範囲とする第１の工程と、水平同期信号のパルスの立上がりエッジ及び立下がりエッジのいずれかが該危険範囲内に入ると、前記垂直同期信号を遅らせて前記水平同期信号の前記危険範囲内に入るエッジを前記危険範囲内から離脱させる第２の工程とを有することを特徴とする表示器の水平同期信号と垂直同期信号との調整方法を提供する。
【０００７】
それにより、前記水平同期信号及び前記垂直同期信号それぞれの立上がりエッジまたは立下がりエッジの間の距離は、周波数の変動可能範囲より大きい安全範囲に保持されるので、前記水平同期信号及び前記垂直同期信号それぞれの立上がりエッジまたは立下がりエッジの相対位置が周波数変動により変えられないので、前記表示器の画像がフリッカーや他の不安定の振動を呈しなく、表示器の表示品質が素晴らしい。
【０００８】
そして、前記調整方法に基づいて、更に、垂直同期信号の各パルスの立上がりエッジ及び立下がりエッジのいずれかの前後の所定時間範囲と対応するパルスを形成して危険パルスとする危険パルス形成回路と、前記危険パルス及び水平同期信号を受信して前記水平同期信号のパルスの立上がりエッジ及び立下がりエッジのいずれかが前記危険パルス内にあるか否かを判別し、もしＹｅｓの場合、トリガパルスを送信する判別回路と、前記トリガパルスを受信すると、作動されて前記垂直同期信号を遅らせて前記水平同期信号のパルスの前記危険範囲内に入るエッジを前記危険パルス内から離脱させる遅延回路とを有することを特徴とする表示器の水平同期信号と垂直同期信号との調整装置を提供する。
【０００９】
この構成による調整装置は、前記水平同期信号及び前記垂直同期信号それぞれの立上がりエッジまたは立下がりエッジの間の距離を周波数の変動可能範囲より大きい安全範囲に保持するので、表示器の表示品質が素晴らしい。
【００１０】
【発明の実施の形態】
以下、本発明の表示器の水平同期信号と垂直同期信号との調整方法及びその調整装置の好ましい実施形態を詳しく説明する。なお、以下の説明においては、そのサイズに拘わらず、略同一の機能及び構成を有する構成要素については、同一符号を付し、重複説明は必要な場合にのみ行う。
【００１１】
図３に示されているように、画像処理システム２（例えばホストコンピュータ）は、線路２１，２２，２３を介して画像信号Ｓｖ、元来の垂直同期信号Ｖ０及び元来の水平同期信号Ｈ０を表示器３の画像処理回路５に同時に送信し、表示器３を駆動して画像を表示する。本発明の表示器の水平同期信号と垂直同期信号との調整装置４は、前記元来の垂直同期信号Ｖ０及び前記元来の水平同期信号Ｈ０それぞれの立上がりエッジまたは立下がりエッジの間の距離を周波数の変動可能範囲より大きい安全範囲に保持するためのものであり、画像処理システム２と画像処理回路５との間に設けられている。本実施形態において、調整装置４は、表示器３内に設けられている。
【００１２】
以下、説明上の便利のために、元来の水平同期信号Ｈ０及び元来の垂直同期信号Ｖ０それぞれのバルスの立上がりエッジ（ローレベルからハイレベルに上昇する瞬間）を走査線及び画面の始点とする。調整装置４は、図３に示されているように、危険パルス形成回路４１と、判別回路４２と、遅延回路４３とからなる。もっと詳しく説明すると、危険パルス形成回路４１は、画像処理システム２からの元来の垂直同期信号Ｖ０を受信してから第１の時間（１周期Ｔ以上）を遅らせ、第１の垂直同期信号ＶＳ１を形成する第１の遅延回路４１１（図５参照）と、前記第１の垂直同期信号ＶＳ１を受信してから第２の時間（１周期Ｔ以上）を遅らせて第２の垂直同期信号ＶＳ２を形成する第２の遅延回路４１２（図６参照）と、前記第２の垂直同期信号ＶＳ２と前記元来の垂直同期信号Ｖ０を受信してから比較して危険パルス信号Ｖｐを形成する危険パルス生成器４１３（図７参照）とからなる。前記危険パルス信号Ｖｐは、一連の、前記第２の垂直同期信号ＶＳ２と前記元来の垂直同期信号Ｖ０それぞれの立上がりエッジをその立上がりエッジと立下がりエッジとするパルス（前記第１の時間＋前記第２の時間）を形成してある。ここで、これらのパルスを危険パルスと称する。即ち、前記第１の垂直同期信号ＶＳ１の立上がりエッジを中心とする前後の所定時間範囲内を危険範囲と看做す。
【００１３】
判別回路４２は、前記危険パルス信号Ｖｐ及び前記元来の水平同期信号Ｈ０を受信して前記元来の水平同期信号Ｈ０のパルスの立上がりエッジが前記危険パルス内にあるか否かを判別し、トリガ信号ＶＴを送信する。もし前記元来の水平同期信号Ｈ０のパルスの立上がりエッジが前記危険パルス内にある場合、ハイレベルのトリガ信号（即ちトリガパルス）を送信する（図８参照）。もし前記元来の水平同期信号Ｈ０のパルスの立上がりエッジが前記危険パルス内にない場合、ローレベルのトリガ信号を送信する（図９参照）。
【００１４】
遅延回路４３は、前記トリガパルスに作動されるスイッチ素子４３１と、第１の垂直同期信号ＶＳ１を受信し、且つスイッチ素子４３１に作動されると、前記受信した第１の垂直同期信号ＶＳ１を第３の時間（２周期Ｔ以上、例えば９０ｎｓ）遅らせて第３の垂直同期信号ＶＳ３を形成する第３の遅延回路４３２（図１０参照）とからなる。即ち、前記元来の水平同期信号Ｈ０のパルスの立上がりエッジが前記危険パルス内にない場合（図９参照）、判別回路４２は、ローレベルのトリガ信号を送信し、この時、スイッチ素子４３１がオフして第３の遅延回路４３２が作用しなく、第１の垂直同期信号ＶＳ１を画像処理回路５に直接的に送信する。反対に、前記元来の水平同期信号Ｈ０のパルスの立上がりエッジが前記危険パルス内にある場合（図８参照）、判別回路４２は、ハイレベルのトリガパルスを送信し、スイッチ素子４３１をオンさせ、前記元来の水平同期信号Ｈ０のパルスの前記危険範囲内に入る立上がりエッジを前記危険パルス内から離脱させるように第３の垂直同期信号ＶＳ３を形成し、第３の垂直同期信号ＶＳ３を画像処理回路５に送信する。
【００１５】
図４は、図３の詳しい回路図である。図４に示されているように、前記第１の遅延回路は、第１の抵抗器６１と第１のキャパシター６２と第１の論理和ゲート６０とからなる。第１の論理和ゲート６０は、外の接点で互いに連接した２の入力端６０１，６０２と、前記第１の垂直同期信号ＶＳ１を出力する出力端６０３とを有する。第１の抵抗器６１は、前記元来の垂直同期信号Ｖ０を受信する入力端と、第１の論理和ゲート６０の２の入力端６０１，６０２の前記接点と連接している出力端とを有する。第１のキャパシター６２は、その一端が第１の論理和ゲート６０の２の入力端６０１，６０２の前記接点と連接し、他端がグラウンドされた。第１のキャパシター６２の容量や第１の抵抗器６１の抵抗を変えることにより、第１のキャパシター６２の充放電の時間を変えて前記受信した元来の垂直同期信号Ｖ０を第１の時間遅らせることができる（図５参照）。
【００１６】
第２の遅延回路４１２は、第２の抵抗器６４と第２のキャパシター６６と第２の論理和ゲート６５とからなる。第２の論理和ゲート６５は、外の接点で互いに連接した２の入力端６５１，６５２と、第２の垂直同期信号ＶＳ２を出力する出力端６５３とを有する。第２の抵抗器６４は、前記第１の垂直同期信号ＶＳ１を受信する入力端と、第２の論理和ゲート６５の２の入力端６５１，６５２の前記接点と連接している出力端とを有する。第２のキャパシター６６は、その一端が第２の論理和ゲート６５の２の入力端６５１，６５２の前記接点と連接し、他端がグラウンドされた。第２のキャパシター６６の容量や第２の抵抗器６４の抵抗を変えることにより、第２のキャパシター６６の充放電の時間を変えて前記受信した第１の垂直同期信号Ｖｓ１を第２の時間遅らせることができる（図６参照）。
【００１７】
危険パルス生成器４１３は、排他的論理和ゲート６７と論理積ゲート６８とからなる。排他的論理和ゲート６７は、第２の垂直同期信号ＶＳ２を受信する第１の入力端６７１と、前記元来の垂直同期信号Ｖ０を受信する第２の入力端６７２と、出力端６７３とを有する。論理積ゲート６８は、排他的論理和ゲート６７の出力端６７３と連接している第１の入力端６８１と、該元来の垂直同期信号Ｖ０を受信する第２の入力端６８２と、複数の危険パルスを有する前記危険パルス信号Ｖｐを出力する出力端６８３とを有する。
【００１８】
更に詳細に説明すると、排他的論理和ゲート６７に入力した第２の垂直同期信号ＶＳ２及び元来の垂直同期信号Ｖ０いずれはハイレベルまたはローレベルである場合、排他的論理和ゲート６７の出力端６７３は、ローレベルの信号を送信する。前記入力した第２の垂直同期信号ＶＳ２及び元来の垂直同期信号Ｖ０において、一つはハイレベルで、他の一つはローレベルである場合、出力端６７３は、ハイレベルの信号（即ち危険パルス）を送信する。また、前記送信した複数の危険パルスにおいて、前記第２の垂直同期信号ＶＳ２と前記元来の垂直同期信号Ｖ０それぞれの立上がりエッジからなる危険パルスのみが有効であるので、論理積ゲート６８を通過する必要があり、最後の複数の危険パルスを有する危険パルス信号Ｖｐを形成する（図７参照）。
【００１９】
判別回路４２は、遅延フリップフロップ６９と、論理和ゲート７０とからなる。遅延フリップフロップ６９は、信号入力端（Ｄ）と、前記元来の水平同期信号Ｈ０を受信するクロック入力端（ＣＬＫ）と、前記トリガ信号ＶＴを出力する正出力端（Ｑ）とを有する。論理和ゲート７０は、前記正出力端（Ｑ）と連接している第１の入力端７０１と、危険パルス信号Ｖｐを受信する第２の入力端７０２と、前記信号入力端（Ｄ）と連接している出力端７０３とを有する。それにより、判別回路４２は前記元来の水平同期信号Ｈ０のパルスの立上がりエッジが危険パルス信号Ｖｐの危険パルス内に入ったと判別する場合（図８参照）、前記正出力端（Ｑ）からハイレベルのトリガ信号ＶＴ（即ちトリガパルス）を遅延回路４３に出力して遅延回路４３を駆動し、第１の垂直同期信号ＶＳ１の遅延を行い（図１０参照）、且つ該ハイレベルのトリガパルスが第１の入力端７０１に入力されて前記第１の垂直同期信号ＶＳ１の遅延を確保するが、判別回路４２は前記元来の水平同期信号Ｈ０のパルスの立上がりエッジが危険パルス信号Ｖｐの危険パルス内にないと判別する場合（図９参照）、前記正出力端（Ｑ）からローレベルのトリガ信号ＶＴを遅延回路４３に出力し、前記第１の垂直同期信号ＶＳ１の遅延を行わないまま、前記第１の垂直同期信号ＶＳ１を画像処理回路５に送信することができる。
【００２０】
そして、本実施形態では、遅延回路４３のスイッチ素子４３１として、トランジスター７１を使用している。トランジスター７１は、抵抗器７２を介して前記トリガパルスを受信するベース７１１と、グラウンドするエミッタ７１３と、コレクタ７１２とを有する。遅延回路４３の第３の遅延回路４３２は、第３の抵抗器７３と第３のキャパシター７５と第３の論理和ゲート７４とからなる。前記第３の論理和ゲート７４は、外で互いに連接した２の入力端７４１，７４２と、前記第３の垂直同期信号ＶＳ３を出力する出力端７４３とを有する。第３の抵抗器７３は、前記第１の垂直同期信号ＶＳ１を受信する入力端と、第３の論理和ゲート７４の２の入力端７４１，７４２の外で互いに連接したところと連接している出力端とを有する。第３のキャパシター７５は、その一端が前記第３の論理和ゲート７４の２の入力端７４１，７４２の外で互いに連接したところと連接し、他端がトランジスター７１のコレクタ７１２と連接している。
【００２１】
それにより、ハイレベルのトリガ信号（即ちトリガパルス）がスイッチ素子４３１に入力されると、スイッチ素子４３１をオンさせ、且つ第３のキャパシター７５の容量や第３の抵抗器７３の抵抗を変えることにより、第３のキャパシター７５の充放電の時間を変えて前記受信した第１の垂直同期信号Ｖｓ１を第３の時間遅らせた後、画像処理回路５に送信することができる。反対に、ローレベルのトリガ信号がスイッチ素子４３１に入力されると、スイッチ素子４３１がオフさせて第３のキャパシター７５が作用しなく、前記受信した第１の垂直同期信号ＶＳ１を画像処理回路５に直接的に送信することができる。
【００２２】
総合的に言えば、本発明は、主として三つの工程を有する。即ち、前記第１の垂直同期信号ＶＳ１の各パルスの立上がりエッジ及び立下がりエッジのいずれかの前後の所定時間範囲内を危険範囲とする第１の工程と、水平同期信号Ｈ０のパルスの立上がりエッジ及び立下がりエッジのいずれかが該危険範囲内に入ると、前記第１の垂直同期信号ＶＳ１を遅らせて前記水平同期信号Ｈ０の前記危険範囲内に入るエッジを前記危険範囲内から離脱させる第２の工程と、前記第１の垂直同期信号ＶＳ１の遅延を確保する第３の工程を有する。また、前記第２の工程において、前記水平同期信号Ｈ０のパルスの立上がりエッジ及び立ち下がりエッジのいずれかが前記危険範囲内にあるか否かを検知する検知ステップを備える。注意すべきは、前記実施形態において、垂直同期信号を遅延することにより水平同期信号と垂直同期信号との距離を増大させるが、水平同期信号を遅延することにより水平同期信号と垂直同期信号との距離を増大させてもよい。
【００２３】
【発明の効果】
叙上のように、本発明の表示器の水平同期信号と垂直同期信号との調整方法及びその調整装置は、前記水平同期信号及び前記垂直同期信号それぞれの立上がりエッジまたは立下がりエッジの間の距離を周波数の変動可能範囲より大きい安全範囲に保持することができるので、前記表示器の画像がフリッカーや他の不安定の振動を呈しなく、表示器の表示品質が素晴らしい。
【００２４】
以上説明した実施の形態は、あくまでも本発明の技術的内容を明らかにする意図のものにおいてなされたものであり、本発明はそうした具体例に限定して狭義に解釈されるものではなく、本発明の精神とクレームに述べられた範囲で、いろいろと変更して実施できるものである。
【００２５】
【図面の簡単な説明】
【図１】従来の水平同期信号の立上がりエッジと垂直同期信号との立上がりエッジがほぼ同一時間に位置した場合の波形図である。
【図２】従来の水平同期信号の立上がりエッジと垂直同期信号の立上がりエッジとの間の距離が例えば２周期Ｔの周波数の変動可能範囲より大きい場合の波形図である。
【図３】本発明の表示器の水平同期信号と垂直同期信号との調整装置の好ましい実施形態の回路ブロック図である。
【図４】図３の詳しい回路図である。
【図５】前記実施形態における第１の遅延回路の入力信号及び出力信号の一例の波形図である。
【図６】前記実施形態における第２の遅延回路の入力信号及び出力信号の一例の波形図である。
【図７】前記実施形態における危険パルス生成器の入力信号及び出力信号の一例の波形図である。
【図８】前記実施形態における判別回路の入力信号及び出力信号の一例の波形図である。
【図９】前記実施形態における判別回路の入力信号及び出力信号の他の例の波形図である。
【図１０】前記実施形態における遅延回路の入力信号及び出力信号の一例の波形図である。
【符号の説明】
２ 画像処理システム
２１ 線路
２２ 線路
２３ 線路
３ 表示器
４ 表示器の水平同期信号と垂直同期信号との調整装置
４１ 危険パルス生成回路
４１１ 第１の遅延回路
４１２ 第２の遅延回路
４１３ 危険パルス生成器
４２ 判別回路
４３ 遅延回路
４３１ スイッチ素子
４３２ 第３の遅延回路
５ 画像処理回路
６０ 第１の論理和ゲート
６０１ 第１の論理和ゲートの一入力端
６０２ 第１の論理和ゲートの他入力端
６０３ 第１の論理和ゲートの出力端
６１ 第１の抵抗器
６２ 第１のキャパシター
６４ 第２の抵抗器
６５ 第２の論理和ゲート
６５１ 第２の論理和ゲートの一入力端
６５２ 第２の論理和ゲートの他入力端
６５３ 第２の論理和ゲートの出力端
６６ 第２のキャパシター
６７ 排他的論理和ゲート
６７１ 排他的論理和ゲートの第１の入力端
６７２ 排他的論理和ゲートの第２の入力端
６７３ 排他的論理和ゲートの出力端
６８ 論理積ゲート
６８１ 論理積ゲートの第１の入力端
６８２ 論理積ゲートの第２の入力端
６８３ 論理積ゲートの出力端
６９ 遅延フリップフロップ
７０ 論理和ゲート
６５１ 第１の入力端
６５２ 第２の入力端
６５３ 出力端
７１ トランジスター
７１１ ベース
７１２ コレクタ
７１３ エミッタ
７２ 抵抗器
７３ 第３の抵抗器
７４ 第３の論理和ゲート
７４１ 第３の論理和ゲートの一入力端
７４２ 第３の論理和ゲートの他入力端
７４３ 第３の論理和ゲートの出力端
７５ 第３のキャパシター
Ｓｖ 画像信号
Ｖ０ 元来の垂直同期信号
Ｈ０ 元来の水平同期信号
ＶＳ１ 第１の垂直同期信号
ＶＳ２ 第２の垂直同期信号
ＶＳ３ 第３の垂直同期信号
Ｖｐ 危険パルス信号
ＶＴ トリガ信号
Claims (7)
- 垂直同期信号の各パルスの立上がりエッジ及び立下がりエッジのいずれかの前後の所定時間範囲内を危険範囲とする第１の工程と、
水平同期信号のパルスの立上がりエッジ及び立下がりエッジのいずれかが該危険範囲内に入ると、前記垂直同期信号を遅らせて前記水平同期信号の前記危険範囲内に入るエッジを前記危険範囲内から離脱させる第２の工程とを有することを特徴とする表示器の水平同期信号と垂直同期信号との調整方法。 - 前記第２の工程において、前記水平同期信号のパルスの立上がりエッジ及び立ち下がりエッジのいずれかが前記危険範囲内にあるか否かを検知する検知ステップを備えることを特徴とする請求項１に記載の表示器の水平同期信号と垂直同期信号との調整方法。
- 記第２の工程の後に、前記垂直同期信号の遅延を確保する第３の工程を更に備えることを特徴とする請求項１に記載の表示器の水平同期信号と垂直同期信号との調整方法。
- 垂直同期信号の各パルスの立上がりエッジ及び立下がりエッジのいずれかの前後の所定時間範囲と対応するパルスを形成して危険パルスとする危険パルス形成回路と、
前記危険パルス及び水平同期信号を受信して前記水平同期信号のパルスの立上がりエッジ及び立下がりエッジのいずれかが前記危険パルス内にあるか否かを判別し、もしＹｅｓの場合、トリガパルスを送信する判別回路と、
前記トリガパルスを受信すると、作動されて前記垂直同期信号を遅らせて前記水平同期信号のパルスの前記危険範囲内に入るエッジを前記危険パルス内から離脱させる遅延回路とを有することを特徴とする表示器の水平同期信号と垂直同期信号との調整装置。 - 前記危険パルス形成回路は、
垂直同期信号源からの元来信号を受信してから第１の時間を遅らせ、前記垂直同期信号とする第１の垂直同期信号を形成する第１の遅延回路と、
前記第１の垂直同期信号を受信してから第２の時間を遅らせて第２の垂直同期信号を形成する第２の遅延回路と、
前記第２の垂直同期信号と前記元来信号を受信してから、それらの立上がりエッジ及び立下がりエッジのいずれかをその立上がりエッジと立下がりエッジとするパルスを形成して前記危険パルスとする危険パルス生成器とからなることを特徴とする請求項４に記載の表示器の水平同期信号と垂直同期信号との調整装置。 - 前記第１の遅延回路は、第１の抵抗器と第１のキャパシターと第１の論理和ゲートとからなり、
前記第１の論理和ゲートは、外の接点で互いに連接した２の入力端と、前記第１の垂直同期信号を出力する出力端とを有し、
前記第１の抵抗器は、前記元来の信号を受信する入力端と、前記第１の論理和ゲートの２の入力端の前記接点と連接している出力端とを有し、
前記第１のキャパシターは、その一端が前記第１の論理和ゲートの２の入力端の前記接点と連接し、他端がグラウンドしており、
前記第２の遅延回路は、第２の抵抗器と第２のキャパシターと第２の論理和ゲートとからなり、
前記第２の論理和ゲートは、外の接点で互いに連接した２の入力端と、前記第２の垂直同期信号を出力する出力端とを有し、
前記第２の抵抗器は、前記第１の垂直同期信号を受信する入力端と、前記第２の論理和ゲートの２の入力端の前記接点と連接している出力端とを有し、
前記第２のキャパシターは、その一端が前記第２の論理和ゲートの２の入力端の前記接点と連接し、他端がグラウンドしており、
前記危険パルス生成器は、排他的論理和ゲートと論理積ゲートとからなり、
前記排他的論理和ゲートは、前記第２の垂直同期信号を受信する第１の入力端と、前記元来信号を受信する第２の入力端と、出力端とを有し、
前記論理積ゲートは、前記排他的論理和ゲートの出力端と連接している第１の入力端と、該元来信号を受信する第２の入力端と、前記危険パルスを出力する出力端とを有することを特徴とする請求項５に記載の表示器の水平同期信号と垂直同期信号との調整装置。 - 前記判別回路は、遅延フリップフロップと、論理和ゲートとからなり、
前記遅延フリップフロップは、信号入力端と、前記水平同期信号を受信するクロック入力端と、前記トリガパルスを出力する正出力端とを有し、
前記論理和ゲートは、前記正出力端と連接している第１の入力端と、前記危険パルスを受信する第２の入力端と、前記信号入力端と連接している出力端とを有し、
前記遅延回路は、前記トリガパルスに作動されるスイッチ素子と、前記第１の垂直同期信号を受信し、且つ前記スイッチ素子に作動されると、前記受信した第１の垂直同期信号を第３の時間遅らせて第３の垂直同期信号を形成する第３の遅延回路とからなり、
前記スイッチ素子は、トランジスターであり、且つ
前記トリガパルスを受信するベースと、グラウンドされるエミッタと、コレクタとを有し、
前記第３の遅延回路は、第３の抵抗器と第３のキャパシターと第３の論理和ゲートとからなり、
前記第３の論理和ゲートは、外で互いに連接した２の入力端と、前記第３の垂直同期信号を出力する出力端とを有し、
前記第３の抵抗器は、前記第１の垂直同期信号を受信する入力端と、前記第３の論理和ゲートの２の入力端の外で互いに連接したところと連接している出力端とを有し、
前記第３のキャパシターは、その一端が前記第３の論理和ゲートの２の入力端の外で互いに連接したところと連接し、他端が前記トランジスターの前記コレクタと連接していることを特徴とする請求項５に記載の表示器の水平同期信号と垂直同期信号との調整装置。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002296445A JP2004134974A (ja) | 2002-10-09 | 2002-10-09 | 表示器の水平同期信号と垂直同期信号との調整方法及びその調整装置 |
| US10/287,580 US7230615B2 (en) | 2002-10-09 | 2002-11-05 | Method and apparatus for coordinating horizontal and vertical synchronization signals |
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002296445A JP2004134974A (ja) | 2002-10-09 | 2002-10-09 | 表示器の水平同期信号と垂直同期信号との調整方法及びその調整装置 |
| US10/287,580 US7230615B2 (en) | 2002-10-09 | 2002-11-05 | Method and apparatus for coordinating horizontal and vertical synchronization signals |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2004134974A true JP2004134974A (ja) | 2004-04-30 |
Family
ID=32852627
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002296445A Pending JP2004134974A (ja) | 2002-10-09 | 2002-10-09 | 表示器の水平同期信号と垂直同期信号との調整方法及びその調整装置 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US7230615B2 (ja) |
| JP (1) | JP2004134974A (ja) |
Families Citing this family (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3704121B2 (ja) * | 2002-11-28 | 2005-10-05 | Ｎｅｃディスプレイソリューションズ株式会社 | 画像信号中継装置、画像信号中継機能つき画像表示装置およびそれら装置の制御方法 |
| US7262784B2 (en) * | 2003-05-02 | 2007-08-28 | Etron Technology, Inc. | LCD controller to hold a fixed image aspect ratio |
| TWI268473B (en) * | 2004-11-04 | 2006-12-11 | Realtek Semiconductor Corp | Display controlling device and controlling method |
| US8648932B2 (en) * | 2009-08-13 | 2014-02-11 | Olive Medical Corporation | System, apparatus and methods for providing a single use imaging device for sterile environments |
| WO2011120014A1 (en) | 2010-03-25 | 2011-09-29 | Olive Medical Corporation | System and method for providing a single use imaging device for medical applications |
| CN103648363B (zh) | 2011-05-12 | 2017-03-29 | 德普伊辛迪斯制品公司 | 用于内窥镜的改进的图像传感器 |
| CN104486987A (zh) | 2012-07-26 | 2015-04-01 | 橄榄医疗公司 | 具有最小面积单片式cmos图像传感器的相机系统 |
| JP6110122B2 (ja) * | 2012-12-07 | 2017-04-05 | シナプティクス・ジャパン合同会社 | 集積回路装置、パネル表示装置及び表示パネルドライバ |
| JP6419774B2 (ja) | 2013-03-15 | 2018-11-07 | デピュイ・シンセス・プロダクツ・インコーポレイテッド | 内視鏡適用における画像センサｉ／ｏ及びコンダクタ数の最少化 |
| WO2014145246A1 (en) | 2013-03-15 | 2014-09-18 | Olive Medical Corporation | Image sensor synchronization without input clock and data transmission clock |
| EP3579219B1 (en) * | 2018-06-05 | 2022-03-16 | IMEC vzw | Data distribution for holographic projection |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5311296A (en) * | 1991-11-12 | 1994-05-10 | Rohm Co., Ltd. | Video signal generator circuit and video image processing device using the same |
| JPH0678243A (ja) * | 1992-08-04 | 1994-03-18 | Sony Corp | コントラストコントロール回路 |
| EP0742982B1 (en) | 1994-12-06 | 2000-02-09 | Koninklijke Philips Electronics N.V. | Vertical position-jitter elimination |
| JPH09172561A (ja) | 1995-12-20 | 1997-06-30 | Fujitsu General Ltd | 垂直水平同期信号の位相調整回路 |
| JP3952599B2 (ja) * | 1998-07-16 | 2007-08-01 | 松下電器産業株式会社 | 映像表示装置および映像表示方法 |
| JP4092857B2 (ja) * | 1999-06-17 | 2008-05-28 | ソニー株式会社 | 画像表示装置 |
| JP4831722B2 (ja) * | 2001-10-05 | 2011-12-07 | Ｎｌｔテクノロジー株式会社 | 表示装置および画像表示システムおよびそれを用いた端末 |
| KR100432554B1 (ko) * | 2002-11-29 | 2004-05-24 | 하나 마이크론(주) | 유기 전계 발광 디바이스 디스플레이 구동장치 및 방법 |
-
2002
- 2002-10-09 JP JP2002296445A patent/JP2004134974A/ja active Pending
- 2002-11-05 US US10/287,580 patent/US7230615B2/en active Active
Also Published As
| Publication number | Publication date |
|---|---|
| US7230615B2 (en) | 2007-06-12 |
| US20040085309A1 (en) | 2004-05-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR101319088B1 (ko) | 평판 패널용 화상 모드 제어기 및 그를 포함한 평판 표시장치 | |
| JP2004134974A (ja) | 表示器の水平同期信号と垂直同期信号との調整方法及びその調整装置 | |
| US8704805B2 (en) | System and method for handling image data transfer in a display driver | |
| KR100657448B1 (ko) | 액정 표시 장치 | |
| CN101510419A (zh) | 显示器的自动频率和相位调节装置和方法 | |
| US20060092100A1 (en) | Display controlling device and controlling method | |
| KR20020028867A (ko) | 평면 스크린용 위상을 보상하기 위한 방법 및 장치 | |
| KR0142468B1 (ko) | 액정 표시장치의 실효화면 중앙표시 구동 장치 및 방법 | |
| KR100604907B1 (ko) | 데이터 인에이블 신호로부터 발생되는 수평/수직 동기신호로부터 신호의 안정성 여부를 판별하는 평판 표시장치의 싱크 프로세서 | |
| US6587139B1 (en) | Device for measuring period of synchronizing signal and display device | |
| US20060077202A1 (en) | Mode-selecting apparatus, display apparatus including the same, and method of selecting a mode in display unit | |
| KR100556384B1 (ko) | 영상기기의 잔상 방지 장치 및 방법 | |
| KR0182177B1 (ko) | 최적 게이트 펄스 발생 회로 | |
| JP4310679B2 (ja) | 表示駆動制御装置 | |
| JP3054498B2 (ja) | 画像表示装置及び入力信号判別回路 | |
| JP3495672B2 (ja) | 表示装置 | |
| JP2000299797A (ja) | サンプリング周波数・位相調整方法、サンプリング周波数・位相調整装置およびｌｃｄ装置 | |
| JP2001060077A (ja) | ビデオ信号変換装置およびｌｃｄ装置 | |
| JP3096570B2 (ja) | ディスプレイ装置 | |
| JP2003005731A (ja) | 映像信号判別装置 | |
| JPS594046B2 (ja) | ライトペンの視野位置検出装置 | |
| JP2006227449A (ja) | 表示装置 | |
| JPH0846880A (ja) | 撮像装置 | |
| KR940001840Y1 (ko) | 모니터의 모드 자동절환 회로 | |
| JP2000056729A (ja) | 自動表示幅調整回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20051004 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070717 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20071012 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20071106 |