JP2004006857A - 集積回路チップ及びそれの製造方法 - Google Patents
集積回路チップ及びそれの製造方法 Download PDFInfo
- Publication number
- JP2004006857A JP2004006857A JP2003126408A JP2003126408A JP2004006857A JP 2004006857 A JP2004006857 A JP 2004006857A JP 2003126408 A JP2003126408 A JP 2003126408A JP 2003126408 A JP2003126408 A JP 2003126408A JP 2004006857 A JP2004006857 A JP 2004006857A
- Authority
- JP
- Japan
- Prior art keywords
- pad
- test
- integrated circuit
- semiconductor integrated
- element group
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
- H01L22/30—Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
- H01L22/32—Additional lead-in metallisation on a device or substrate, e.g. additional pads or pad portions, lines in the scribe line, sacrificed conductors
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
- H01L22/30—Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
- H01L22/34—Circuits for electrically characterising or monitoring manufacturing processes, e. g. whole test die, wafers filled with test structures, on-board-devices incorporated on each die, process control monitors or pad structures thereof, devices in scribe line
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/0555—Shape
- H01L2224/05552—Shape in top view
- H01L2224/05554—Shape in top view being square
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
- H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/013—Alloys
- H01L2924/0132—Binary Alloys
- H01L2924/01327—Intermediate phases, i.e. intermetallics compounds
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/1901—Structure
- H01L2924/1904—Component type
- H01L2924/19041—Component type being a capacitor
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Automation & Control Theory (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Semiconductor Integrated Circuits (AREA)
- Tests Of Electronic Circuits (AREA)
Abstract
【課題】テスト素子グループ（ＴＥＧ）回路を含む集積回路チップ及びそれの製造方法を提供する。
【解決手段】本発明による集積回路チップは、テストパッド、前記テストパッドに連結されたテスト素子グループ、及び対応する内部回路に各々連結される複数のボンディングパッドを含む。ＥＤＳテスト時に、前記テストパッドと前記ボンディングパッドにはテスト装置の対応するプローブピンが各々電気的に連結され、その結果、前記内部回路と前記テスト素子グループ回路が同時にテストされる。
【選択図】図１
【解決手段】本発明による集積回路チップは、テストパッド、前記テストパッドに連結されたテスト素子グループ、及び対応する内部回路に各々連結される複数のボンディングパッドを含む。ＥＤＳテスト時に、前記テストパッドと前記ボンディングパッドにはテスト装置の対応するプローブピンが各々電気的に連結され、その結果、前記内部回路と前記テスト素子グループ回路が同時にテストされる。
【選択図】図１
Description
【０００１】
【発明の属する技術分野】
本発明は半導体集積回路チップを製造する技術に関するものであり、さらに具体的には、テスト素子グループ（ＴＥＧ；Ｔｅｓｔ Ｅｌｅｍｅｎｔ Ｇｒｏｕｐ）回路を含む半導体集積回路チップに関するものである。
【０００２】
【従来の技術】
半導体集積回路チップは一般的に、次のような過程を通じて製造されている。まず、図１２を参照すると、多様な回路パターンを含む複数の集積回路チップがよく知られた製造工程を通じて半導体ウェーハ上に形成される（Ｓ１０）。半導体素子の電気的な特性を測定するためのテスト素子グループ（ＴＥＧ）がテストされる（Ｓ２０）。このようなテストを以降では“ＴＥＧテスト”という。その次に、電気的な特性または機能性に従って不良ダイから正常なダイを識別するために、前記ウェーハ上の複数のチップがテストされる（Ｓ３０）。このようなテストを以降では“電気的なダイ識別（ＥＤＳ；Ｅｌｅｃｔｒｉｃ Ｄｉｅ Ｓｏｒｔｉｎｇ）テスト”という。ＥＤＳテストはプローブカードを使用して実行される。プローブカードは、テストのための個別チップにテスト装備を電気的に連結するためにプローブカード上に実装されたプローブ針を有する。ＥＤＳテストの後に、正常なダイのみがパッケージされる（Ｓ４０）。
【０００３】
先に説明したＴＥＧテストは集積回路チップの電気的な特性を測定するためのものであって、ＴＥＧテストを通じて得られたデータは工程上の問題を解決するために使用される。すなわち、測定された電気的特性を利用して各工程が正しく実行されるか否かを判別することによって、各工程の問題を究明して解決することができる。各集積回路チップを構成する各種素子の電気的な特性が分かるために、測定素子またはテスト素子の所定のパターンまたはテスト素子グループが半導体ウェーハのスクライブライン領域上に形成される。テスト素子グループが集積回路チップ内に半導体素子を形成するための工程と同一の工程を通じて形成されるので、テスト素子グループの電気的な特性を測定することは集積回路チップ内に形成される素子の電気的な特性を測定することと同一であると看做すことができる。したがって、集積回路チップの特性はテスト素子グループをテストすることによって得られる。
【０００４】
ＴＥＧテストを通じて、例えば、半導体素子としてトランジスタのドレイン電流、インバータのしきい値電圧、メタル間開放／短絡状態、コンタクト抵抗、キャパシタンスなどのような集積回路チップ（または集積回路チップ内に形成された半導体素子）の電気的な特性をテストすることが可能である。先の説明のように、ＴＥＧテストを通じて得られたデータは工程信頼性や安定性を評価するのに使用され、ＴＥＧテストのためのテスト素子グループは半導体基板のスクライブライン領域だけではなく、半導体集積回路チップ内でも形成されることができる。
【０００５】
電気的な特性を測定するためのテスト素子グループの多様な構造が日本公開特許第２０００−３３２０７７号公報、日本公開特許第２０００−０３１２２１号公報、日本公開特許第０９−１７２０４９号公報、大韓民国公開特許第１９７７−００５３２２６号公報、及び大韓民国公開特許第２０００−０５１６８４号公報に各々掲示されている。さらに具体的に説明すると、日本公開特許第２０００−３３２０７７号公報には配線間に生じる短絡現象を検査することができるテスト素子グループ構造が開示されており、日本公開特許第２０００−０３１２２１号公報にはテスト時間内に欠陥チップを確実に探すことができるテスト素子グループ構造が開示されている。日本公開特許第０９−１７２０４９号公報には半導体パラメータを検査するためのモニタパターンをチップの四つの角に散発的に配置することによって、空間を節約することができるテスト素子グループ構造が開示されている。大韓民国公開特許第１９９７−００５３２２６号公報にはテストパターンをチップに形成し、テストパターンをオプションパットと連結することによって、パッケージの後にも半導体素子の電気的な特性を測定することができるテスト素子グループ構造が開示されている。大韓民国公開特許第２０００−０５１６８４号公報には半導体素子の電気的な特性及び半導体素子製造工程の不良の分析のためのテストパターンを半導体集積回路チップ内に形成する技術が開示されている。一方、他の種類のＴＥＧ回路が米国特許６，３７２，５５４号公報、同６，３６８，９５６号公報、同６，３２６，６７６号公報、同６，３２６，３０９号公報、６，同０７５，３７３号公報、同５，９３６，４２０号公報、及び同５，６５０，９６１号公報に開示されている。
【０００６】
ＴＥＧテストが実行された後に、図１１に示したように、ＥＤＳテストが実行される。一般的に、ＴＥＧテストを通じて得られた電気的な特性データを分析することによって、不良ウェーハが選別される。集積回路チップをテストするのにかかる時間は、生産費と密接な関係を有するので、一般的に限定されている。限定されたテスト時間内にＴＥＧテストとＥＤＳテストを各々実行する場合に、ＴＥＧテストは、ＥＤＳテストと異なり、総テスト時間の制約により半導体ウェーハの一部領域のみに対して行われる。例えば、テスト素子グループが半導体基板のスクライブライン領域または各半導体集積回路チップ内に形成されていても、テスト時間の制約により特定スクライブライン領域のテスト素子グループまたは特定の半導体集積回路チップのテスト素子グループのみがテストされる。これは半導体ウェーハで得られたデータがウェーハ上の全ての集積回路チップの電気的な特性を反映できないことを意味する。
【０００７】
結論的に、限定されたテスト時間内で、各集積回路チップの電気的な特性を正確に把握することができる新しい技術が切実に要求されている。
【０００８】
【発明が解決しようとする課題】
本発明の目的は、テスト時間の増加なく、ウェーハ上に形成された各集積回路チップでＥＤＳテスト及びＴＥＧテストを同時に実行することができる半導体集積回路チップを提供することである。
【０００９】
本発明のまた他の目的は、テスト時間の増加なく、ウェーハ上に形成された各集積回路装置の電気的な特性を正確に把握することができる半導体製造方法を提供することである。
【００１０】
【課題を解決するための手段】
上述の目的を達成するための本発明の１つの特徴によると、半導体ウェーハ上に形成される半導体集積回路装置は、少なくとも一つの第１パッド、対応する内部回路に各々連結される複数の第２パッド、前記少なくとも一つの第１パッドに連結される第１テスト素子グループ回路を含む。前記内部回路と前記第１テスト素子グループ回路はウェーハレベルで同時にテストされうる。ここで、前記第１パッドは非ボンディングパッドとされ、前記第２パッドはボンディングパッドとされうる。
【００１１】
【本発明の実施の形態】
本明細書で使用される用語“半導体集積回路装置”、“集積回路装置”、“半導体集積回路チップ”、及び“半導体チップ”は同一の意味として使用される。また、用語“テスト素子グループ”、“テスト素子グループ回路”、及び“テスト素子グループパターン”は同一の意味として使用される。本発明の新規な集積回路チップは、決められたテスト時間内に各集積回路チップのＥＤＳテストとＴＥＧテストを同時に実行することを可能にする。これはテスト時間の増加なく、ウェーハの全領域で、そして各集積回路チップで電気的な特性を均一に得ることができることを意味する。以下、本発明の望ましい実施形態が参照図面に基づいて詳細に説明される。
【００１２】
図１は本発明による集積回路チップを含むウェーハの一部分を示す図面である。図１を参照すると、ウェーハまたは半導体ウェーハ１は複数のチップ領域を含み、チップ領域はスクライブライン領域によって定義される。図１には四つの集積回路チップ１０〜１３が部分的に示されている。しかし、半導体ウェーハ１上に形成された残りの集積回路チップも図１に示した構成と同様に形成されうる。隣接したチップの間のスクライブライン領域１４にはテスト素子グループ（ＴＥＧ）１５〜１８が形成されている。集積回路チップ１０〜１３の各々は同一の回路パターンを有するので、一つの集積回路チップ１０について説明する。集積回路チップ１０〜１３の各々の構成要素は同一の参照番号で表記される。
【００１３】
集積回路チップ１０は内部回路領域１９に電気的に連結される複数のボンディングパッドを含む。図１に示したように、集積回路チップ１０には二つのボンディングパッド２０、２１が示されているが、一般的には、より多いボンディングパッドが集積回路チップ１０内に配列される。ボンディングパッドは集積回路チップ１０の両エッジ部分に配列されている。ボンディングパッドの配列は図１に示した配列に限定されないことは自明である。例えば、図２及び図３に示したように、ボンディングパッドは集積回路チップ１０の中央部分またはエッジ領域に沿って配列されてもよい。ボンディングパッドは、例えば、リードフレーム（またはパッケージピン）に各々ボンディング配線を通じて連結され、電源電圧、接地電圧、制御信号、アドレス及びデータを入／出力するのに使用されうる。
【００１４】
再び、図１を参照すると、集積回路チップ１０はテストパッド２２とテスト素子グループ回路２３をさらに含む。テストパッド２２にはテスト素子グループ回路２３が電気的に連結されている。本発明の望ましい実施形態の集積回路チップにおいて、テスト素子グループ回路２３は集積回路チップの電気的な特性（例えば、トランジスタのドレイン電流、インバータのしきい値電圧、メタル間開放／短絡状態、コンタクト抵抗、キャパシタンスなど）をテストするために使用される。テスト素子グループ回路２３は動作電圧として電源電圧ライン２４を通じて供給される電源電圧と接地電圧ライン２５を通じて供給される接地電圧を使用する。図示されていないが、電源電圧ライン２４は電源電圧が供給されるボンディングパッド（図示せず）に連結され、接地電圧ライン２５は接地電圧が供給されるボンディングパッド（図示せず）に連結されうる。
【００１５】
本発明の望ましい実施形態において、テストパッド２２はボンディングパッド２０、２１の各々の大きさとほとんど同一の大きさを有するように形成される。例えば、テストパッド２２はボンディングパッド２０、２１のようにプローブ針（ｐｒｏｂｅ ｎｅｅｄｌｅ）が接触されるのに十分な大きさを有する。ボンディングパッド２０、２１は、図４を参照すると、パッケージ過程でリードフレーム（ｌｅａｄ ｆｒａｍｅ）２８の対応するリード２６に対応するボンディング配線２７を通じて電気的に各々連結される。一方、テストパッド２２はリードフレーム２８のリードに連結されない。
【００１６】
集積回路チップ１０内に形成されたテストパッド２２及びテスト素子グループ回路２３を利用して集積回路チップ１０の電気的な特性を測定することによって、半導体ウェーハ１上の各集積回路チップの電気的な特性を直接的に得ることができる。すべての集積回路チップの電気的な特性を分析することによって、各工程が正しく実行されたか否かを正確に把握することができる。結論的に、すべての集積回路チップの電気的な特性を測定することによって、正確な工程プロファイルを得ることが可能である。半導体素子の電気的な特性を測定するためのＴＥＧテストは、本発明の望ましい実施形態の集積回路チップにおいて、ＥＤＳテストと同時に実行される。集積回路チップのＡＣ及びＤＣ特性を測定するためのＥＤＳテストを実行する場合に、複数のボンディングパッド２０、２１だけではなく、テストパッド２２には、図５に示したように、テスト装備３０の対応するプローブ針３２が各々電気的に連結される。プローブ針３２はプローブカードに電気的に連結され、プローブ針３２を通じて伝達される信号はプローブカード４０を通じてテスト装備３０に伝送されうる。
【００１７】
プローブ針３２が対応するパッド２０、２１、２２に連結されることによって、ＥＤＳテスト時間において、集積回路チップのＥＤＳテストだけではなく、ＴＥＧテストを同時に実行することが可能である。これはテスト時間の増加なく、ウェーハの全領域で、そして各集積回路チップで電気的な特性を均一に得ることができることを意味する。さらに、追加的なテスト時間を不要としつつ、ＥＤＳテスト時間にすべての集積回路チップの電気的な特性を測定することによって、不良チップまたは不良ウェーハを早期に選別することが可能である。したがって、パッケージ費用を節減することができる。
【００１８】
本発明を適用した集積回路チップの望ましい製造過程を示す図６を参照すると、まず、半導体ウェーハの各集積回路チップ領域にテストパッド、複数のボンディングパッド、前記複数のボンディングパッドに各々連結される内部回路、及び前記テストパッドに連結されるテスト素子グループ回路が形成される（Ｓ１００）。例えば、図１の集積回路チップ１０領域にはテストパッド２２、テストパッド２２に連結されたテスト素子グループ回路２３、複数のボンディングパッド２０、２１及びボンディングパッド２０、２１に連結された内部回路がステップＳ１００で形成される。その次に、前記内部回路と前記テスト素子グループ回路が同時にテストされる（Ｓ１２０）。すなわち、ボンディングパッド２０、２１だけではなく、テストパッド２２にプローブ針を電気的に連結した後に、ＥＤＳテストとＴＥＧテストが同時に実行される。最後に、前記半導体ウェーハの集積回路チップが個別的にパッケージされる（Ｓ１４０）。
【００１９】
図７は本発明によるテスト素子グループ回路の望ましい実施形態である。図７を参照すると、本発明の望ましい実施形態のテスト素子グループ回路２３’は、ＰＭＯＳトランジスタＭＰ１、二つのＮＭＯＳトランジスタＭＮ１、ＭＮ２、及び二つのヒューズ素子Ｆ１、Ｆ２を含む。ヒューズ素子Ｆ１、Ｆ２は、例えばレーザヒューズまたは電気的なヒューズで構成されることができる。ＰＭＯＳトランジスタＭＰ１は、テストパッド２２に連結されたゲートと電源電圧ライン２４に連結されたソースを有する。ヒューズ素子Ｆ１は、ＰＭＯＳトランジスタＭＰ１のドレインに連結された一端とテストパッド２２に連結された他端を有する。ＮＭＯＳトランジスタＭＮ１は、ヒューズ素子Ｆ２を通じてテストパッド２２に連結されたドレイン、接地電圧ライン２５に連結されたソース、及びテストパッド２２に連結されたゲートを有する。ＮＭＯＳトランジスタＭＮ２は、静電放電保護素子として動作するように、テストパッド２２と接地電圧ライン２５との間に連結されている。
【００２０】
集積回路チップのＥＤＳテストが実行される際に、図５に示したように、ボンディングパッドと同様に、テストパッド２２にはプローブカードの対応するプローブピン３２が電気的に連結されうる。テスト素子グループ回路２３にはＥＤＳテスト時に印加される電源電圧ＶＣＣと接地電圧ＶＳＳが供給されるので、一つのテストパッドを利用してテスト素子グループ回路２３をテストすることが可能である。テスト素子グループ回路２３をテストする時に、テストパッド２２に印加される電圧は０ＶからＶＣＣまでの幅（範囲）で繰り返して変更されうる。この時に、テストパッド２２に流れ込む電流またはテストパッド２２から流れ出る電流を検査することによって、ＰＭＯＳ及びＮＭＯＳトランジスタＭＰ１、ＭＮ１のドレイン電流を測定することができる。そして、テストパッド２２に電流が流れない時に、テストパッド２２に印加される電圧がＰＭＯＳ及びＮＭＯＳトランジスタＭＰ１、ＭＮ１で構成されたインバータのしきい値電圧になる。ヒューズ素子Ｆ１、Ｆ２を選択的に切断することによって、ＰＭＯＳまたはＮＭＯＳトランジスタのみのドレイン電流を測定することができる。
【００２１】
図８は本発明によるテスト素子グループ回路の他の実施形態である。図８において、図７に示した構成要素と同一の機能を実行する構成要素については同一の参照番号で表記し、それに対する説明は省略する。図８に示したテスト素子グループ回路２３”はヒューズ素子Ｆ３、Ｆ４が追加されたことを除いては、図７に示したことと実質的に同一である。ヒューズ素子Ｆ３、Ｆ４はＥＤＳテストと共にＴＥＧテストが終了した後に、テスト素子グループ回路２３によって引き起こされうる問題を予め防止するために使用される。すなわち、ＥＤＳテストが終了した後に、テスト素子グループ回路２３”が電源ライン２４、２５で電気的に分離されるようにヒューズ素子Ｆ３、Ｆ４が切断される。ヒューズ素子Ｆ３、Ｆ４は、例えば、この分野によく知られたレーザヒューズまたは電気的なヒューズで構成されうる。
【００２２】
図９は本発明によるテスト素子グループ回路の更に他の実施形態である。図９を参照すると、本発明の望ましい実施形態のテスト素子グループ回路２３’’’は、テストパッド２２と接地電圧ライン２５との間に対応するコンタクトホールＶＩＡ３−ＶＩＡ１を通じて直列連結された複数のメタルライン（Ｍ４ａ、Ｍ４ｂ）、（Ｍ３ａ、Ｍ３ｃ）、（Ｍ２ａ、Ｍ２ｃ）及び（Ｍ１ａ、Ｍ１ｂ）を含む。図示の便宜上、図９には１０個のメタルラインが９個のコンタクトホールＶＩＡ３−ＶＩＡ１を通じて直列連結されている。しかし、５００個または１０００個以上のコンタクトホールが形成されるように、より多いメタルラインが使用されうる。コンタクトを多く形成することによって得ることができる利点は次の通りである。テストパッド２２に電圧を印加した状態で、テストパッド２２に流れる電流量を測定することによって、テスト素子グループ回路２３のＴＥＧテストが実行される。ここで、各コンタクトホールの抵抗は非常に小さい抵抗値を有するので、直列に連結されたコンタクトの個数が少ない場合にはテストパッド２２に流れる電流量が多くなりうる。そこで、テストパッド２２に流れる電流量を少なくするために、直列に連結されるコンタクトホールの個数を大きくすることが望ましい。この実施形態において、テスト素子グループ回路２３には接地電圧ライン２５のみが接続されるので、図１に示した電源電圧ライン２４は配線の必要がない。
【００２３】
図１０は本発明によるテスト素子グループ回路の更に別の実施形態である。図１０において、図９に示した構成要素と同一の機能を実行する構成要素については同一の参照番号で表記し、それに対する説明は省略する。図１０に示したテスト素子グループ回路２３は、ヒューズ素子Ｆ５、Ｆ６が追加されたことを除いては、図９に示した構成と実質的に同一である。ヒューズ素子Ｆ５、Ｆ６は、ＥＤＳテストと共にＴＥＧテストが終了した後に、テスト素子グループ回路２３によって引き起こされうる誤動作を防止するためのものである。すなわち、ＥＤＳテストが終了した後に、テスト素子グループ回路２３が電源ライン２４、２５で電気的に分離されるようにヒューズ素子Ｆ５、Ｆ６は切断されうる。ヒューズ素子Ｆ５、Ｆ６は、例えばレーザヒューズまたは電気的なヒューズで構成されうる。
【００２４】
本発明によると、集積回路装置のＥＤＳテストとＴＥＧテストが同時に実行されうる。ウェーハのスクライブライン領域１４に形成されたテスト素子グループ回路に対するＴＥＧテストは、ＥＤＳテストの以前にまたはＥＤＳテストと同時に実行されることができる。単一のテストパッドを通じて集積回路装置のすべでの電気的な特性を測定することが可能であれば、図１１に示したように、図１に示したウェーハ１と異なり、スクライブライン領域１４にテスト素子グループ回路を形成する必要がない。このような場合に、総テスト時間が短縮されることができる。
【００２５】
以上、本発明を適用した回路の構成及び動作を図面に従って説明したが、これは幾つかの適用例に過ぎず、本発明の技術的思想及び範囲を逸脱しない範囲内で多様な変形及び変更等が可能である。
【００２６】
【発明の効果】
上述のように、本発明によれば、例えば、ボンディングパッドを通じて供給される電源電圧と接地電圧を動作電圧として使用することによって、単一のテストパッドを利用して半導体素子の電気的な特性を測定することが可能である。さらに、ＴＥＧテストがＥＤＳテストと同時に実行されることによって、ウェーハ上の集積回路チップ各々の電気的な特性を直接的に正確に測定することができる。これは、テスト時間を増加させることなく、簡単な方法で各集積回路チップの電気的な特性の検査を可能にすることを意味する。さらに、各集積回路チップから測定された多量のデータを利用して不良チップまたはウェーハを早期に選別することによって、パッケージ費用も大きく節減することができる。
【図面の簡単な説明】
【図１】本発明の望ましい実施形態の集積回路チップを含むウェーハの一部分を示す図面である。
【図２】図１に示したパッド構造と異なるパッド構造を示す図面である。
【図３】図１に示したパッド構造と異なるパッド構造を示す図面である。
【図４】本発明の望ましい実施形態の集積回路チップのボンディングパッドとリードフレームのリードの連結状態を示す図面である。
【図５】ＥＤＳテストの際に時に、プローブ針が本発明の望ましい実施形態の集積回路チップに形成されたボンディング及びテストパッドに接続された状態を示す図面である。
【図６】本発明の望ましい実施形態の半導体製造方法を示すフローチャートである。
【図７】本発明によるテスト素子グループ回路の実施形態を示す図面である。
【図８】本発明によるテスト素子グループ回路の実施形態を示す図面である。
【図９】本発明によるテスト素子グループ回路の実施形態を示す図面である。
【図１０】本発明によるテスト素子グループ回路の実施形態を示す図面である。
【図１１】本発明による集積回路チップを含むウェーハの他の例を示す図面である。
【図１２】一般的な半導体製造方法を示すフローチャートである。
【符号の説明】
１ 半導体ウェーハ
１０，１１，１２，１３ 集積回路チップ
１５，１６，１７，１８，２３ テスト素子グループ回路
１９ 内部回路領域
２０，２１ ボンディングパッド
２２ テストパッド
２４，２５ 電源ライン
２７ ボンディング配線
３０ テスト装備
３２ プローブ針
４０ プローブカード
【発明の属する技術分野】
本発明は半導体集積回路チップを製造する技術に関するものであり、さらに具体的には、テスト素子グループ（ＴＥＧ；Ｔｅｓｔ Ｅｌｅｍｅｎｔ Ｇｒｏｕｐ）回路を含む半導体集積回路チップに関するものである。
【０００２】
【従来の技術】
半導体集積回路チップは一般的に、次のような過程を通じて製造されている。まず、図１２を参照すると、多様な回路パターンを含む複数の集積回路チップがよく知られた製造工程を通じて半導体ウェーハ上に形成される（Ｓ１０）。半導体素子の電気的な特性を測定するためのテスト素子グループ（ＴＥＧ）がテストされる（Ｓ２０）。このようなテストを以降では“ＴＥＧテスト”という。その次に、電気的な特性または機能性に従って不良ダイから正常なダイを識別するために、前記ウェーハ上の複数のチップがテストされる（Ｓ３０）。このようなテストを以降では“電気的なダイ識別（ＥＤＳ；Ｅｌｅｃｔｒｉｃ Ｄｉｅ Ｓｏｒｔｉｎｇ）テスト”という。ＥＤＳテストはプローブカードを使用して実行される。プローブカードは、テストのための個別チップにテスト装備を電気的に連結するためにプローブカード上に実装されたプローブ針を有する。ＥＤＳテストの後に、正常なダイのみがパッケージされる（Ｓ４０）。
【０００３】
先に説明したＴＥＧテストは集積回路チップの電気的な特性を測定するためのものであって、ＴＥＧテストを通じて得られたデータは工程上の問題を解決するために使用される。すなわち、測定された電気的特性を利用して各工程が正しく実行されるか否かを判別することによって、各工程の問題を究明して解決することができる。各集積回路チップを構成する各種素子の電気的な特性が分かるために、測定素子またはテスト素子の所定のパターンまたはテスト素子グループが半導体ウェーハのスクライブライン領域上に形成される。テスト素子グループが集積回路チップ内に半導体素子を形成するための工程と同一の工程を通じて形成されるので、テスト素子グループの電気的な特性を測定することは集積回路チップ内に形成される素子の電気的な特性を測定することと同一であると看做すことができる。したがって、集積回路チップの特性はテスト素子グループをテストすることによって得られる。
【０００４】
ＴＥＧテストを通じて、例えば、半導体素子としてトランジスタのドレイン電流、インバータのしきい値電圧、メタル間開放／短絡状態、コンタクト抵抗、キャパシタンスなどのような集積回路チップ（または集積回路チップ内に形成された半導体素子）の電気的な特性をテストすることが可能である。先の説明のように、ＴＥＧテストを通じて得られたデータは工程信頼性や安定性を評価するのに使用され、ＴＥＧテストのためのテスト素子グループは半導体基板のスクライブライン領域だけではなく、半導体集積回路チップ内でも形成されることができる。
【０００５】
電気的な特性を測定するためのテスト素子グループの多様な構造が日本公開特許第２０００−３３２０７７号公報、日本公開特許第２０００−０３１２２１号公報、日本公開特許第０９−１７２０４９号公報、大韓民国公開特許第１９７７−００５３２２６号公報、及び大韓民国公開特許第２０００−０５１６８４号公報に各々掲示されている。さらに具体的に説明すると、日本公開特許第２０００−３３２０７７号公報には配線間に生じる短絡現象を検査することができるテスト素子グループ構造が開示されており、日本公開特許第２０００−０３１２２１号公報にはテスト時間内に欠陥チップを確実に探すことができるテスト素子グループ構造が開示されている。日本公開特許第０９−１７２０４９号公報には半導体パラメータを検査するためのモニタパターンをチップの四つの角に散発的に配置することによって、空間を節約することができるテスト素子グループ構造が開示されている。大韓民国公開特許第１９９７−００５３２２６号公報にはテストパターンをチップに形成し、テストパターンをオプションパットと連結することによって、パッケージの後にも半導体素子の電気的な特性を測定することができるテスト素子グループ構造が開示されている。大韓民国公開特許第２０００−０５１６８４号公報には半導体素子の電気的な特性及び半導体素子製造工程の不良の分析のためのテストパターンを半導体集積回路チップ内に形成する技術が開示されている。一方、他の種類のＴＥＧ回路が米国特許６，３７２，５５４号公報、同６，３６８，９５６号公報、同６，３２６，６７６号公報、同６，３２６，３０９号公報、６，同０７５，３７３号公報、同５，９３６，４２０号公報、及び同５，６５０，９６１号公報に開示されている。
【０００６】
ＴＥＧテストが実行された後に、図１１に示したように、ＥＤＳテストが実行される。一般的に、ＴＥＧテストを通じて得られた電気的な特性データを分析することによって、不良ウェーハが選別される。集積回路チップをテストするのにかかる時間は、生産費と密接な関係を有するので、一般的に限定されている。限定されたテスト時間内にＴＥＧテストとＥＤＳテストを各々実行する場合に、ＴＥＧテストは、ＥＤＳテストと異なり、総テスト時間の制約により半導体ウェーハの一部領域のみに対して行われる。例えば、テスト素子グループが半導体基板のスクライブライン領域または各半導体集積回路チップ内に形成されていても、テスト時間の制約により特定スクライブライン領域のテスト素子グループまたは特定の半導体集積回路チップのテスト素子グループのみがテストされる。これは半導体ウェーハで得られたデータがウェーハ上の全ての集積回路チップの電気的な特性を反映できないことを意味する。
【０００７】
結論的に、限定されたテスト時間内で、各集積回路チップの電気的な特性を正確に把握することができる新しい技術が切実に要求されている。
【０００８】
【発明が解決しようとする課題】
本発明の目的は、テスト時間の増加なく、ウェーハ上に形成された各集積回路チップでＥＤＳテスト及びＴＥＧテストを同時に実行することができる半導体集積回路チップを提供することである。
【０００９】
本発明のまた他の目的は、テスト時間の増加なく、ウェーハ上に形成された各集積回路装置の電気的な特性を正確に把握することができる半導体製造方法を提供することである。
【００１０】
【課題を解決するための手段】
上述の目的を達成するための本発明の１つの特徴によると、半導体ウェーハ上に形成される半導体集積回路装置は、少なくとも一つの第１パッド、対応する内部回路に各々連結される複数の第２パッド、前記少なくとも一つの第１パッドに連結される第１テスト素子グループ回路を含む。前記内部回路と前記第１テスト素子グループ回路はウェーハレベルで同時にテストされうる。ここで、前記第１パッドは非ボンディングパッドとされ、前記第２パッドはボンディングパッドとされうる。
【００１１】
【本発明の実施の形態】
本明細書で使用される用語“半導体集積回路装置”、“集積回路装置”、“半導体集積回路チップ”、及び“半導体チップ”は同一の意味として使用される。また、用語“テスト素子グループ”、“テスト素子グループ回路”、及び“テスト素子グループパターン”は同一の意味として使用される。本発明の新規な集積回路チップは、決められたテスト時間内に各集積回路チップのＥＤＳテストとＴＥＧテストを同時に実行することを可能にする。これはテスト時間の増加なく、ウェーハの全領域で、そして各集積回路チップで電気的な特性を均一に得ることができることを意味する。以下、本発明の望ましい実施形態が参照図面に基づいて詳細に説明される。
【００１２】
図１は本発明による集積回路チップを含むウェーハの一部分を示す図面である。図１を参照すると、ウェーハまたは半導体ウェーハ１は複数のチップ領域を含み、チップ領域はスクライブライン領域によって定義される。図１には四つの集積回路チップ１０〜１３が部分的に示されている。しかし、半導体ウェーハ１上に形成された残りの集積回路チップも図１に示した構成と同様に形成されうる。隣接したチップの間のスクライブライン領域１４にはテスト素子グループ（ＴＥＧ）１５〜１８が形成されている。集積回路チップ１０〜１３の各々は同一の回路パターンを有するので、一つの集積回路チップ１０について説明する。集積回路チップ１０〜１３の各々の構成要素は同一の参照番号で表記される。
【００１３】
集積回路チップ１０は内部回路領域１９に電気的に連結される複数のボンディングパッドを含む。図１に示したように、集積回路チップ１０には二つのボンディングパッド２０、２１が示されているが、一般的には、より多いボンディングパッドが集積回路チップ１０内に配列される。ボンディングパッドは集積回路チップ１０の両エッジ部分に配列されている。ボンディングパッドの配列は図１に示した配列に限定されないことは自明である。例えば、図２及び図３に示したように、ボンディングパッドは集積回路チップ１０の中央部分またはエッジ領域に沿って配列されてもよい。ボンディングパッドは、例えば、リードフレーム（またはパッケージピン）に各々ボンディング配線を通じて連結され、電源電圧、接地電圧、制御信号、アドレス及びデータを入／出力するのに使用されうる。
【００１４】
再び、図１を参照すると、集積回路チップ１０はテストパッド２２とテスト素子グループ回路２３をさらに含む。テストパッド２２にはテスト素子グループ回路２３が電気的に連結されている。本発明の望ましい実施形態の集積回路チップにおいて、テスト素子グループ回路２３は集積回路チップの電気的な特性（例えば、トランジスタのドレイン電流、インバータのしきい値電圧、メタル間開放／短絡状態、コンタクト抵抗、キャパシタンスなど）をテストするために使用される。テスト素子グループ回路２３は動作電圧として電源電圧ライン２４を通じて供給される電源電圧と接地電圧ライン２５を通じて供給される接地電圧を使用する。図示されていないが、電源電圧ライン２４は電源電圧が供給されるボンディングパッド（図示せず）に連結され、接地電圧ライン２５は接地電圧が供給されるボンディングパッド（図示せず）に連結されうる。
【００１５】
本発明の望ましい実施形態において、テストパッド２２はボンディングパッド２０、２１の各々の大きさとほとんど同一の大きさを有するように形成される。例えば、テストパッド２２はボンディングパッド２０、２１のようにプローブ針（ｐｒｏｂｅ ｎｅｅｄｌｅ）が接触されるのに十分な大きさを有する。ボンディングパッド２０、２１は、図４を参照すると、パッケージ過程でリードフレーム（ｌｅａｄ ｆｒａｍｅ）２８の対応するリード２６に対応するボンディング配線２７を通じて電気的に各々連結される。一方、テストパッド２２はリードフレーム２８のリードに連結されない。
【００１６】
集積回路チップ１０内に形成されたテストパッド２２及びテスト素子グループ回路２３を利用して集積回路チップ１０の電気的な特性を測定することによって、半導体ウェーハ１上の各集積回路チップの電気的な特性を直接的に得ることができる。すべての集積回路チップの電気的な特性を分析することによって、各工程が正しく実行されたか否かを正確に把握することができる。結論的に、すべての集積回路チップの電気的な特性を測定することによって、正確な工程プロファイルを得ることが可能である。半導体素子の電気的な特性を測定するためのＴＥＧテストは、本発明の望ましい実施形態の集積回路チップにおいて、ＥＤＳテストと同時に実行される。集積回路チップのＡＣ及びＤＣ特性を測定するためのＥＤＳテストを実行する場合に、複数のボンディングパッド２０、２１だけではなく、テストパッド２２には、図５に示したように、テスト装備３０の対応するプローブ針３２が各々電気的に連結される。プローブ針３２はプローブカードに電気的に連結され、プローブ針３２を通じて伝達される信号はプローブカード４０を通じてテスト装備３０に伝送されうる。
【００１７】
プローブ針３２が対応するパッド２０、２１、２２に連結されることによって、ＥＤＳテスト時間において、集積回路チップのＥＤＳテストだけではなく、ＴＥＧテストを同時に実行することが可能である。これはテスト時間の増加なく、ウェーハの全領域で、そして各集積回路チップで電気的な特性を均一に得ることができることを意味する。さらに、追加的なテスト時間を不要としつつ、ＥＤＳテスト時間にすべての集積回路チップの電気的な特性を測定することによって、不良チップまたは不良ウェーハを早期に選別することが可能である。したがって、パッケージ費用を節減することができる。
【００１８】
本発明を適用した集積回路チップの望ましい製造過程を示す図６を参照すると、まず、半導体ウェーハの各集積回路チップ領域にテストパッド、複数のボンディングパッド、前記複数のボンディングパッドに各々連結される内部回路、及び前記テストパッドに連結されるテスト素子グループ回路が形成される（Ｓ１００）。例えば、図１の集積回路チップ１０領域にはテストパッド２２、テストパッド２２に連結されたテスト素子グループ回路２３、複数のボンディングパッド２０、２１及びボンディングパッド２０、２１に連結された内部回路がステップＳ１００で形成される。その次に、前記内部回路と前記テスト素子グループ回路が同時にテストされる（Ｓ１２０）。すなわち、ボンディングパッド２０、２１だけではなく、テストパッド２２にプローブ針を電気的に連結した後に、ＥＤＳテストとＴＥＧテストが同時に実行される。最後に、前記半導体ウェーハの集積回路チップが個別的にパッケージされる（Ｓ１４０）。
【００１９】
図７は本発明によるテスト素子グループ回路の望ましい実施形態である。図７を参照すると、本発明の望ましい実施形態のテスト素子グループ回路２３’は、ＰＭＯＳトランジスタＭＰ１、二つのＮＭＯＳトランジスタＭＮ１、ＭＮ２、及び二つのヒューズ素子Ｆ１、Ｆ２を含む。ヒューズ素子Ｆ１、Ｆ２は、例えばレーザヒューズまたは電気的なヒューズで構成されることができる。ＰＭＯＳトランジスタＭＰ１は、テストパッド２２に連結されたゲートと電源電圧ライン２４に連結されたソースを有する。ヒューズ素子Ｆ１は、ＰＭＯＳトランジスタＭＰ１のドレインに連結された一端とテストパッド２２に連結された他端を有する。ＮＭＯＳトランジスタＭＮ１は、ヒューズ素子Ｆ２を通じてテストパッド２２に連結されたドレイン、接地電圧ライン２５に連結されたソース、及びテストパッド２２に連結されたゲートを有する。ＮＭＯＳトランジスタＭＮ２は、静電放電保護素子として動作するように、テストパッド２２と接地電圧ライン２５との間に連結されている。
【００２０】
集積回路チップのＥＤＳテストが実行される際に、図５に示したように、ボンディングパッドと同様に、テストパッド２２にはプローブカードの対応するプローブピン３２が電気的に連結されうる。テスト素子グループ回路２３にはＥＤＳテスト時に印加される電源電圧ＶＣＣと接地電圧ＶＳＳが供給されるので、一つのテストパッドを利用してテスト素子グループ回路２３をテストすることが可能である。テスト素子グループ回路２３をテストする時に、テストパッド２２に印加される電圧は０ＶからＶＣＣまでの幅（範囲）で繰り返して変更されうる。この時に、テストパッド２２に流れ込む電流またはテストパッド２２から流れ出る電流を検査することによって、ＰＭＯＳ及びＮＭＯＳトランジスタＭＰ１、ＭＮ１のドレイン電流を測定することができる。そして、テストパッド２２に電流が流れない時に、テストパッド２２に印加される電圧がＰＭＯＳ及びＮＭＯＳトランジスタＭＰ１、ＭＮ１で構成されたインバータのしきい値電圧になる。ヒューズ素子Ｆ１、Ｆ２を選択的に切断することによって、ＰＭＯＳまたはＮＭＯＳトランジスタのみのドレイン電流を測定することができる。
【００２１】
図８は本発明によるテスト素子グループ回路の他の実施形態である。図８において、図７に示した構成要素と同一の機能を実行する構成要素については同一の参照番号で表記し、それに対する説明は省略する。図８に示したテスト素子グループ回路２３”はヒューズ素子Ｆ３、Ｆ４が追加されたことを除いては、図７に示したことと実質的に同一である。ヒューズ素子Ｆ３、Ｆ４はＥＤＳテストと共にＴＥＧテストが終了した後に、テスト素子グループ回路２３によって引き起こされうる問題を予め防止するために使用される。すなわち、ＥＤＳテストが終了した後に、テスト素子グループ回路２３”が電源ライン２４、２５で電気的に分離されるようにヒューズ素子Ｆ３、Ｆ４が切断される。ヒューズ素子Ｆ３、Ｆ４は、例えば、この分野によく知られたレーザヒューズまたは電気的なヒューズで構成されうる。
【００２２】
図９は本発明によるテスト素子グループ回路の更に他の実施形態である。図９を参照すると、本発明の望ましい実施形態のテスト素子グループ回路２３’’’は、テストパッド２２と接地電圧ライン２５との間に対応するコンタクトホールＶＩＡ３−ＶＩＡ１を通じて直列連結された複数のメタルライン（Ｍ４ａ、Ｍ４ｂ）、（Ｍ３ａ、Ｍ３ｃ）、（Ｍ２ａ、Ｍ２ｃ）及び（Ｍ１ａ、Ｍ１ｂ）を含む。図示の便宜上、図９には１０個のメタルラインが９個のコンタクトホールＶＩＡ３−ＶＩＡ１を通じて直列連結されている。しかし、５００個または１０００個以上のコンタクトホールが形成されるように、より多いメタルラインが使用されうる。コンタクトを多く形成することによって得ることができる利点は次の通りである。テストパッド２２に電圧を印加した状態で、テストパッド２２に流れる電流量を測定することによって、テスト素子グループ回路２３のＴＥＧテストが実行される。ここで、各コンタクトホールの抵抗は非常に小さい抵抗値を有するので、直列に連結されたコンタクトの個数が少ない場合にはテストパッド２２に流れる電流量が多くなりうる。そこで、テストパッド２２に流れる電流量を少なくするために、直列に連結されるコンタクトホールの個数を大きくすることが望ましい。この実施形態において、テスト素子グループ回路２３には接地電圧ライン２５のみが接続されるので、図１に示した電源電圧ライン２４は配線の必要がない。
【００２３】
図１０は本発明によるテスト素子グループ回路の更に別の実施形態である。図１０において、図９に示した構成要素と同一の機能を実行する構成要素については同一の参照番号で表記し、それに対する説明は省略する。図１０に示したテスト素子グループ回路２３は、ヒューズ素子Ｆ５、Ｆ６が追加されたことを除いては、図９に示した構成と実質的に同一である。ヒューズ素子Ｆ５、Ｆ６は、ＥＤＳテストと共にＴＥＧテストが終了した後に、テスト素子グループ回路２３によって引き起こされうる誤動作を防止するためのものである。すなわち、ＥＤＳテストが終了した後に、テスト素子グループ回路２３が電源ライン２４、２５で電気的に分離されるようにヒューズ素子Ｆ５、Ｆ６は切断されうる。ヒューズ素子Ｆ５、Ｆ６は、例えばレーザヒューズまたは電気的なヒューズで構成されうる。
【００２４】
本発明によると、集積回路装置のＥＤＳテストとＴＥＧテストが同時に実行されうる。ウェーハのスクライブライン領域１４に形成されたテスト素子グループ回路に対するＴＥＧテストは、ＥＤＳテストの以前にまたはＥＤＳテストと同時に実行されることができる。単一のテストパッドを通じて集積回路装置のすべでの電気的な特性を測定することが可能であれば、図１１に示したように、図１に示したウェーハ１と異なり、スクライブライン領域１４にテスト素子グループ回路を形成する必要がない。このような場合に、総テスト時間が短縮されることができる。
【００２５】
以上、本発明を適用した回路の構成及び動作を図面に従って説明したが、これは幾つかの適用例に過ぎず、本発明の技術的思想及び範囲を逸脱しない範囲内で多様な変形及び変更等が可能である。
【００２６】
【発明の効果】
上述のように、本発明によれば、例えば、ボンディングパッドを通じて供給される電源電圧と接地電圧を動作電圧として使用することによって、単一のテストパッドを利用して半導体素子の電気的な特性を測定することが可能である。さらに、ＴＥＧテストがＥＤＳテストと同時に実行されることによって、ウェーハ上の集積回路チップ各々の電気的な特性を直接的に正確に測定することができる。これは、テスト時間を増加させることなく、簡単な方法で各集積回路チップの電気的な特性の検査を可能にすることを意味する。さらに、各集積回路チップから測定された多量のデータを利用して不良チップまたはウェーハを早期に選別することによって、パッケージ費用も大きく節減することができる。
【図面の簡単な説明】
【図１】本発明の望ましい実施形態の集積回路チップを含むウェーハの一部分を示す図面である。
【図２】図１に示したパッド構造と異なるパッド構造を示す図面である。
【図３】図１に示したパッド構造と異なるパッド構造を示す図面である。
【図４】本発明の望ましい実施形態の集積回路チップのボンディングパッドとリードフレームのリードの連結状態を示す図面である。
【図５】ＥＤＳテストの際に時に、プローブ針が本発明の望ましい実施形態の集積回路チップに形成されたボンディング及びテストパッドに接続された状態を示す図面である。
【図６】本発明の望ましい実施形態の半導体製造方法を示すフローチャートである。
【図７】本発明によるテスト素子グループ回路の実施形態を示す図面である。
【図８】本発明によるテスト素子グループ回路の実施形態を示す図面である。
【図９】本発明によるテスト素子グループ回路の実施形態を示す図面である。
【図１０】本発明によるテスト素子グループ回路の実施形態を示す図面である。
【図１１】本発明による集積回路チップを含むウェーハの他の例を示す図面である。
【図１２】一般的な半導体製造方法を示すフローチャートである。
【符号の説明】
１ 半導体ウェーハ
１０，１１，１２，１３ 集積回路チップ
１５，１６，１７，１８，２３ テスト素子グループ回路
１９ 内部回路領域
２０，２１ ボンディングパッド
２２ テストパッド
２４，２５ 電源ライン
２７ ボンディング配線
３０ テスト装備
３２ プローブ針
４０ プローブカード
Claims (43)
- 半導体ウェーハ上に形成される半導体集積回路装置において、
少なくとも一つの第１パッドと、
対応する内部回路に各々連結される複数の第２パッドと、
前記少なくとも一つの第１パッドに連結される第１テスト素子グループ回路とを含み、
前記内部回路と前記第１テスト素子グループ回路とを同時にテスト可能に構成されていることを特徴とする半導体集積回路装置。 - 前記第１パッドは非ボンディングパッドである一方、前記第２パッドはボンディングパッドであることを特徴とする請求項１に記載の半導体集積回路装置。
- 前記内部回路と前記第１テスト素子グループ回路がウェーハレベルで同時にテスト可能に構成されていることを特徴とする請求項１に記載の半導体集積回路装置。
- 前記第１パッドは前記第２パッド各々の大きさとほぼ同一の大きさを有することを特徴とする請求項１に記載の半導体集積回路装置。
- 前記第１及び第２パッドは前記半導体集積回路装置の中央領域に沿って配置されていることを特徴とする請求項１に記載の半導体集積回路装置。
- 半導体ウェーハ上に形成される半導体集積回路装置において、
少なくとも一つの第１パッドと、
対応する内部回路に各々連結される複数の第２パッドと、
前記少なくとも一つの第１パッドに連結される第１テスト素子グループ回路とを含み、
前記内部回路と前記第１テスト素子グループ回路が同時にテストされるように、前記第１パッドと前記第２パッドにはテスト装置の対応するプローブピンが各々電気的に連結されることを特徴とする半導体集積回路装置。 - 前記第１パッドは非ボンディングパッドである一方、前記第２パッドはボンディングパッドであることを特徴とする請求項６に記載の半導体集積回路装置。
- 前記内部回路と前記第１テスト素子グループ回路がウェーハレベルで同時にテスト可能に構成されていることを特徴とする請求項６に記載の半導体集積回路装置。
- 前記第１パッドは前記第２パッド各々の大きさとほぼ同一の大きさを有することを特徴とする請求項６に記載の半導体集積回路装置。
- 前記第１及び第２パッドは前記半導体集積回路装置の中央領域に沿って配置されていることを特徴とする請求項６に記載の半導体集積回路装置。
- 半導体基板上に形成される半導体集積回路装置において、
少なくとも一つのテストパッドと、
外部から電源電圧が供給される電源電圧パッドと、
外部から接地電圧が供給される接地電圧パッドと、
対応する内部回路に連結される複数の入／出力パッドと、
前記少なくとも一つのテストパッドに電気的に連結され、前記電源電圧パッドと前記接地電圧パッドから各々伝達される電圧を動作電圧として使用するテスト素子グループ回路とを含み、
前記内部回路と前記テスト素子グループ回路とを同時にテスト可能に構成されていることを特徴とする半導体集積回路装置。 - 前記テストパッドは非ボンディングパッドである一方、残りのパッドはボンディングパッドであることを特徴とする請求項１１に記載の半導体集積回路装置。
- 前記テストパッドは前記残りのパッドの各々の大きさとほぼ同一の大きさを有することを特徴とする請求項１１に記載の半導体集積回路装置。
- 前記内部回路と前記テスト素子グループ回路はウェーハレベルでほぼ同時にテスト可能に構成されていることを特徴とする請求項１１に記載の半導体集積回路装置。
- 前記テスト素子グループ回路は、
前記電源電圧に連結されるソースと前記テストパッドに共通に連結されるゲート及びドレインを有するＰＭＯＳトランジスタと、
前記ＰＭＯＳトランジスタのドレインと前記テストパッドとの間に連結される第１ヒューズと、
前記接地電圧に連結されるソースと前記テストパッドに共通に連結されるゲート及びドレインを有するＮＭＯＳトランジスタと、
前記ＮＭＯＳトランジスタのドレインと前記テストパッドとの間に連結される第２ヒューズとを含むことを特徴とする請求項１１に記載の半導体集積回路装置。 - 前記電源電圧と前記ＰＭＯＳトランジスタのソースと間に連結される第３ヒューズと、
前記ＮＭＯＳトランジスタのソースと前記接地電圧との間に連結された第４ヒューズとをさらに含むことを特徴とする請求項１５に記載の半導体集積回路装置。 - ウェーハレベルでテスト動作が実行される際に、前記テストパッド、前記電源電圧パッド、前記接地電圧パッド、及び前記入／出力パッドにはテスト装置の対応するプローブピンが各々電気的に連結されることを特徴とする請求項１１に記載の半導体集積回路装置。
- 半導体基板上に形成される半導体集積回路装置において、
少なくとも一つのテストパッドと、
外部から接地電圧が供給される接地電圧パッドと、
対応する内部回路に連結される複数の入／出力パッドと、
前記少なくとも一つのテストパッドと前記接地電圧との間に連結されるテスト素子グループ回路とを含み、
前記内部回路と前記テスト素子グループ回路とを同時にテスト可能に構成されていることを特徴とする半導体集積回路装置。 - 前記内部回路と前記テスト素子グループ回路はウェーハレベルで同時にテストされることを特徴とする請求項１８に記載の半導体集積回路装置。
- 前記テストパッドは非ボンディングパッドである一方、残りのパッドはボンディングパッドであることを特徴とする請求項１８に記載の半導体集積回路装置。
- 前記テストパッドは前記残りのパッドの各々の大きさとほぼ同一の大きさを有することを特徴とする請求項１８に記載の半導体集積回路装置。
- 前記テスト素子グループ回路は前記テストパッドと前記接地電圧との間に対応するコンタクトホールを通じて直列に連結される複数のメタルラインを含むことを特徴とする請求項１８に記載の半導体集積回路装置。
- 前記メタルラインの数は１０００個以上のコンタクトホールが形成されるように決められることを特徴とする請求項２２に記載の半導体集積回路装置。
- 前記メタルラインは複数のグループで区分され、メタルラインの各グループは他のグループと異なる層に形成されていることを特徴とする請求項２２に記載の半導体集積回路装置。
- 互いに異なる層上に形成されたメタルラインの間には少なくとも二つのコンタクトホールが形成されることを特徴とする請求項２４に記載の半導体集積回路装置。
- 前記接地電圧と、前記接地電圧に隣接したメタルラインとの間に連結されるヒューズをさらに含むことを特徴とする請求項２２に記載の半導体集積回路装置。
- 前記テストパッドと、前記テストパッドに隣接したメタルラインとの間に連結されるヒューズをさらに含むことを特徴とする請求項２２に記載の半導体集積回路装置。
- 前記ヒューズは電気ヒューズであることを特徴とする請求項２６に記載の半導体集積回路装置。
- 半導体ウェーハの各チップ領域に第１パッド、複数の第２パッド、前記第２パッドに各々連結される内部回路、及び前記第１パッドに連結される第１テスト素子グループ回路を形成する段階と、
前記内部回路と前記第１テスト素子グループ回路を同時にテストする段階と、
前記半導体ウェーハのチップ領域を個別的にパッケージする段階とを含むことを特徴とする半導体製造方法。 - 前記内部回路と前記第１テスト素子グループ回路はウェーハレベルで同時にテストされることを特徴とする請求項２９に記載の半導体製造方法。
- 前記第１パッドは非ボンディングパッドである一方、前記第２パッドはボンディングパッドであることを特徴とする請求項２９に記載の半導体製造方法。
- 前記第１パッドは前記第２パッド各々の大きさとほぼ同一の大きさを有することを特徴とする請求項２９に記載の半導体製造方法。
- 前記第１テスト素子グループ回路は前記第２パッドのうち電源電圧及び接地電圧パッドを通じて各々供給される電源及び接地電圧を動作電圧として使用することを特徴とする請求項２９に記載の半導体製造方法。
- 前記第１テスト素子グループ回路は、
前記電源電圧に連結されるソースと前記第１パッドに共通に連結されるゲート及びドレインを有するＰＭＯＳトランジスタと、
前記ＰＭＯＳトランジスタのドレインと前記第１パッドとの間に連結される第１ヒューズと、
前記接地電圧に連結されるソースと前記第１パッドに共通に連結されるゲート及びドレインを有するＮＭＯＳトランジスタと、
前記ＮＭＯＳトランジスタのドレインと前記第１パッドとの間に連結される第２ヒューズとを含むことを特徴とする請求項２９に記載の半導体製造方法。 - 前記電源電圧と前記ＰＭＯＳトランジスタのソースとの間に連結される第３ヒューズと、
前記ＮＭＯＳトランジスタのソースと前記接地電圧との間に連結される第４ヒューズとをさらに含むことを特徴とする請求項３４に記載の半導体製造方法。 - ウェーハレベルでテスト動作が実行される際に、前記第１パッドと前記第２パッドにはテスト装置の対応するプローブピンが各々電気的に連結されることを特徴とする請求項２９に記載の半導体製造方法。
- 前記第１テスト素子グループ回路は前記第１パッドと、前記第２パッドのうち一つのパッドを通じて供給される接地電圧の間に対応するコンタクトホールを通じて直列に連結される複数のメタルラインを含むことを特徴とする請求項２９に記載の半導体製造方法。
- 前記メタルライン数は５００個以上の前記コンタクトホールが形成されるように決められることを特徴とする請求項３７に記載の半導体製造方法。
- 前記メタルラインは複数のグループで区分され、メタルラインのグループは相違な層に形成されることを特徴とする請求項３８に記載の半導体製造方法。
- 前記第１テスト素子グループ回路は前記接地電圧と、前記接地電圧に隣接したメタルラインの間に連結されるヒューズをさらに含むことを特徴とする請求項３７に記載の半導体製造方法。
- 前記第１テスト素子グループ回路は前記テストパッドと、前記テストパッドに隣接したメタルラインとの間に連結されるヒューズをさらに含むことを特徴とする請求項３７に記載の半導体製造方法。
- 前記ヒューズは電気ヒューズであることを特徴とする請求項４０に記載の半導体製造方法。
- 互いに異なる層上に形成されたメタルラインの間には少なくとも二つのコンタクトホールが形成されることを特徴とする請求項３９に記載の半導体製造方法。
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-2002-0026906A KR100466984B1 (ko) | 2002-05-15 | 2002-05-15 | 테스트 소자 그룹 회로를 포함하는 집적 회로 칩 및 그것의 테스트 방법 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2004006857A true JP2004006857A (ja) | 2004-01-08 |
Family
ID=29398525
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003126408A Pending JP2004006857A (ja) | 2002-05-15 | 2003-05-01 | 集積回路チップ及びそれの製造方法 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US7307441B2 (ja) |
| JP (1) | JP2004006857A (ja) |
| KR (1) | KR100466984B1 (ja) |
| CN (1) | CN1285111C (ja) |
| DE (1) | DE10323668A1 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2016100589A (ja) * | 2014-11-26 | 2016-05-30 | 株式会社ディスコ | 半導体ウエーハ |
Families Citing this family (42)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7026646B2 (en) * | 2002-06-20 | 2006-04-11 | Micron Technology, Inc. | Isolation circuit |
| US6895353B2 (en) * | 2003-06-04 | 2005-05-17 | Hewlett-Packard Development Company, L.P. | Apparatus and method for monitoring high impedance failures in chip interconnects |
| DE102005002678A1 (de) * | 2005-01-20 | 2006-08-03 | Infineon Technologies Ag | Ritzrahmen mit verbesserter Füllroutine |
| KR100706812B1 (ko) * | 2006-02-10 | 2007-04-12 | 삼성전자주식회사 | 반도체 장치의 물리적 파라미터들의 통계적 분포 특성을평가하는 방법 |
| US7705620B2 (en) * | 2006-03-29 | 2010-04-27 | Intel Corporation | Measuring and identifying analog characteristics of a microelectronic component at a wafer level and a platform level |
| KR100772547B1 (ko) * | 2006-08-31 | 2007-11-02 | 주식회사 하이닉스반도체 | 반도체 장치 및 그의 테스트 방법 |
| JP4328791B2 (ja) * | 2006-09-20 | 2009-09-09 | エルピーダメモリ株式会社 | 被測定素子の特性測定方法及び半導体装置の特性管理システム |
| US8217394B2 (en) | 2007-05-10 | 2012-07-10 | Taiwan Semiconductor Manufacturing Company, Ltd. | Probe pad on a corner stress relief region in a semiconductor chip |
| US8237160B2 (en) | 2007-05-10 | 2012-08-07 | Taiwan Semiconductor Manufacturing Company, Ltd. | Probe pad on a corner stress relief region in a semiconductor chip |
| US20080277659A1 (en) * | 2007-05-10 | 2008-11-13 | Shih-Hsun Hsu | Test structure for semiconductor chip |
| US7662669B2 (en) * | 2007-07-24 | 2010-02-16 | Northrop Grumman Space & Mission Systems Corp. | Method of exposing circuit lateral interconnect contacts by wafer saw |
| DE102007063229B4 (de) * | 2007-12-31 | 2013-01-24 | Advanced Micro Devices, Inc. | Verfahren und Teststruktur zur Überwachung von Prozesseigenschaften für die Herstellung eingebetteter Halbleiterlegierungen in Drain/Source-Gebieten |
| US20090250698A1 (en) * | 2008-04-08 | 2009-10-08 | Nagaraj Savithri | Fabrication management system |
| GB0903286D0 (en) * | 2009-02-26 | 2009-04-08 | Melexis Tessenderlo Nv | Testing integrated circuits |
| US8587288B2 (en) | 2010-06-25 | 2013-11-19 | International Business Machines Corporation | Digital interface for fast, inline, statistical characterization of process, MOS device and circuit variations |
| KR20120024099A (ko) * | 2010-09-06 | 2012-03-14 | 삼성전자주식회사 | 멀티-칩 패키지 및 그의 제조 방법 |
| US8669775B2 (en) * | 2010-09-24 | 2014-03-11 | Texas Instruments Incorporated | Scribe line test modules for in-line monitoring of context dependent effects for ICs including MOS devices |
| CN102244067A (zh) * | 2011-07-28 | 2011-11-16 | 上海丽恒光微电子科技有限公司 | 熔丝结构 |
| US8952497B2 (en) * | 2012-09-14 | 2015-02-10 | Taiwan Semiconductor Manufacturing Company, Ltd. | Scribe lines in wafers |
| KR102100708B1 (ko) * | 2013-08-30 | 2020-04-16 | 에스케이하이닉스 주식회사 | 반도체 메모리 장치 |
| KR102312630B1 (ko) * | 2014-09-30 | 2021-10-18 | 삼성전자주식회사 | 반도체 패키지 및 그 제조방법 |
| KR102458036B1 (ko) * | 2015-12-18 | 2022-10-21 | 삼성전자주식회사 | 반도체 장치의 테스트 보드 및 이를 포함하는 테스트 시스템 |
| KR102556237B1 (ko) * | 2015-12-31 | 2023-07-14 | 엘지디스플레이 주식회사 | 엑스레이 검출기용 어레이기판 및 이를 포함하는 엑스레이 검출기 |
| US9831139B2 (en) * | 2016-01-18 | 2017-11-28 | Samsung Electronics Co., Ltd. | Test structure and method of manufacturing structure including the same |
| US20180190549A1 (en) * | 2016-12-30 | 2018-07-05 | John Jude O'Donnell | Semiconductor wafer with scribe line conductor and associated method |
| CN109406922B (zh) * | 2017-08-15 | 2020-09-22 | 昆山维信诺科技有限公司 | 电子产品及其测试方法和装置 |
| KR102508531B1 (ko) | 2017-11-02 | 2023-03-09 | 삼성전자주식회사 | 인터포저, 인터포저의 제조 방법, 및 반도체 패키지의 제조 방법 |
| KR102401664B1 (ko) | 2018-02-06 | 2022-05-24 | 주식회사 히타치하이테크 | 프로브 모듈 및 프로브 |
| CN111566790B (zh) | 2018-02-06 | 2024-04-19 | 株式会社日立高新技术 | 半导体装置的评价装置 |
| KR20200096600A (ko) | 2018-02-06 | 2020-08-12 | 주식회사 히타치하이테크 | 반도체 장치의 제조 방법 |
| US11073551B2 (en) | 2018-08-16 | 2021-07-27 | Taiwan Semiconductor Manufacturing Company Ltd. | Method and system for wafer-level testing |
| US11448692B2 (en) | 2018-08-16 | 2022-09-20 | Taiwann Semiconductor Manufacturing Company Ltd. | Method and device for wafer-level testing |
| CN109493909B (zh) * | 2018-11-21 | 2021-06-25 | 上海华虹宏力半导体制造有限公司 | 电可编程熔丝电路以及电可编程熔丝编程方法、检测方法 |
| CN110031188B (zh) * | 2019-03-29 | 2021-08-27 | 上海华岭集成电路技术股份有限公司 | 集成电路光学芯片光圈测试方法 |
| JP7370182B2 (ja) * | 2019-07-08 | 2023-10-27 | エイブリック株式会社 | 半導体装置およびその検査方法 |
| CN110335560B (zh) * | 2019-07-23 | 2022-11-01 | 云谷（固安）科技有限公司 | 阵列基板、显示面板以及阵列基板的电性测试方法 |
| US11929442B2 (en) * | 2020-01-10 | 2024-03-12 | Newport Fab, Llc | Structure and method for process control monitoring for group III-V devices integrated with group IV substrate |
| US11581452B2 (en) | 2020-01-10 | 2023-02-14 | Newport Fab, Llc | Semiconductor structure having group III-V device on group IV substrate and contacts with precursor stacks |
| US11545587B2 (en) | 2020-01-10 | 2023-01-03 | Newport Fab, Llc | Semiconductor structure having group III-V device on group IV substrate and contacts with liner stacks |
| DE102021106795A1 (de) * | 2020-10-16 | 2022-04-21 | Taiwan Semiconductor Manufacturing Company, Ltd. | Verfahren und vorrichtung für eine prüfung auf waferebene |
| CN113078072B (zh) * | 2021-04-12 | 2023-04-07 | 长春光华微电子设备工程中心有限公司 | 一种探针检测方法 |
| DE102021130077A1 (de) * | 2021-11-17 | 2023-05-17 | Osram Opto Semiconductors Gmbh | Vorrichtung und verfahren zum testen optoelektronischer bauelemente |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05121515A (ja) * | 1991-10-30 | 1993-05-18 | Fujitsu Ltd | 半導体集積回路 |
| JPH07151818A (ja) * | 1993-11-29 | 1995-06-16 | Nec Corp | 半導体集積回路装置 |
| JPH10178073A (ja) * | 1996-12-18 | 1998-06-30 | Hitachi Ltd | 検査方法および半導体装置の製造方法 |
| JPH113940A (ja) * | 1997-06-11 | 1999-01-06 | Seiko Epson Corp | 半導体装置、デバイス評価方法、特性評価用基本素子回路構成方法 |
Family Cites Families (42)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4243937A (en) | 1979-04-06 | 1981-01-06 | General Instrument Corporation | Microelectronic device and method for testing same |
| JPS5661136A (en) | 1979-10-25 | 1981-05-26 | Chiyou Lsi Gijutsu Kenkyu Kumiai | Semiconductor test equipment |
| JPS58182237A (ja) | 1982-04-19 | 1983-10-25 | Nec Corp | 半導体集積回路 |
| US5057772A (en) * | 1990-05-29 | 1991-10-15 | Electro Scientific Industries, Inc. | Method and system for concurrent electronic component testing and lead verification |
| JPH0621188A (ja) * | 1991-12-13 | 1994-01-28 | Yamaha Corp | 半導体ウェハ |
| JPH05243356A (ja) | 1992-02-27 | 1993-09-21 | Fujitsu Ltd | 半導体集積回路装置及びその試験方法 |
| JP3683915B2 (ja) * | 1993-09-24 | 2005-08-17 | 株式会社東芝 | 半導体記憶装置 |
| US5617531A (en) * | 1993-11-02 | 1997-04-01 | Motorola, Inc. | Data Processor having a built-in internal self test controller for testing a plurality of memories internal to the data processor |
| US5554940A (en) * | 1994-07-05 | 1996-09-10 | Motorola, Inc. | Bumped semiconductor device and method for probing the same |
| JP3265129B2 (ja) * | 1994-08-10 | 2002-03-11 | 株式会社東芝 | 不揮発性半導体記憶装置のセル特性測定回路 |
| JPH08148537A (ja) * | 1994-11-18 | 1996-06-07 | Toshiba Corp | 半導体集積回路 |
| JPH08146095A (ja) | 1994-11-21 | 1996-06-07 | Hitachi Ltd | 半導体装置 |
| TW396480B (en) * | 1994-12-19 | 2000-07-01 | Matsushita Electric Ind Co Ltd | Semiconductor chip and semiconductor wafer with power pads used for probing test |
| KR100206874B1 (ko) | 1995-12-14 | 1999-07-01 | 구본준 | 반도체 칩 구조 |
| JP3196813B2 (ja) | 1996-01-30 | 2001-08-06 | 日本電気株式会社 | 半導体メモリ |
| JPH09270446A (ja) * | 1996-03-29 | 1997-10-14 | Toshiba Corp | 半導体検査装置 |
| JPH09306872A (ja) * | 1996-05-14 | 1997-11-28 | Sony Corp | 半導体装置 |
| JP3157715B2 (ja) * | 1996-05-30 | 2001-04-16 | 山形日本電気株式会社 | 半導体集積回路 |
| JPH09321102A (ja) * | 1996-05-31 | 1997-12-12 | Tokyo Electron Ltd | 検査装置 |
| US5811983A (en) | 1996-09-03 | 1998-09-22 | Integrated Device Technology, Inc. | Test ring oscillator |
| JPH09172049A (ja) | 1997-01-06 | 1997-06-30 | Seiko Epson Corp | ウェハ |
| US5929650A (en) * | 1997-02-04 | 1999-07-27 | Motorola, Inc. | Method and apparatus for performing operative testing on an integrated circuit |
| JPH1116963A (ja) | 1997-06-25 | 1999-01-22 | Ii S J:Kk | 半導体ウェハーのテスト方法および装置 |
| JPH1197645A (ja) * | 1997-09-19 | 1999-04-09 | Nec Corp | 半導体記憶装置 |
| JP2000012639A (ja) * | 1998-06-24 | 2000-01-14 | Toshiba Corp | モニターｔｅｇのテスト回路 |
| US6326309B2 (en) * | 1998-06-30 | 2001-12-04 | Fujitsu Limited | Semiconductor device manufacturing method |
| JP2000021945A (ja) | 1998-06-30 | 2000-01-21 | Nec Corp | 半導体集積回路のコンタクト抵抗測定方法及び回路 |
| JP2000031221A (ja) | 1998-07-08 | 2000-01-28 | Mitsubishi Electric Corp | 半導体集積回路装置、およびそのテスト方法 |
| JP4322330B2 (ja) * | 1998-09-04 | 2009-08-26 | エルピーダメモリ株式会社 | 半導体集積回路装置の製造方法 |
| JP3219147B2 (ja) | 1998-10-13 | 2001-10-15 | 日本電気株式会社 | コンタクト不良箇所特定方法 |
| KR20000051684A (ko) | 1999-01-25 | 2000-08-16 | 김규현 | 반도체 칩의 테스트 패턴 |
| JP2000311930A (ja) * | 1999-04-28 | 2000-11-07 | Agilent Technologies Japan Ltd | 半導体検査装置と半導体検査装置におけるウエハ上の各ダイの属性を指定する方法 |
| JP2000332077A (ja) | 1999-05-17 | 2000-11-30 | Sony Corp | 半導体集積回路の配線欠陥検査方法および構造 |
| JP2000349130A (ja) | 1999-06-03 | 2000-12-15 | Nec Ic Microcomput Syst Ltd | 半導体集積回路基板とその製造方法およびその特性チェック方法 |
| AU2001272733A1 (en) * | 2000-07-19 | 2002-02-05 | Orbotech Ltd. | Apparatus and method for electrical testing of electrical circuits |
| US6556938B1 (en) * | 2000-08-29 | 2003-04-29 | Agilent Technologies, Inc. | Systems and methods for facilitating automated test equipment functionality within integrated circuits |
| US6844751B2 (en) | 2000-09-30 | 2005-01-18 | Texas Instruments Incorporated | Multi-state test structures and methods |
| JP2002162448A (ja) * | 2000-11-28 | 2002-06-07 | Matsushita Electric Ind Co Ltd | 半導体デバイス及びその検査方法 |
| JP2002319607A (ja) * | 2001-04-19 | 2002-10-31 | Nec Corp | 半導体チップ |
| DE10132371A1 (de) | 2001-07-02 | 2003-01-23 | Infineon Technologies Ag | Verfahren und Vorrichtung zur integrierten Prüfung von Wafern mit Halbleiterbauelementen |
| US7124341B2 (en) * | 2002-01-18 | 2006-10-17 | Texas Instruments Incorporated | Integrated circuit having electrically isolatable test circuitry |
| US6967348B2 (en) * | 2002-06-20 | 2005-11-22 | Micron Technology, Inc. | Signal sharing circuit with microelectric die isolation features |
-
2002
- 2002-05-15 KR KR10-2002-0026906A patent/KR100466984B1/ko active IP Right Grant
-
2003
- 2003-02-12 US US10/365,143 patent/US7307441B2/en not_active Expired - Lifetime
- 2003-05-01 JP JP2003126408A patent/JP2004006857A/ja active Pending
- 2003-05-14 DE DE10323668A patent/DE10323668A1/de not_active Ceased
- 2003-05-15 CN CNB031314775A patent/CN1285111C/zh not_active Expired - Lifetime
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05121515A (ja) * | 1991-10-30 | 1993-05-18 | Fujitsu Ltd | 半導体集積回路 |
| JPH07151818A (ja) * | 1993-11-29 | 1995-06-16 | Nec Corp | 半導体集積回路装置 |
| JPH10178073A (ja) * | 1996-12-18 | 1998-06-30 | Hitachi Ltd | 検査方法および半導体装置の製造方法 |
| JPH113940A (ja) * | 1997-06-11 | 1999-01-06 | Seiko Epson Corp | 半導体装置、デバイス評価方法、特性評価用基本素子回路構成方法 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2016100589A (ja) * | 2014-11-26 | 2016-05-30 | 株式会社ディスコ | 半導体ウエーハ |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20030089021A (ko) | 2003-11-21 |
| DE10323668A1 (de) | 2003-11-27 |
| KR100466984B1 (ko) | 2005-01-24 |
| CN1285111C (zh) | 2006-11-15 |
| US7307441B2 (en) | 2007-12-11 |
| US20030213953A1 (en) | 2003-11-20 |
| CN1458678A (zh) | 2003-11-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100466984B1 (ko) | 테스트 소자 그룹 회로를 포함하는 집적 회로 칩 및 그것의 테스트 방법 | |
| KR100476900B1 (ko) | 테스트 소자 그룹 회로를 포함하는 반도체 집적 회로 장치 | |
| US6185706B1 (en) | Performance monitoring circuitry for integrated circuits | |
| US7880493B2 (en) | Probe pad, substrate having a semiconductor device, method of testing a semiconductor device and tester for testing a semiconductor device | |
| US7223616B2 (en) | Test structures in unused areas of semiconductor integrated circuits and methods for designing the same | |
| JP2009239101A (ja) | 半導体装置の製造方法、半導体ウェハ、およびテスト方法 | |
| JP2005538562A (ja) | ウェーハレベルでの短縮されたチップテスト方式 | |
| KR20130055504A (ko) | 퓨즈 소자를 이용한 집적회로장치의 테스트 방법 | |
| KR100358609B1 (ko) | 반도체기판에집적된전자회로의검사방법,전자회로및집적회로 | |
| JP2013219084A (ja) | 半導体チップ及び半導体装置 | |
| US7105856B1 (en) | Test key having a chain circuit and a kelvin structure | |
| US7825678B2 (en) | Test pad design for reducing the effect of contact resistances | |
| JP5435713B2 (ja) | 半導体装置の製造方法、製造プログラム、及び半導体装置 | |
| WO2007113968A1 (ja) | 半導体集積回路の検査方法および情報記録媒体 | |
| US20030034489A1 (en) | Apparatus and method for a production testline to monitor CMOS SRAMs | |
| KR20090014867A (ko) | 접촉 불량 검출회로를 구비하는 반도체 장치 | |
| KR100576492B1 (ko) | 패키지 레벨에서 반도체 소자의 내부 ｄｃ 바이어스 측정장치 | |
| US7023230B1 (en) | Method for testing IDD at multiple voltages | |
| US20080088333A1 (en) | Semiconductor device and test method thereof | |
| JP3242759B2 (ja) | 半導体集積回路基板の製造方法と検査方法およびそれに用いる半製品 | |
| TWI830323B (zh) | 半導體裝置及半導體裝置的測試方法 | |
| JP3865185B2 (ja) | 半導体装置とその試験装置及び試験方法 | |
| Chen et al. | Fault Localization on ICs by Function Based OBIRCH Method | |
| JP4137082B2 (ja) | 半導体装置の試験装置 | |
| JP2000286316A (ja) | 半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060410 |
|
| RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20080201 |
|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20080616 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090325 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100518 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100621 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20101012 |