Nothing Special   »   [go: up one dir, main page]

JP2003116070A - 画像信号処理装置 - Google Patents

画像信号処理装置

Info

Publication number
JP2003116070A
JP2003116070A JP2002109415A JP2002109415A JP2003116070A JP 2003116070 A JP2003116070 A JP 2003116070A JP 2002109415 A JP2002109415 A JP 2002109415A JP 2002109415 A JP2002109415 A JP 2002109415A JP 2003116070 A JP2003116070 A JP 2003116070A
Authority
JP
Japan
Prior art keywords
voltage
signal processing
circuit
image signal
output
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2002109415A
Other languages
English (en)
Inventor
Toru Watanabe
透 渡辺
Koji Tanimoto
孝司 谷本
Tatsuya Takahashi
達也 高橋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanyo Electric Co Ltd
Original Assignee
Sanyo Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanyo Electric Co Ltd filed Critical Sanyo Electric Co Ltd
Priority to JP2002109415A priority Critical patent/JP2003116070A/ja
Priority to CNB021413339A priority patent/CN1186924C/zh
Priority to KR10-2002-0044136A priority patent/KR100450365B1/ko
Priority to TW091116857A priority patent/TW571579B/zh
Priority to US10/208,141 priority patent/US7110038B2/en
Publication of JP2003116070A publication Critical patent/JP2003116070A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N23/00—Cameras or camera modules comprising electronic image sensors; Control thereof
    • H04N23/60—Control of cameras or camera modules
    • H04N23/65—Control of camera operation in relation to power supply
    • H04N23/651—Control of camera operation in relation to power supply for reducing power consumption by affecting camera operations, e.g. sleep mode, hibernation mode or power off of selective parts of the camera
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/71—Charge-coupled device [CCD] sensors; Charge-transfer registers specially adapted for CCD sensors
    • H04N25/75—Circuitry for providing, modifying or processing image signals from the pixel array
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/71—Charge-coupled device [CCD] sensors; Charge-transfer registers specially adapted for CCD sensors
    • H04N25/72—Charge-coupled device [CCD] sensors; Charge-transfer registers specially adapted for CCD sensors using frame transfer [FT]

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)
  • Studio Devices (AREA)

Abstract

(57)【要約】 【課題】 消費電力を低減することのできる信号処理装
置を提供する。 【解決手段】 信号処理回路９の前段に第１のレギュレ
ート回路２２を配置し、出力回路１４の前段に第２のレ
ギュレート回路２３を配置する。第１のレギュレート回
路２２は、電源電圧ＶDDを取り込んで第１の電圧ＶAを
発生し、信号処理回路９に供給する。第２のレギュレー
ト回路２３は、電源電圧ＶDDを取り込んで第２の電圧Ｖ
Bを発生し、出力回路１４に供給する。また、第２のレ
ギュレート回路２３は、出力電圧の変更が可能に設定さ
れており、外部機器の入力レベルの変更に応じて、出力
回路１４への供給電圧を変更させる。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本願発明は、固体撮像素子を
採用する撮像機器に係り、特に、固体撮像素子から出力
される画像信号に対して所定の信号処理を施し、所定の
フォーマットに従う画像信号を外部機器に出力する画像
信号処理装置に関する。
【０００２】
【従来の技術】固体撮像素子（ＣＣＤイメージセンサ）
を用いたデジタルスチルカメラ等の撮像装置において
は、動作電源にバッテリが多く用いられる。このような
バッテリは、出力電圧の幅が限られているため、ＣＣＤ
イメージセンサの駆動用にレギュレート回路や昇圧回路
が設けられる。図６は、従来の撮像装置の構成を示すブ
ロック図である。ここに示す撮像装置は、レギュレート
回路２が入力側に設けられ、バッテリから供給される電
源電圧を所定の電圧に変換し、その所定電圧で動作する
ように構成されている。
【０００３】ＣＣＤイメージセンサ３は、例えば、フレ
ーム転送型であり、撮像部、蓄積部、水平転送部及び出
力部より構成される。撮像部は、複数の受光画素が行列
配置され、入射される被写体画像に応答して発生する情
報電荷を各受光画素に蓄積する。蓄積部は、撮像部から
取り込んだ１画面分の情報電荷を一時的に保持する。水
平転送部は、蓄積部から出力された情報電荷を逐次取り
込み、水平方向に転送して順次１画素単位で出力する。
出力部は、水平転送部から出力された情報電荷を、１画
素単位で電荷量に対応する電圧値に変換し、画像信号Ｙ
(t)として出力する。
【０００４】駆動装置４は、昇圧回路４及び垂直ドライ
バ６よりなり、これらの回路が同一の半導体基板上に形
成されて構成される。
【０００５】昇圧回路５は、レギュレート回路２から供
給される調整電圧ＶK（例えば、２.９Ｖ）を所定の電圧
に昇圧して、ＣＣＤイメージセンサ３に供給すると共
に、垂直ドライバ６に供給する。この昇圧回路５は、正
電圧発生用チャージポンプと負電圧発生用チャージポン
プとを含み、正電圧発生用チャージポンプで調整電圧Ｖ
Kを正電圧側の所定電圧ＶOH（例えば、５Ｖ）に昇圧
し、負電圧発生用チャージポンプで負電圧側の所定電圧
ＶOL（例えば、−５Ｖ）に昇圧する。
【０００６】垂直ドライバ６は、負電圧発生用チャージ
ポンプで生成された負電圧側の所定電圧ＶOLを受けて動
作し、フレーム転送クロックφｆ及び垂直転送クロック
φｖを生成してＣＣＤイメージセンサ３の撮像部及び蓄
積部に供給する。ここで、フレーム転送クロックφｆ及
び垂直転送クロックφｖは、タイミング制御回路１３か
ら供給されるフレームシフトタイミング信号ＦＴ、垂直
同期信号ＶＴ及び水平同期信号ＨＴに従うタイミングで
生成される。これにより、撮像部に蓄積される情報電荷
がフレームシフトタイミング信号ＦＴに従うタイミング
で蓄積部にフレーム転送され、蓄積部に保持される情報
電荷が垂直同期信号ＶＴ及び水平同期信号ＨＴに従うタ
イミングで水平転送部にライン転送される。
【０００７】信号処理装置７は、水平ドライバ８、信号
処理回路９、タイミング制御回路１３及び出力回路１４
よりなり、これらの回路が同一の半導体基板上に形成さ
れて構成される。
【０００８】水平ドライバ８は、レギュレート回路２か
ら供給される調整電圧ＶKを受けて動作し、水平転送ク
ロックφｈを生成してＣＣＤイメージセンサ３の水平転
送部に供給する。ここで、水平転送クロックφｈは、タ
イミング制御回路１３から供給される垂直同期信号及び
水平同期信号に従うタイミングで生成される。これによ
り、水平転送部に取り込まれた情報電荷が、水平同期信
号ＨＴに従うタイミングで順次１画素単位で水平転送さ
れて、画像信号Ｙ(t)として出力される。
【０００９】信号処理回路９は、アナログ処理部１０、
Ａ／Ｄ変換器１１、デジタル処理部１２から構成され、
レギュレート回路２から供給される調整電圧ＶKで動作
する。アナログ処理部１０は、ＣＣＤイメージセンサ３
から出力される画像信号Ｙ(t)に対して、ＣＤＳ(Correl
ated Double Sampling：相関二重サンプリング)、ＡＧ
Ｃ（Automatic Gain Control：自動利得制御）等のアナ
ログ信号処理を施す。ＣＤＳでは、リセットレベルと信
号レベルとを繰り返す画像信号Ｙ(t)に対し、リセット
レベルをクランプした後に信号レベルを取り出すように
して、信号レベルの連続する画像信号を生成する。ＡＧ
Ｃでは、ＣＤＳで取り出された画像信号を１画面、或い
は、１垂直走査期間単位で積分して、その積分データを
所定の範囲内に収めるようにゲインのフィードバック制
御を行う。Ａ／Ｄ変換器１１は、アナログ処理部１０か
ら出力される画像信号をＣＣＤイメージセンサ３の出力
タイミングに同期して規格化し、デジタル信号の画像デ
ータＹ(n)を出力する。
【００１０】デジタル処理部１２は、画像データＹ(n)
に対して、色分離、マトリクス演算等の処理を施し、輝
度信号及び色差信号を含む画像データＹ'(n)を生成す
る。例えば、色分離処理においては、ＣＣＤイメージセ
ンサ３の撮像部に装着されるカラーフィルタの色配列に
従って画像データＹ(n)を振り分け、複数の色成分信号
を生成する。また、マトリクス演算処理においては、振
り分けた各色成分を合成して輝度信号を生成すると共
に、各色成分から輝度成分を差し引いて色差信号を生成
する。
【００１１】タイミング制御回路１３は、一定周期の基
準クロックＣＫをカウントする複数のカウンタから構成
され、ＣＣＤイメージセンサ３の垂直走査及び水平走査
のタイミングを決定する。タイミング制御回路１３は、
クロック供給端子（図示せず）を介して供給される基準
クロックＣＫを分周して、フレームタイミング信号Ｆ
Ｔ、垂直同期信号ＶＴ及び水平同期信号ＨＴを生成し、
垂直ドライバ６及び水平ドライバ８に供給する。また、
タイミング制御回路１３は、アナログ処理部１０、Ａ／
Ｄ変換器１１及びデジタル処理部１２に対してタイミン
グ信号を供給し、各回路の動作をＣＣＤイメージセンサ
３の動作タイミングに同期させる。
【００１２】出力回路１４は、調整電圧ＶKを受けて動
作し、信号処理回路９から出力される画像データＹ’
(n)を取り込んで、ＣＰＵ（Central Processing Unit）
１６、メモリ１７、ディスプレイドライバ１８等の外部
機器にシステムバス１５を介して出力する。ＣＰＵ１６
は、外部から命令される指示に応答して、撮像装置、メ
モリ１７、ディスプレイドライバ１８の動作を統括的に
制御する。メモリ１７は、例えば、フラッシュメモリ、
メモリカード等の脱着可能なリムーバブルメモリ、或い
は、ハードディスク等の固定メモリであり、撮像装置か
ら出力される画像データＹ'(n)を記憶する。ディスプレ
イドライバ１８は、撮像装置から出力される画像データ
Ｙ'(n)を受けて表示パネル１９を駆動し、再生画像を表
示する。
【００１３】そして、上述の構成を有する撮像装置は、
次のように動作する。先ず、バッテリからの電源電圧Ｖ
DD（例えば、３.２Ｖ）が供給されると、レギュレート
回路２に取り込まれ、電源電圧ＶDDよりも低い調整電圧
ＶK（例えば、２.９Ｖ）に調整されて出力される。次い
で、この調整電圧ＶKは、駆動装置４及び信号処理装置
７内の各回路に供給される。
【００１４】駆動装置４側に供給された調整電圧Ｖ
Kは、正電圧発生用チャージポンプで正電圧側の所定電
圧（例えば、５Ｖ）に昇圧されて電子シャッタ用の排出
電圧としてＣＣＤイメージセンサ３に供給される。ま
た、駆動回路５に取り込まれた調整電圧ＶKは、負電圧
発生用チャージポンプで負電圧側の所定の電圧（例え
ば、−５Ｖ）に昇圧されて垂直ドライバ６に供給され
る。そして、垂直ドライバ６を動作させ、ＣＣＤイメー
ジセンサ３のフレーム転送及びライン転送に必要なクロ
ックパルスφｆ、φｖが生成され、撮像部及び蓄積部に
供給される。
【００１５】一方、信号処理装置７側に供給された調整
電圧ＶKは、水平ドライバ８、信号処理回路９、タイミ
ング制御回路１３及び出力回路１４の各回路に取り込ま
れ、各回路を動作させる。タイミング制御回路１３で、
各種のタイミング信号が生成されて各回路に供給され、
水平ドライバ８でＣＣＤイメージセンサ３の水平転送に
必要なクロックパルスφｈが生成される。また、信号処
理回路９でＣＣＤイメージセンサ３から出力される画像
信号Ｙ(t)に対して所定のアナログ信号処理及びデジタ
ル信号処理が施され、画像信号Ｙ'(n)が出力回路１４か
らシステムバス１５を介して出力される。
【００１６】
【発明が解決しようとする課題】上述した撮像機器に搭
載される信号処理装置においては、バッテリからの電源
電圧をレギュレート回路で所定の調整電圧に調整した
後、信号処理装置を構成するすべての回路に共通に供給
するように構成している。従って、信号処理装置内の回
路に供給される電源電圧は単一となり、レギュレート回
路では、通常、信号処理回路よりも動作電圧の高い出力
回路に合わせて調整電圧の電圧値を設定している。従っ
て、信号処理回路は、レギュレート回路で設定される調
整電圧よりも低い電源電圧で動作するにも拘わらず、そ
れよりも高い電源電圧が供給されており、余分な電力が
消費されている。これにより、撮像機器全体としての消
費電力を増大させているという問題があった。
【００１７】また、レギュレート回路は、一定の調整電
圧を出力するように構成されており、信号処理回路及び
出力回路への供給電圧は固定値である。しかしながら、
レギュレート回路からの調整電圧を電源電圧として取り
入れる各回路で、必要とする電源電圧が常に一定とは限
らない。特に、出力回路においては、その動作電圧がシ
ステムバスの電圧レベルに対応している必要があり、シ
ステムバスに接続される外部機器が変更されれば、それ
に応じて、必要な電源電圧が変化する。このため、外部
機器の変更に対応するには、変更後の外部機器の入力レ
ベルに対応したレギュレート回路に交換しなればなら
ず、出力電圧の相違する複数のレギュレート回路を準備
する必要があった。
【００１８】そこで、本願発明は、上述の問題に鑑み、
信号処理回路及び出力回路のそれぞれに独立して電源電
圧を供給し、消費電力を低減すると共に、外部機器の変
更に対応することのできる画像信号処理装置の提供を目
的とする。
【００１９】
【課題を解決するための手段】本願発明は、上述の課題
に鑑み、なされたもので、その特徴とするところは、固
体撮像素子から出力される画像信号に対して所定の信号
処理を施し、所定のフォーマットに従う画像信号を外部
機器に出力する画像信号処理装置において、電源電圧を
取り込んで前記固体撮像素子の出力レベルに応じた第１
の電圧を発生する第１のレギュレート回路と、前記電源
電圧を取り込んで前記外部機器の入力レベルに対応する
第２の電圧を発生する第２のレギュレート回路と、前記
第１の電圧を受けて動作し、前記固体撮像素子から出力
される画像信号に対して所定の信号処理を施す信号処理
回路と、前記第２の電圧を受けて動作し、前記信号処理
回路で信号処理の施された画像信号を出力する出力回路
と、を備え、前記第２のレギュレート回路は、前記外部
機器の入力レベルに応じて前記第２の電圧を可変設定す
ることにある。
【００２０】本願発明によれば、信号処理回路に対して
第１のレギュレート回路から第１の電圧を供給し、出力
回路に対して第２のレギュレート回路から第２の電圧を
供給する。これにより、信号処理回路及び出力回路のそ
れぞれに対し、独立して電源電圧を供給することができ
る。更に、第２のレギュレート回路が、外部機器の入力
レベルに応じて第２の電圧の変更を可能とすることで、
出力回路に供給する電源電圧を外部機器の変更に対応さ
せることができる。
【００２１】
【発明の実施の形態】図１は、本願発明の信号処理装置
を採用する撮像機器の構成を示すブロック図である。
尚、この図において、図５と同一の構成については同じ
符号が付してあり、その説明を省略する。本願発明の特
徴とするところは、信号処理装置２１を構成する各回路
に対して、各別にレギュレート回路を設け、各回路の最
適な動作電圧に応じた調整電圧を供給することにある。
更に、出力回路に対応するレギュレート回路の出力電圧
を変更可能に設定し、外部機器の入力レベルの変更に対
応して出力回路に供給する電源電圧を変化させることに
ある。
【００２２】信号処理装置２１は、水平ドライバ８、信
号処理回路９及び出力回路１４から構成され、ＣＣＤイ
メージセンサ３から出力される画像信号Ｙ(t)に対して
所定の信号処理を施し、信号処理の施された画像信号を
ＣＰＵ１６、メモリ１７、ディスプレイドライバ１８等
の外部機器に出力する。更に、信号処理装置２１は、第
１及び第２のレギュレート回路２２、２３を有し、水平
ドライバ８及び信号処理回路９の前段に第１のレギュレ
ート回路２２を設け、出力回路１１の前段に第２のレギ
ュレート回路２３を設ける。
【００２３】第１及び第２のレギュレート回路２２、２
３は、電源供給端子を介してバッテリ（図示せず）から
供給される電源電圧ＶDDを取り込んで所定の調整電圧を
生成する。これら第１及び第２のレギュレート回路２
２、２３は、次段の回路に合わせて出力電圧が設定され
ている。具体的には、第１のレギュレート回路２２は、
その出力電圧が次続の水平ドライバ８及び信号処理回路
９の最適動作電圧（例えば、２.０〜２.５Ｖ）と略同等
となるように設定されており、第１の電圧ＶAを出力す
る。第２のレギュレート回路２３は、その出力電圧が出
力回路１４の最適動作電圧、即ち、外部機器の入力レベ
ルに対応するように設定されており、出力回路１４に適
した第２の電圧ＶBを出力する。この第２のレギュレー
ト回路２３は、出力電圧が固定値でなく、複数の調整電
圧が段階的に設定され、外部機器の入力レベルに応じ
て、複数の調整電圧の何れかを選択して出力するように
構成されている。ここで、複数の調整電圧のそれぞれ
は、システムバス１５に接続され得る外部機器の入力レ
ベルに合わせて予め設定されている。また、第２のレギ
ュレート回路２３には、レジスタ２３ａが内蔵されてお
り、出力電圧を決定する設定値Ｓが格納されている。
【００２４】第２のレギュレート回路２３は、外部機器
が変更されて、出力電圧を変更する場合、次のように動
作する。先ず、外部機器が変更されると、ＣＰＵ１６か
ら変更後の外部機器の動作電圧、或いは、動作タイミン
グ等の動作条件を示す信号（図示せず）が信号処理装置
２１に対して供給される。そして、各回路の動作条件の
初期設定が行われる。このとき、第２のレギュレート回
路２３では、外部機器の動作条件を示す信号に応答し
て、レジスタ２３ａから設定値Ｓが出力される。そし
て、変更後の外部機器の入力レベルと第２の電圧ＶBと
を対応付けるように、出力電圧の電圧値が決定される。
【００２５】このような構成によれば、外部機器の入力
レベルの変更に応じて、出力回路１４への供給電圧を変
更することができ、外部機器の変更に柔軟に対応するこ
とができる。特に、信号処理装置にレギュレート回路を
内蔵して１チップ構成とする場合、外部機器が変更され
ても、信号処理装置自体を変更する必要がなくなり、コ
スト面において好適である。
【００２６】続いて、信号処理装置２１の動作を説明す
る。ここでは、外部機器の変更が行われず、既に第２の
電圧ＶBが決定されているものとする。先ず、電源電圧
ＶDD（例えば、３.２Ｖ）が供給されると、電源電圧Ｖ
DDが第１及び第２のレギュレート回路２２、２３に取り
込まれる。第１のレギュレート回路２２に供給された電
源電圧ＶDDは、水平ドライバ８及び信号処理回路９の最
適動作電圧と略同等の第１の電圧ＶA（例えば、２.０〜
２.５Ｖ）に変換される。そして、第１の電圧ＶAは、水
平ドライバ８及び信号処理回路９に供給され、水平ドラ
イバ８及び信号処理回路９が第１の電圧ＶAで動作す
る。
【００２７】第２のレギュレート回路２３に供給された
電源電圧ＶDDは、外部機器の入力レベルに応じた第２の
電圧ＶB（例えば、２.９Ｖ）に変換される。そして、第
２の電圧ＶBは、出力回路１４に供給され、出力回路１
４が第２の電圧ＶBで動作する。
【００２８】このように、信号処理装置２１内に複数の
レギュレート回路を設け、信号処理回路９及び出力回路
１４の各回路に対してそれぞれ配置することで、信号処
理回路９及び出力回路１４の各回路に独立して電源電圧
を供給することができる。これにより、信号処理回路９
及び出力回路１４の各回路に対して互いに異なる電源電
圧を供給することができ、不要な電力消費が抑制されて
消費電力の低減を図ることができる。更に、第１及び第
２のレギュレート回路のそれぞれの出力電圧の設定を、
信号処理回路９及び出力回路１４の各回路の最適な動作
電圧に対応付けることにより、各回路に対して最適な電
源電圧を供給することができる。これにより、動作特性
の向上を図ることができる。
【００２９】図２は、第１のレギュレート回路２２の一
例を示す回路構成図である。第１のレギュレート回路２
２は、Ｐチャンネル型トランジスタ３２、抵抗器列３
３、コンパレータ３４及び基準電圧発生部３５で構成さ
れる。Ｐチャンネル型トランジスタ３２は、電源供給端
子３７とレギュレート回路の出力端子３８との間に接続
され、ゲートがコンパレータ３４の出力端子に接続され
る。抵抗器列３３は、Ｐチャンネル型トランジスタ３２
のドレインと接地線３９との間に抵抗器３３ａ及び抵抗
器３３ｂが直列に接続されて構成され、抵抗器３３ａと
抵抗器３３ｂとの中間点がコンパレータ３４の非反転入
力端子に接続される。基準電圧発生部３５は、コンパレ
ータ３４の反転入力端子に接続される。
【００３０】第１のレギュレート回路２２は、次のよう
に動作する。ここで、抵抗器３３ａ及び抵抗器３３ｂの
抵抗値をそれぞれＲ1、Ｒ2とする。先ず、電源供給端子
３７を介して電源電圧ＶDDが供給されると、Ｐチャンネ
ル型トランジスタ３２がオンし、電源電圧ＶDDが抵抗器
列３３に供給される。次いで、抵抗器列３３によって電
源電圧ＶDDが分圧されて、抵抗器列３３の中間点の電位
ＶXがＶX＝（Ｒ2／（Ｒ1＋Ｒ2））・ＶDDとなり、コン
パレータ３４の非反転入力端子に供給される。
【００３１】次いで、コンパレータ３４が分圧電圧ＶX
と反転入力端子に供給される基準電圧ＶRとの電位差に
応じて動作し、分圧電圧ＶXと基準電圧ＶRが等しくなる
ようにＰチャンネル型トランジスタ３２のオン抵抗を制
御する。具体的には、基準電圧ＶRよりも分圧電圧ＶXの
方が高い場合にＰチャンネル型トランジスタ３２をオン
する方向に動作し、基準電圧ＶRよりも分圧電圧ＶXの方
が低い場合にＰチャンネル型トランジスタ３２をオフす
る方向に動作する。そして、抵抗器列３３を構成する各
抵抗器３３ａ、３３ｂの抵抗値Ｒ1、Ｒ2の比と、基準電
圧発生部３５から出力される基準電圧ＶRとによって、
一定の電圧ＶOUT=（（Ｒ1＋Ｒ2）／Ｒ2）・ＶRがレギュ
レート回路の出力端子３８側に生成され、調整電圧とし
て次段の回路に供給される。
【００３２】このようにレギュレート回路から出力され
る調整電圧は、抵抗器列３３の分圧比及び基準電圧ＶR
によって決定される。従って、第１のレギュレート回路
２２では、次段の回路の最適動作電圧に応じて、抵抗器
列３３の分圧比及び基準電圧ＶRが設定される。
【００３３】図３は、第２のレギュレート回路２３の一
例を示す回路構成図である。尚、この図において、図２
に示すものと同一の構成については、同じ符号が付して
ある。第２のレギュレート回路２３は、Ｐチャンネル型
トランジスタ３２、コンパレータ３４及び基準電圧発生
部３５を含む電圧調整手段、抵抗器列４１、第１乃至第
４のＮチャンネル型トランジスタ４２ａ〜４２ｄ、デコ
ーダ４３及びレジスタ２３ａで構成される。
【００３４】電圧調整手段は、電源供給端子３７と抵抗
器列４１との間に接続され、抵抗器列４１で分圧される
分圧出力ＶPと基準電圧発生部３５から出力される基準
電圧ＶRとが等しくなるように、Ｐチャンネル型トラン
ジスタ３２のオン抵抗を制御する。抵抗器列４１は、複
数の抵抗器４１ａ〜４１ｅが直列に接続されて構成され
る。第１乃至第４のＮチャンネル型トランジスタ４２ａ
〜４２ｄは、抵抗器列４１を構成する各抵抗器４１ａ〜
４１ｅ間の接続点Ｐ1〜Ｐ5と電圧調整手段とを短絡する
ように接続される。レジスタ２３ａは、予め設定される
設定値Ｓを格納し、デコーダ４３を介して制御信号Ｓ１
〜Ｓ４を第１乃至第４のＮチャンネル型トランジスタ４
２ａ〜４２ｄのゲートに供給する。ここで、制御信号Ｓ
１〜Ｓ４は、外部機器の入力レベルに対して、例えば、
２ビットのデジタル値（０、０）、（０、１）、（１、
０）及び（１、１）が対応付けられる設定値Ｓに対し、
例えば、４ビットのデジタル値（１、０、０、０）、
（０、１、０、０）、（０、０、１、０）及び（０、
０、０、１）が対応付けられる。そして、この制御信号
Ｓ1〜Ｓ3の「１」に、例えば、Ｈレベルが対応付けら
れ、「０」に対して、Ｌレベルが対応付けられる。
【００３５】このように構成される第２のレギュレート
回路２３は、外部機器が変更されたとき、次のように動
作する。先ず、外部機器が変更されると、ＣＰＵ１６か
ら変更後の外部機器の動作電圧、或いは、動作タイミン
グ等の動作条件を示す信号（図示せず）が信号処理装置
に対して供給されて、各回路の動作条件の初期設定が行
われる。このとき、外部機器の動作条件を示す信号に応
答して、調整電圧を決定するようにレジスタ２３ａから
デコーダ４３を介して設定値Ｓが出力される。そして、
デコードされた制御信号Ｓ１〜Ｓ４が第１乃至第４のト
ランジスタ４２ａ〜４２ｄのゲートに供給される。
【００３６】次いで、第１乃至第４のトランジスタ４２
ａ〜４２ｄが制御信号Ｓ１〜Ｓ４に応じて選択的に導通
する。これに応じて、接続点Ｐ１〜Ｐ４の何れかとコン
パレータ３４の非反転入力端子とが接続される。これに
より、複数の分圧出力ＶP1〜ＶP4から１つ出力が選択さ
れ、分圧出力ＶPとして供給される。そして、コンパレ
ータ３４で、選択された分圧出力ＶPと基準電圧発生部
３５から出力される基準電圧ＶRとが等しくなるよう
に、Ｐチャンネル型トランジスタ３２のオン抵抗が制御
され、外部機器の入力レベルの変更に従う第２の電圧Ｖ
Bが生成される。
【００３７】このように第２のレギュレート回路２３
は、複数の接続点Ｐ１〜Ｐ４での互いに異なる分圧出力
ＶP1〜ＶP4のうちの１つを選択することで、第２の電圧
ＶBを可変制御することができる。従って、抵抗器列４
１を構成する複数の抵抗器４１ａ〜４１ｅの各抵抗値
を、信号処理装置２１と接続され得る複数の外部機器の
入力レベルに合わせて設定することで、外部機器の変更
に対応することができる。
【００３８】尚、本願発明においては、第１及び第２の
レギュレート回路２２、２３を信号処理装置２１に内蔵
し、同一の半導体基板上に形成して１チップ構成として
いる。これにより、第１及び第２のレギュレート回路２
２、２３を、信号処理装置２１を構成する他の回路と共
に一括的に製造することができ、コストの低減や製造歩
留まりの向上を図ることができる。
【００３９】図３は、本願発明の第２の実施形態を示す
図であり、本願発明の信号処理装置を採用する撮像機器
の構成を示すブロック図である。この図において、図１
と同一の構成については、同じ符号が付してあり、その
説明を省略する。
【００４０】信号処理装置２１’は、水平ドライバ８、
信号処理回路９、タイミング制御回路１３、出力回路１
４及び第１乃至第３のレギュレート回路２２、２３、５
１で構成される。この信号処理装置２１’は、アナログ
処理部１０及びＡ／Ｄ変換器１１の前段に第１のレギュ
レート回路２２を設け、出力回路１４の前段に第２のレ
ギュレート回路２３を設け、更に、デジタル処理部１２
及びタイミング制御回路１３の前段に第３のレギュレー
ト回路５１を設ける。
【００４１】第１のレギュレート回路２２は、アナログ
処理部１０及びＡ／Ｄ変換器１１の最適な動作電圧（例
えば、２.５Ｖ）と略同等の電圧を出力するように設定
されており、バッテリ（図示せず）からの電源電圧ＶDD
を取り込んで、第１の電圧Ｖ Aを生成する。第２のレギ
ュレート回路２３は、出力回路１４の最適動作電圧（例
えば、２.９Ｖ）、即ち、外部機器の入力レベルに対応
する電圧を出力するように設定されており、バッテリか
らの電源電圧ＶDDを取り込んで、第１の電圧Ｖ Aより電
圧値の高い第２の電圧ＶBを生成する。また、第２のレ
ギュレート回路２３は、外部機器の入力レベルの変更に
応じて、出力電圧が変更可能に設定されている。第３の
レギュレート回路５１は、デジタル処理部１２及びタイ
ミング制御回路１３の最適な動作電圧（例えば、２.０
Ｖ）と略同等の電圧を出力するように設定されており、
バッテリからの電源電圧ＶDDを取り込んで、第１の電圧
ＶAより電圧値の低い第３の電圧ＶCを生成する。
【００４２】このように、アナログ処理部１０及びデジ
タル処理部１２の各部に対してレギュレート回路を配置
することで、アナログ処理部１０及びデジタル処理部１
２の各部に適した電源電圧を供給することができる。こ
れにより、各部の信号処理動作における特性の向上を図
ることができる。更に、第３のレギュレート回路４１
で、第１の電圧ＶAより電圧値の低い第３の電圧ＶCを生
成し、独立してデジタル処理部１２に供給することで、
消費電力の低減を図ることができる。
【００４３】図５は、本願発明の第３の実施形態を示す
図であり、本願発明の信号処理装置を採用する撮像機器
の構成を示すブロック図である。尚、この図において、
図１乃至図４と同一の構成については、同じ符号が付し
てあり、その説明を割愛する。
【００４４】この第３の実施形態において、図１乃至図
４に示す第１の実施形態や第２の実施形態と相違する点
は、外部レギュレート回路２を設け、この外部レギュレ
ート回路２からの出力電圧を信号処理装置６１内の水平
ドライバ８、アナログ処理部１０及びＡ／Ｄ変換器１１
に供給する点にある。
【００４５】外部レギュレート回路２は、図６に示すも
のと同一の構成を有し、その出力電圧（調整電圧ＶK）
を信号処理装置６１に供給する。ただし、この第３の実
施形態では、調整電圧ＶKが水平ドライバ８、アナログ
処理部１０及びＡ／Ｄ変換器１１の最適な動作電圧（例
えば、２．５Ｖ）に合わせて設定されている。第３の実
施形態においては、この外部レギュレート回路２からの
出力電圧が、信号処理装置６１に対する電源電圧となっ
ている。
【００４６】信号処理装置６１は、先の信号処理装置２
１、２１’と同様に、水平ドライバ８、信号処理回路
９、タイミング制御回路１３及び出力回路１４を有し、
デジタル処理部１２の前段に第１のレギュレート回路２
２、出力回路１４の前段に第２のレギュレート回路２３
を設けて構成される。
【００４７】第１のレギュレート回路２２は、デジタル
処理部１２及びタイミング制御回路１３の最適な動作電
圧（例えば、２．０Ｖ）と同等の電圧を出力するように
設定されており、外部レギュレート回路２からの電源電
圧を取り込んで、第１の電圧ＶA’を生成する。第２の
レギュレート回路２３は、図１及び図４と同様にレジス
タ２３ａを内蔵し、複数の電圧値が段階的に設定される
複数の調整電圧が生成可能であり、これら複数の調整電
圧の中から１つを選択して第２の電圧（ＶB）として出
力する。この第２のレギュレート回路２３では、レギュ
レート回路が入力電圧を降圧する形で調整電圧を生成す
るという特性上、レギュレート回路２の出力電圧（調整
電圧ＶK）より低い電圧値の範囲で複数の調整電圧を生
成する。
【００４８】この第３の実施形態においても、第１の実
施形態や第２の実施形態と同様に、信号処理装置６１内
の各回路に適した電圧を供給することができると共に、
外部機器の入力レベルの変更に応じて出力回路１４への
供給電圧を変更することができる。これにより、信号処
理装置６１の動作特性の向上及び消費電力の低減を図る
ことができると共に、コストの増大を抑制することがで
きる。
【００４９】以上、図１乃至図５を参照しつつ、本願発
明の実施形態を説明した。以上の実施形態においては、
水平ドライバ８に対して、アナログ処理部１０及びＡ／
Ｄ変換器１１と同等の電圧を供給する構成としている
が、これに限られるものではない。例えば、ＣＣＤイメ
ージセンサ３の仕様によって、水平ドライバ８の最適な
動作電圧がアナログ処理部１０及びＡ／Ｄ変換器１１の
動作電圧よりもデジタル処理部１２及びタイミング制御
回路１３の動作電圧に近くなったような場合には、デジ
タル処理部１２及びタイミング制御回路１３と同等の電
圧を供給する構成としても良い。
【００５０】
【発明の効果】本願発明によれば、信号処理回路及び出
力回路のそれぞれにレギュレート回路を設けることで、
信号処理回路及び出力回路の各回路に対して、独立して
電源電圧を供給することができる。これにより、不要な
電力消費を抑制することができ、消費電力の低減を図る
ことができる。更には、出力回路に対応するレギュレー
ト回路の出力電圧を変更可能とすることで、外部機器の
変更に合わせて出力回路への供給電圧を変更することが
できる。
【図面の簡単な説明】
【図１】本願発明の第１の実施形態を示す図であり、本
願発明の信号処理装置を採用する撮像機器の構成を示す
ブロック図である。
【図２】第１のレギュレート回路の一例を示す回路構成
図である。
【図３】第２のレギュレート回路の一例を示す回路構成
図である。
【図４】本願発明の第２の実施形態を示す図であり、本
願発明の信号処理装置を採用する撮像機器の構成を示す
ブロック図である。
【図５】本願発明の第３の実施形態を示す図であり、本
願発明の信号処理装置を採用する撮像機器の構成を示す
ブロック図である。
【図６】従来の撮像装置の構成を示すブロック図であ
る。
【符号の説明】
２：レギュレート回路 ３：ＣＣＤイメージセンサ ４：駆動装置 ５：昇圧回路 ６：垂直ドライバ ７、２１、２１’、６１：信号処理装置 ８：水平ドライバ ９：信号処理回路 ９ａ：アナログ信号処理回路 ９ｂ：デジタル信号処理回路 １０：アナログ処理部 １１：Ａ／Ｄ変換器 １２：デジタル処理部 １３：タイミング制御部 １４：出力回路 １５：システムバス １６：ＣＰＵ １７：メモリ １８：ディスプレイドライバ １９：表示パネル ２２：第１のレギュレート回路 ２３：第２のレギュレート回路 ５１：第３のレギュレート回路 ２３ａ：レジスタ ３２：Ｐチャンネル型トランジスタ ３２、４１：抵抗器列 ３４：コンパレータ ３５：基準電圧発生部 ４２ａ〜４２ｃ：第１乃至第３のＮチャンネル型トラン
ジスタ ４３：デコーダ
フロントページの続き (72)発明者 高橋 達也 大阪府守口市京阪本通２丁目５番５号 三 洋電機株式会社内 Ｆターム(参考） 5C022 AB40 AB67 AC42 AC69 AC73 5C024 CY42 EX03 GY01 HX23 HX40 HX44 HX46 HX50

Claims (7)

    【特許請求の範囲】
  1. 【請求項１】 固体撮像素子から出力される画像信号に
    対して所定の信号処理を施し、所定のフォーマットに従
    う画像信号を外部機器に出力する画像信号処理装置にお
    いて、 電源電圧を取り込んで前記固体撮像素子の出力レベルに
    応じた第１の電圧を発生する第１のレギュレート回路
    と、 前記電源電圧を取り込んで前記外部機器の入力レベルに
    対応する第２の電圧を発生する第２のレギュレート回路
    と、 前記第１の電圧を受けて動作し、前記固体撮像素子から
    出力される画像信号に対して所定の信号処理を施す信号
    処理回路と、 前記第２の電圧を受けて動作し、前記信号処理回路で信
    号処理の施された画像信号を出力する出力回路と、を備
    え、 前記第２のレギュレート回路は、前記外部機器の入力レ
    ベルに応じて前記第２の電圧を可変設定することを特徴
    とする画像信号処理装置。
  2. 【請求項２】 請求項１に記載の画像信号処理装置にお
    いて、 前記第２のレギュレート回路は、段階的に設定される複
    数の電圧を生成し、前記外部機器の入力レベルに応じて
    前記複数の電圧の何れかを選択して出力することを特徴
    とする画像信号処理装置。
  3. 【請求項３】 請求項１又は請求項２に記載の画像信号
    処理装置において、 前記第２のレギュレート回路は、 前記外部機器の入力レベルに応じて設定される設定値を
    格納するレジスタと、 複数の抵抗器が直列に接続されて構成され、前記電源電
    圧を分圧して複数の分圧出力を生成する抵抗器列と、 前記抵抗器列に接続され、前記設定値に応じて前記複数
    の分圧出力の何れかを選択する選択手段と、 前記電源電圧を取り込む電源供給端子と前記抵抗器列と
    の間に接続され、前記選択手段で選択される分圧出力と
    所定の基準電圧とが等しくなるように前記電源電圧の前
    記抵抗器列への供給を制御する電圧調整手段と、を備え
    たことを特徴とする画像信号処理装置。
  4. 【請求項４】 請求項３に記載の画像信号処理装置にお
    いて、 前記選択手段は、前記抵抗器列を構成する抵抗器のそれ
    ぞれに接続され、前記設定値に応答して選択的に導通す
    る複数のトランジスタであることを特徴とする画像信号
    処理装置。
  5. 【請求項５】 請求項１に記載の画像信号処理装置にお
    いて、 前記電源電圧を取り込んで第３の電圧を発生する第３の
    レギュレート回路を更に備え、 前記信号処理回路は、前記固体撮像素子から出力される
    画像信号に対して所定のアナログ信号処理を施すアナロ
    グ処理部と、前記アナログ信号処理が施された後にデジ
    タル信号に変換された画像信号に対して所定のデジタル
    信号処理を施すデジタル処理部と、を含み、 前記デジタル処理部は、前記第３の電圧で動作すること
    を特徴とする画像信号処理装置。
  6. 【請求項６】 請求項５に記載の画像信号処理装置にお
    いて、 前記第３の電圧が前記第１の電圧より電圧値が低いこと
    を特徴とする画像信号処理装置。
  7. 【請求項７】 請求項１に記載の画像信号処理装置にお
    いて、 前記信号処理回路は、前記固体撮像素子から出力される
    画像信号に対して所定のアナログ信号処理を施すアナロ
    グ処理部と、前記アナログ信号処理が施された後にデジ
    タル信号に変換された画像信号に対して所定のデジタル
    信号処理を施すデジタル処理部と、を含み、 前記アナログ処理部は、前記電源電圧を受けて動作し、 前記デジタル処理部は、前記第１の電圧を受けて動作す
    ることを特徴とする画像信号処理装置。
JP2002109415A 2001-08-01 2002-04-11 画像信号処理装置 Pending JP2003116070A (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2002109415A JP2003116070A (ja) 2001-08-01 2002-04-11 画像信号処理装置
CNB021413339A CN1186924C (zh) 2001-08-01 2002-07-05 图象信号处理装置
KR10-2002-0044136A KR100450365B1 (ko) 2001-08-01 2002-07-26 화상 신호 처리 장치
TW091116857A TW571579B (en) 2001-08-01 2002-07-29 Image signal processor
US10/208,141 US7110038B2 (en) 2001-08-01 2002-07-30 Image signal processor employing voltage regulators to decrease overall power consumption

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2001233808 2001-08-01
JP2001-233808 2001-08-01
JP2002109415A JP2003116070A (ja) 2001-08-01 2002-04-11 画像信号処理装置

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2008268785A Division JP2009038831A (ja) 2001-08-01 2008-10-17 画像信号処理装置

Publications (1)

Publication Number Publication Date
JP2003116070A true JP2003116070A (ja) 2003-04-18

Family

ID=26619774

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002109415A Pending JP2003116070A (ja) 2001-08-01 2002-04-11 画像信号処理装置

Country Status (5)

Country Link
US (1) US7110038B2 (ja)
JP (1) JP2003116070A (ja)
KR (1) KR100450365B1 (ja)
CN (1) CN1186924C (ja)
TW (1) TW571579B (ja)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4248192B2 (ja) * 2001-08-01 2009-04-02 三洋電機株式会社 画像信号処理装置
JP2003116069A (ja) * 2001-08-01 2003-04-18 Sanyo Electric Co Ltd 画像信号処理装置
JP4222772B2 (ja) * 2001-08-01 2009-02-12 三洋電機株式会社 画像信号処理装置
JP2004252902A (ja) * 2003-02-21 2004-09-09 Pentax Corp 電源電圧低減方法および電源電圧低減手段、およびｃｃｄ駆動手段
KR100965876B1 (ko) * 2003-06-03 2010-06-24 삼성전자주식회사 Ｕｓｂ를 이용한 배터리 충전장치 및 이를 구비하는디지털 카메라
US8125243B1 (en) * 2007-03-12 2012-02-28 Cypress Semiconductor Corporation Integrity checking of configurable data of programmable device
JP4277917B2 (ja) * 2007-04-13 2009-06-10 ソニー株式会社 ワイヤレス受信装置及び電子機器
US7834306B2 (en) * 2008-03-24 2010-11-16 Altasens, Inc. Dark current and lag reduction
JP2011055308A (ja) * 2009-09-02 2011-03-17 Ricoh Co Ltd 撮像装置
KR101326989B1 (ko) * 2011-12-21 2013-11-13 엘지이노텍 주식회사 이미지 센서 및 그 구동 방법
JP6137855B2 (ja) * 2013-02-07 2017-05-31 オリンパス株式会社 撮像装置、撮像方法及びプログラム
DE202017105921U1 (de) 2017-09-28 2017-10-25 Mould Flying Industrial Co., Ltd Einschraub-Blasdüsenzapfen

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR920000579B1 (ko) * 1988-11-17 1992-01-16 삼성전관 주식회사 고체촬상장치
JPH02248170A (ja) 1989-03-22 1990-10-03 Toshiba Corp 電子カメラ
US5396635A (en) * 1990-06-01 1995-03-07 Vadem Corporation Power conservation apparatus having multiple power reduction levels dependent upon the activity of the computer system
EP0485149B1 (en) 1990-11-07 1997-07-30 Canon Kabushiki Kaisha Recording apparatus
US5493409A (en) * 1990-11-29 1996-02-20 Minolta Camera Kabushiki Kaisha Still video camera having a printer capable of printing a photographed image in a plurality of printing modes
JPH06303478A (ja) * 1993-04-09 1994-10-28 Sony Corp 撮像装置
JP3093597B2 (ja) 1994-12-28 2000-10-03 キヤノン株式会社 パーソナルコンピュータの周辺装置
US5963255A (en) 1996-04-16 1999-10-05 Apple Computer, Inc. System and method for managing utilization of a battery
JPH1118010A (ja) * 1997-06-23 1999-01-22 Sharp Corp 撮像装置
JP4307602B2 (ja) 1998-11-24 2009-08-05 オリンパス株式会社 撮像装置及び撮像装置の動作モード設定方法
FR2789190B1 (fr) 1999-01-28 2001-06-01 St Microelectronics Sa Alimentation regulee a fort taux de rejection du bruit d'une tension d'alimentation
US6377073B1 (en) 1999-11-30 2002-04-23 Texas Instruments Incorporated Structure and method for reduction of power consumption in integrated circuit logic
JP2003116069A (ja) * 2001-08-01 2003-04-18 Sanyo Electric Co Ltd 画像信号処理装置
JP4222772B2 (ja) * 2001-08-01 2009-02-12 三洋電機株式会社 画像信号処理装置
US7061534B2 (en) * 2001-08-31 2006-06-13 Pentax Corporation Three-dimensional image capturing device

Also Published As

Publication number Publication date
US20030025823A1 (en) 2003-02-06
CN1400811A (zh) 2003-03-05
KR20030011639A (ko) 2003-02-11
US7110038B2 (en) 2006-09-19
KR100450365B1 (ko) 2004-09-30
CN1186924C (zh) 2005-01-26
TW571579B (en) 2004-01-11

Similar Documents

Publication Publication Date Title
JP2003110948A (ja) 撮像装置
US8045049B2 (en) Signal processor configured to process a first signal to generate a second signal
KR100461483B1 (ko) 촬상 장치
JP2003116070A (ja) 画像信号処理装置
JP2003116069A (ja) 画像信号処理装置
JP4222772B2 (ja) 画像信号処理装置
US7317483B2 (en) Charge transfer device having output amplifier with reduced power consumption
JP2004040317A (ja) タイミング信号発生装置、システム及び撮像装置
US7420604B2 (en) Image-processing device with image-pickup validity indication and processing method thereof
JP2009038831A (ja) 画像信号処理装置
JP2004248003A (ja) 撮像装置
US7619673B2 (en) Image sensor, driving method and camera
JP2009022053A (ja) 撮像装置
JP2009017604A (ja) 画像信号処理装置
JP3182303B2 (ja) 固体撮像素子及びこれを用いた撮像装置
JPH08186710A (ja) 固体撮像装置とこれを用いたａｇｃ回路
JP3182263B2 (ja) 映像信号処理装置
WO2004049702A1 (ja) 複数の固体撮像素子を備える撮像装置
JP2003158682A (ja) 撮像装置の駆動方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050407

RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20051227

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070109

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070301

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070925

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20071018

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20080916

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20081015