Nothing Special   »   [go: up one dir, main page]

JP2003158682A - 撮像装置の駆動方法 - Google Patents

撮像装置の駆動方法

Info

Publication number
JP2003158682A
JP2003158682A JP2002094747A JP2002094747A JP2003158682A JP 2003158682 A JP2003158682 A JP 2003158682A JP 2002094747 A JP2002094747 A JP 2002094747A JP 2002094747 A JP2002094747 A JP 2002094747A JP 2003158682 A JP2003158682 A JP 2003158682A
Authority
JP
Japan
Prior art keywords
image
solid
state imaging
output
imaging device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2002094747A
Other languages
English (en)
Inventor
Toru Watanabe
透 渡辺
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanyo Electric Co Ltd
Original Assignee
Sanyo Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanyo Electric Co Ltd filed Critical Sanyo Electric Co Ltd
Priority to JP2002094747A priority Critical patent/JP2003158682A/ja
Publication of JP2003158682A publication Critical patent/JP2003158682A/ja
Withdrawn legal-status Critical Current

Links

Landscapes

  • Transforming Light Signals Into Electric Signals (AREA)
  • Studio Devices (AREA)

Abstract

(57)【要約】 【課題】 2つの固体撮像素子を用いた撮像装置におい
て、2つの画像信号を表示画像に合わせて取り出すよう
にする。 【解決手段】 タイミングt0〜t5においては、第1
のCCD固体撮像素子31aだけを駆動し、第1の画像
信号Ya(t)を出力させる。この間、第2のCCD固体撮
像素子31bへは、駆動クロックの供給を停止して動作
を停止させておく。続くタイミングt6〜t7では、第
1及び第2の固体撮像素子31a、31bを駆動させ、
第1及び第2の画像信号Ya(t)、Yb(t)を所定の時間毎
に交互に出力させる。

Description

【発明の詳細な説明】 【0001】 【発明の属する技術分野】本願発明は、複数の固体撮像
素子を用いて複数の被写体画像を撮像し、それによって
得られる複数系列の画像信号を合成して共通の表示画面
に複数の再生画像を表示する撮像装置の駆動方法に関す
る。 【0002】 【従来の技術】デジタルスチルカメラ等の撮像装置にお
いて、複数の固体撮像素子を搭載し、互いに異なる被写
体を同時に撮像することが考えられている。このような
撮像装置では、複数の固体撮像装置から得られる複数系
列の画像信号を合成して、例えば、1つの表示画面上に
複数の再生画像を表示するように構成される。図7は、
複数の固体撮像素子を搭載した撮像装置の一例を示すブ
ロック図である。 【0003】図7に示す撮像装置は、2つの被写体画像
を撮像するために、それぞれの被写体に対応して2つの
撮像装置20a、20bを有しており、メモリコントロ
ーラ9によって、それぞれの出力が制御される。 【0004】第1の撮像装置20aは、第1のCCD固
体撮像素子1a、第1の昇圧回路2a、第1のCCDド
ライバ回路3a、第1のタイミング制御回路4a、第1
のアナログ信号処理回路5a、第1のA/D変換回路6
a、第1のデジタル信号処理回路7a及び第1のメモリ
8aから構成され、第1の撮像系をなしている。第1の
CCD固体撮像素子1aは、複数の受光画素が行列配置
され、入射される第1の被写体画像に応答して発生した
情報電荷を各受光画素に蓄積する。また、第1のCCD
固体撮像素子1aは、各受光画素に発生する過剰な情報
電荷を基板側へ吸収させる、いわゆる縦型オーバーフロ
ードレイン構造を有しており、各受光画素に蓄積される
情報電荷の基板側への排出が可能になっている。 【0005】第1の昇圧回路2aは、入力される電源電
圧VD(図示せず)を昇圧して昇圧電圧を発生し、第1
のCCDドライバ回路3aへ供給する。第1のCCDド
ライバ回路3aは、第1の昇圧回路2aで生成される昇
圧電圧を用いて複数のクロックパルスを生成し、第1の
CCD固体撮像素子1aへ供給する。これら複数のクロ
ックパルスは、第1のタイミング制御回路4aから供給
される各種タイミング信号に基づいて生成される。これ
により、第1のCCD固体撮像素子1aの各受光画素に
蓄積された情報電荷の電荷量に応じた画像信号Y(t)
が、第1のCCD固体撮像素子1aから1画素単位で取
り出される。 【0006】第1のタイミング制御回路4aは、一定周
期の基準クロックCKをカウントする複数のカウンタか
らなり、基準クロックCKを分周して垂直同期信号VD
及び水平同期信号HDを生成する。そして、これら垂直
同期信号VD及び水平同期信号HDに同期するタイミン
グで、第1のCCDドライバ回路1bに供給する各種タ
イミング信号を生成する。これにより、第1のCCD固
体撮像素子1aからは、水平同期信号HDに同期するタ
イミングで1ライン毎の画像信号Y(t)が出力され、垂
直同期信号VDに同期するタイミングで1画面毎の画像
信号Y(t)が出力される。 【0007】第1のアナログ信号処理回路5aは、第1
のCCD固体撮像素子1aから出力される画像信号Ya
(t)に対して、CDS(Correlated Double Sampling:相
関二重サンプリング)、AGC(Automatic Gain Contro
l:自動利得制御)等のアナログ信号処理を施す。CD
Sでは、リセットレベルと信号レベルとを繰り返す画像
信号に対し、リセットレベルをクランプした後に信号レ
ベルを取り出すようにして、信号レベルの連続する画像
信号を生成する。AGCでは、CDSで取り出された画
像信号を1画面、或いは、1垂直走査期間単位で積分し
て、その積分データを所定の範囲内に収めるようにゲイ
ン調整を行う。第1のA/D変換器6aは、第1のアナ
ログ信号処理回路5aから出力される第1の画像信号Y
a(t)を第1のCCD固体撮像素子1aの出力タイミング
に同期して規格化し、デジタル信号の第1の画像データ
Ya(n)を出力する。 【0008】第1のデジタル信号処理回路7aは、第1
の画像データYa(n)に対して、色分離、マトリクス演算
等の処理を施し、輝度データ及び色差データを含む画像
データY'(n)を生成する。また、第1のデジタル信号処
理回路7aでは、露光制御回路及びホワイトバランス制
御回路を内蔵し、第1のCCD固体撮像素子1aの露光
状態を制御する露光制御、画像信号Y(t)のホワイトバ
ランスを調整するホワイトバランス補正処理を施す。第
1のメモリ8aはフレームメモリであり、メモリコント
ローラ9からの書き込み指示に応答して第1のデジタル
信号処理回路7aから出力される輝度データ及び色差デ
ータを1画面単位で格納する。 【0009】第2の撮像装置20bは、第2のCCD固
体撮像素子1b、第2の昇圧回路2b、第2のCCDド
ライバ回路3b、第2のタイミング制御回路4b、第2
のアナログ信号処理回路5b、第2のA/D変換回路6
b、第2のデジタル信号処理回路7b及び第2のメモリ
8bから構成され、第2の撮像系をなしている。この第
2の撮像装置20bを構成する各回路は、第1の撮像装
置20aを構成する各回路と同一の回路構成であり、第
2のCCD固体撮像素子1bから出力される第2の画像
信号に対して同等の処理を行う。 【0010】メモリコントローラ9は、第1及び第2の
メモリ8a、8bからの第1及び第2の画像データの読
み出しタイミングを制御し、第1の撮像装置20aで撮
像された撮影画像と第2の撮像装置20bで撮像された
撮影画像とが、単一の表示画面上で再生されるように制
御する。例えば、図8(a)に示すように、単一の表示
画面で垂直方向に分割された2つの領域に、第1の撮像
装置20aで撮像された第1の撮影画像Aと第2の撮像
装置20bで撮像された第2の撮像画像Bとをそれぞれ
表示する場合、第1及び第2のメモリ8a、8bから第
1の撮影画像Aに対応する第1の画像データYa(n)と第
2の撮影画像Bに対応する第2の画像データYb(n)とを
取り出すようにする。その後、表示画面上での表示形態
に合うように2つの画像データを合成する。また、図8
(b)に示すように、表示画面上に主として第1の撮像
画像Aを表示し、表示画面の左下の1/4の領域に第2
の撮像画像Bを縮小表示する場合、第1のメモリ8aか
ら表示画面の上半分に相当する第1の画像データYa(n)
を読み出し、その後、第1及び第2のメモリ8a、8b
から表示画面の下半分の領域に相当する第1の画像デー
タYa(n)と第2の画像データYb(n)とを読み出す。この
とき、第2の撮影画像Bが表示画面上に割り当てられた
領域で1画面分を表示するために、第2のメモリ8から
読み出される1画面分の画像データを1/4のデータに
圧縮する。そして、第1の画像データYa(n)と圧縮され
た第2の画像データYb(n)とを合成して、第1の撮影画
像Aと1/4に縮小された第2の撮影画像Bとを1つの
表示画面上に同時に表示する。 【0011】 【発明が解決しようとする課題】上述のような複数の被
写体画像を複数の固体撮像素子を用いて撮像し、単一の
表示画面上に複数の撮影画像を同時に表示する撮像装置
は、各撮像画像の1画面分の画像データを画像メモリに
格納し、その後、メモリコントローラによってデータの
読み出しタイミングを制御して、各画像データの順序を
並び変えた後に合成するようにしている。このような撮
像装置では、各撮像画像の1画面分のデータを一旦格納
するために、1画面分の画像データを格納することので
きる画像メモリが複数、或いは、複数画面分のメモリ容
量を備えた大きなメモリ容量の画像メモリが必要とな
る。 【0012】そこで、本願発明は、複数の固体撮像素子
を用いた撮像装置において、画像メモリのメモリ容量を
節約することのできる撮像装置の駆動方法を提供するこ
とを目的とする。 【0013】 【課題を解決するための手段】本願発明は、上述の課題
を解決するために成されたもので、その特徴とするとこ
ろは、行列配置される複数の受光画素の各列に対応して
配置される複数の垂直シフトレジスタと、前記複数の垂
直シフトレジスタの各出力が各ビットに対応付けられる
水平シフトレジスタと、を含む固体撮像素子が少なくと
も2個並列に配置される撮像装置の駆動方法において、
第1及び第2の被写体画像に応答して発生する情報電荷
を第1及び第2の固体撮像素子の各受光画素に蓄積する
蓄積ステップと、前記第1及び第2の固体撮像素子の各
受光画素に蓄積された情報電荷を前記複数の垂直シフト
レジスタを介して前記水平シフトレジスタへ転送出力す
る転送ステップと、前記第1及び第2の固体撮像素子の
各水平シフトレジスタに出力された情報電荷をそれぞれ
第1及び第2の画像信号として出力する出力ステップ
と、を有し、前記出力ステップは、前記第1及び第2の
固体撮像素子の水平シフトレジスタから前記第1及び第
2の画像信号を所定の時間毎に交互に出力する期間を含
むことにある。 【0014】 【発明の実施の形態】図1は、本願発明の撮像装置の駆
動方法を説明するフローチャートである。本願発明の駆
動方法を採用する撮像装置は、第1及び第2の固体撮像
素子の2つの固体撮像素子を備えており、これら第1及
び第2の固体撮像素子に第1及び第2の被写体画像をそ
れぞれ捉えて第1及び第2の撮像画像A、Bを生成す
る。ここで、第1及び第2の固体撮像素子のそれぞれ
は、図2に示すようなフレームトランスファ型の固体撮
像素子であり、各ビットが複数の受光画素のそれぞれに
対応付けられる複数の垂直シフトレジスタからなる撮像
部、撮像部を構成する複数の垂直シフトレジスタに連続
する複数の垂直シフトレジスタからなる蓄積部、複数の
垂直シフトレジスタの各列が各ビットに対応付けられる
水平シフトレジスタ1hからなる水平転送部及び水平転
送部の出力側に設けられる出力部1dで構成される。 【0015】以下、図1に従って撮像装置の駆動方法を
説明する。ここでは、図3に示す複数の表示モードのう
ちから図3(a)に示すような表示画面上に主として第
1の撮像画像Aを表示し、その左下の1/4の領域を第
2の撮像画像に置き換えて表示する場合を例に挙げて説
明する。尚、表示画面上の水平方向で第1の撮像画像A
のみが表示される領域を第1の領域とし、この第1の領
域に対応する垂直走査期間を第1の期間とする。一方、
表示画面上の水平方向で第1及び第2の撮像画像A、B
が表示される領域を第2の領域とし、この第2の領域に
対応する垂直走査期間を第2の期間とする。 【0016】ステップS1において、第1及び第2の被
写体画像を第1及び第2の固体撮像素子の撮像部に受け
て、光電変換によって発生する情報電荷をそれぞれの受
光画素に蓄積する。続くステップS2において、第1及
び第2の固体撮像素子のそれぞれで撮像部及び蓄積部を
構成する複数の垂直シフトレジスタを転送駆動し、各受
光画素に蓄積された情報電荷を高速で蓄積部に転送す
る。そして、第1及び第2の固体撮像素子の蓄積部に第
1及び第2の撮像画像A、Bの各1画面分の情報電荷を
一時的に蓄積する。 【0017】続くステップS3において、2つの撮像画
像A、Bの表示画面での表示形態に従って、第1及び第
2の画像信号Ya(t)、Yb(t)の出力タイミングを決定す
る。ここでは、図3(a)に示すように、表示画面の上
半分の表示領域に第1の撮像画像Aのみを表示し(第1
の領域)、表示画面の下半分の表示領域に第1及び第2
の撮像画像Bを表示する(第2の領域)ため、これに合
わせて、第1の領域に対応する第1の期間で第1の固体
撮像素子を駆動して第1の画像信号Ya(t)を取り出し、
第2の領域に対応する第2の期間で第1及び第2の固体
撮像素子を駆動して第1及び第2の画像信号Ya(t)、Y
b(t)を取り出す。 【0018】続くステップS4において、ステップS3
の決定に従い、第1の固体撮像素子の蓄積部及び水平転
送部を転送駆動する。第1の固体撮像素子では、蓄積部
から1ライン分の情報電荷を水平転送部へ出力し、出力
した情報電荷を順次1画素単位で出力部へ転送する。そ
して、出力部で情報電荷をその電荷量に応じた電圧値に
変換し、1水平走査期間単位で1ライン毎に第1の画像
信号Ya(t)を出力する。この動作は、第1の領域に含ま
れる水平ライン分で繰り返され、この期間で第1の撮像
画像Aの上半分に相当する第1の画像信号Ya(t)を出力
する。尚、第1の画像信号Ya(t)のみが出力される第1
の期間では、第2の固体撮像素子の動作は停止されてお
り、蓄積部に蓄積される第2の撮像画像Bはそのままの
状態で保持される。 【0019】続くステップS5において、ステップ4の
動作が終了すると、第1の固体撮像素子の蓄積部及び水
平転送部に加えて、第2の固体撮像素子の蓄積部及び水
平転送部を転送駆動する。このとき、第1及び第2の固
体撮像素子では、第1及び第2の画像信号Ya(t)、Yb
(t)を交互に出力するように駆動制御される。即ち、第
1の固体撮像素子では、ステップS4で水平走査期間毎
に1ライン単位で出力されていた第1の画像信号Ya(t)
を1水平走査期間おきに1ラインずつ出力する。一方、
第2の固体撮像素子では、第1の画像信号Ya(t)が出力
されていない水平走査期間で第2の画像信号Yb(t)を出
力する。尚、ここでは、図3(a)に示す表示モードに
従い、第2の画像信号Yb(t)の1ライン分を出力した後
に第1の画像信号Ya(t)の1ライン分を出力する。この
ステップS5で出力された第1及び第2の画像信号Ya
(t)、Yb(t)は、信号処理回路に取り込まれ、例えば、
A/D変換された後に第2の画像信号Yb(t)が1ライン
の半分のデータに圧縮されると共に、第1の画像信号Y
a(t)が表示領域に相当する1ラインの後半分のデータだ
けが取り出される。そして、圧縮されたデータと後半分
のみが取り出されたデータとが合成されて表示画像の1
ライン分のデータとして扱われ、このデータが表示デバ
イス、或いは、メモリ等の記憶媒体に出力される。 【0020】このように、垂直走査期間中に第1の画像
信号Ya(t)のみを取り出す第1の期間と、第1及び第2
の画像信号Ya(t)、Yb(t)を1ライン単位で交互に取り
出す第2の期間とを設け、これらの期間を表示画面の表
示形態に合わせて設定することで、表示モードに応じた
順序で画像信号を取り出すことができる。このため、第
1及び第2の撮像画像A、Bをそれぞれ画像メモリに格
納し、読み出しタイミングの制御によってデータの順序
を並べ替える必要がなくなる。つまり、2画面分のメモ
リ容量を準備する必要がなくなり、メモリ容量を節約す
ることができる。これにより、画像メモリのチップ面積
の縮小化による撮像装置の小型化を可能とし、これに伴
って製造コストの削減させることができる。尚、ここで
は、図3(a)に示す表示モードに対応する場合を例示
して説明したが、例えば、図3(b)〜図3(d)に示
すような他の表示モードには以下のように対応すれば良
い。図3(b)に示すような表示画面の垂直方向に1/
2に分割された領域のそれぞれに第1及び第2の撮像画
像A、Bを表示するには、表示画面の1垂直走査期間に
亘って第1及び第2の画像信号Ya(t)、Yb(t)を交互に
出力する。また、図3(c)、(d)に示すような第1
の撮影画像A、或いは、第2の撮影画像Bの何れか一方
のみを表示する場合には、表示画面の1垂直走査期間に
亘って第1及び第2の画像信号Ya(t)、Yb(t)の何れか
一方だけを出力する。 【0021】図4は、本願発明の駆動方法を採用する撮
像装置の一例を示すブロック図である。この撮像装置
は、2つの固体撮像素子を備えたものであり、第1及び
第2の固体撮像素子31a、31b、第1及び第2の昇
圧回路32a、32b、第1及び第2のCCDドライバ
回路33a、33b、タイミング制御回路34、第1及
び第2のクランプ回路35a、35b、選択回路36、
アナログ信号処理回路37、A/D変換回路38及びデ
ジタル信号処理回路39で構成される。 【0022】第1の固体撮像素子31aは、例えば、図
2に示すようなフレームトランスファ型の固体撮像素子
であり、撮像部、蓄積部、水平転送部及び出力部で構成
される。撮像部、蓄積部、水平転送部及び出力部は、第
1のフレーム転送クロックφa(f)、第1の垂直転送クロ
ックφa(v)、第1の水平転送クロックφa(h)及び第1の
リセットクロックφa(r)をそれぞれ受け、撮像部に蓄積
した情報電荷に応じて画像信号Ya(t)を出力する。ま
た、第1の固体撮像素子1aは、撮像部に発生する過剰
な電荷を基板側へ吸収させるいわゆる縦型オーバーフロ
ードレイン構造を有しており、撮像部に蓄積される情報
電荷を基板クロックφa(b)によって基板側へ排出するこ
とが可能になっている。第2の固体撮像素子31bは、
第1の固体撮像素子31aと同様に、撮像部、蓄積部、
水平転送部及び出力部から構成され、第2のフレーム転
送クロックφb(f)、第2の垂直転送クロックφb(v)、第
2の水平転送クロックφb(h)及び第2のリセットクロッ
クφb(r)をそれぞれに受けて、撮像部に蓄積した情報電
荷に応じて第2の画像信号Yb(t)を出力する。この第2
の固体撮像素子1bにおいても、縦型オーバーフロード
レイン構造を有しており、基板側への情報電荷の排出が
可能になっている。 【0023】第1の昇圧回路33aは、第1のCCD固
体撮像素子31aに対応して配置され、入力される電源
電圧VD(図示せず)を昇圧して昇圧電圧を発生し、第
1のCCDドライバ回路32aへ供給する。第2の昇圧
回路32bは、第2のCCD固体撮像素子31bに対応
して配置され、第1の昇圧回路33aと同様に、電源電
圧VDを昇圧して得られる昇圧電圧を第2のCCDドラ
イバ回路32bへ供給する。 【0024】第1のCCDドライバ回路32aは、タイ
ミング制御回路34から供給されるタイミング信号に基
づいて第1のフレーム転送クロックφa(f)、第1の垂直
転送クロックφa(v)、第1の水平転送クロックφa(h)、
第1のリセットクロックφa(r)及び第1の基板クロック
φa(b)を生成し、第1のCCD固体撮像素子31aへ供
給する。第2のCCDドライバ回路32bは、タイミン
グ制御回路34から供給されるタイミング信号に基づい
て第2のフレーム転送クロックφb(f)、第2の垂直転送
クロックφb(v)、第2の水平転送クロックφb(h)、第2
のリセットクロックφb(r)及び第2の基板クロックφb
(b)を生成し、第2のCCD固体撮像素子32bへ供給
する。これら第1及び第2のCCDドライバ回路32
a、32bは、第1及び第2のCCD固体撮像素子31
a、31bのそれぞれに対応して配置されており、この
ため、第1及び第2の固体撮像素子31a、31bの同
時駆動が可能となっている。 【0025】タイミング制御回路34は、一定周期の基
準クロックCKをカウントする複数のカウンタ34a
と、このカウンタの出力をデコードするデコーダ34b
からなり、デコーダ34bの設定値を変更することで様
々なタイミングのクロックパルスを複数生成することが
できる。このタイミング制御回路34は、第1及び第2
のCCDドライバ33a、33bに対して共通に配置さ
れ、一定周期の基準クロックCKを分周して、第1の基
板クロックφa(b)、第1のフレーム転送クロックφa
(f)、第1の垂直転送クロックφa(v)、第1の水平転送
クロックφa(h)及び第1のリセットクロックφa(r)を生
成すると共に、第2の基板クロックφb(b)、第2のフレ
ーム転送クロックφb(f)、第2の垂直転送クロックφb
(v)、第2の水平転送クロックφb(h)及び第2のリセッ
トクロックφb(r)を生成する。 【0026】また、タイミング制御回路34では、例え
ば、図3のように設定される複数の表示モードのそれぞ
れに対応する複数の設定データのうちから1つを後述す
るレジスタ40から受け、これに応じてデコーダ34b
の設定値が変更される。これにより、各クロックパルス
の供給開始タイミングや立ち上がりタイミングが変更さ
れる。例えば、図3(b)の場合、これに対応する設定デ
ータがデコーダ34bに与えられ、第1のCCDドライ
バ回路33aに供給するクロックパルスの位相と第2の
CCDドライバ回路33bに供給するクロックパルスの
位相とがずれるように各クロックパルスが生成される。
そして、これらのクロックパルスが第1及び第2の固体
撮像素子31a、31bへ供給され、第1の画像信号Y
a(t)と第2の画像信号Yb(t)とが時分割で出力されるよ
うに制御される。 【0027】レジスタ40は、複数の表示モードのそれ
ぞれに対応付けられた複数の設定データを格納してお
り、外部から与えられる表示モード切り替え信号MOD
Eを受けて、これによって指定される表示モードに対応
した設定データをタイミング制御回路34に出力する。
これにより、各クロックパルスの供給開始のタイミング
や、或いは、立ち上がりのタイミングが指定された表示
モードに合わせて変更される。 【0028】第1のクランプ回路35aは、第1の固体
撮像素子31aに対応して配置され、第1の画像信号Y
a(t)をクランプして選択回路36に供給し、第2のクラ
ンプ回路35bは、第2の固体撮像素子31bに対応し
て配置され、第2の画像信号Yb(t)をクランプして選択
回路36に供給する。これら第1及び第2のクランプ回
路35a、35bは、互いに同一のクランプレベルを有
しており、第1及び第2の画像信号Ya(t)、Yb(t)の互
いの黒レベルを同じ電圧レベルに固定した後に出力する
ようにしている。 【0029】選択回路36は、2つの入力端子36a、
36bと1つの出力端子36cとを備えて構成され、第
1及び第2のクランプ回路35a、35bから出力され
る第1及び第2の画像信号Ya(t)、Yb(t)を取り込ん
で、これらの信号の何れか一方を選択して画像信号Y
(t)として出力する。選択回路36は、タイミング制御
回路34から供給されるタイミング信号に従って動作
し、第1の固体撮像素子31aから第1の画像信号Ya
(t)が出力されている期間で入力端子36aと出力端子
36cを接続し、第2の固体撮像素子31bから第2の
画像信号Yb(t)が出力されている期間で入力端子36b
と出力端子36cを接続する。即ち、選択回路36は、
第1及び第2の固体撮像素子31a、31bから時分割
で出力される2系列の画像信号をこれらの出力タイミン
グに応じて選択的に取り込んで出力することで、その出
力側で実質的に1系列の画像信号に合成している。 【0030】アナログ信号処理回路37は、選択回路3
6から出力される画像信号Y(t)を取り込み、CDS、
AGC等の信号処理を施して画像信号Y'(t)を出力す
る。A/D変換回路38は、アナログ信号処理の施され
た画像信号Y'(t)をデジタル信号に変換し、画像データ
Y(n)として出力する。デジタル信号処理回路39は、
画像データY(n)に対して、色分離、マトリクス演算等
の処理を施し、輝度データ及び色差データを含む画像デ
ータを生成する。更に、デジタル信号処理回路39は、
露光制御回路、ホワイトバランス制御回路、積分回路を
内蔵しており、画像データを所定の期間単位で積分し
て、その積分値に基づいて露光制御、ホワイトバランス
補正を行う。尚、アナログ信号処理回路37、A/D変
換回路38及びデジタル信号処理回路39では、タイミ
ング制御回路34の制御によって、第1及び第2の画像
信号Ya(t)、Yb(t)のそれぞれに対する信号処理が時分
割で別々に行われる。 【0031】図5は、図4の動作を説明するタイミング
図である。ここでは、図3に示す複数の表示モードのう
ちから、主として第1の撮像画像Aを表示し、左下の1
/4の領域に第2の撮像画像Bを表示する場合(図3
(a))を例にあげて説明する。尚、以下の説明におい
て、第1及び第2の固体撮像素子31a、31bの撮像
部が12ラインで構成されるものとする。 【0032】タイミングt0〜t1において、垂直同期
信号VDのブランキング期間内で第1のフレーム転送ク
ロックφa(f)及び第1の垂直転送クロックφa(v)がクロ
ッキングされて、第1の固体撮像素子31aの撮像部に
蓄積される1画面分の情報電荷が蓄積部に転送出力され
る。続くタイミングt1〜t2において、第2のフレー
ム転送クロックφb(f)及び第2の垂直転送クロックφb
(v)がクロッキングされて、第2の固体撮像素子31b
の撮像部に蓄積される1画面分の情報電荷が蓄積部に転
送出力される。ここで、第1の固体撮像素子31aと第
2の固体撮像素子31bとでフレームシフトタイミング
をずらすのは、フレームシフト開始時の突入電流のピー
ク値を低減させるためである。即ち、フレームシフト
は、撮像部に蓄積された情報電荷を高速で蓄積部に転送
出力するため、フレームシフト開始時には過大な突入電
流が流れる。そこで、2つの固体撮像素子で同時にフレ
ームシフトを開始しないことで、突入電流のピーク値を
低く抑えている。 【0033】続いて、タイミングt3において、水平同
期信号HDに同期するタイミングで第1の垂直転送クロ
ックφa(v)がクロッキングされ始め、第1の固体撮像素
子31aの蓄積部に出力された1画面分の情報電荷が1
ライン単位で順次水平転送部に転送出力され、水平転送
部に出力された情報電荷が順次画像信号Ya(t)として出
力される。これは、タイミングt5まで継続され、1画
面分の上半分の領域に相当する6ライン分の画像信号が
出力される。尚、この期間では、第2の昇圧回路32b
からの昇圧電圧の出力が停止されて第2のCCDドライ
バ回路33bがその動作を停止し、第2の垂直転送クロ
ックφb(v)がローレベルに固定されている。これによ
り、第2の固体撮像素子31bから第2の画像信号Yb
(t)の出力がなされないようにしている。 【0034】タイミングt4において、第1の基板クロ
ックφa(b)が立ち上げられて、第1の固体撮像素子31
aの撮像部に蓄積された情報電荷が基板側に排出され
る。そして、次のフレームシフトタイミングまでの期間
Laで撮像部に情報電荷が蓄積される。また、タイミン
グt6において、第2の基板クロックφb(b)が立ち上げ
られて、次のフレームシフトタイミングまでの期間Lb
で第2の固体撮像素子31bの撮像部に情報電荷が蓄積
される。 【0035】タイミングt5において、第1の固体撮像
素子31aからの6ライン分の画像信号の出力が完了す
ると、第1の垂直転送クロックφa(v)の周期が2倍に変
更され、それと同じ周期で第2の垂直転送クロックφb
(v)のクロッキングが開始される。第1及び第2の垂直
転送クロックφa(v)、φb(v)は、タイミングt5〜t7
にわたってクロッキングされ、第1の固体撮像素子31
aから第2の画像信号Yb(b)が出力される。この期間で
は、図5に示すように、第1及び第2の垂直転送クロッ
クφa(v)、φb(v)が交互に立ち上がるように設定され、
この結果、第1及び第2の固体撮像素子31a、31b
からは第1及び第2の画像信号Ya(t)、Yb(t)が1ライ
ン単位で交互に出力される。このとき、第2の画像信号
Yb(t)は、表示領域が垂直方向の1/2の領域に設定さ
れているため、12ラインで構成される1画面分が1ラ
インおきに間引かれて6ラインで出力される。また、タ
イミングt5〜t7においては、第1及び第2の画像信
号Ya(t)、Yb(t)の出力タイミングに応答して、選択回
路36でそれぞれの画像信号が選択的に取り込まれて出
力側で合成され、画像信号Y(t)として出力される。こ
のように、第1及び第2の画像信号Y(t)の出力タイミ
ングを制御し、その出力タイミングに合わせて選択回路
36を動作させることで、指定された表示モードに合わ
せた順序で画像信号を取り出すことができる。 【0036】図6は、図5に示すタイミングで第1及び
第2の固体撮像素子31a、31bから出力される第1
及び第2の画像信号Ya(t)、Yb(t)と、選択回路36か
ら出力される画像信号Y(t)と、デジタル信号処理回路
39から出力される画像データD(n)との状態を示すタ
イミング図である。 【0037】第1の画像信号Ya(t)は、図5で説明した
ように、6ライン目までは、順次1ライン単位で連続し
て出力される。その後、7ライン目からは、第2の画像
信号Yb(t)と互いに異なるタイミングで交互に出力され
る。第2の画像信号Yb(t)は、第1の画像信号Ya(t)が
6ライン分の出力が完了した後に出力が開始される。 【0038】選択回路36から出力される画像信号Y
(t)は、6ライン目までが第1の画像信号Ya(t)の6ラ
インとなり、7ライン目以降が第1の画像信号Ya(t)と
第2の画像信号Yb(t)とが1ライン単位で交互に割り当
てられる。即ち、第1の画像信号Ya(t)が6ライン目ま
で出力されるまでの期間では、選択回路36で第1の固
体撮像素子31a側が選択されており、第1の画像信号
Ya(t)の6ライン目までがそのまま選択されて画像信号
Y(t)として出力される。それ以降の期間では、選択回
路36で第1の固体撮像素子31a側と第2の固体撮像
素子31b側とが交互に選択され、第2の画像信号Yb
(t)の1ライン目の信号に続いて第1の画像信号Ya(t)
の7ライン目の信号、それに続いて第2の画像信号Yb
(t)の3ライン目の信号という具合に、第1及び第2の
画像信号Ya(t)、Yb(t)が交互に割り当てられて画像信
号Y(t)として出力される。この結果、画像信号Y(t)の
7ライン目以降は、実質的に第1の画像信号Ya(t)と第
2の画像信号Yb(t)とが合成された状態となる。 【0039】デジタル信号処理回路39から出力される
画像データD(n)は、第1の画像信号Ya(t)の6ライン
目までに相当する画像信号Y(t)の6ライン目までが順
次信号処理が施されて出力される。7ライン目以降は、
第2の画像信号Yb(t)の1ライン分に対応する画像デー
タが、デジタル信号処理回路39に内蔵される圧縮回路
で1ラインの半分のデータに圧縮される。これに加え、
7ライン目以降では、第1の画像信号Ya(t)の1ライン
分に対応する画像データから表示領域には当たらない1
ラインの前半のデータが取り除かれる。そして、圧縮さ
れた画像データと1ラインの後半のみが取り出されたデ
ータとが合成されて1ライン分の画像データD(n)とさ
れる。例えば、画像データD(n)の7ライン目のデータ
は、第2の画像信号Yb(t)の1ライン目から生成された
画像データが1ラインの半分に圧縮されたデータと第1
の画像信号Ya(t)の7ライン目から生成された画像デー
タの1ラインの後半が取り出されたデータとが合成され
て生成されている。これにより、表示画面には、第1の
固体撮像素子31aで撮像した第1の撮影画像Aの左下
側1/4の領域に第2の固体撮像素子31bで撮像した
第2の撮影画像Bの縮小画像が置き換えられて表示さ
れ、2つの撮像画像が同時に表示される。 【0040】このように、第1の画像信号Ya(t)と第2
の画像信号Yb(t)との出力を切り換え、それに合わせた
圧縮処理や合成処理を行うことで、表示画面上での再生
画像の表示形態を切り換えることができる。即ち、それ
ぞれの表示領域に合わせて第1及び第2の画像信号Ya
(t)、Yb(t)の各画像信号の出力を制御することで、画
像メモリのメモリ容量を節約しながら、指定される表示
モードに応じた画像データを生成することができる。 【0041】以上の実施形態においては、第1及び第2
のCCD31a、31bがフレームトランスファ型であ
る場合を例示して説明したが、本願発明は、これに限ら
れるものではなく、1画面分の情報電荷を一時的に保持
することのできる蓄積部を備えるフレームインターライ
ン型の固体撮像素子を用いた撮像装置にも適している。 【0042】 【発明の効果】本願発明によれば、出力ステップ中に第
1及び第2の画像信号を交互に出力する期間を設けると
共に、この期間を表示画面の表示形態に合わせて設定す
ることで、2つの画像信号を表示モードに応じた順序で
取り出すことができる。このため、複数画面分のメモリ
容量を準備する必要がなくなり、撮像装置のうち画像メ
モリ分のチップ面積を削減することができる。これによ
り、撮像装置としての部品点数を低減させることがで
き、撮像装置の小型化及び製造コストの削減を図ること
ができる。
【図面の簡単な説明】 【図1】本願発明の撮像装置の駆動方法を説明するフロ
ーチャートである。 【図2】フレームトランスファ型の固体撮像素子の構成
を示す平面図である。 【図3】表示モードの一例を示す模式図である。 【図4】図1の駆動方法を採用する撮像装置の一例を示
すブロック図である。 【図5】図4の動作を説明するタイミング図である。 【図6】第1及び第2の画像信号Ya(t)、Yb(t)、画像
信号Y(t)、画像データD(n)の状態を示すタイミング図
である。 【図7】従来の撮像装置の構成を示すブロック図であ
る。 【図8】表示モードの一例を示す模式図である。 【符号の説明】 1a、31a:第1の固体撮像素子 1b、31b:第2の固体撮像素子 2a、32a:第1の昇圧回路 2b、32b:第2の昇圧回路 3a、33a:第1のCCDドライバ回路 3b、33b:第2のCCDドライバ回路 4a:第1のタイミング制御回路 4b:第2のタイミング制御回路 5a:第1のアナログ信号処理回路 5b:第2のアナログ信号処理回路 6a:第1のA/D変換器 6b:第2のA/D変換器 7a:第1のデジタル信号処理回路 7b:第2のデジタル信号処理回路 8a:第1のメモリ 8b:第2のメモリ 9:メモリコントローラ 34:タイミング制御回路 35a:第1のクランプ回路 35b:第2のクランプ回路 36:選択回路 37:アナログ信号処理回路 38:A/D変換回路 39:デジタル信号処理回路

Claims (1)

  1. 【特許請求の範囲】 【請求項1】 行列配置される複数の受光画素の各列に
    対応して配置される複数の垂直シフトレジスタと、前記
    複数の垂直シフトレジスタの各出力が各ビットに対応付
    けられる水平シフトレジスタと、を含む固体撮像素子が
    少なくとも2個並列に配置される撮像装置の駆動方法に
    おいて、 第1及び第2の被写体画像に応答して発生する情報電荷
    を第1及び第2の固体撮像素子の各受光画素に蓄積する
    蓄積ステップと、 前記第1及び第2の固体撮像素子の各受光画素に蓄積さ
    れた情報電荷を前記複数の垂直シフトレジスタを介して
    前記水平シフトレジスタへ転送出力する転送ステップ
    と、 前記第1及び第2の固体撮像素子の各水平シフトレジス
    タに出力された情報電荷をそれぞれ第1及び第2の画像
    信号として出力する出力ステップと、を有し、 前記出力ステップは、前記第1及び第2の固体撮像素子
    の水平シフトレジスタから前記第1及び第2の画像信号
    を所定の時間毎に交互に出力する期間を含むことを特徴
    とする撮像装置の駆動方法。
JP2002094747A 2001-09-07 2002-03-29 撮像装置の駆動方法 Withdrawn JP2003158682A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2002094747A JP2003158682A (ja) 2001-09-07 2002-03-29 撮像装置の駆動方法

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2001272022 2001-09-07
JP2001-272022 2001-09-07
JP2002094747A JP2003158682A (ja) 2001-09-07 2002-03-29 撮像装置の駆動方法

Publications (1)

Publication Number Publication Date
JP2003158682A true JP2003158682A (ja) 2003-05-30

Family

ID=26621837

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002094747A Withdrawn JP2003158682A (ja) 2001-09-07 2002-03-29 撮像装置の駆動方法

Country Status (1)

Country Link
JP (1) JP2003158682A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2016194854A1 (ja) * 2015-05-29 2016-12-08 株式会社ジャパンディスプレイ 表示システム及び表示方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2016194854A1 (ja) * 2015-05-29 2016-12-08 株式会社ジャパンディスプレイ 表示システム及び表示方法
US10341538B2 (en) 2015-05-29 2019-07-02 Japan Display Inc. Display system and display method

Similar Documents

Publication Publication Date Title
KR100461483B1 (ko) 촬상 장치
US7821571B2 (en) Solid-state imaging device, method of driving solid-state imaging device, and imaging apparatus
JPH10136244A (ja) 電子的撮像装置
JP4806595B2 (ja) 固体撮像素子駆動装置及びデジタルカメラ
US6118481A (en) Solid state image pick-up device and image pick-up apparatus
US8314875B2 (en) Image capturing apparatus in which pixel charge signals are divided and output in a different order than an arrangement of pixels on an image capturing element, stored in units of a horizontal line, and read in a same order that corresponding pixels are arranged on the image capturing element, and method thereof
US7298405B2 (en) Image sensing apparatus having photoelectric conversion elements and a scanning circuit
JP2004040317A (ja) タイミング信号発生装置、システム及び撮像装置
US20060044420A1 (en) Image pickup apparatus
JP2003158682A (ja) 撮像装置の駆動方法
JP3917379B2 (ja) タイミング信号発生装置およびその発生方法
JP4199381B2 (ja) 固体撮像装置および固体撮像素子駆動方法
JP2003234960A (ja) 撮像装置
JP2003158659A (ja) 撮像装置
JP2004248003A (ja) 撮像装置
JP6600375B2 (ja) 固体撮像素子、撮像装置及びその制御方法、プログラム、記憶媒体
JP4416775B2 (ja) 撮像装置
JP2003158660A (ja) 撮像装置
JP2000286408A (ja) 固体撮像装置および信号読出し方法
WO2004043059A1 (ja) 画像信号処理回路及びこれを用いた撮像装置
JP2021044747A (ja) 撮像装置及びその制御方法
JP2007020223A (ja) 撮像装置
JP4434421B2 (ja) 撮像装置用ic素子
JP3965146B2 (ja) 電子的撮像装置
JP2001128071A (ja) デジタルカメラ

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050304

RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20051227

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070109

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070226

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20070918

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20071018

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20071205

A761 Written withdrawal of application

Free format text: JAPANESE INTERMEDIATE CODE: A761

Effective date: 20080820