JP2003164145A - Ｄｃ−ｄｃコンバータ - Google Patents

Abstract

(57)【要約】 【課題】 入力直流電圧が高い場合においても消費電力
が少ないヒステリシス付き低電圧動作停止回路を備える
ＤＣ−ＤＣコンバータを提供する。 【解決手段】 制御回路１５で制御されるスイッチング
素子Ｍ１でトランスＴ１の１次巻線の電流をオン、オフ
し、トランスＴ１の２次巻線の誘起電圧を整流、平滑し
て直流出力を得るＤＣ−ＤＣコンバータであり、入力端
の電圧値が一定値より低くなると制御回路１５を介して
スイッチング素子Ｍ１のオン、オフ動作を停止させる比
較回路３１と、入力直流電圧を分圧して比較回路３１の
入力端に検出電圧として印加する入力電圧検出回路４０
と、トランスＴ１に設けられた補助巻線の誘起電圧を整
流、平滑して得たヒステリシス発生用電圧を、前記入力
電圧検出回路に加える電圧重畳回路５０とを備える構成
である。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、ＤＣ−ＤＣコンバ
ータに係り、とくに消費電力の少ないヒステリシス付き
低電圧動作停止回路を備えるＤＣ−ＤＣコンバータに関
する。

【０００２】

【従来の技術】従来より、ＤＣ−ＤＣコンバータに低電
圧動作停止回路を付加することが行われている。その理
由は、入力電圧が低いときにＤＣ−ＤＣコンバータがス
イッチング動作すると、トランス及びスイッチング素子
の電流定格値を超えてしまい、破損、焼損等を起こす可
能性があるので、ある入力電圧以下ではスイッチング動
作を停止する必要があるからである。

【０００３】また、低電圧動作停止回路にヒステリシス
を持たせて、ＤＣ−ＤＣコンバータにスイッチング動作
を開始させる動作開始電圧よりも、スイッチング動作を
停止させる動作停止電圧の方を低くすることが必要であ
る。この理由を以下に説明する。

【０００４】入力電源（電圧源）と、ＤＣ−ＤＣコンバ
ータの入力端子との間に、インピーダンスが存在する場
合、ＤＣ−ＤＣコンバータがスイッチング動作を開始す
ると、入力電流が多く流れ、入力電源とＤＣ−ＤＣコン
バータの入力電圧に電圧差が生じる。

【０００５】入力電源がＤＣ−ＤＣコンバータのスイッ
チング動作開始電圧と等しいとき、ＤＣ−ＤＣコンバー
タはスイッチング動作を開始するが、入力電流が大きく
流れることによりＤＣ−ＤＣコンバータの入力電圧は低
下する。ヒステリシスが無いと、入力電圧が低下した
際、スイッチング動作を停止する。停止すると再び入力
電圧が上昇し、スイッチング動作を開始する。

【０００６】以上のように、ヒステリシスが無いとスイ
ッチング動作の開始、停止を繰り返し安定しない。この
ような不都合を無くすために、ヒステリシスが必要とな
る。

【０００７】図７（Ａ）はＤＣ−ＤＣコンバータに付加
するヒステリシス付き低入力電圧動作停止回路の従来例
であり、この図において、１はＤＣ−ＤＣコンバータの
スイッチング素子の前段に設けられていて、そのオン、
オフ制御を行う制御回路、２は比較回路、Ｒ_１，Ｒ_２，
Ｒ_３，Ｒ_４，Ｒ_５は抵抗、Ｑ１はトランジスタ、Ｄ１，
Ｄ２はダイオードである。比較回路２は比較器（演算増
幅器）３の一方の入力端に基準電圧Ｖrefを印加し、他
方の入力端は入力直流電圧Ｖinを分圧した電圧が印加さ
れるようになっている。

【０００８】図７（Ａ）の従来例において、入力直流電
圧が動作開始電圧以上になると、抵抗Ｒ_１，Ｒ_２の接続
点の電圧値（比較器入力端の電圧値）は基準電圧Ｖref
以上となり、比較器３の出力はローレベルとなり、制御
回路１の動作が開始し、ＤＣ−ＤＣコンバータのスイッ
チング素子のオン、オフ動作が始まる。これとともに、
トランジスタＱ１のベース電流が抵抗Ｒ_４、ダイオード
Ｄ１の経路で流れ（Ｒ _４には電流ｉ_Ｒ４が流れ）、トラ
ンジスタＱ１がオンする。この結果、制御回路１の動作
開始後は抵抗Ｒ_１，Ｒ_２の接続点の電圧値は高くなる方
向に変化し、ヒステリシスを設けることができる。

【０００９】図７（Ａ）の従来例における動作開始電圧
Ｖstartと動作停止電圧Ｖstopを数式で表すと以下の通
りである。

【００１０】 Ｖstart＝{(Ｒ_１＋Ｒ_２＋Ｒ_３)／Ｒ_１}・Ｖref Ｖstop＝{(Ｒ_１＋Ｒ_２)／Ｒ_１}・Ｖref ＝{(Ｒ_１＋Ｒ_２＋Ｒ_３)／Ｒ_１}・Ｖref−{Ｒ_３／Ｒ_１}・Ｖref ＝Ｖstart−{Ｒ_３／Ｒ_１}・Ｖref ヒステリシス値：{Ｒ_３／Ｒ_１}・Ｖref となる。

【００１１】但し、図７（Ａ）のヒステリシス付き低入
力電圧動作停止回路の従来例では、ＤＣ−ＤＣコンバー
タ動作期間中、トランジスタＱ１をオンに維持するため
に（入力直流電圧）×（電流ｉ_Ｒ４）の電力消費が発生
し、とくに入力直流電圧が高いときにはその電力消費が
無視出来なくなる。

【００１２】図６はＤＣ−ＤＣコンバータの従来例であ
ってフライバックコンバータに適用した例を示す。この
図において、Ｔはトランス、Ｍ１はメインスイッチング
素子としてのＭＯＳ−ＦＥＴであり、トランスＴは１次
巻線Ｎ１、２次巻線Ｎ２を有している。直流入力端子１
０とアース端子１１（ＧＮＤ）間に直流電源１３からの
入力直流電圧Ｖinが供給され、前記１次巻線Ｎ１及びＭ
ＯＳ−ＦＥＴ Ｍ１の直列回路が、それらの直流入力端
子１０とアース端子１１間に接続されている。また、直
流入力端子１０とアース端子１１間にコンデンサＣ１１
が接続されている。

【００１３】前記ＭＯＳ−ＦＥＴ Ｍ１のゲートには制
御回路１５からの駆動信号が印加される。制御回路１５
は動作指令端子１５ａと、動作指令端子１５ａがローレ
ベルのときにＭＯＳ−ＦＥＴ Ｍ１をスイッチングする
（オン、オフする）駆動信号を前記ゲートに出力する出
力端子１５ｂと、フィードバック入力端子１５ｃとを有
している。

【００１４】トランスＴの２次巻線Ｎ２に接続されてい
る整流平滑回路は、２次巻線Ｎ２に誘起したフライバッ
ク電圧を整流平滑するものであり、整流用ダイオードＤ
２１、平滑用コンデンサＣ２１から構成されており、コ
ンデンサＣ２１の両端の電圧が直流出力電圧＋Ｖoutと
して正側出力端子２０、負側出力端子２１間に出力され
るようになっている。この出力端子２０,２１間には負
荷が接続される。また、直流出力電圧＋Ｖoutは出力電
圧検出回路２２にて検出され、検出結果が制御回路１５
のフィードバック入力端子１５ｃに入力（フィードバッ
ク）される。出力電圧安定化制御の場合、直流出力電圧
＋Ｖoutが設定値よりも低ければ、制御回路１５はＭＯ
Ｓ−ＦＥＴ Ｍ１のオン期間を長くし、直流出力電圧＋
Ｖoutが設定値よりも高ければ、制御回路１５はＭＯＳ
−ＦＥＴ Ｍ１のオン期間を短くなるように制御する。

【００１５】このようなＤＣ−ＤＣコンバータの基本回
路構成に加えて図６ではヒステリシス付き低入力電圧動
作停止回路が付加されている。このヒステリシス付き低
入力電圧動作停止回路は図７（Ａ）で説明した回路と実
質的に同じものであり、抵抗Ｒ１１，Ｒ１２，Ｒ１３の
直列回路からなる入力電圧検出回路３０と、比較器（演
算増幅器）３２の一方の入力端（非反転入力端）に基準
電圧Ｖrefを印加し、他方の入力端（反転入力端）は入
力直流電圧Ｖinを分圧した電圧が印加されるように構成
された比較回路３１と、ヒステリシス発生用のトランジ
スタＱ１１と、抵抗Ｒ１４、ダイオードＤ１，Ｄ２とを
有している。

【００１６】

【発明が解決しようとする課題】ところで、図６の従来
のＤＣ−ＤＣコンバータでは、図７（Ａ）のヒステリシ
ス付き低入力電圧動作停止回路の動作原理を利用するも
のであり、ＤＣ−ＤＣコンバータ動作期間中、トランジ
スタＱ１１をオンに維持するために（入力直流電圧）×
（トランジスタＱ１１のベース電流ｉb）の電力消費が
発生し、とくに入力直流電圧が高いときにはその電力消
費が無視出来なくなる。

【００１７】本発明は、上記の点に鑑み、入力直流電圧
が高い場合においても消費電力が少ないヒステリシス付
き低電圧動作停止回路を備えるＤＣ−ＤＣコンバータを
提供することを目的とする。

【００１８】本発明のその他の目的や新規な特徴は後述
の実施の形態において明らかにする。

【００１９】

【課題を解決するための手段】上記目的を達成するため
に、本願請求項１の発明は、制御回路で制御されるスイ
ッチング素子でトランスの１次巻線の電流をオン、オフ
し、前記トランスの２次巻線の誘起電圧を整流、平滑し
て直流出力を得るＤＣ−ＤＣコンバータにおいて、入力
端の電圧値が一定値より低くなると前記制御回路を介し
て前記スイッチング素子のオン、オフ動作を停止させる
比較回路と、前記１次巻線と前記スイッチング素子との
直列回路に供給される入力直流電圧を分圧して前記比較
回路の前記入力端に検出電圧として印加する入力電圧検
出回路と、前記トランスに設けられた補助巻線の誘起電
圧を整流、平滑して得たヒステリシス発生用電圧を、前
記入力電圧検出回路に加える電圧重畳回路とを備え、前
記ヒステリシス発生用電圧が前記入力電圧検出回路に加
えられることで、前記スイッチング素子のオン、オフ動
作が開始する前記入力直流電圧における動作開始電圧よ
りも当該オン、オフ動作が停止する動作停止電圧を低く
したことを特徴としている。

【００２０】本願請求項２の発明は、請求項１におい
て、前記電圧重畳回路は、前記補助巻線の誘起電圧を整
流、平滑した電圧が印加される定電圧ダイオードを有
し、前記入力直流電圧検出回路に加えられるヒステリシ
ス発生用電圧の最大値が前記定電圧ダイオードのツェナ
ー電圧で規定されていることを特徴としている。

【００２１】本願請求項３の発明は、請求項１におい
て、前記電圧重畳回路は、前記補助巻線の誘起電圧を整
流、平滑する整流平滑回路に設けられたチョークコイル
両端の電圧を、整流、平滑して前記ヒステリシス発生用
電圧を作成することを特徴としている。

【００２２】本願請求項４の発明は、請求項１，２又は
３において、前記補助巻線の誘起電圧を整流、平滑する
ことで、前記２次巻線側の前記直流出力に略比例する直
流検出出力を得て、出力電圧検出回路を介して前記制御
回路にフィードバックすることを特徴としている。

【００２３】

【発明の実施の形態】以下、本発明に係るＤＣ−ＤＣコ
ンバータの実施の形態を図面に従って説明する。

【００２４】本発明の実施の形態の具体的な説明に入る
前に、図７（Ｂ）を用いてＤＣ−ＤＣコンバータに付加
された低電圧電圧動作停止回路にヒステリシスを設ける
本発明の原理説明を行う。この図において、１はＤＣ−
ＤＣコンバータのスイッチング素子の前段に設けられて
いて、そのオン、オフ制御を行う制御回路、２は比較回
路、Ｒ_１，Ｒ_２は抵抗、５は電圧重畳回路である。比較
回路２は比較器（演算増幅器）３の一方の入力端（非反
転入力端）に基準電圧Ｖrefを印加し、他方の入力端
（反転入力端）は入力直流電圧Ｖinを分圧した電圧が印
加されるようになっている。

【００２５】図７（Ｂ）の回路において、電圧重畳回路
５はＤＣ−ＤＣコンバータの動作開始前は電圧を発生し
ない（抵抗Ｒ１とＧＮＤ端子間に加算されるヒステリシ
ス発生用電圧Ｖ_１＝０）。このため、当初は入力電圧検
出回路を構成する抵抗Ｒ_１，Ｒ_２で分圧された検出電圧
が比較器３に印加される。入力直流電圧が動作開始電圧
以上になると、抵抗Ｒ_１，Ｒ_２の接続点の電圧値（比較
器入力端の電圧値）は基準電圧Ｖref以上になり、比較
器３の出力はローレベルとなり、制御回路１の動作が開
始し、ＤＣ−ＤＣコンバータのスイッチング素子のオ
ン、オフ動作が始まる。これとともに、電圧重畳回路５
にヒステリシス発生用電圧Ｖ_１が発生し、この電圧Ｖ_１
が抵抗Ｒ_１，Ｒ_２を持つ入力電圧検出回路に重畳される
結果、ＤＣ−ＤＣコンバータのスイッチング素子のオ
ン、オフ動作が開始する入力直流電圧である動作開始電
圧よりも当該オン、オフ動作が停止する動作停止電圧が
低くなり、低電圧電圧動作停止回路の動作にヒステリシ
スを持たせることができる。

【００２６】図７（Ｂ）の従来例における動作開始電圧
Ｖstartと動作停止電圧Ｖstopを数式で表すと以下の通
りである。

【００２７】 Ｖstart＝{(Ｒ_１＋Ｒ_２)／Ｒ_１}・Ｖref Ｖstop＝{(Ｒ_１＋Ｒ_２)／Ｒ_１}・Ｖref−{Ｒ_２／Ｒ_１}・Ｖ_１ ＝Ｖstart−{Ｒ_２／Ｒ_１}・Ｖ_１ ヒステリシス値：{Ｒ_２／Ｒ_１}・Ｖ_１ となる。

【００２８】図１は本発明に係るＤＣ−ＤＣコンバータ
の第１の実施の形態であってフライバックコンバータに
適用した例を示す。この図において、Ｔ１はトランス、
Ｍ１はメインスイッチング素子としてのＭＯＳ−ＦＥＴ
であり、トランスＴ１は１次巻線Ｎ１、２次巻線Ｎ２及
び補助巻線Ｎ３を有している。直流入力端子１０とアー
ス端子１１（ＧＮＤ）間に直流電源１３からの直流電圧
Ｖinが供給され、前記１次巻線Ｎ１及びＭＯＳ−ＦＥＴ
Ｍ１の直列回路が、それらの直流入力端子１０とアー
ス端子１１間に接続されている。また、直流入力端子１
０とアース端子１１間にコンデンサＣ１１が接続されて
いる。

【００２９】前記ＭＯＳ−ＦＥＴ Ｍ１のゲートには制
御回路１５からの駆動信号が印加される。制御回路１５
は動作指令端子１５ａと、動作指令端子１５ａがローレ
ベルのときにＭＯＳ−ＦＥＴ Ｍ１をスイッチングする
（オン、オフする）駆動信号を前記ゲートに出力する出
力端子１５ｂと、フィードバック入力端子１５ｃとを有
している。

【００３０】トランスＴ１の２次巻線Ｎ２に接続されて
いる整流平滑回路は、２次巻線Ｎ２に誘起したフライバ
ック電圧を整流平滑するものであり、整流用ダイオード
Ｄ２１、平滑用コンデンサＣ２１から構成されており、
コンデンサＣ２１の両端の電圧が直流出力電圧＋Ｖout
として正側出力端子２０、負側出力端子２１間に出力さ
れるようになっている。この出力端子２０，２１間には
負荷が接続される。また、直流出力電圧＋Ｖoutは出力
電圧検出回路２２にて検出され、検出結果が制御回路１
５のフィードバック入力端子１５ｃに入力（フィードバ
ック）される。出力電圧安定化制御の場合、直流出力電
圧＋Ｖoutが設定値よりも低ければ、制御回路１５はＭ
ＯＳ−ＦＥＴ Ｍ１のオン期間を長くし、直流出力電圧
＋Ｖoutが設定値よりも高ければ、制御回路１５はＭＯ
Ｓ−ＦＥＴ Ｍ１のオン期間を短くなるように制御す
る。

【００３１】このようなＤＣ−ＤＣコンバータの基本回
路構成に加えて図１ではヒステリシス付き低入力電圧動
作停止回路が付加されている。このヒステリシス付き低
入力電圧動作停止回路は図７（Ｂ）で説明した動作原理
のものであり、抵抗Ｒ１１，Ｒ１２の直列回路からなる
入力電圧検出回路４０と、比較器（演算増幅器）３２の
一方の入力端（非反転入力端）に基準電圧Ｖrefを印加
し、他方の入力端（反転入力端）は入力直流電圧Ｖinを
分圧した入力電圧検出回路４０の検出電圧が印加される
ように構成された比較回路３１とを有している。さら
に、低電圧動作停止回路にヒステリシス特性を持たせる
ために、補助巻線Ｎ３に誘起した電圧をダイオードＤ３
１及びコンデンサＣ３１で整流、平滑して抵抗Ｒ３１の
両端にヒステリシス発生用電圧Ｖ_１として重畳する電圧
重畳回路５０を設けている。

【００３２】この図１の第１の実施の形態において、Ｄ
Ｃ−ＤＣコンバータが動作開始前は、ヒステリシス発生
用電圧Ｖ_１は発生しておらず、入力電圧検出回路４０の
所定の抵抗分圧比で分圧された検出電圧が比較器３２に
印加され、入力直流電圧が動作開始電圧以上になると、
前記検出電圧は基準電圧Ｖref以上になり、比較器３２
の出力はローレベルとなり、制御回路１５の動作が開始
し、ＤＣ−ＤＣコンバータのメインスイッチング素子Ｍ
１のオン、オフ動作が始まる。すると、補助巻線Ｎ３に
電圧が誘起し、電圧重畳回路５０にヒステリシス発生用
電圧Ｖ_１が発生し、この電圧Ｖ_１が抵抗Ｒ１１，Ｒ１２
を持つ入力電圧検出回路４０の一部（抵抗Ｒ１１とアー
ス端子１１間）に重畳される結果、メインスイッチング
素子Ｍ１のオン、オフ動作が開始する入力直流電圧であ
る動作開始電圧よりも当該オン、オフ動作が停止する動
作停止電圧が低くなり、低電圧電圧動作停止回路の動作
にヒステリシスを持たせることができる。

【００３３】この第１の実施の形態によれば、入力電圧
検出回路４０の各抵抗Ｒ１１，Ｒ１２の抵抗値を十分高
くすることで、電源電圧、つまり直流入力電圧Ｖinが高
くとも消費電力を低く抑えることが可能である。

【００３４】図２は本発明の第２の実施の形態を示す。
この場合、電圧重畳回路５１は補助巻線Ｎ３に誘起した
電圧をダイオードＤ３１及びコンデンサＣ３１で整流、
平滑した電圧を抵抗Ｒ３１，Ｒ３２を用いて分圧し、分
圧後の電圧をヒステリシス発生用電圧Ｖ_１として入力電
圧検出回路４０の抵抗Ｒ１１とアース端子１１間に重畳
している。なお、その他の構成は前述の第１の実施の形
態と同様であり、同一又は相当部分に同一符号を付して
説明を省略する。

【００３５】この第２の実施の形態によれば、抵抗Ｒ３
１，Ｒ３２の抵抗値を変えることで（分圧比を変えるこ
とで）、ヒステリシス発生用電圧Ｖ_１を任意の値に設定
できる利点がある。

【００３６】図３は本発明の第３の実施の形態であっ
て、フォワードコンバータに適用した例を示す。この場
合、トランスＴ１の２次巻線Ｎ２に接続されている整流
平滑回路は、２次巻線Ｎ２の誘起電圧を整流平滑する整
流用ダイオードＤ２１，Ｄ２２、平滑用チョークコイル
Ｌ２１、平滑用コンデンサＣ２１から構成されており、
コンデンサＣ２１の両端の電圧が直流出力電圧＋Ｖout
として正側出力端子２０、負側出力端子２１間に出力さ
れるようになっている。

【００３７】また、低電圧動作停止回路にヒステリシス
特性を持たせるための電圧重畳回路５２はトランス２次
側の整流平滑回路と同様の回路構成となっており、補助
巻線Ｎ３に誘起した電圧をダイオードＤ３１，３２、チ
ョークコイルＬ３１及びコンデンサＣ３１で整流、平滑
して抵抗Ｒ３１の両端にヒステリシス発生用電圧Ｖ_１と
して重畳するようにしている。なお、その他の構成は前
述の第１の実施の形態と同様であり、同一又は相当部分
に同一符号を付して説明を省略する。

【００３８】この第３の実施の形態のように、フォワー
ドコンバータの場合にも第１の実施の形態と同様にメイ
ンスイッチング素子Ｍ１のオン、オフ動作が開始する入
力直流電圧である動作開始電圧よりも当該オン、オフ動
作が停止する動作停止電圧を低く設定でき、低電圧電圧
動作停止回路の動作にヒステリシスを持たせることがで
きる。

【００３９】図４は本発明の第４の実施の形態であっ
て、フォワードコンバータに適用した例を示す。この場
合、入力電圧検出回路４０は抵抗Ｒ１１，Ｒ１２の直列
回路からなり、抵抗Ｒ１１，Ｒ１２の接続点の電圧が検
出電圧として比較器３２に印加されている。また、補助
巻線Ｎ３に誘起した電圧をダイオードＤ３１及びコンデ
ンサＣ３１で整流、平滑して抵抗Ｒ３３を通して定電圧
ダイオードＤＺ３１両端にヒステリシス発生用電圧Ｖ_１
を発生する電圧重畳回路５３を設けている。その他の構
成は前述の第３の実施の形態と同様であり、同一又は相
当部分に同一符号を付して説明を省略する。

【００４０】この第４の実施の形態において、ＤＣ−Ｄ
Ｃコンバータが動作開始前は、補助巻線Ｎ３の誘起電圧
は無く、入力電圧検出回路４１内の抵抗Ｒ１１，Ｒ１２
を高い抵抗値に設定しておくことで、定電圧ダイオード
ＤＺ３１両端の電圧はそのツェナー電圧よりも十分に低
い。そして、入力電圧検出回路４１で分圧された検出電
圧が比較器３２に印加され、入力直流電圧が動作開始電
圧以上になると、前記検出電圧は基準電圧Ｖref以上に
なり、比較器３２の出力はローレベルとなり、制御回路
１５の動作が開始し、ＤＣ−ＤＣコンバータのメインス
イッチング素子Ｍ１のオン、オフ動作が始まる。する
と、補助巻線Ｎ３に電圧が誘起し、その整流平滑出力に
より定電圧ダイオードＤＺ３１に電流が流れ、定電圧ダ
イオードＤＺ３１両端の電圧はツェナー電圧となり、こ
のツェナー電圧で最大値が規定されるヒステリシス発生
用電圧Ｖ_１が発生し、この電圧Ｖ_１が入力電圧検出回路
４０に重畳される結果、メインスイッチング素子Ｍ１の
オン、オフ動作が開始する入力直流電圧である動作開始
電圧よりも当該オン、オフ動作が停止する動作停止電圧
が低くなり、低電圧電圧動作停止回路の動作にヒステリ
シスを持たせることができる。

【００４１】図５は本発明の第５の実施の形態であっ
て、フォワードコンバータに適用した例を示す。フォワ
ードコンバータの基本回路構成に付加されたヒステリシ
ス付き低入力電圧動作停止回路は、抵抗Ｒ１１，Ｒ１２
の直列回路からなる入力電圧検出回路４０と、トランジ
スタＱ１２と定電圧ダイオードＤＺ１１と抵抗Ｒ１５か
らなる比較回路３５と、抵抗Ｒ１３とＭＯＳ−ＦＥＴ
Ｍ２と抵抗Ｒ１４の直列回路を有している。該直列回路
はトランジスタＱ１２のコレクタと直流入力端子１０と
を接続している。また、入力電圧検出回路４０の検出電
圧はＭＯＳ−ＦＥＴ Ｍ２のゲートに印加されるととも
に定電圧ダイオードＤＺ１１を通してトランジスタＱ１
２のベースに印加されている。補助巻線Ｎ３側の整流平
滑回路はトランス２次側の整流平滑回路と同様の回路構
成となっており、補助巻線Ｎ３に誘起した電圧をダイオ
ードＤ３１，Ｄ３２、チョークコイルＬ３１及びコンデ
ンサＣ３１で整流、平滑して出力電圧検出回路２２に供
給している。また、低電圧動作停止回路にヒステリシス
特性を持たせるための電圧重畳回路５４はチョークコイ
ルＬ３１の両端の電圧をダイオードＤ３３及びコンデン
サＣ３２で整流平滑した電圧を抵抗Ｒ３５，Ｒ３６で分
圧した抵抗Ｒ３５の両端の電圧をヒステリシス発生用電
圧Ｖ_１として入力電圧検出回路４０に重畳するようにし
ている。

【００４２】なお、補助巻線Ｎ３に誘起した電圧を整流
平滑して出力電圧検出回路２２に供給するのは、その電
圧の変動がトランスＴ１の２次巻線Ｎ２側の直流出力電
圧の変動に略比例しているからであり、この場合にも直
流出力電圧の安定化制御が可能である。また、補助巻線
Ｎ３の誘起電圧を整流平滑した直流電圧は制御回路１５
の電源Ｖddとして電源端子１５ｄに供給されるようにな
っている。さらに、制御回路１５の電源端子１５ｄは抵
抗１３とＭＯＳ−ＦＥＴ Ｍ２の直列回路を介して直流
入力端子１０に接続されている。

【００４３】なお、その他の構成は前述の第３の実施の
形態と同様であり、同一又は相当部分に同一符号を付し
て説明を省略する。

【００４４】この第５の実施の形態において、ＤＣ−Ｄ
Ｃコンバータが動作開始前は、ヒステリシス発生用電圧
Ｖ_１は発生しておらず、入力電圧検出回路４０の所定の
抵抗分圧比で分圧された検出電圧が比較回路３５に印加
されている。入力直流電圧が動作開始電圧（定電圧ダイ
オードＤＺ１１のツェナー電圧によりほぼ定まる）以上
となると、定電圧ダイオードＤＺ１１が降伏状態とな
り、トランジスタＱ１２がオンとなり、このコレクタに
接続された制御回路１５の動作指令端子１５ａがローレ
ベルとなるとともにＭＯＳ−ＦＥＴ Ｍ２がオンとな
り、直流電圧Ｖinを抵抗１３及び抵抗Ｒ１４で分圧した
電圧が制御回路１５の電源端子１５ｄに供給され、制御
回路１５の動作が開始し、ＤＣ−ＤＣコンバータのメイ
ンスイッチング素子Ｍ１のオン、オフ動作が始まる。す
ると、補助巻線Ｎ３に電圧が誘起し、電圧重畳回路５４
にヒステリシス発生用電圧Ｖ_１が発生し、この電圧Ｖ_１
が抵抗Ｒ１１，Ｒ１２を持つ入力電圧検出回路４０に重
畳される結果、メインスイッチング素子Ｍ１のオン、オ
フ動作が開始する入力直流電圧である動作開始電圧より
も当該オン、オフ動作が停止する動作停止電圧が低くな
り、低電圧電圧動作停止回路の動作にヒステリシスを持
たせることができる。

【００４５】補助巻線Ｎ３の誘起電圧を整流平滑した電
圧が立ち上がると、ＭＯＳ−ＦＥＴＭ２はオフとなり、
補助巻線Ｎ３の誘起電圧を整流平滑した電圧を電源（Ｖ
dd）として制御回路１５が駆動されることになる。

【００４６】図４の第４の実施の形態に示したフォワー
ドコンバータにおける、定電圧ダイオードＤＺ３１両端
にヒステリシス発生用電圧Ｖ_１を発生させる回路構成
は、フライバックコンバータの場合にも適用可能である
ことは明らかである。

【００４７】以上本発明の実施の形態について説明して
きたが、本発明はこれに限定されることなく請求項の記
載の範囲内において各種の変形、変更が可能なことは当
業者には自明であろう。

【００４８】

【発明の効果】以上説明したように、本発明によれば、
入力直流電圧が高い場合においても消費電力が少ないヒ
ステリシス付き低電圧動作停止回路を備えるＤＣ−ＤＣ
コンバータを実現できる。

【図面の簡単な説明】

【図１】本発明に係るＤＣ−ＤＣコンバータの第１の実
施の形態を示す回路図である。

【図２】本発明の第２の実施の形態を示す回路図であ
る。

【図３】本発明の第３の実施の形態を示す回路図であ
る。

【図４】本発明の第４の実施の形態を示す回路図であ
る。

【図５】本発明の第５の実施の形態を示す回路図であ
る。

【図６】ＤＣ−ＤＣコンバータの従来例を示す回路図で
ある。

【図７】ＤＣ−ＤＣコンバータに付加される低電圧動作
停止回路であって、（Ａ）は従来の場合、（Ｂ）は本発
明の場合の動作説明用回路図である。

【符号の説明】

１，１５ 制御回路 ２，３１，３５ 比較回路 ３，３２ 比較器 ５，５０，５１，５２，５３，５４ 電圧重畳回路 １０ 直流入力端子 １１ アース端子 １３ 直流電源 ２０ 正側出力端子 ２１ 負側出力端子 ２２ 出力電圧検出回路 ４０ 入力電圧検出回路 Ｍ１，Ｍ２ ＭＯＳ−ＦＥＴ Ｑ１，Ｑ１１，Ｑ１２ トランジスタ Ｄ１，Ｄ２１，Ｄ３１，Ｄ３２，Ｄ３３ ダイオード ＤＺ１１，ＤＺ３１ 定電圧ダイオード Ｔ，Ｔ１ トランス

───────────────────────────────────────────────────── フロントページの続き Ｆターム(参考） 5H730 AS01 BB43 DD04 EE07 EE59 FD01 FD11 FD24 FF01 FG01 XC00

Claims (4)

【特許請求の範囲】
1. 【請求項１】 制御回路で制御されるスイッチング素子
   でトランスの１次巻線の電流をオン、オフし、前記トラ
   ンスの２次巻線の誘起電圧を整流、平滑して直流出力を
   得るＤＣ−ＤＣコンバータにおいて、 入力端の電圧値が一定値より低くなると前記制御回路を
   介して前記スイッチング素子のオン、オフ動作を停止さ
   せる比較回路と、 前記１次巻線と前記スイッチング素子との直列回路に供
   給される入力直流電圧を分圧して前記比較回路の前記入
   力端に検出電圧として印加する入力電圧検出回路と、 前記トランスに設けられた補助巻線の誘起電圧を整流、
   平滑して得たヒステリシス発生用電圧を、前記入力電圧
   検出回路に加える電圧重畳回路とを備え、 前記ヒステリシス発生用電圧が前記入力電圧検出回路に
   加えられることで、前記スイッチング素子のオン、オフ
   動作が開始する前記入力直流電圧における動作開始電圧
   よりも当該オン、オフ動作が停止する動作停止電圧を低
   くしたことを特徴とするＤＣ−ＤＣコンバータ。
2. 【請求項２】 前記電圧重畳回路は、前記補助巻線の誘
   起電圧を整流、平滑した電圧が印加される定電圧ダイオ
   ードを有し、前記入力直流電圧検出回路に加えられるヒ
   ステリシス発生用電圧の最大値が前記定電圧ダイオード
   のツェナー電圧で規定されている請求項１記載のＤＣ−
   ＤＣコンバータ。
3. 【請求項３】 前記電圧重畳回路は、前記補助巻線の誘
   起電圧を整流、平滑する整流平滑回路に設けられたチョ
   ークコイル両端の電圧を、整流、平滑して前記ヒステリ
   シス発生用電圧を作成する請求項１記載のＤＣ−ＤＣコ
   ンバータ。
4. 【請求項４】 前記補助巻線の誘起電圧を整流、平滑す
   ることで、前記２次巻線側の前記直流出力に略比例する
   直流検出出力を得て、出力電圧検出回路を介して前記制
   御回路にフィードバックする請求項１，２又は３記載の
   ＤＣ−ＤＣコンバータ。