JP2003152024A - 半導体装置及びその製造方法、回路基板並びに電子機器 - Google Patents
半導体装置及びその製造方法、回路基板並びに電子機器Info
- Publication number
- JP2003152024A JP2003152024A JP2001349143A JP2001349143A JP2003152024A JP 2003152024 A JP2003152024 A JP 2003152024A JP 2001349143 A JP2001349143 A JP 2001349143A JP 2001349143 A JP2001349143 A JP 2001349143A JP 2003152024 A JP2003152024 A JP 2003152024A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor device
- bump
- joint
- end portion
- wiring
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/16238—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bonding area protruding from the surface of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
- H01L2224/8119—Arrangement of the bump connectors prior to mounting
- H01L2224/81191—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed only on the semiconductor or solid-state body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
- H01L2224/8119—Arrangement of the bump connectors prior to mounting
- H01L2224/81193—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed on both the semiconductor or solid-state body and another item or body to be connected to the semiconductor or solid-state body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
- H01L2224/8138—Bonding interfaces outside the semiconductor or solid-state body
- H01L2224/81385—Shape, e.g. interlocking features
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/8319—Arrangement of the layer connectors prior to mounting
- H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01078—Platinum [Pt]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01079—Gold [Au]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
- H01L2924/097—Glass-ceramics, e.g. devitrified glass
- H01L2924/09701—Low temperature co-fired ceramic [LTCC]
Landscapes
- Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
- Wire Bonding (AREA)
- Electric Connection Of Electric Components To Printed Circuits (AREA)
Abstract
(57)【要約】
【課題】 配線パターンがバンプに入り込みやすくする
ことで、簡単にバンプの高さのばらつきを吸収すること
ができる半導体装置及びその製造方法、回路基板並びに
電子機器を提供することにある。 【解決手段】 半導体装置は、バンプ１４が形成された
半導体チップ１０と、半導体チップ１０が搭載され、バ
ンプ１４との接合部３２を有する配線３０が形成された
基板２０と、を含み、接合部３２には、基板２０側の基
端部３６よりも、バンプ１４側の上端部３４が小さくな
るテーパ３７が付されており、接合部３２の上端部３４
が、バンプ１４に入り込んでなる。
ことで、簡単にバンプの高さのばらつきを吸収すること
ができる半導体装置及びその製造方法、回路基板並びに
電子機器を提供することにある。 【解決手段】 半導体装置は、バンプ１４が形成された
半導体チップ１０と、半導体チップ１０が搭載され、バ
ンプ１４との接合部３２を有する配線３０が形成された
基板２０と、を含み、接合部３２には、基板２０側の基
端部３６よりも、バンプ１４側の上端部３４が小さくな
るテーパ３７が付されており、接合部３２の上端部３４
が、バンプ１４に入り込んでなる。
Description
【０００１】
【発明の属する技術分野】本発明は、半導体装置及びそ
の製造方法、回路基板並びに電子機器に関する。
の製造方法、回路基板並びに電子機器に関する。
【０００２】
【発明の背景】フリップチップ実装では、半導体チップ
に設けられたバンプと、基板に形成された配線パターン
と、を電気的に接続する。例えば、バンプと配線パター
ンとを、導電フィラーを介在させて電気的に接続する方
法が知られている。実装するときには、バンプ高さを均
一にするために、半導体チップを押圧することによりバ
ンプを変形させることが多い。
に設けられたバンプと、基板に形成された配線パターン
と、を電気的に接続する。例えば、バンプと配線パター
ンとを、導電フィラーを介在させて電気的に接続する方
法が知られている。実装するときには、バンプ高さを均
一にするために、半導体チップを押圧することによりバ
ンプを変形させることが多い。
【０００３】ところで、近年、装置の小型化及び高集積
化に伴って、半導体チップの電極端子数が増加する傾向
にある。これにより、バンプ数も増加するため、バンプ
高さを均一にするためには、半導体チップをより大きい
力で押圧する必要があった。そのため、半導体チップに
ダメージが加えられることがあった。
化に伴って、半導体チップの電極端子数が増加する傾向
にある。これにより、バンプ数も増加するため、バンプ
高さを均一にするためには、半導体チップをより大きい
力で押圧する必要があった。そのため、半導体チップに
ダメージが加えられることがあった。
【０００４】本発明は、この問題点を解決するためのも
のであり、その目的は、配線パターンがバンプに入り込
みやすくすることで、簡単にバンプの高さのばらつきを
吸収することができる半導体装置及びその製造方法、回
路基板並びに電子機器を提供することにある。
のであり、その目的は、配線パターンがバンプに入り込
みやすくすることで、簡単にバンプの高さのばらつきを
吸収することができる半導体装置及びその製造方法、回
路基板並びに電子機器を提供することにある。
【０００５】
【課題を解決するための手段】（１）本発明に係る半導
体装置は、バンプが形成された半導体チップと、前記半
導体チップが搭載され、前記バンプとの接合部を有する
配線が形成された基板と、を含み、前記接合部には、前
記基板側の基端部よりも、前記バンプ側の上端部が小さ
くなるテーパが付されており、前記接合部の前記上端部
が、前記バンプに入り込んでなる。
体装置は、バンプが形成された半導体チップと、前記半
導体チップが搭載され、前記バンプとの接合部を有する
配線が形成された基板と、を含み、前記接合部には、前
記基板側の基端部よりも、前記バンプ側の上端部が小さ
くなるテーパが付されており、前記接合部の前記上端部
が、前記バンプに入り込んでなる。
【０００６】本発明によれば、接合部の上端部がバンプ
に入り込むことによって、バンプと配線との電気的な接
続が図られている。接合部には、基端部よりも上端部が
小さくなるテーパが付されているので、接合部がバンプ
に入り込みやすくなっている。すなわち、接合時にバン
プが変形しやすくなっているので、バンプの高さのばら
つきが簡単に吸収される。
に入り込むことによって、バンプと配線との電気的な接
続が図られている。接合部には、基端部よりも上端部が
小さくなるテーパが付されているので、接合部がバンプ
に入り込みやすくなっている。すなわち、接合時にバン
プが変形しやすくなっているので、バンプの高さのばら
つきが簡単に吸収される。
【０００７】（２）この半導体装置において、前記接合
部は、前記バンプの範囲内で突起して形成されてもよ
い。
部は、前記バンプの範囲内で突起して形成されてもよ
い。
【０００８】これによれば、接合部の上端部がバンプよ
りも小さいので、より一層、上端部をバンプに入り込み
やすくすることができる。
りも小さいので、より一層、上端部をバンプに入り込み
やすくすることができる。
【０００９】（３）この半導体装置において、前記接合
部は、ほぼ同一の縦断面が連続する線状に形成されても
よい。
部は、ほぼ同一の縦断面が連続する線状に形成されても
よい。
【００１０】これによれば、接合部の上端部をバンプに
入り込みやすくし、かつ、バンプと接合部との接触面積
を大きくすることができる。
入り込みやすくし、かつ、バンプと接合部との接触面積
を大きくすることができる。
【００１１】（４）この半導体装置において、前記接合
部は、前記上端部が尖って形成され、前記接合部の前記
上端部が、前記バンプに突き刺さってもよい。
部は、前記上端部が尖って形成され、前記接合部の前記
上端部が、前記バンプに突き刺さってもよい。
【００１２】これによれば、接合部の上端部をバンプに
突き刺すので、より一層、上端部をバンプに入り込みや
すくすることができる。
突き刺すので、より一層、上端部をバンプに入り込みや
すくすることができる。
【００１３】（５）この半導体装置において、前記配線
は、前記接合部に接続されるラインを有し、前記接合部
は、前記ラインの幅と同じ幅で形成されてもよい。
は、前記接合部に接続されるラインを有し、前記接合部
は、前記ラインの幅と同じ幅で形成されてもよい。
【００１４】（６）この半導体装置において、前記配線
は、前記接合部に接続されるラインを有し、前記接合部
は、前記ラインの幅よりも、小さい幅で形成されてもよ
い。
は、前記接合部に接続されるラインを有し、前記接合部
は、前記ラインの幅よりも、小さい幅で形成されてもよ
い。
【００１５】（７）この半導体装置において、前記配線
は、前記接合部に接続されるラインを有し、前記接合部
は、前記ラインの幅よりも、大きい幅で形成されてもよ
い。
は、前記接合部に接続されるラインを有し、前記接合部
は、前記ラインの幅よりも、大きい幅で形成されてもよ
い。
【００１６】（８）この半導体装置において、前記バン
プは、ボールバンプであってもよい。
プは、ボールバンプであってもよい。
【００１７】（９）この半導体装置において、導電フィ
ラーが含有され、前記半導体チップと前記基板とを接着
する接着剤をさらに含み、前記導電フィラーは、前記バ
ンプと前記接合部との間に介在してもよい。
ラーが含有され、前記半導体チップと前記基板とを接着
する接着剤をさらに含み、前記導電フィラーは、前記バ
ンプと前記接合部との間に介在してもよい。
【００１８】（１０）本発明に係る回路基板は、上記半
導体装置が実装されてなる。
導体装置が実装されてなる。
【００１９】（１１）本発明に係る電子機器は、上記半
導体装置を有する。
導体装置を有する。
【００２０】（１２）本発明に係る半導体装置の製造方
法は、バンプが形成された半導体チップを、配線が形成
された基板に実装することを含み、前記配線は、前記バ
ンプとの接合部を有し、前記接合部には、前記基板側の
基端部よりも、前記バンプ側の上端部が小さくなるテー
パが付されており、前記実装工程で、前記接合部の前記
上端部を、前記バンプに入り込ませる。
法は、バンプが形成された半導体チップを、配線が形成
された基板に実装することを含み、前記配線は、前記バ
ンプとの接合部を有し、前記接合部には、前記基板側の
基端部よりも、前記バンプ側の上端部が小さくなるテー
パが付されており、前記実装工程で、前記接合部の前記
上端部を、前記バンプに入り込ませる。
【００２１】本発明によれば、接合部の上端部をバンプ
に入り込ませることによって、バンプと配線との電気的
な接続を図る。接合部には、基端部よりも上端部が小さ
くなるテーパが付されているので、接合部をバンプに入
り込ませやすくすることができる。すなわち、バンプを
変形させやすくすることができるので、バンプの高さの
ばらつきを簡単に吸収することができる。
に入り込ませることによって、バンプと配線との電気的
な接続を図る。接合部には、基端部よりも上端部が小さ
くなるテーパが付されているので、接合部をバンプに入
り込ませやすくすることができる。すなわち、バンプを
変形させやすくすることができるので、バンプの高さの
ばらつきを簡単に吸収することができる。
【００２２】（１３）この半導体装置の製造方法におい
て、前記接合部は、前記バンプの範囲内で突起して形成
され、前記実装工程で、前記接合部の前記上端部を、前
記バンプの中央部に入り込ませてもよい。
て、前記接合部は、前記バンプの範囲内で突起して形成
され、前記実装工程で、前記接合部の前記上端部を、前
記バンプの中央部に入り込ませてもよい。
【００２３】これによれば、接合部の上端部がバンプよ
りも小さいので、より一層、上端部をバンプに入り込ま
せやすくすることができる。
りも小さいので、より一層、上端部をバンプに入り込ま
せやすくすることができる。
【００２４】（１４）この半導体装置の製造方法におい
て、前記接合部は、ほぼ同一の縦断面が連続する線状に
形成され、前記実装工程で、前記接合部の前記上端部
を、前記バンプに交わるように入り込ませてもよい。
て、前記接合部は、ほぼ同一の縦断面が連続する線状に
形成され、前記実装工程で、前記接合部の前記上端部
を、前記バンプに交わるように入り込ませてもよい。
【００２５】これによれば、接合部の上端部をバンプに
入り込ませやすくし、かつ、バンプと接合部との接触面
積を大きくすることができる。
入り込ませやすくし、かつ、バンプと接合部との接触面
積を大きくすることができる。
【００２６】（１５）この半導体装置の製造方法におい
て、前記接合部は、前記上端部が尖って形成され、前記
実装工程で、前記接合部の前記上端部を、前記バンプに
突き刺してもよい。
て、前記接合部は、前記上端部が尖って形成され、前記
実装工程で、前記接合部の前記上端部を、前記バンプに
突き刺してもよい。
【００２７】これによれば、接合部の上端部をバンプに
突き刺すので、より一層、上端部をバンプに入り込ませ
やすくすることができる。
突き刺すので、より一層、上端部をバンプに入り込ませ
やすくすることができる。
【００２８】（１６）この半導体装置の製造方法におい
て、前記実装工程で、前記半導体チップと前記基板との
間に、導電フィラーが含有された接着剤を設け、前記導
電フィラーを、前記バンプと前記接合部との間に介在さ
せてもよい。
て、前記実装工程で、前記半導体チップと前記基板との
間に、導電フィラーが含有された接着剤を設け、前記導
電フィラーを、前記バンプと前記接合部との間に介在さ
せてもよい。
【００２９】
【発明の実施の形態】以下、本発明の実施の形態につい
て図面を参照して説明する。ただし、本発明は、以下の
実施の形態に限定されるものではない。
て図面を参照して説明する。ただし、本発明は、以下の
実施の形態に限定されるものではない。
【００３０】（第１の実施の形態）図１〜図３は、本発
明を適用した第１の実施の形態に係る半導体装置を示す
図である。図１は、本実施の形態に係る半導体装置の断
面図である。図２は、図１のII‐II線断面図であり、配
線３０の長手方向の軸線に沿った断面を示している。な
お、図３は、配線３０の平面図である。
明を適用した第１の実施の形態に係る半導体装置を示す
図である。図１は、本実施の形態に係る半導体装置の断
面図である。図２は、図１のII‐II線断面図であり、配
線３０の長手方向の軸線に沿った断面を示している。な
お、図３は、配線３０の平面図である。
【００３１】半導体装置１は、半導体チップ１０と、基
板２０と、を含む。半導体チップ１０は、基板２０にフ
ェースダウン実装されている。
板２０と、を含む。半導体チップ１０は、基板２０にフ
ェースダウン実装されている。
【００３２】半導体チップ１０は、直方体であることが
多いがその形状は限定されず、例えば球状であってもよ
い。半導体チップ１０は、複数のパッド１２を有する。
パッド１２は、半導体チップ１０に形成された回路素子
の外部電極であり、アルミニウム又は銅などで薄く形成
される。複数のパッド１２は、半導体チップ１０の回路
素子が形成された面に形成される。詳しくは、パッド１
２は、半導体チップ１０の面の端部（例えば対向する２
辺に沿った端部）に形成されることが多い。
多いがその形状は限定されず、例えば球状であってもよ
い。半導体チップ１０は、複数のパッド１２を有する。
パッド１２は、半導体チップ１０に形成された回路素子
の外部電極であり、アルミニウム又は銅などで薄く形成
される。複数のパッド１２は、半導体チップ１０の回路
素子が形成された面に形成される。詳しくは、パッド１
２は、半導体チップ１０の面の端部（例えば対向する２
辺に沿った端部）に形成されることが多い。
【００３３】各パッド１２には、バンプ１４が設けられ
ることが多い。バンプ１４は、ボールバンプ法で形成さ
れてもよい。ボールバンプ法では、キャピラリに挿通し
たワイヤの先端に、電気トーチによってボールを形成
し、該キャピラリを操作して該ボールをパッド１２上に
ボンディングすることが行われる。そして、ボンディン
グ後のボールを、ワイヤから切断してパッド１２上に残
す。その後、半導体チップ１０上の複数のボールを一括
してレベリング（押圧）して、バンプ１４を形成する。
図１に示すように、このようにして得られたバンプ１４
は、半導体チップ１０側の基端部の径よりも、上端部１
５の径が小さく形成されることが多い。そして、上端部
１５は、比較的平らに形成されることが多い。本実施の
形態では、バンプ１４の上端部１５に、後述する配線の
接合部が入り込みやすくなるようになっている。なお、
バンプ１４は、電気メッキ法、無電解メッキ法などで形
成されてもよい。
ることが多い。バンプ１４は、ボールバンプ法で形成さ
れてもよい。ボールバンプ法では、キャピラリに挿通し
たワイヤの先端に、電気トーチによってボールを形成
し、該キャピラリを操作して該ボールをパッド１２上に
ボンディングすることが行われる。そして、ボンディン
グ後のボールを、ワイヤから切断してパッド１２上に残
す。その後、半導体チップ１０上の複数のボールを一括
してレベリング（押圧）して、バンプ１４を形成する。
図１に示すように、このようにして得られたバンプ１４
は、半導体チップ１０側の基端部の径よりも、上端部１
５の径が小さく形成されることが多い。そして、上端部
１５は、比較的平らに形成されることが多い。本実施の
形態では、バンプ１４の上端部１５に、後述する配線の
接合部が入り込みやすくなるようになっている。なお、
バンプ１４は、電気メッキ法、無電解メッキ法などで形
成されてもよい。
【００３４】バンプ１４の高さは、限定されないが、例
えば、約３５〜４５μｍであってもよい。なお、バンプ
１４の形状も上述に限定されるものではない。
えば、約３５〜４５μｍであってもよい。なお、バンプ
１４の形状も上述に限定されるものではない。
【００３５】半導体チップ１０には、パッド１２の少な
くとも一部を避けて、パッシベーション膜１６が形成さ
れることが多い。パッシベーション膜１６は、Ｓｉ
Ｏ2、ＳｉＮ、ポリイミド樹脂などで形成することがで
きる。
くとも一部を避けて、パッシベーション膜１６が形成さ
れることが多い。パッシベーション膜１６は、Ｓｉ
Ｏ2、ＳｉＮ、ポリイミド樹脂などで形成することがで
きる。
【００３６】基板２０は、有機系又は無機系のいずれの
材料から形成されたものであってもよく、これらの複合
構造からなるものであってもよい。有機系の材料から形
成された基板２０として、例えばポリイミド樹脂からな
るフレキシブル基板が挙げられる。また、無機系の材料
から形成された基板２０として、例えばセラミック基板
やガラス基板が挙げられる。有機系及び無機系の材料の
複合構造として、例えばガラスエポキシ基板が挙げられ
る。なお、基板２０として、多層基板やビルドアップ型
基板を用いてもよい。
材料から形成されたものであってもよく、これらの複合
構造からなるものであってもよい。有機系の材料から形
成された基板２０として、例えばポリイミド樹脂からな
るフレキシブル基板が挙げられる。また、無機系の材料
から形成された基板２０として、例えばセラミック基板
やガラス基板が挙げられる。有機系及び無機系の材料の
複合構造として、例えばガラスエポキシ基板が挙げられ
る。なお、基板２０として、多層基板やビルドアップ型
基板を用いてもよい。
【００３７】図２に示すように、基板２０には、複数の
配線３０が形成されている。各配線３０が所定の形状に
引き廻されることによって、基板２０上に配線パターン
が形成される。
配線３０が形成されている。各配線３０が所定の形状に
引き廻されることによって、基板２０上に配線パターン
が形成される。
【００３８】各配線３０は、バンプ１４との接合部３２
と、接合部３２に接続されるライン３８と、を有する。
接合部３２は、配線３０のパッドであり、配線３０の端
部に設けられることが多い。接合部３２及びライン３８
は、同一材料で形成してもよく、エッチングなどで一体
的に形成してもよい。配線３０は、例えば、ニッケル
（Ｎｉ）、クロム（Ｃｒ）、チタン（Ｔｉ）、タングス
テン（Ｗ）、白金（Ｐｔ）、銅（Ｃｕ）のうちいずれか
１つ又は複数の材料で形成してもよい。その場合、配線
３０（特に接合部３２）は、ハンダ、スズ、金、ニッケ
ルなどでメッキされていることが好ましい。あるいは、
接合部３２及びライン３８は、それぞれ異なる材料で形
成してもよい。
と、接合部３２に接続されるライン３８と、を有する。
接合部３２は、配線３０のパッドであり、配線３０の端
部に設けられることが多い。接合部３２及びライン３８
は、同一材料で形成してもよく、エッチングなどで一体
的に形成してもよい。配線３０は、例えば、ニッケル
（Ｎｉ）、クロム（Ｃｒ）、チタン（Ｔｉ）、タングス
テン（Ｗ）、白金（Ｐｔ）、銅（Ｃｕ）のうちいずれか
１つ又は複数の材料で形成してもよい。その場合、配線
３０（特に接合部３２）は、ハンダ、スズ、金、ニッケ
ルなどでメッキされていることが好ましい。あるいは、
接合部３２及びライン３８は、それぞれ異なる材料で形
成してもよい。
【００３９】基板２０には、接合部３２を避けて、ライ
ン３８を覆う絶縁層（図示しない）が設けられることが
多い。すなわち、絶縁層が設けられる場合、接合部３２
は、バンプ１４との電気的な接続を確保するために露出
される。なお、絶縁層として、例えば、ソルダレジスト
が挙げられる。
ン３８を覆う絶縁層（図示しない）が設けられることが
多い。すなわち、絶縁層が設けられる場合、接合部３２
は、バンプ１４との電気的な接続を確保するために露出
される。なお、絶縁層として、例えば、ソルダレジスト
が挙げられる。
【００４０】図１及び図２に示すように、接合部３２
は、バンプ１４側の上端部３４と、基板２０側の基端部
３６と、からなる。上端部３４は、バンプ１４に入り込
み、基端部３６は、基板２０に支持されている。接合部
３２の上端部３４は、例えば、約１０μｍの深さでバン
プ１４に入り込んでもよい。この程度、接合部３２がバ
ンプ１４に入り込めば、接合部３２とバンプ１４との横
方向の位置ずれを効果的に防止することができる。ある
いは、接合部３２の上端部３４だけでなく、基端部３６
もバンプ１４に入り込んでもよい。その場合、バンプ１
４の上端部１５は、接合部３４の周りの基板２０の部分
と接触してもよい。すなわち、接合部３２がバンプ１４
で覆われてもよい。
は、バンプ１４側の上端部３４と、基板２０側の基端部
３６と、からなる。上端部３４は、バンプ１４に入り込
み、基端部３６は、基板２０に支持されている。接合部
３２の上端部３４は、例えば、約１０μｍの深さでバン
プ１４に入り込んでもよい。この程度、接合部３２がバ
ンプ１４に入り込めば、接合部３２とバンプ１４との横
方向の位置ずれを効果的に防止することができる。ある
いは、接合部３２の上端部３４だけでなく、基端部３６
もバンプ１４に入り込んでもよい。その場合、バンプ１
４の上端部１５は、接合部３４の周りの基板２０の部分
と接触してもよい。すなわち、接合部３２がバンプ１４
で覆われてもよい。
【００４１】接合部３２は、基板２０から突起して形成
されることが好ましい。例えば、基端部３６から上端部
３４までの高さ（接合部３２の高さ）は、約１５〜２５
μｍ（好ましくは約２０μｍ）であってもよい。また、
接合部３２には、基端部３６よりも、上端部３４が小さ
くなるテーパ３７が付されている。すなわち、上端部３
４と基端部３６とを接続する側部は、上端部３４の頂上
が小さくなるように傾斜している。こうすることで、上
端部３４がバンプ１４に入り込みやすくなる。
されることが好ましい。例えば、基端部３６から上端部
３４までの高さ（接合部３２の高さ）は、約１５〜２５
μｍ（好ましくは約２０μｍ）であってもよい。また、
接合部３２には、基端部３６よりも、上端部３４が小さ
くなるテーパ３７が付されている。すなわち、上端部３
４と基端部３６とを接続する側部は、上端部３４の頂上
が小さくなるように傾斜している。こうすることで、上
端部３４がバンプ１４に入り込みやすくなる。
【００４２】本実施の形態では、接合部３２は、基板２
０の平面視において、バンプ１４の範囲内に含まれるよ
うに突起している。詳しくは、接合部３２は、錐台形状
をなしている。例えば、図１〜図３に示すように、接合
部３２は、角錐台形状をなしてもよく、あるいは円錐台
形状をなしてもよい。接合部３２の上端部３４の径は、
バンプ１４の上端部１５の径よりも小さい。すなわち、
接合部３２の上端部３４は、半導体チップ１０の平面視
からみて、バンプ１４の上端部１５の範囲内で面接触す
る。こうすることで、接合部３２がバンプ１４に入り込
みやすくなる。なお、本実施の形態では、図２に示すよ
うに、ライン３８は、接合部３２よりも低く形成されて
いる。
０の平面視において、バンプ１４の範囲内に含まれるよ
うに突起している。詳しくは、接合部３２は、錐台形状
をなしている。例えば、図１〜図３に示すように、接合
部３２は、角錐台形状をなしてもよく、あるいは円錐台
形状をなしてもよい。接合部３２の上端部３４の径は、
バンプ１４の上端部１５の径よりも小さい。すなわち、
接合部３２の上端部３４は、半導体チップ１０の平面視
からみて、バンプ１４の上端部１５の範囲内で面接触す
る。こうすることで、接合部３２がバンプ１４に入り込
みやすくなる。なお、本実施の形態では、図２に示すよ
うに、ライン３８は、接合部３２よりも低く形成されて
いる。
【００４３】図３に示すように、接合部３２の上端部３
４は、半導体チップ１０の平面視において、バンプ１４
の上端部１５の中央部に入り込むことが好ましい。言い
換えると、バンプ１４の上端部１５には、中央部に穴
（凹部）が形成される。こうすることで、それぞれの接
合部３２をいずれかのバンプ１４に入り込ませたとき
に、各バンプ１４において変形する量がほぼ均一にな
る。したがって、バンプ高さのばらつきを確実に吸収す
ることができる。
４は、半導体チップ１０の平面視において、バンプ１４
の上端部１５の中央部に入り込むことが好ましい。言い
換えると、バンプ１４の上端部１５には、中央部に穴
（凹部）が形成される。こうすることで、それぞれの接
合部３２をいずれかのバンプ１４に入り込ませたとき
に、各バンプ１４において変形する量がほぼ均一にな
る。したがって、バンプ高さのばらつきを確実に吸収す
ることができる。
【００４４】接合部３２を構成する材料は、バンプ１４
を構成する材料よりも硬いものを使用してもよい。ある
いは、接合部３２を構成する材料は、バンプ１４の材料
よりも軟らかいものを使用してもよい。その場合には、
接合部３２との接合時に、バンプ１４が変形しやすくな
るように、接合前にバンプ１４を少しだけ変形させるよ
うにレベリングの押圧力を小さくすればよい。
を構成する材料よりも硬いものを使用してもよい。ある
いは、接合部３２を構成する材料は、バンプ１４の材料
よりも軟らかいものを使用してもよい。その場合には、
接合部３２との接合時に、バンプ１４が変形しやすくな
るように、接合前にバンプ１４を少しだけ変形させるよ
うにレベリングの押圧力を小さくすればよい。
【００４５】図３に示すように、接合部３２は、ライン
３８の幅と同じ幅で形成されてもよい。すなわち、配線
３０が同一幅で引き廻されてもよい。その場合、配線３
０の幅は、バンプ１４の上端部１５の幅よりも小さくて
もよいし、あるいは大きくてもよい。前者の場合には、
テーパ３７のテーパ角度が小さくても、接合部３２の上
端部３４の幅を、バンプ１４の上端部１５の幅よりも小
さくすることができるので、接合部３２の上端部３４を
簡単にバンプ１４に入り込ませることができる。
３８の幅と同じ幅で形成されてもよい。すなわち、配線
３０が同一幅で引き廻されてもよい。その場合、配線３
０の幅は、バンプ１４の上端部１５の幅よりも小さくて
もよいし、あるいは大きくてもよい。前者の場合には、
テーパ３７のテーパ角度が小さくても、接合部３２の上
端部３４の幅を、バンプ１４の上端部１５の幅よりも小
さくすることができるので、接合部３２の上端部３４を
簡単にバンプ１４に入り込ませることができる。
【００４６】このような配線３０は、エッチング、スパ
ッタ、メッキ処理などで形成することができる。例え
ば、エッチングを適用する場合には、導電箔を基板２０
に貼り付け、フォトリソグラフィを適用し、マスクから
露出する部分をエッチングする。本実施の形態では、接
合部３２を除き、ライン３８をハーフエッチングによっ
て薄くする。例えば、１度目のエッチングで、配線３０
を接合部３２の高さと同じ高さに形成した後に、２度目
のエッチングで、接合部３２を残してライン３８をさら
にエッチングする方法を適用してもよい。
ッタ、メッキ処理などで形成することができる。例え
ば、エッチングを適用する場合には、導電箔を基板２０
に貼り付け、フォトリソグラフィを適用し、マスクから
露出する部分をエッチングする。本実施の形態では、接
合部３２を除き、ライン３８をハーフエッチングによっ
て薄くする。例えば、１度目のエッチングで、配線３０
を接合部３２の高さと同じ高さに形成した後に、２度目
のエッチングで、接合部３２を残してライン３８をさら
にエッチングする方法を適用してもよい。
【００４７】半導体チップ１０と基板２０とは、接着剤
２２によって接着されている。接着剤２２は、半導体装
置に加えられる熱ストレスなどの応力を緩和するアンダ
ーフィル材であってもよい。接着剤２２には、図示しな
い導電フィラーが含有されてもよい。すなわち、接着剤
２２は、異方性導電材料であってもよい。異方性導電材
料は、熱硬化性の樹脂であってもよいし、熱可塑性の樹
脂であってもよい。異方性導電材料の例として、異方性
導電膜（ＡＣＦ）又は異方性導電ペースト（ＡＣＰ）が
挙げられる。
２２によって接着されている。接着剤２２は、半導体装
置に加えられる熱ストレスなどの応力を緩和するアンダ
ーフィル材であってもよい。接着剤２２には、図示しな
い導電フィラーが含有されてもよい。すなわち、接着剤
２２は、異方性導電材料であってもよい。異方性導電材
料は、熱硬化性の樹脂であってもよいし、熱可塑性の樹
脂であってもよい。異方性導電材料の例として、異方性
導電膜（ＡＣＦ）又は異方性導電ペースト（ＡＣＰ）が
挙げられる。
【００４８】図示しない導電フィラーは、バンプ１４と
接合部３２との間に介在する。すなわち、導電フィラー
もバンプ１４に入り込んで、バンプ１４の上端部１５
と、接合部３２の上端部３４と、の間で押し潰される。
これによれば、導電フィラーがバンプ１４の内側に取り
込まれるので、電気的な接続信頼性が向上する。
接合部３２との間に介在する。すなわち、導電フィラー
もバンプ１４に入り込んで、バンプ１４の上端部１５
と、接合部３２の上端部３４と、の間で押し潰される。
これによれば、導電フィラーがバンプ１４の内側に取り
込まれるので、電気的な接続信頼性が向上する。
【００４９】本実施の形態に係る半導体装置によれば、
接合部３２の上端部３４がバンプ１４に入り込むことに
よって、バンプ１４と配線３０との電気的な接続が図ら
れている。接合部３２には、基端部３６よりも上端部３
４が小さくなるテーパ３７が付されているので、接合部
３２がバンプ１４に入り込みやすくなっている。すなわ
ち、接合時にバンプ１４が変形しやすくなっているの
で、バンプ１４の高さのばらつきが簡単に吸収される。
接合部３２の上端部３４がバンプ１４に入り込むことに
よって、バンプ１４と配線３０との電気的な接続が図ら
れている。接合部３２には、基端部３６よりも上端部３
４が小さくなるテーパ３７が付されているので、接合部
３２がバンプ１４に入り込みやすくなっている。すなわ
ち、接合時にバンプ１４が変形しやすくなっているの
で、バンプ１４の高さのばらつきが簡単に吸収される。
【００５０】本実施の形態に係る半導体装置は、上述の
ように構成されており、次に、図４（Ａ）及び図４
（Ｂ）を参照して、本実施の形態に係る半導体装置の製
造方法を説明する。なお、上述の構成で説明した内容及
び効果と重複する部分は省略する。
ように構成されており、次に、図４（Ａ）及び図４
（Ｂ）を参照して、本実施の形態に係る半導体装置の製
造方法を説明する。なお、上述の構成で説明した内容及
び効果と重複する部分は省略する。
【００５１】半導体チップ１０は、基板２０にフェース
ダウン実装される。図４（Ａ）に示すように、基板２０
をステージ４０に配置する。基板２０には、接着剤２２
が設けられる。接着剤２２は、液状又はゲル状で用意し
てもよく、シート状で用意してもよい。接着剤２２は、
図示するように基板２０上に設けてもよく、あるいは半
導体チップ１０に設けてもよい。
ダウン実装される。図４（Ａ）に示すように、基板２０
をステージ４０に配置する。基板２０には、接着剤２２
が設けられる。接着剤２２は、液状又はゲル状で用意し
てもよく、シート状で用意してもよい。接着剤２２は、
図示するように基板２０上に設けてもよく、あるいは半
導体チップ１０に設けてもよい。
【００５２】半導体チップ１０は、パッド１２（バンプ
１４）が形成された面を基板２０に向けて配置される。
すなわち、ツール４２によって、半導体チップ１０にお
けるパッド１２が形成された面とは反対の面を、基板２
０の方向に押圧する。
１４）が形成された面を基板２０に向けて配置される。
すなわち、ツール４２によって、半導体チップ１０にお
けるパッド１２が形成された面とは反対の面を、基板２
０の方向に押圧する。
【００５３】図４（Ｂ）に示すように、ツール４２を半
導体チップ１０に向けて下降させ、半導体チップ１０を
基板２０の方向に押圧する。例えば、ツール４２で１０
〜２０秒程度、半導体チップ１０を押圧する。接着剤２
２が熱エネルギーによって接着力が発現する性質を有す
る場合には、押圧しながら半導体チップ１０を加熱す
る。
導体チップ１０に向けて下降させ、半導体チップ１０を
基板２０の方向に押圧する。例えば、ツール４２で１０
〜２０秒程度、半導体チップ１０を押圧する。接着剤２
２が熱エネルギーによって接着力が発現する性質を有す
る場合には、押圧しながら半導体チップ１０を加熱す
る。
【００５４】半導体チップ１０を基板２０に押圧する
と、基板２０の接合部３２は、バンプ１４に入り込む。
接合部３２には、上述のように上端部３４が小さくなる
テーパ３７が付されているので、接合部３２をバンプ１
４に簡単に入り込ませることができる。すなわち、バン
プ１４を変形しやすくして、バンプ１４の高さの調整を
簡単にできるようになっている。なお、接合部３２の上
端部３４は、バンプ１４の中央部に入り込むことが好ま
しい。
と、基板２０の接合部３２は、バンプ１４に入り込む。
接合部３２には、上述のように上端部３４が小さくなる
テーパ３７が付されているので、接合部３２をバンプ１
４に簡単に入り込ませることができる。すなわち、バン
プ１４を変形しやすくして、バンプ１４の高さの調整を
簡単にできるようになっている。なお、接合部３２の上
端部３４は、バンプ１４の中央部に入り込むことが好ま
しい。
【００５５】こうして、半導体装置を製造することがで
きる。本実施の形態に係る半導体装置の製造方法によれ
ば、接合部３２の上端部３４をバンプ１４に入り込ませ
ることによって、バンプ１４と配線３０との電気的な接
続を図る。接合部３２には、基端部３６よりも上端部３
４が小さくなるテーパ３７が付されているので、接合部
３２をバンプ１４に入り込ませやすくすることができ
る。すなわち、バンプ１４を変形させやすくすることが
できるので、バンプ１４の高さのばらつきを簡単に吸収
することができる。特に、半導体チップ１０のパッド１
２が多数の場合（いわゆる多ピンの場合）には、パッド
１２上のバンプ１４を変形させるために大きい押圧力を
必要とするが、本実施の形態によればより小さい押圧力
で半導体チップ１０の各バンプ１４の高さを均一にする
ことができる。
きる。本実施の形態に係る半導体装置の製造方法によれ
ば、接合部３２の上端部３４をバンプ１４に入り込ませ
ることによって、バンプ１４と配線３０との電気的な接
続を図る。接合部３２には、基端部３６よりも上端部３
４が小さくなるテーパ３７が付されているので、接合部
３２をバンプ１４に入り込ませやすくすることができ
る。すなわち、バンプ１４を変形させやすくすることが
できるので、バンプ１４の高さのばらつきを簡単に吸収
することができる。特に、半導体チップ１０のパッド１
２が多数の場合（いわゆる多ピンの場合）には、パッド
１２上のバンプ１４を変形させるために大きい押圧力を
必要とするが、本実施の形態によればより小さい押圧力
で半導体チップ１０の各バンプ１４の高さを均一にする
ことができる。
【００５６】（第２の実施の形態）図５〜図７は、本発
明を適用した第２の実施の形態に係る半導体装置を示す
図である。図５は、本実施の形態に係る半導体装置の断
面図である。図６は、図５のVI‐VI線断面図であり、配
線５０の長手方向の軸線に沿った断面を示している。図
６は、配線５０の平面図である。なお、本実施の形態で
は、上述の実施の形態で説明した内容のうち、いずれか
を選択的に適用することができる。
明を適用した第２の実施の形態に係る半導体装置を示す
図である。図５は、本実施の形態に係る半導体装置の断
面図である。図６は、図５のVI‐VI線断面図であり、配
線５０の長手方向の軸線に沿った断面を示している。図
６は、配線５０の平面図である。なお、本実施の形態で
は、上述の実施の形態で説明した内容のうち、いずれか
を選択的に適用することができる。
【００５７】本実施の形態では、配線５０は、バンプ１
４との接合部５２と、接合部５２に接続されるライン５
８と、を有する。図７に示すように、接合部５２は、ラ
イン５８の幅よりも大きい幅で形成されている。すなわ
ち、接合部５２は、基板２０の平面視において、ランド
状に形成されてもよい。
４との接合部５２と、接合部５２に接続されるライン５
８と、を有する。図７に示すように、接合部５２は、ラ
イン５８の幅よりも大きい幅で形成されている。すなわ
ち、接合部５２は、基板２０の平面視において、ランド
状に形成されてもよい。
【００５８】接合部５２は、バンプ１４側の上端部５４
と、基板２０側の基端部５６と、からなる。基端部５６
の径（ランドの径）は、図５に示すようにバンプ１４の
径よりも大きくてもよいし、あるいは小さくてもよい。
接合部５２は、複数段を有する形状で形成されてもよ
い。例えば、図５に示す例では、接合部５２は、基板２
０上で平らに広がる部分と、その部分よりも小さい径で
突起する錐台形状と、で構成される。そして、錐台形状
の基端部から上端部にかけて、テーパ５７が付されてい
る。テーパ５７は、錐台形状の基端部よりも上端部が小
さくなるように付されることが好ましい。
と、基板２０側の基端部５６と、からなる。基端部５６
の径（ランドの径）は、図５に示すようにバンプ１４の
径よりも大きくてもよいし、あるいは小さくてもよい。
接合部５２は、複数段を有する形状で形成されてもよ
い。例えば、図５に示す例では、接合部５２は、基板２
０上で平らに広がる部分と、その部分よりも小さい径で
突起する錐台形状と、で構成される。そして、錐台形状
の基端部から上端部にかけて、テーパ５７が付されてい
る。テーパ５７は、錐台形状の基端部よりも上端部が小
さくなるように付されることが好ましい。
【００５９】接合部５２の上端部５４は、バンプ１４に
入り込む。図５及び図６に示すように、バンプ１４の上
端部１５は、接合部５２のうち、基板２０上で平らに広
がるランドの外周から、間隔をあけて上方に配置されて
もよい。すなわち、接合部５２の錐台形状の一部のみ
が、バンプ１４に入り込んでもよい。あるいは、接合部
５２の錐台形状の全部が、バンプ１４に入り込んでもよ
い。なお、錐台形状は、円錐台形状又は角錐台形状のい
ずれであってもよい。
入り込む。図５及び図６に示すように、バンプ１４の上
端部１５は、接合部５２のうち、基板２０上で平らに広
がるランドの外周から、間隔をあけて上方に配置されて
もよい。すなわち、接合部５２の錐台形状の一部のみ
が、バンプ１４に入り込んでもよい。あるいは、接合部
５２の錐台形状の全部が、バンプ１４に入り込んでもよ
い。なお、錐台形状は、円錐台形状又は角錐台形状のい
ずれであってもよい。
【００６０】本実施の形態においても、上述の実施の形
態で説明した効果を達成することができる。
態で説明した効果を達成することができる。
【００６１】（第３の実施の形態）図８〜図９（Ｂ）
は、本発明を適用した第３の実施の形態に係る半導体装
置を示す図である。図８は、本実施の形態に係る半導体
装置の断面図であり、詳しくは、配線６０の長手方向の
軸線に沿った断面図である。図９（Ａ）は、配線６０の
平面図であり、図９（Ｂ）は、本実施の形態の変形例に
係る半導体装置の配線７０の平面図である。なお、図８
とは異なる方向の断面図（配線の長手方向の軸線とは垂
直な線に沿った断面図）が、上述の実施の形態で説明し
た図１に相当する。
は、本発明を適用した第３の実施の形態に係る半導体装
置を示す図である。図８は、本実施の形態に係る半導体
装置の断面図であり、詳しくは、配線６０の長手方向の
軸線に沿った断面図である。図９（Ａ）は、配線６０の
平面図であり、図９（Ｂ）は、本実施の形態の変形例に
係る半導体装置の配線７０の平面図である。なお、図８
とは異なる方向の断面図（配線の長手方向の軸線とは垂
直な線に沿った断面図）が、上述の実施の形態で説明し
た図１に相当する。
【００６２】本実施の形態においても、上述の実施の形
態で説明した内容のうち、いずれかを選択的に適用する
ことができる。
態で説明した内容のうち、いずれかを選択的に適用する
ことができる。
【００６３】図８及び図９（Ａ）に示すように、本実施
の形態では、配線６０は、バンプ１４との接合部６２
と、接合部６２に接続されるライン６８と、を有する。
図９（Ａ）に示すように、接合部６２は、ライン６８の
幅と同じ幅で形成されてもよい。
の形態では、配線６０は、バンプ１４との接合部６２
と、接合部６２に接続されるライン６８と、を有する。
図９（Ａ）に示すように、接合部６２は、ライン６８の
幅と同じ幅で形成されてもよい。
【００６４】接合部６２は、バンプ１４側の上端部６４
と、基板２０側の基端部６６と、からなる。接合部６２
は、ほぼ同一の縦断面が連続する線状に形成され、幅方
向の側部にテーパ（図示しない）が付されている。テー
パは、接合部６２の基端部６６よりも、上端部６４が細
長くなるように形成され、接合部６２の縦断面は角錐台
形状をなしている（図１参照）。なお、図８及び図９
（Ａ）に示すように、接合部６２だけでなく、配線６０
の全体がほぼ同一の縦断面が連続する線状に形成されて
もよい。
と、基板２０側の基端部６６と、からなる。接合部６２
は、ほぼ同一の縦断面が連続する線状に形成され、幅方
向の側部にテーパ（図示しない）が付されている。テー
パは、接合部６２の基端部６６よりも、上端部６４が細
長くなるように形成され、接合部６２の縦断面は角錐台
形状をなしている（図１参照）。なお、図８及び図９
（Ａ）に示すように、接合部６２だけでなく、配線６０
の全体がほぼ同一の縦断面が連続する線状に形成されて
もよい。
【００６５】接合部６２の上端部６４は、バンプ１４に
交わるように入り込んでいる。すなわち、細長く形成さ
れた上端部６４が、バンプ１４の溝に嵌め込まれてい
る。こうすることで、接合部６２の上端部６４をバンプ
１４に入り込みやすくし、かつ、バンプ１４と接合部６
２との接触面積を大きくすることができる。
交わるように入り込んでいる。すなわち、細長く形成さ
れた上端部６４が、バンプ１４の溝に嵌め込まれてい
る。こうすることで、接合部６２の上端部６４をバンプ
１４に入り込みやすくし、かつ、バンプ１４と接合部６
２との接触面積を大きくすることができる。
【００６６】本実施の形態に係る変形例として、図９
（Ｂ）に示すように、配線７０の接合部７２は、ライン
７８の幅よりも小さい幅で形成されてもよい。こうする
ことで、配線７０の設計の都合上、ライン７８の幅を大
きくする場合であっても、接合部７２の上端部７４の幅
を、簡単に、バンプ１４の上端部１５の幅よりも小さく
することができる。すなわち、接合部７２の基端部か
ら、上端部７４にかけて付されるテーパ角度が小さくて
も、接合部７２の上端部７４をバンプ１４に簡単に入り
込ませることができる。
（Ｂ）に示すように、配線７０の接合部７２は、ライン
７８の幅よりも小さい幅で形成されてもよい。こうする
ことで、配線７０の設計の都合上、ライン７８の幅を大
きくする場合であっても、接合部７２の上端部７４の幅
を、簡単に、バンプ１４の上端部１５の幅よりも小さく
することができる。すなわち、接合部７２の基端部か
ら、上端部７４にかけて付されるテーパ角度が小さくて
も、接合部７２の上端部７４をバンプ１４に簡単に入り
込ませることができる。
【００６７】なお、本変形例は、第１の実施の形態に適
用してもよい。すなわち、接合部７２は、基板２０の平
面視において、バンプ１４の範囲内で突起して形成され
てもよい。詳しくは、接合部７２は、錐台形状をなして
もよい。
用してもよい。すなわち、接合部７２は、基板２０の平
面視において、バンプ１４の範囲内で突起して形成され
てもよい。詳しくは、接合部７２は、錐台形状をなして
もよい。
【００６８】本実施の形態においても、上述の実施の形
態で説明した効果を達成することができる。
態で説明した効果を達成することができる。
【００６９】（第４の実施の形態）図１０は、本発明を
適用した第４の実施の形態に係る半導体装置を示す図で
ある。詳しくは、図１０は、半導体装置における、配線
の長手方向の軸線とは垂直な線に沿った断面図である。
本実施の形態で説明する内容は、これまでに説明した全
ての形態に適用することが可能である。
適用した第４の実施の形態に係る半導体装置を示す図で
ある。詳しくは、図１０は、半導体装置における、配線
の長手方向の軸線とは垂直な線に沿った断面図である。
本実施の形態で説明する内容は、これまでに説明した全
ての形態に適用することが可能である。
【００７０】図１０に示すように、本実施の形態では、
配線の接合部８２は、バンプ１４側の上端部８４と、基
板２０側の基端部８６と、を有し、上端部８４が尖って
形成されている。詳しくは、図１０に示すように、接合
部８２は、断面において上端の方向に尖鋭の形状、例え
ば三角形に形成されてもよい。こうすることで、接合部
８２の上端部８４をバンプ１４に突き刺すことができ
る。したがって、より一層、接合部８２をバンプ１４に
入り込ませやすくすることができる。
配線の接合部８２は、バンプ１４側の上端部８４と、基
板２０側の基端部８６と、を有し、上端部８４が尖って
形成されている。詳しくは、図１０に示すように、接合
部８２は、断面において上端の方向に尖鋭の形状、例え
ば三角形に形成されてもよい。こうすることで、接合部
８２の上端部８４をバンプ１４に突き刺すことができ
る。したがって、より一層、接合部８２をバンプ１４に
入り込ませやすくすることができる。
【００７１】本実施の形態において、その他の配線の形
態は、上述に説明した内容のうちいずれかを選択的に適
用することができる。なお、本実施の形態においても、
上述の実施の形態で説明した効果を達成することができ
る。
態は、上述に説明した内容のうちいずれかを選択的に適
用することができる。なお、本実施の形態においても、
上述の実施の形態で説明した効果を達成することができ
る。
【００７２】図１１には、本発明を適用した実施の形態
に係る半導体装置１を実装した回路基板１００が示され
ている。回路基板１００には、例えば、ガラスエポキシ
基板などの有機系基板を使用することが一般的である。
回路基板１００には、銅などからなる配線パターンが所
望の回路となるように形成されていて、それらの配線パ
ターンと半導体装置の外部端子とを機械的に接続するこ
とでそれらの電気的導通を図る。
に係る半導体装置１を実装した回路基板１００が示され
ている。回路基板１００には、例えば、ガラスエポキシ
基板などの有機系基板を使用することが一般的である。
回路基板１００には、銅などからなる配線パターンが所
望の回路となるように形成されていて、それらの配線パ
ターンと半導体装置の外部端子とを機械的に接続するこ
とでそれらの電気的導通を図る。
【００７３】そして、本発明を適用した半導体装置を有
する電子機器として、図１２には、ノート型パーソナル
コンピュータ２００、図１３には携帯電話３００が示さ
れている。
する電子機器として、図１２には、ノート型パーソナル
コンピュータ２００、図１３には携帯電話３００が示さ
れている。
【図１】図１は、本発明を適用した第１の実施の形態に
係る半導体装置を示す図である。
係る半導体装置を示す図である。
【図２】図２は、本発明を適用した第１の実施の形態に
係る半導体装置を示す図である。
係る半導体装置を示す図である。
【図３】図３は、本発明を適用した第１の実施の形態に
係る半導体装置の配線を示す図である。
係る半導体装置の配線を示す図である。
【図４】図４（Ａ）及び図４（Ｂ）は、本発明を適用し
た第１の実施の形態に係る半導体装置の製造方法を示す
図である。
た第１の実施の形態に係る半導体装置の製造方法を示す
図である。
【図５】図５は、本発明を適用した第２の実施の形態に
係る半導体装置を示す図である。
係る半導体装置を示す図である。
【図６】図６は、本発明を適用した第２の実施の形態に
係る半導体装置を示す図である。
係る半導体装置を示す図である。
【図７】図７は、本発明を適用した第２の実施の形態に
係る半導体装置の配線を示す図である。
係る半導体装置の配線を示す図である。
【図８】図８は、本発明を適用した第３の実施の形態に
係る半導体装置を示す図である。
係る半導体装置を示す図である。
【図９】図９（Ａ）及び図９（Ｂ）は、本発明を適用し
た第３の実施の形態に係る半導体装置の配線を示す図で
ある。
た第３の実施の形態に係る半導体装置の配線を示す図で
ある。
【図１０】図１０は、本発明を適用した第４の実施の形
態に係る半導体装置を示す図である。
態に係る半導体装置を示す図である。
【図１１】図１１は、本発明を適用した実施の形態に係
る半導体装置が実装された回路基板を示す図である。
る半導体装置が実装された回路基板を示す図である。
【図１２】図１２は、本発明を適用した実施の形態に係
る半導体装置を有する電子機器を示す図である。
る半導体装置を有する電子機器を示す図である。
【図１３】図１３は、本発明を適用した実施の形態に係
る半導体装置を有する電子機器を示す図である。
る半導体装置を有する電子機器を示す図である。
１０ 半導体チップ
１４ バンプ
２０ 基板
２２ 接着剤
３０ 配線
３２ 接合部
３４ 上端部
３６ 基端部
３７ テーパ
３８ ライン
５０ 配線
５２ 接合部
５４ 上端部
５６ 基端部
５７ テーパ
５８ ライン
６０ 配線
６２ 接合部
６４ 上端部
６６ 基端部
６８ ライン
７０ 配線
７２ 接合部
７４ 上端部
７８ ライン
８２ 接合部
８４ 上端部
８６ 基端部
Claims (16)
- 【請求項１】 バンプが形成された半導体チップと、 前記半導体チップが搭載され、前記バンプとの接合部を
有する配線が形成された基板と、 を含み、 前記接合部には、前記基板側の基端部よりも、前記バン
プ側の上端部が小さくなるテーパが付されており、 前記接合部の前記上端部が、前記バンプに入り込んでな
る半導体装置。 - 【請求項２】 請求項１記載の半導体装置において、 前記接合部は、前記バンプの範囲内で突起して形成され
てなる半導体装置。 - 【請求項３】 請求項１記載の半導体装置において、 前記接合部は、ほぼ同一の縦断面が連続する線状に形成
されてなる半導体装置。 - 【請求項４】 請求項１から請求項３のいずれかに記載
の半導体装置において、 前記接合部は、前記上端部が尖って形成され、 前記接合部の前記上端部が、前記バンプに突き刺さって
なる半導体装置。 - 【請求項５】 請求項１から請求項４のいずれかに記載
の半導体装置において、 前記配線は、前記接合部に接続されるラインを有し、 前記接合部は、前記ラインの幅と同じ幅で形成されてな
る半導体装置。 - 【請求項６】 請求項１から請求項４のいずれかに記載
の半導体装置において、 前記配線は、前記接合部に接続されるラインを有し、 前記接合部は、前記ラインの幅よりも、小さい幅で形成
されてなる半導体装置。 - 【請求項７】 請求項１から請求項４のいずれかに記載
の半導体装置において、 前記配線は、前記接合部に接続されるラインを有し、 前記接合部は、前記ラインの幅よりも、大きい幅で形成
されてなる半導体装置。 - 【請求項８】 請求項１から請求項７のいずれかに記載
の半導体装置において、 前記バンプは、ボールバンプである半導体装置。 - 【請求項９】 請求項１から請求項８のいずれかに記載
の半導体装置において、 導電フィラーが含有され、前記半導体チップと前記基板
とを接着する接着剤をさらに含み、 前記導電フィラーは、前記バンプと前記接合部との間に
介在してなる半導体装置。 - 【請求項１０】 請求項１から請求項９のいずれかに記
載の半導体装置が実装された回路基板。 - 【請求項１１】 請求項１から請求項９のいずれかに記
載の半導体装置を有する電子機器。 - 【請求項１２】 バンプが形成された半導体チップを、
配線が形成された基板に実装することを含み、 前記配線は、前記バンプとの接合部を有し、 前記接合部には、前記基板側の基端部よりも、前記バン
プ側の上端部が小さくなるテーパが付されており、 前記実装工程で、前記接合部の前記上端部を、前記バン
プに入り込ませる半導体装置の製造方法。 - 【請求項１３】 請求項１２記載の半導体装置の製造方
法において、 前記接合部は、前記バンプの範囲内で突起して形成さ
れ、 前記実装工程で、前記接合部の前記上端部を、前記バン
プの中央部に入り込ませる半導体装置の製造方法。 - 【請求項１４】 請求項１２記載の半導体装置の製造方
法において、 前記接合部は、ほぼ同一の縦断面が連続する線状に形成
され、 前記実装工程で、前記接合部の前記上端部を、前記バン
プに交わるように入り込ませる半導体装置の製造方法。 - 【請求項１５】 請求項１２から請求項１４のいずれか
に記載の半導体装置の製造方法において、 前記接合部は、前記上端部が尖って形成され、 前記実装工程で、前記接合部の前記上端部を、前記バン
プに突き刺す半導体装置の製造方法。 - 【請求項１６】 請求項１２から請求項１５のいずれか
に記載の半導体装置の製造方法において、 前記実装工程で、 前記半導体チップと前記基板との間に、導電フィラーが
含有された接着剤を設け、 前記導電フィラーを、前記バンプと前記接合部との間に
介在させる半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001349143A JP3582513B2 (ja) | 2001-11-14 | 2001-11-14 | 半導体装置及びその製造方法、回路基板並びに電子機器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001349143A JP3582513B2 (ja) | 2001-11-14 | 2001-11-14 | 半導体装置及びその製造方法、回路基板並びに電子機器 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003152024A true JP2003152024A (ja) | 2003-05-23 |
| JP3582513B2 JP3582513B2 (ja) | 2004-10-27 |
Family
ID=19161856
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001349143A Expired - Fee Related JP3582513B2 (ja) | 2001-11-14 | 2001-11-14 | 半導体装置及びその製造方法、回路基板並びに電子機器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3582513B2 (ja) |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007116067A (ja) * | 2005-10-24 | 2007-05-10 | Sharp Corp | 半導体装置及びその製造方法 |
| KR100727506B1 (ko) * | 2004-04-08 | 2007-06-12 | 샤프 가부시키가이샤 | 반도체 장치 및 반도체 장치의 제조 방법 |
| JP2007329355A (ja) * | 2006-06-08 | 2007-12-20 | Murata Mfg Co Ltd | 突起状電極付き多層セラミック電子部品およびその製造方法 |
| JP2009246337A (ja) * | 2008-03-28 | 2009-10-22 | Ultratera Corp | 半導体装置及びその製造方法 |
| JP2010010586A (ja) * | 2008-06-30 | 2010-01-14 | Dainippon Printing Co Ltd | フリップ接続実装体、フリップ接続実装体の製造方法 |
| US7671454B2 (en) | 2006-05-12 | 2010-03-02 | Sharp Kabushiki Kaisha | Tape carrier, semiconductor apparatus, and semiconductor module apparatus |
| JP2010245558A (ja) * | 2010-07-08 | 2010-10-28 | Seiko Epson Corp | 電気光学装置及び電子モジュール |
-
2001
- 2001-11-14 JP JP2001349143A patent/JP3582513B2/ja not_active Expired - Fee Related
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100727506B1 (ko) * | 2004-04-08 | 2007-06-12 | 샤프 가부시키가이샤 | 반도체 장치 및 반도체 장치의 제조 방법 |
| US7304394B2 (en) | 2004-04-08 | 2007-12-04 | Sharp Kabushiki Kaisha | Semiconductor device and method for manufacturing same |
| JP2007116067A (ja) * | 2005-10-24 | 2007-05-10 | Sharp Corp | 半導体装置及びその製造方法 |
| US7671454B2 (en) | 2006-05-12 | 2010-03-02 | Sharp Kabushiki Kaisha | Tape carrier, semiconductor apparatus, and semiconductor module apparatus |
| JP2007329355A (ja) * | 2006-06-08 | 2007-12-20 | Murata Mfg Co Ltd | 突起状電極付き多層セラミック電子部品およびその製造方法 |
| JP2009246337A (ja) * | 2008-03-28 | 2009-10-22 | Ultratera Corp | 半導体装置及びその製造方法 |
| JP2010010586A (ja) * | 2008-06-30 | 2010-01-14 | Dainippon Printing Co Ltd | フリップ接続実装体、フリップ接続実装体の製造方法 |
| JP2010245558A (ja) * | 2010-07-08 | 2010-10-28 | Seiko Epson Corp | 電気光学装置及び電子モジュール |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3582513B2 (ja) | 2004-10-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3994262B2 (ja) | 半導体装置及びその製造方法、回路基板並びに電子機器 | |
| JP4175197B2 (ja) | フリップチップ実装構造 | |
| JP4618260B2 (ja) | 導体パターンの形成方法、半導体装置の製造方法、並びに半導体装置 | |
| JP3633559B2 (ja) | 半導体装置及びその製造方法、回路基板並びに電子機器 | |
| TWI564972B (zh) | 沒有流動之底部填充物 | |
| KR101388538B1 (ko) | 이중 포스트를 사용하여 플립칩 상호연결한 마이크로전자 어셈블리 | |
| JP3830125B2 (ja) | 半導体装置の製造方法及び半導体装置 | |
| JP2002016101A (ja) | 半導体装置及びその製造方法 | |
| JP3654116B2 (ja) | 半導体装置及びその製造方法、回路基板並びに電子機器 | |
| US6528889B1 (en) | Electronic circuit device having adhesion-reinforcing pattern on a circuit board for flip-chip mounting an IC chip | |
| KR20000011282A (ko) | 반도체장치및그제조방법 | |
| JP3582513B2 (ja) | 半導体装置及びその製造方法、回路基板並びに電子機器 | |
| JPH11251363A (ja) | フリップチップ実装方法及びフリップチップ実装構造 | |
| JP2001223243A (ja) | 半導体装置及びその製造方法、回路基板並びに電子機器 | |
| US7088007B2 (en) | Semiconductor device and method of manufacturing the same, circuit board, and electronic instrument | |
| JP2000022300A (ja) | 配線基板および電子ユニット | |
| JP2001203229A (ja) | 半導体装置及びその製造方法、回路基板並びに電子機器 | |
| JP2003124257A (ja) | 半導体装置及びその製造方法、回路基板並びに電子機器 | |
| US20070117265A1 (en) | Semiconductor Device with Improved Stud Bump | |
| JP2928822B2 (ja) | 半導体装置およびその接続方法 | |
| JP4030220B2 (ja) | 半導体チップの実装構造 | |
| JP3824545B2 (ja) | 配線基板、それを用いた半導体装置、それらの製造方法 | |
| JPH10233401A (ja) | 半導体装置 | |
| JP4342577B2 (ja) | 半導体チップの実装構造 | |
| JP3692810B2 (ja) | 半導体装置及びその製造方法、回路基板並びに電子機器 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20031222 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040106 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040308 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20040406 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040604 |
|
| A911 | Transfer of reconsideration by examiner before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20040614 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040706 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040719 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20070806 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080806 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080806 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090806 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090806 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100806 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110806 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120806 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130806 Year of fee payment: 9 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |