Nothing Special   »   [go: up one dir, main page]

JP2003031809A - 絶縁ゲート型バイポーラトランジスタ - Google Patents

絶縁ゲート型バイポーラトランジスタ

Info

Publication number
JP2003031809A
JP2003031809A JP2001216135A JP2001216135A JP2003031809A JP 2003031809 A JP2003031809 A JP 2003031809A JP 2001216135 A JP2001216135 A JP 2001216135A JP 2001216135 A JP2001216135 A JP 2001216135A JP 2003031809 A JP2003031809 A JP 2003031809A
Authority
JP
Japan
Prior art keywords
semiconductor layer
impurity region
impurity
region
collector
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2001216135A
Other languages
English (en)
Other versions
JP4566470B2 (ja
JP2003031809A5 (ja
Inventor
Eisuke Suekawa
英介 末川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Family has litigation
First worldwide family litigation filed litigation Critical https://patents.darts-ip.com/?family=19050648&utm_source=google_patent&utm_medium=platform_link&utm_campaign=public_patent_search&patent=JP2003031809(A) "Global patent litigation dataset” by Darts-ip is licensed under a Creative Commons Attribution 4.0 International License.
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP2001216135A priority Critical patent/JP4566470B2/ja
Priority to US10/109,838 priority patent/US7250639B1/en
Priority to DE10226908.4A priority patent/DE10226908B4/de
Publication of JP2003031809A publication Critical patent/JP2003031809A/ja
Publication of JP2003031809A5 publication Critical patent/JP2003031809A5/ja
Application granted granted Critical
Publication of JP4566470B2 publication Critical patent/JP4566470B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/083—Anode or cathode regions of thyristors or gated bipolar-mode devices
    • H01L29/0834—Anode regions of thyristors or gated bipolar-mode devices, e.g. supplementary regions surrounding anode regions

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Bipolar Transistors (AREA)

Abstract

(57)【要約】 【課題】 漏れ電流を低減し、内部での電子電流の集中
を確実に緩和し、安定して動作するＩＧＢＴを提供する
ことを目的とする。 【解決手段】 ｎ型半導体層８０とは反対側のｐ+半導
体層１２の主面１０３上には、ｎ型半導体層８０とは接
続されずに、複数のｎ+不純物領域１１が選択的に形成
されている。そして、ｎ+不純物領域１１は、構造２０
０ａ〜２００ｄの各チャネル領域ＣＨ１ａ〜ＣＨ１ｄに
対応して設けられ、かつチャネル領域ＣＨ１ａ〜ＣＨ１
ｄの下方のみに形成されている。そのため、ｎ+不純物
領域１１上のｐ+半導体層１２の濃度が実効的に低くな
り、オフ状態において、コレクタ層９からの正孔の注入
量が低減され、漏れ電流を低減することができる。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】この発明は、インバータなど
に使用される絶縁ゲート型バイポーラトランジスタ（以
後、「ＩＧＢＴ」と呼ぶ）に関する。
【０００２】
【従来の技術】図７は、第１の従来技術におけるＩＧＢ
Ｔの構造を模式的に示す断面図である。図７に示すよう
に、ｎ型の半導体基板であるｎ半導体層１の一方の主面
１００内に、所定距離を成してｐ不純物領域２，２０が
選択的に形成されている。そして、ｐ不純物領域２の表
面内に、所定距離を成してｎ+不純物領域３ａ，３ｂが
選択的に形成されている。同様に、ｐ不純物領域２０の
表面内に、所定距離を成してｎ+不純物領域３０ａ，３
０ｂが選択的に形成されている。
【０００３】また、ｎ+不純物領域３ｂとｎ+不純物領域
３０ａとで挟まれるｎ半導体層１の主面１００上には、
絶縁膜４０が形成されており、さらにその上にはゲート
電極５０が形成されている。そして、ゲート電極５０を
覆って層間絶縁膜７０が形成されている。同様に、絶縁
膜４１は、ｎ+不純物領域３ａと、図７には図示してい
ないｎ+不純物領域とで挟まれるｎ半導体層１の主面１
００上に形成されており、ゲート電極５１は、その絶縁
膜４１上に形成されている。そして、絶縁膜４１を覆っ
て層間絶縁膜７１が形成されている。また、絶縁膜４２
は、ｎ+不純物領域３０ｂと、図７には図示していない
ｎ+不純物領域とで挟まれるｎ半導体層１の主面１００
上に形成されており、ゲート電極５２は、その絶縁膜４
２上に形成されている。そして、絶縁膜４２を覆って層
間絶縁膜７２が形成されている。
【０００４】そして、ｎ半導体層１の主面１００上及び
層間絶縁膜７０〜７２上にエミッタ電極６が形成されて
おり、当該エミッタ電極６はｎ+不純物領域３ａ，３
ｂ，３０ａ，３０ｂ及びｐ不純物領域２，２０と接続さ
れている。
【０００５】ｎ半導体層１の主面１００とは反対側の主
面１０１上には、ｎ半導体層１よりも不純物濃度が高い
ｎ+バッファ層８が形成され、ｎ半導体層１とは反対側
のｎ+バッファ層８の主面上には、略均一な不純物濃度
を有するｐ+半導体層であるコレクタ層９０が形成され
ている。そして、ｎ+バッファ層８とは反対側のコレク
タ層９０の主面上にはコレクタ電極１０が形成されてい
る。
【０００６】上述のような構造を備える第１の従来技術
のおけるＩＧＢＴでは、オフ状態において、ｐ+半導体
層であるコレクタ層９０からの正孔の注入量が多いた
め、高温時におけるオフ状態の漏れ電流（以後、単に
「漏れ電流」と呼ぶ）が多いという問題があった。ま
た、一般的に、高耐圧のＩＧＢＴのオン電圧、ターンオ
フ損失などの特性を改善するためには、ｎ半導体層１の
薄膜化が非常に有効であるが、ｎ半導体層１の薄膜化の
反作用として、オフ状態における内蔵ｐｎｐトランジス
タのｈＦＥが増大するため、漏れ電流が増大する。特
に、第１の従来技術におけるＩＧＢＴでは、上述のよう
に、オフ状態におけるコレクタ層９０からの正孔の注入
量が多いため、ｎ半導体層１の薄膜化を行うと、漏れ電
流が大幅に増加するといった問題があった。なお、第１
の従来技術において「内蔵ｐｎｐトランジスタ」とは、
ｎ半導体層１及びｎ+バッファ層８をベース領域とし、
ｐ不純物領域２あるいはｐ不純物領域２０をコレクタ領
域とし、コレクタ層９０をエミッタ領域として把握され
るｐｎｐバイポーラトランジスタのことを意味してい
る。また、「オフ状態」とは、例えば、エミッタ電極６
とゲート電極５０〜５２とを同電位に設定し、コレクタ
電極１０にエミッタ電極６及びゲート電極５０〜５２よ
りも高い電位を印可した状態であって、ＩＧＢＴがオフ
している状態である。また、「漏れ電流」とは、オフ状
態におけるコレクタ電極１０とエミッタ電極６との間に
流れる電流を意味している。
【０００７】そこで、上述の問題を解決するために、第
２の従来技術が提案されている。図８は第２の従来技術
におけるＩＧＢＴの構造を模式的に示す断面図である。
上述の第１の従来技術におけるコレクタ層９０は、略均
一な不純物濃度を有するｐ+半導体層であったが、第２
の従来技術におけるコレクタ層９１は、ｎ+不純物領域
であるコレクタショート領域１２０と、ｐ+不純物領域
９２とを交互に有している。
【０００８】具体的には、図８に示すように、コレクタ
層９１は、コレクタショート領域１２０とｐ+不純物領
域９２とを有しており、ｎ半導体層１とは反対側のｎ+
バッファ層８の主面上に、コレクタショート領域１２０
とｐ+不純物領域９２とが交互に形成されている。そし
て、ｎ+バッファ層８とは反対側のコレクタ層９１の主
面上に、コレクタ電極１０が形成されている。言い換え
れば、コレクタショート領域１２０とｐ+不純物領域９
２とを覆って、コレクタ電極１０は形成されている。な
お、このような構造は「コレクタショート構造」と呼ば
れている。
【０００９】上述のような構造を備える第２の従来技術
におけるＩＧＢＴでは、オフ状態において、エミッタ電
極６側からリークした電子電流のほとんどが、コレクタ
ショート領域１２０を介して、コレクタ電極１０に流れ
込むため、ｐ+不純物領域９２からの正孔の注入量を低
減することができる。そのため、第１の従来技術よりも
漏れ電流を低減することができるし、ｎ半導体層１の薄
膜化を行った際に生じる漏れ電流の増加も低減すること
ができる。
【００１０】また、上述の第２の従来技術におけるＩＧ
ＢＴとは別の構造で、第１の従来技術よりも漏れ電流を
低減する第３の従来技術が提案されている。
【００１１】図９は第３の従来技術におけるＩＧＢＴの
構造を模式的に示す断面図である。上述の第１の従来技
術におけるコレクタ層９０は、略均一な不純物濃度を有
するｐ+半導体層であったが、第３の従来技術における
コレクタ層９３は、ｐ+不純物領域９４と、ｐ+不純物領
域９４よりも不純物濃度が低いｐ-不純物領域９５とを
交互に有している。
【００１２】具体的には、図９に示すように、コレクタ
層９３は、ｐ+不純物領域９４とｐ-不純物領域９５とを
有しており、ｎ半導体層１とは反対側のｎ+バッファ層
８の主面上に、ｐ+半導体層９４とｐ-不純物領域９５と
が交互に形成されている。そして、ｎ+バッファ層８と
は反対側のコレクタ層９３の主面上に、コレクタ電極１
０が形成されている。言い換えれば、ｐ+不純物領域９
４とｐ-不純物領域９５とを覆って、コレクタ電極１０
は形成されている。
【００１３】上述のような構造を備える第３の従来技術
におけるＩＧＢＴでは、コレクタ層９３の全体としての
不純物量が、第１の従来技術におけるコレクタ層９０よ
りも少なく、オフ状態において、エミッタ電極６側から
リークした電子電流が、不純物濃度の薄いｐ-不純物領
域９５を介して、コレクタ電極１０に流れ込み易くなる
ため、コレクタ層９３からの正孔の注入を低減すること
ができる。そのため、第１の従来技術よりも漏れ電流を
低減することができるし、ｎ半導体層１の薄膜化を行っ
た際に生じる漏れ電流の増加も、第１の従来技術より低
減することができる。
【００１４】
【発明が解決しようとする課題】しかし、第２の従来技
術におけるＩＧＢＴでは、コレクタショート構造にする
ことにより、例えば、ｐ不純物領域２と、ｎ半導体層１
と、ｎ+バッファ層８と、コレクタショート領域１２０
とで構成される寄生ダイオードが内蔵されており、当該
ＩＧＢＴをインバータ等に使用した場合、還流モードに
より当該ＩＧＢＴが破壊するという問題があった。
【００１５】また、第３の従来技術におけるＩＧＢＴで
は、ターンオフ時にエミッタ電極６側から流れてきた電
子電流が、不純物濃度の低いｐ-不純物領域９５を介し
て、コレクタ電極１０に素早く流れ込むため、ＩＧＢＴ
のコレクタ電流におけるテイル電流が急峻に減衰し、タ
ーンオフ損失は低減できるものの、当該テイル電流が急
峻に減衰するタイミングでコレクタ・エミッタ間電圧が
発振することがあった。そのため、当該ＩＧＢＴが誤動
作したり、最悪のケースでは当該ＩＧＢＴが破壊すると
いう問題があった。
【００１６】また、第２の従来技術におけるコレクタシ
ョート領域１２０や、第３の従来技術におけるｐ-不純
物領域９５のようなコレクタ層内で電子電流が流れやす
い領域を形成する位置及び数量によっては、ＩＧＢＴが
オンしている際のエミッタ電極６側から流れる電子電流
が、ＩＧＢＴ内部で集中し、ＩＧＢＴの特性が劣化する
という問題があった。図１０は第２の従来技術における
ＩＧＢＴの内部で電子電流が流れる様子を示す図であっ
て、図１１は第３の従来技術におけるＩＧＢＴの内部で
電子電流が流れる様子を示す図である。
【００１７】図１０に示すように、ＩＧＢＴがオンして
いる際のエミッタ電極６側からの電子電流３００は、コ
レクタ層９１に向かって流れるが、コレクタ層９１はｎ
+不純物領域であるコレクタショート領域１２０を有し
ているため、当該電子電流３００の大部分がコレクタシ
ョート領域１２０に流れる。そのため、図１０に示すよ
うに、コレクタショート領域１２０を形成する位置及び
数量によっては、第２の従来技術におけるＩＧＢＴ内部
で電子電流３００の集中が生じる。なお、図１０では正
孔電流３０１がＩＧＢＴ内部で流れる様子も示してい
る。
【００１８】また、図１１に示すように、ＩＧＢＴがオ
ンしている際のエミッタ電極６側からの電子電流３００
は、コレクタ層９３に向かって流れるが、コレクタ層９
３は不純物濃度の薄いｐ-不純物領域９５を部分的に有
しているため、当該電子電流３００の大部分がｐ-不純
物領域９５に流れる。そのため、図１１に示すように、
ｐ-不純物領域９５を形成する位置及び数量によって
は、第３の従来技術におけるＩＧＢＴ内部で電子電流３
００の集中が生じる。
【００１９】そこで、本発明は上述のような問題を解決
するために成されたものであり、漏れ電流を低減し、Ｉ
ＧＢＴ内部での電子電流の集中を確実に緩和し、安定し
て動作するＩＧＢＴを提供することを目的とする。
【００２０】
【課題を解決するための手段】この発明のうち請求項１
に記載の絶縁ゲート型バイポーラトランジスタは、第１
の主面と、前記第１の主面とは反対側の第２の主面とを
有する第１導電型の第１の半導体層と、前記第１の半導
体層の前記第１の主面上に形成された第２導電型の第２
の半導体層と、前記第１の半導体層とは反対側の前記第
２の半導体層の主面内に、前記第１の半導体層とは接続
されずに選択的に形成された複数の前記第１導電型の第
１の不純物領域と、各前記第１の不純物領域の表面を覆
って、前記第２の半導体層の前記主面上に形成されたコ
レクタ電極と、前記第１の半導体層の前記第２の主面内
に、前記第２の半導体層とは接続されずに選択的に形成
された前記第２導電型の第２の不純物領域、前記第２の
不純物領域の表面内に、前記第１の半導体層と接続され
ずに選択的に形成された前記第１導電型の第３の不純物
領域、前記第３の不純物領域と前記第１の半導体層とで
挟まれた前記第２の不純物領域の前記表面内に規定され
るチャネル領域、前記チャネル領域上に形成された絶縁
膜、前記絶縁膜上に形成されたゲート電極、及び、前記
第２，３の不純物領域に接続されたエミッタ電極を有す
る構造とを備え、前記構造は複数備えられ、前記第１の
不純物領域は、前記構造の各前記チャネル領域に対応し
て形成され、かつ前記チャネル領域の下方のみに形成さ
れている、絶縁ゲート型バイポーラトランジスタ。
【００２１】また、この発明のうち請求項２に記載の絶
縁ゲート型バイポーラトランジスタは、請求項１に記載
の絶縁ゲート型バイポーラトランジスタであって、各前
記第１の不純物領域の前記表面及び前記第２の半導体層
の前記主面と接するポリシリコン層を更に備え、前記コ
レクタ電極は、前記ポリシリコン層を介して、各前記第
１の不純物領域の前記表面を覆って、前記第２の半導体
層の前記主面上に形成されるものである。
【００２２】
【発明の実施の形態】実施の形態１．図１は本発明の実
施の形態１に係るＩＧＢＴの構造を模式的に示す断面図
である。図１に示すように、本実施の形態１に係るＩＧ
ＢＴは、ｎ型の半導体基板であるｎ半導体層１を備えて
いる。ｎ半導体層１の一方の主面１０１上には、ｎ半導
体層１よりも不純物濃度が高いｎ+バッファ層８が形成
されている。そして、ｎ半導体層１とは反対側のｎ+バ
ッファ層８の主面１０２上には、略均一な不純物領域濃
度を有するｐ+半導体層１２が形成されている。ｐ+半導
体層１２は、例えば、エピタキシャル成長にて厚さ６〜
１０μｍ程度、不純物濃度１Ｅ１８ｃｍ -3程度で形成さ
れている。一般的に、ｎ半導体層１にｎ+バッファ層８
を設けることによって、ｎ半導体層１の薄膜化を図るこ
とができ、その結果、ＩＧＢＴのオン電圧を低減するこ
とができる。本実施の形態１においては、ｎ+バッファ
層８をｎ半導体層１に設けているが、ｎ+バッファ層８
を設けるか否かは、本発明の特徴部分ではないため、以
後、ｎ半導体層１とｎ+バッファ層８とをまとめて、
「ｎ型半導体層８０」と呼ぶ。そのため、ｎ半導体層１
の主面１００を、「ｎ型半導体層８０の主面１００」と
呼び、ｎ+バッファ層８の主面１０２を、「ｎ型半導体
層８０の主面１０２」と呼ぶ。そして、ｎ型半導体層８
０を用いて上述の内容を言い換えれば、ｐ+半導体層１
２はｎ型半導体層８０の主面１０２上に形成されてい
る。
【００２３】また、ｎ型半導体層８０とは反対側のｐ+
半導体層１２の主面１０３内には、ｎ型半導体層８０と
は接続されずに、複数のｎ+不純物領域１１が選択的に
形成されている。ここで、ｎ+不純物領域１１は、ｐ+半
導体層１２の主面１０３側からのｎ型の不純物の注入・
拡散によって形成される。また、ｎ+不純物領域１１の
拡散深さは、例えば３〜５μｍ程度であって、ｎ+不純
物領域１１の不純物濃度は例えば２Ｅ１８ｃｍ-3程度で
ある。
【００２４】そして、ｐ+半導体層１２の主面１０３上
には、各ｎ+不純物領域１１の表面１０５を覆って、コ
レクタ電極１０が形成されている。なお、ｐ+半導体層
１２とｎ+不純物領域１１とを合わせて、「コレクタ層
９」と呼ぶ。
【００２５】また、ｎ型半導体層８０の主面１０２とは
反対側の主面１００内に、ｐ+半導体層１２とは接続さ
れずに、ｐ不純物領域２，２０が選択的に形成されてお
り、ｐ不純物領域２とｐ不純物領域２０とは所定距離を
成している。そして、ｐ不純物領域２の表面１０４ａ内
に、ｎ型半導体層８０とは接続されずにｎ+不純物領域
３ａ，３ｂが選択的に形成され、ｎ+不純物領域３ａと
ｎ+不純物領域３ｂとは所定距離を成している。同様
に、ｐ不純物領域２０の表面１０４ｂ内に、ｐ+半導体
層８０とは接続されずにｎ+不純物領域３０ａ，３０ｂ
が選択的に形成され、ｎ+不純物領域３０ａとｎ+不純物
領域３０ｂとは所定距離を成している。
【００２６】そして、ｎ+不純物領域３ｂとｎ型半導体
層８０とで挟まれたｐ不純物領域２の表面１０４ａ内に
は、チャネル領域ＣＨ１ａが規定されている。また、ｎ
+不純物領域３０ａとｎ型半導体層８０とで挟まれたｐ
不純物領域２０の表面１０４ｂ内には、チャネル領域Ｃ
Ｈ１ｃが規定されている。そして、チャネル領域ＣＨ１
ａ，１ｃ上には、例えばシリコン酸化膜である絶縁膜４
０が形成され、さらにその上には例えばポリシリコンか
らなるゲート電極５０が形成され、当該ゲート電極５０
を覆って層間絶縁膜７０が形成されている。
【００２７】また、ｎ+不純物領域３ａとｎ型半導体層
８０とで挟まれたｐ不純物領域２の表面１０４ａ内に
は、チャネル領域ＣＨ１ｂが規定されており、当該チャ
ネル領域ＣＨ１ｂ上には、例えばシリコン酸化膜である
絶縁膜４１が形成されている。そして、絶縁膜４１上に
は例えばポリシリコンから成るゲート電極５１が形成さ
れ、当該ゲート電極５１を覆って層間絶縁膜７１が形成
されている。また、ｎ+不純物領域３０ｂとｎ型半導体
層８０とで挟まれたｐ不純物領域２０の表面１０４ｂ内
には、チャネル領域ＣＨ１ｄが規定されており、当該チ
ャネル領域ＣＨ１ｄ上には、例えばシリコン酸化膜であ
る絶縁膜４２が形成されている。そして、絶縁膜４１上
には例えばポリシリコンから成るゲート電極５２が形成
され、当該ゲート電極５２を覆って層間絶縁膜７２が形
成されている。
【００２８】なお、ｎ+不純物領域３ａ，３ｂ，３０
ａ，３０ｂをまとめて「ｎ+不純物領域３００」、ｐ不
純物領域２，２０をまとめて「ｐ不純物領域２００」、
絶縁膜４０，４１，４２をまとめて「絶縁膜４００」、
ゲート電極５０，５１，５２をまとめて「ゲート電極５
００」、層間絶縁膜７０，７１，７２をまとめて「層間
絶縁膜７００」、チャネル領域ＣＨ１ａ〜ＣＨ１ｄをま
とめて「チャネル領域ＣＨ１」と呼ぶ場合がある。ま
た、上述のチャネル領域ＣＨ１とは、ゲート電極５００
に所定電圧を印可した際に、反転層が形成される領域で
ある。
【００２９】そして、ｎ型半導体層８０の主面１００上
及び層間絶縁膜７００上にエミッタ電極６が形成され、
当該エミッタ電極６はｎ+不純物領域３００及びｐ不純
物領域２００に接続されている。
【００３０】ここで、図１に示す本実施の形態１に係る
ＩＧＢＴにおいて、ｐ不純物領域２と、ｎ+不純物領域
３ｂと、チャネル領域ＣＨ１ａと、絶縁膜４０と、ゲー
ト電極５０と、エミッタ電極６とをまとめて、構造２０
０ａと呼ぶ。言い換えれば、構造２００ａは、ｎ型半導
体層８０の主面１００内に、ｐ半導体層１２とは接続さ
れずに選択的に形成されたｐ不純物領域２と、ｐ不純物
領域２の表面１０４ａ内に、ｎ型半導体層８０と接続さ
れずに選択的に形成されたｎ+不純物領域３ｂと、ｎ+不
純物領域３ｂとｎ型半導体層８０とで挟まれたｐ不純物
領域２の表面１０４ａ内に規定されるチャネル領域ＣＨ
１ａと、チャネル領域ＣＨ１ａ上に形成された絶縁膜４
０と、絶縁膜４０上に形成されたゲート電極５０と、ｐ
不純物領域２及びｎ+不純物領域３ｂに接続されたエミ
ッタ電極６とを有している。
【００３１】また、ｐ不純物領域２と、ｎ+不純物領域
３ａと、チャネル領域ＣＨ１ｂと、絶縁膜４１と、ゲー
ト電極５１と、エミッタ電極６とをまとめて、構造２０
０ｂと呼び、ｐ不純物領域２０と、ｎ+不純物領域３０
ａと、チャネル領域ＣＨ１ｃと、絶縁膜４０と、ゲート
電極５０と、エミッタ電極６とをまとめて、構造２００
ｃと呼び、ｐ不純物領域２０と、ｎ+不純物領域３０ｂ
と、チャネル領域ＣＨ１ｄと、絶縁膜４２と、ゲート電
極５２と、エミッタ電極６とをまとめて、構造２００ｄ
と呼ぶ。つまり、本実施の形態１に係るＩＧＢＴは、構
造２００ａ〜２００ｄを備えている。なお、構造２００
ａ〜２００ｄをまとめて、「構造２００」と呼ぶ場合が
ある。また、ｎ型半導体層８０と、コレクタ層９と、コ
レクタ電極１０と、構造２００のうちの一つ、例えば構
造２００ａとを備えれていれば、ＩＧＢＴとして動作す
ることは言うまでもない。
【００３２】次に、ｎ+半導体領域１１について詳細に
説明する。図２は本実施の形態１に係るＩＧＢＴの構造
を模式的に示す断面図であって、構造２００のチャネル
領域ＣＨ１と、ｎ+不純物領域１１との位置関係を示し
ている。
【００３３】図２に示すように、コレクタ層９のｎ+不
純物領域１１は、構造２００の各チャネル領域ＣＨ１ａ
〜ＣＨ１ｄに対応して形成されており、かつチャネル領
域ＣＨ１ａ〜ＣＨ１ｄの下方のみに形成されている。言
い換えれば、ｎ型半導体層８０の主面１００側から、当
該主面１００に対して垂直方向にｎ+不純物領域１１を
見た場合、各チャネル領域ＣＨ１ａ〜ＣＨ１ｄに対応し
て設けられたｎ+不純物領域１１は、チャネル領域ＣＨ
１ａ〜ＣＨ１ｄと重なる位置にのみ形成されている。さ
らに言い換えれば、各チャネル領域ＣＨ１ａ〜ＣＨ１ｄ
に対応して設けられたｎ+不純物領域１１は、チャネル
領域ＣＨ１ａ〜ＣＨ１ｄから、ｎ型半導体層８０の主面
１００に対して垂直な方向に引いた直線上にのみ位置し
ている。なお、ｎ+不純物領域１１がチャネル領域ＣＨ
１の下方のみに形成されている様子を、図２では、一点
鎖線の矢印で示している。
【００３４】次に、上述のような構造を備える本実施の
形態１に係るＩＧＢＴの動作について簡単に説明する。
コレクタ電極１０の電位をエミッタ電極６の電位よりも
高く設定した状態で、ゲート電極５００にエミッタ電極
６よりも高い電位を印可すると、ＩＧＢＴはオン状態と
なる。具体的には、チャネル領域ＣＨ１に反転層が形成
され、この反転層を通じて、エミッタ電極６からｎ型半
導体層８０へ電子が注入される。そして、ｎ型半導体層
８０への電子の注入によって、コレクタ層９から正孔が
ｎ型半導体層８０に注入される。その結果、ｎ型半導体
層８０内で伝導度変調が生じ、ｎ型半導体層８０の抵抗
が大幅に低下し、コレクタ電極１０とエミッタ電極６と
間に電流が流れる。
【００３５】また、ゲート電極５００の電位とエミッタ
電極６の電位とを同じすると、ＩＧＢＴはオフ状態とな
り、コレクタ電極１０とエミッタ電極６間には、ほとん
ど電流が流れなくなる。
【００３６】上述のような構造を備える本実施の形態１
に係るＩＧＢＴでは、ｎ+不純物領域１１は、ｐ+半導体
層１２の主面１０３内に、ｎ型半導体層８０に接続され
ずに選択的に形成されているため、ｎ+不純物領域１１
上のｐ+半導体層１２の濃度が実効的に低くなる。言い
換えれば、コレクタ層９にｎ+不純物領域１１が形成さ
れているため、コレクタ層９の全体としてのｐ型の不純
物量が、第１の従来技術におけるコレクタ層９０よりも
少ない。そのため、オフ状態において、コレクタ層９か
らの正孔の注入量が低減される。その結果、上述の第１
の従来技術よりも漏れ電流を低減することができるし、
ｎ半導体層１の薄膜化を行った際に生じる漏れ電流の増
加も、第１の従来技術より低減することができる。
【００３７】図３は、本発明の実施の形態１に係るＩＧ
ＢＴの特性を示す図であって、コレクタ・エミッタ間電
圧と漏れ電流との関係を示している。曲線６１は第１の
従来技術におけるＩＧＢＴの特性を示しており、曲線６
２は第２の従来技術におけるＩＧＢＴの特性を示してお
り、曲線６３は第３の従来技術におけるＩＧＢＴの特性
を示しており、曲線６４は本実施の形態１に係るＩＧＢ
Ｔの特性を示している。また、図２の曲線６１〜６３
は、第１，２，３の従来技術におけるＩＧＢＴのコレク
タ層の厚さ及び不純物濃度を以下のように設定したとき
の特性を示している。つまり、第１の従来技術における
コレクタ層９０は、厚さ６〜１０μｍ程度、不純物濃度
１Ｅ１８ｃｍ-3程度で形成されている。また、第２の従
来技術におけるコレクタ層９１は、厚さ６〜１０μｍ程
度で形成されており、そのｐ+不純物領域９２の不純物
濃度は１Ｅ１８ｃｍ-3程度、コレクタショート領域１２
０の不純物濃度は１Ｅ１７ｃｍ-3程度である。また、第
３の従来技術におけるコレクタ層９３は、厚さ６〜１０
μｍ程度で形成されており、そのｐ+不純物領域９４の
不純物濃度は１Ｅ１８ｃｍ-3程度、ｐ-不純物領域９５
の不純物濃度は１Ｅ１６〜１Ｅ１７ｃｍ-3程度である。
本実施の形態１に係るＩＧＢＴと、第１，２，３の従来
の技術におけるＩＧＢＴとは、コレクタ層以外の構造に
ついては同じである。
【００３８】図３に示すように、本実施の形態１に係る
ＩＧＢＴの漏れ電流（曲線６４）は、上述の第１の従来
技術におけるＩＧＢＴの漏れ電流（曲線６１）よりも低
減されている。
【００３９】また、本実施の形態１に係るＩＧＢＴで
は、ｐ+半導体層１２におけるｐ型の不純物濃度は略均
一であるため、ターンオフ時にエミッタ電極６側から流
れてきた電子電流はコレクタ電極１０に略均一に流れ込
む。そのため、上述の第３の従来技術のように、部分的
に不純物濃度が薄い領域を有することによって生じてい
たコレクタ電流におけるテイル電流の急峻な減衰を抑え
ることができ、コレクタ・エミッタ間電圧が発振するこ
とを抑制することができる。その結果、安定して動作す
るＩＧＢＴを提供することができる。
【００４０】図４は本実施の形態１に係るＩＧＢＴの特
性を示す図であって、ターンオフ時におけるコレクタ・
エミッタ間電圧及びコレクタ電流の特性を示している。
曲線７１は第３の従来技術におけるＩＧＢＴのコレクタ
電流を示しており、曲線７３は本実施の形態１に係るＩ
ＧＢＴのコレクタ電流を示している。また、曲線７２は
第３の従来技術におけるＩＧＢＴのコレクタ・エミッタ
間電圧を示しており、曲線７４は本実施の形態１に係る
ＩＧＢＴのコレクタ・エミッタ間電圧を示している。
【００４１】図４の部分Ａに示すように、第３の従来技
術におけるＩＧＢＴでは、コレクタ層９３に部分的に不
純物濃度が薄い領域を有しているため、ターンオフ時
に、コレクタ電流におけるテイル電流が急峻に減衰す
る。そのため、部分Ｂに示すように、当該テイル電流が
急峻に減衰するタイミングでコレクタ・エミッタ間電圧
が発振する。しかし、本実施の形態１に係るＩＧＢＴで
は、部分Ａに示すように、コレクタ層９におけるｐ+半
導体層１２の不純物濃度は略均一であるため、ターンオ
フ時に、コレクタ電流におけるテイル電流が急峻に減衰
することが無いため、部分Ｂに示すように、コレクタ・
エミッタ間電圧が発振することを抑制することができ
る。
【００４２】また、本実施の形態１に係るＩＧＢＴにお
いて、仮に、ｎ+不純物領域１１がｎ型半導体層８０と
接続されて形成された場合、上述の第２の従来技術にお
けるＩＧＢＴと同様に、例えば、ｐ不純物領域２と、ｎ
型半導体層８０と、ｎ+不純物領域１１とで構成される
寄生ダイードが内蔵される。しかし、本実施の形態１に
係るＩＧＢＴでは、ｎ+不純物領域１１は、ｐ+半導体層
１２の主面１０３内に、ｎ型半導体層８０に接続されず
に選択的に形成されているため、ｎ+不純物領域１１と
ｎ型半導体層８０とが接続された場合に形成される寄生
ダイオードは形成されない。そのため、本実施の形態１
に係るＩＧＢＴをインバータ等に使用した場合であって
も、本実施の形態１に係るＩＧＢＴは安定して動作する
ことができる。
【００４３】また、本実施の形態１に係るＩＧＢＴで
は、コレクタ層９のｎ+不純物領域１１は、構造２００
の各チャネル領域ＣＨ１に対応して形成されており、か
つチャネル領域ＣＨ１の下方のみに形成されている。そ
のため、ＩＧＢＴ内部での電子電流の集中を確実に緩和
することができる。
【００４４】図５は本発明の実施の形態１に係るＩＧＢ
Ｔの内部で電子電流が流れる様子を示す図である。電子
電流３００ａはチャネル領域ＣＨ１ａの下方で流れる電
子電流であって、電子電流３００ｂはチャネル領域ＣＨ
１ｂの下方で流れる電子電流であって、電子電流３００
ｃはチャネル領域ＣＨ１ｃの下方で流れる電子電流であ
って、電子電流３００ｄはチャネル領域ＣＨ１ｄの下方
で流れる電子電流である。
【００４５】通常、ＩＧＢＴにおいて、エミッタ電極側
からの電子電流の大部分は、チャネル領域の下方からコ
レクタ電極に向けて流れる。また、上述の第２の従来技
術で述べたように、通常、コレクタ層にｎ型の不純物領
域が形成されている場合、エミッタ電極６側からの電子
電流の大部分は、当該ｎ型の不純物領域に向かって流れ
る。
【００４６】本実施の形態１に係るＩＧＢＴでは、電子
電流が流れやすい領域であるｎ+不純物領域１１は、構
造２００の各チャネル領域ＣＨ１に対応して設けられて
おり、かつチャネル領域ＣＨ１の下方のみに形成されて
いるため、電子電流３００ａの大部分は、チャネル領域
ＣＨ１ａの下方に形成されているｎ+不純物領域１１に
向かって流れる。同様に、電子電流３００ｂは、チャネ
ル領域ＣＨ１ｂの下方に形成されているｎ+不純物領域
１１に向かって流れ、電子電流３００ｃは、チャネル領
域ＣＨ１ｃの下方に形成されているｎ+不純物領域１１
に向かって流れ、電子電流３００ｄは、チャネル領域Ｃ
Ｈ１ｄの下方に形成されているｎ+不純物領域１１に向
かって流れる。そのため、コレクタ層内において電子電
流が流れやすい領域を形成する位置及び数量によっては
発生していたＩＧＢＴ内部での電子電流の集中を、確実
に緩和することができる。その結果、電流集中によるＩ
ＧＢＴの特性の劣化を確実に低減することができる。
【００４７】実施の形態２．図６は本実施の形態２に係
るＩＧＢＴの構造を模式的に示す断面図である。本実施
の形態２に係るＩＧＢＴは、上述の実施の形態１に係る
ＩＧＢＴにおいて、ポリシリコン層１４を更に備え、コ
レクタ電極１０が、ポリシリコン層１４を介して、コレ
クタ層９上に形成されたものである。
【００４８】図６に示すように、本実施の形態２に係る
ＩＧＢＴでは、ポリシリコン層１４は、各ｎ+不純物領
域１１の表面１０５を覆って、ｐ+半導体層１２の主面
１０３上に形成されている。つまり、ポリシリコン層１
４は、各ｎ+不純物領域１１の表面１０５及びｐ+半導体
層１２の主面１０３と接している。そして、コレクタ電
極１０は、ｐ+半導体層１２とは反対側のポリシリコン
層１４の主面上に形成されている。つまり、コレクタ電
極１０は、ポリシリコン層１４を介して、ｎ+不純物領
域１１の表面１０５を覆って、ｐ+半導体層１２の主面
１０３上に形成される。
【００４９】通常、ＩＧＢＴの製造プロセス中に導入さ
れる汚染不純物、例えば重金属はＩＧＢＴにおける少数
キャリアのライフタイムを低下させる。そして、ライフ
タイムの低下によって、ＩＧＢＴのオン電圧及び漏れ電
流が増加する。上述のような構造を備える本実施の形態
２に係るＩＧＢＴでは、ポリシリコン層１４が、各ｎ +
不純物領域１１の表面１０５及びｐ+半導体層１２の主
面１０３と接しているため、ポリシリコン層１４とコレ
クタ層９との接触面で生じる応力場によって、重金属が
捕獲される。つまり、ポリシリコン層１４と、ｎ+不純
物領域１１及びｐ半導体層１２との接触面でゲッタリン
グ効果が生じる。そのため、重金属によるライフタイム
の低下を低減することができる。その結果、ライフタイ
ムの低下によるオン電圧及び漏れ電流の増加を低減する
ことができる。
【００５０】なお、本実施の形態１，２において、各不
純物領域及び各半導体層の不純物の導電型（ｐ型、ｎ
型）を入れ替えても良い。
【００５１】
【発明の効果】この発明のうち請求項１に係る絶縁ゲー
ト型バイポーラトランジスタによれば、第１の不純物領
域が、第２の半導体層の第３の主面内に、第１の半導体
層とは接続されずに選択的に形成されているため、第１
の不純物領域上の第２の半導体層の濃度が実効的に低く
なる。そのため、第１導電型をｎ型、第２導電型をｐ型
とした場合に、エミッタ電極及びゲート電極とを同電位
に設定し、コレクタ電極にエミッタ電極及びゲート電極
よりも高い電位を印可した状態（オフ状態）において、
第２の半導体層からの正孔の注入量が低減される。その
結果、漏れ電流を低減することができる。
【００５２】また、第１の不純物領域は第１の半導体層
とは接続されていないため、第１の不純物領域と第１の
半導体層とが接続されたときに形成される寄生ダイオー
ドは形成されない。そのため、請求項１に係る絶縁ゲー
ト型バイポーラトランジスタをインバータ等に使用した
場合であっても、当該絶縁ゲート型バイポーラトランジ
スタは安定して動作することができる。
【００５３】また、部分的に不純物濃度が薄い領域を含
まずに、言い換えれば略均一な不純物濃度を有する第２
の半導体層を形成し、第１導電型をｎ型、第２導電型を
ｐ型とした場合、ターンオフ時にエミッタ電極側から流
れてきた電子電流はコレクタ電極に均一に流れ込む。そ
のため、ターンオフ時に、部分的に不純物濃度が薄い領
域を有することによって生じていたコレクタ電流におけ
るテイル電流の急峻な減衰を抑えることができ、コレク
タ・エミッタ間電圧が発振することを抑制することがで
きる。その結果、安定して動作するＩＧＢＴを提供する
ことができる。
【００５４】また、第１導電型をｎ型、第２導電型をｐ
型とした場合に、電子電流が流れやすい領域である第１
の不純物領域は、各チャネル領域に対応して設けられて
おり、かつチャネル領域の下方のみに形成されているた
め、請求項１に係る絶縁ゲート型バイポーラトランジス
タがオンしているときに、チャネル領域の下方で流れる
各電子電流は、チャネル領域の下方に形成されている各
第１の不純物領域に向かって流れる。そのため、電子電
流が流れやすい領域を形成する位置及び数量によっては
発生していた内部での電子電流の集中を、確実に緩和す
ることができる。その結果、電流集中による特性の劣化
を確実に低減することができる。
【００５５】また、この発明のうち請求項２に係る絶縁
ゲート型バイポーラトランジスタによれば、ポリシリコ
ン層が、第１の不純物領域の表面及び第２の半導体層の
主面と接しているため、ポシリコン層と、第１の不純物
領域及び第２の半導体層との接触面でゲッタリング効果
が生じる。そのため、製造プロセス中に導入される重金
属によるライフタイムの低下を低減することができる。
その結果、ライフタイムの低下によって生じるオン電圧
及び漏れ電流の増加を低減することができる。
【図面の簡単な説明】
【図１】 本発明の実施の形態１に係るＩＧＢＴの構造
を模式的に示す断面図である。
【図２】 本発明の実施の形態１に係るＩＧＢＴの構造
を模式的に示す断面図である。
【図３】 本発明の実施の形態１に係るＩＧＢＴの特性
を示す図である。
【図４】 本発明の実施の形態１に係るＩＧＢＴの特性
を示す図である。
【図５】 本発明の実施の形態１に係るＩＧＢＴの内部
で電子電流が流れる様子を示す図である。
【図６】 本発明の実施の形態２に係るＩＧＢＴの構造
を模式的に示す断面図である。
【図７】 第１の従来技術におけるＩＧＢＴの構造を模
式的に示す断面図である。
【図８】 第２の従来技術におけるＩＧＢＴの構造を模
式的に示す断面図である。
【図９】 第３の従来技術におけるＩＧＢＴの構造を模
式的に示す断面図である。
【図１０】 第２の従来技術におけるＩＧＢＴの内部で
電子電流が流れる様子を示す図である。
【図１１】 第３の従来技術におけるＩＧＢＴの内部で
電子電流が流れる様子を示す図である。
【符号の説明】
２，２０ ｐ不純物領域、３ａ，３ｂ，３０ａ，３０ｂ
ｎ+不純物領域、６エミッタ電極、１０ コレクタ電
極、１１ ｎ+不純物領域、１２ ｐ+半導体層、４０〜
４２ 絶縁膜、５０〜５２ ゲート電極、８０ ｎ型半
導体層、１００〜１０３ 主面、１０４ａ，１０４ｂ，
１０５ 表面、２００ａ〜２００ｄ構造。

Claims (2)

    【特許請求の範囲】
  1. 【請求項１】 第１の主面と、前記第１の主面とは反対
    側の第２の主面とを有する第１導電型の第１の半導体層
    と、 前記第１の半導体層の前記第１の主面上に形成された第
    ２導電型の第２の半導体層と、 前記第１の半導体層とは反対側の前記第２の半導体層の
    主面内に、前記第１の半導体層とは接続されずに選択的
    に形成された複数の前記第１導電型の第１の不純物領域
    と、 各前記第１の不純物領域の表面を覆って、前記第２の半
    導体層の前記主面上に形成されたコレクタ電極と、 前記第１の半導体層の前記第２の主面内に、前記第２の
    半導体層とは接続されずに選択的に形成された前記第２
    導電型の第２の不純物領域、前記第２の不純物領域の表
    面内に、前記第１の半導体層と接続されずに選択的に形
    成された前記第１導電型の第３の不純物領域、前記第３
    の不純物領域と前記第１の半導体層とで挟まれた前記第
    ２の不純物領域の前記表面内に規定されるチャネル領
    域、前記チャネル領域上に形成された絶縁膜、前記絶縁
    膜上に形成されたゲート電極、及び、前記第２，３の不
    純物領域に接続されたエミッタ電極を有する構造とを備
    え、 前記構造は複数備えられ、 前記第１の不純物領域は、前記構造の各前記チャネル領
    域に対応して形成され、かつ前記チャネル領域の下方の
    みに形成されている、絶縁ゲート型バイポーラトランジ
    スタ。
  2. 【請求項２】 各前記第１の不純物領域の前記表面及び
    前記第２の半導体層の前記主面と接するポリシリコン層
    を更に備え、 前記コレクタ電極は、前記ポリシリコン層を介して、各
    前記第１の不純物領域の前記表面を覆って、前記第２の
    半導体層の前記主面上に形成される、請求項１に記載の
    絶縁ゲート型バイポーラトランジスタ。
JP2001216135A 2001-07-17 2001-07-17 絶縁ゲート型バイポーラトランジスタ Expired - Fee Related JP4566470B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2001216135A JP4566470B2 (ja) 2001-07-17 2001-07-17 絶縁ゲート型バイポーラトランジスタ
US10/109,838 US7250639B1 (en) 2001-07-17 2002-04-01 Insulated gate bipolar transistor
DE10226908.4A DE10226908B4 (de) 2001-07-17 2002-06-17 Isolierschicht-Bipolartransistor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001216135A JP4566470B2 (ja) 2001-07-17 2001-07-17 絶縁ゲート型バイポーラトランジスタ

Publications (3)

Publication Number Publication Date
JP2003031809A true JP2003031809A (ja) 2003-01-31
JP2003031809A5 JP2003031809A5 (ja) 2007-01-11
JP4566470B2 JP4566470B2 (ja) 2010-10-20

Family

ID=19050648

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001216135A Expired - Fee Related JP4566470B2 (ja) 2001-07-17 2001-07-17 絶縁ゲート型バイポーラトランジスタ

Country Status (3)

Country Link
US (1) US7250639B1 (ja)
JP (1) JP4566470B2 (ja)
DE (1) DE10226908B4 (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008042073A (ja) * 2006-08-09 2008-02-21 Sanken Electric Co Ltd 半導体装置
JP2012182463A (ja) * 2005-07-27 2012-09-20 Infineon Technologies Austria Ag ドリフト領域とドリフト制御領域とを有する半導体素子
KR101315871B1 (ko) * 2005-10-05 2013-10-08 산켄덴키 가부시키가이샤 반도체 장치
US20140001528A1 (en) * 2005-07-27 2014-01-02 Infineon Technologies Austria Ag Semiconductor component with a drift region and a drift control region
JP2017028249A (ja) * 2015-04-30 2017-02-02 インフィネオン テクノロジーズ アーゲーＩｎｆｉｎｅｏｎ Ｔｅｃｈｎｏｌｏｇｉｅｓ Ａｇ エピタキシャル成長による半導体デバイスの製作
JP2019161168A (ja) * 2018-03-16 2019-09-19 富士電機株式会社 半導体装置

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005354031A (ja) 2004-05-13 2005-12-22 Mitsubishi Electric Corp 半導体装置
US8110868B2 (en) 2005-07-27 2012-02-07 Infineon Technologies Austria Ag Power semiconductor component with a low on-state resistance
JP5128100B2 (ja) 2006-09-29 2013-01-23 三菱電機株式会社 電力用半導体装置
JP5286706B2 (ja) * 2007-07-10 2013-09-11 三菱電機株式会社 電力用半導体装置とその製造方法
US9478646B2 (en) 2011-07-27 2016-10-25 Alpha And Omega Semiconductor Incorporated Methods for fabricating anode shorted field stop insulated gate bipolar transistor
CN102637732B (zh) * 2012-03-31 2017-06-16 上海华虹宏力半导体制造有限公司 绝缘栅双极型晶体管
US9041096B2 (en) * 2013-04-16 2015-05-26 Rohm Co., Ltd. Superjunction semiconductor device and manufacturing method therefor
JP6158123B2 (ja) 2014-03-14 2017-07-05 株式会社東芝 半導体装置
JP2016058428A (ja) * 2014-09-05 2016-04-21 株式会社東芝 半導体装置
DE102014113557B4 (de) 2014-09-19 2020-06-10 Infineon Technologies Ag Halbleitervorrichtung mit variablem resistivem element
CN106158955A (zh) * 2015-03-30 2016-11-23 中芯国际集成电路制造(上海)有限公司 功率半导体器件及其形成方法
CN110419111B (zh) 2018-01-16 2023-08-15 艾鲍尔半导体 自对准且稳健的绝缘栅双极晶体管器件
CN111602250B (zh) * 2018-02-07 2023-08-11 艾鲍尔半导体 具有用于场截止和反向传导的三维背侧结构的igbt器件
WO2021240789A1 (ja) 2020-05-29 2021-12-02 三菱電機株式会社 半導体装置および電力機器

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6480077A (en) * 1987-09-21 1989-03-24 Nissan Motor Conductivity-modulation mosfet
JPH03204976A (ja) * 1989-10-20 1991-09-06 Fuji Electric Co Ltd 半導体装置
JPH0472669A (ja) * 1990-05-10 1992-03-06 Fuji Electric Co Ltd 絶縁ゲート型バイポーラトランジスタ
JPH0590593A (ja) * 1991-07-24 1993-04-09 Mitsubishi Electric Corp 絶縁ゲート型バイポーラトランジスタとその製造方法
JPH05152574A (ja) * 1991-11-29 1993-06-18 Fuji Electric Co Ltd 半導体装置
JPH1154519A (ja) * 1997-07-30 1999-02-26 Mitsubishi Electric Corp 半導体装置およびその製造方法
JP2000004017A (ja) * 1998-04-24 2000-01-07 Sanken Electric Co Ltd 絶縁ゲ−ト形バイポ−ラトランジスタ

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0821713B2 (ja) * 1987-02-26 1996-03-04 株式会社東芝 導電変調型ｍｏｓｆｅｔ
JPH03184565A (ja) 1989-12-14 1991-08-12 Aisin Seiki Co Ltd 医療用バルーンおよびその製造方法
JP2663679B2 (ja) 1990-04-20 1997-10-15 富士電機株式会社 伝導度変調型ｍｏｓｆｅｔ
DE4114349C2 (de) * 1990-05-10 2001-05-31 Fuji Electric Co Ltd Bipolartransistor mit isoliertem Gate (IGBT)
JP3321185B2 (ja) * 1990-09-28 2002-09-03 株式会社東芝 高耐圧半導体装置
JP2984478B2 (ja) 1992-08-15 1999-11-29 株式会社東芝 伝導度変調型半導体装置及びその製造方法
US5589408A (en) * 1995-07-05 1996-12-31 Motorola, Inc. Method of forming an alloyed drain field effect transistor and device formed
US5894149A (en) * 1996-04-11 1999-04-13 Mitsubishi Denki Kabushiki Kaisha Semiconductor device having high breakdown voltage and method of manufacturing the same
DE19731495C2 (de) 1997-07-22 1999-05-20 Siemens Ag Durch Feldeffekt steuerbarer Bipolartransistor und Verfahren zu seiner Herstellung

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6480077A (en) * 1987-09-21 1989-03-24 Nissan Motor Conductivity-modulation mosfet
JPH03204976A (ja) * 1989-10-20 1991-09-06 Fuji Electric Co Ltd 半導体装置
JPH0472669A (ja) * 1990-05-10 1992-03-06 Fuji Electric Co Ltd 絶縁ゲート型バイポーラトランジスタ
JPH0590593A (ja) * 1991-07-24 1993-04-09 Mitsubishi Electric Corp 絶縁ゲート型バイポーラトランジスタとその製造方法
JPH05152574A (ja) * 1991-11-29 1993-06-18 Fuji Electric Co Ltd 半導体装置
JPH1154519A (ja) * 1997-07-30 1999-02-26 Mitsubishi Electric Corp 半導体装置およびその製造方法
JP2000004017A (ja) * 1998-04-24 2000-01-07 Sanken Electric Co Ltd 絶縁ゲ−ト形バイポ−ラトランジスタ

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012182463A (ja) * 2005-07-27 2012-09-20 Infineon Technologies Austria Ag ドリフト領域とドリフト制御領域とを有する半導体素子
JP2012186479A (ja) * 2005-07-27 2012-09-27 Infineon Technologies Austria Ag ドリフト領域とドリフト制御領域とを有する半導体素子
US20140001528A1 (en) * 2005-07-27 2014-01-02 Infineon Technologies Austria Ag Semiconductor component with a drift region and a drift control region
US9190511B2 (en) 2005-07-27 2015-11-17 Infineon Technologies Austria Ag Semiconductor component with a drift region and a drift control region
KR101315871B1 (ko) * 2005-10-05 2013-10-08 산켄덴키 가부시키가이샤 반도체 장치
JP2008042073A (ja) * 2006-08-09 2008-02-21 Sanken Electric Co Ltd 半導体装置
JP2017028249A (ja) * 2015-04-30 2017-02-02 インフィネオン テクノロジーズ アーゲーＩｎｆｉｎｅｏｎ Ｔｅｃｈｎｏｌｏｇｉｅｓ Ａｇ エピタキシャル成長による半導体デバイスの製作
US10243066B2 (en) 2015-04-30 2019-03-26 Infineon Technologies Austria Ag Producing a semiconductor device by epitaxial growth
JP2019161168A (ja) * 2018-03-16 2019-09-19 富士電機株式会社 半導体装置
JP7131003B2 (ja) 2018-03-16 2022-09-06 富士電機株式会社 半導体装置

Also Published As

Publication number Publication date
US7250639B1 (en) 2007-07-31
DE10226908B4 (de) 2014-03-13
JP4566470B2 (ja) 2010-10-20
DE10226908A1 (de) 2003-02-06

Similar Documents

Publication Publication Date Title
JP2003031809A (ja) 絶縁ゲート型バイポーラトランジスタ
JP5869291B2 (ja) 半導体装置
JP6777244B2 (ja) 半導体装置
US10903346B2 (en) Trench-gate semiconductor device having first and second gate pads and gate electrodes connected thereto
JP2663679B2 (ja) 伝導度変調型ｍｏｓｆｅｔ
JP2002353456A (ja) 半導体装置及びその製造方法
JP2007013058A (ja) 半導体装置
JP2013201360A (ja) 半導体装置
US20030042525A1 (en) Semiconductor apparatus having vertical structure
JP2020072137A (ja) 半導体装置
JP2018152426A (ja) 半導体装置
KR950014279B1 (ko) 반도체 장치 및 그 제조 방법
JP3260944B2 (ja) 電圧駆動型サイリスタおよびその製造方法
JP2002261281A (ja) 絶縁ゲートバイポーラトランジスタの製造方法
JP3409244B2 (ja) 半導体装置
JPH05283675A (ja) サイリスタ
US20240274656A1 (en) Semiconductor device
JP2004221370A (ja) 半導体装置
JP4761011B2 (ja) サイリスタを有する半導体装置及びその製造方法
JP2005136092A (ja) 半導体装置とその製造方法
JP2024056259A (ja) トレンチゲートタイプｉｇｂｔ
JPH11195784A (ja) 絶縁ゲート形半導体素子
JP3371836B2 (ja) 半導体装置
JP7364027B2 (ja) 半導体装置およびその製造方法
JP7581472B2 (ja) 半導体装置

Legal Events

Date Code Title Description
A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20061117

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20061117

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20090310

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20091113

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100803

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100804

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130813

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees