JP2003046358A - 積層フィルタ、積層複合デバイス、および通信装置 - Google Patents

Abstract

(57)【要約】 【課題】 バンドパスフィルタを構成するストリップ線
路導体のＱ値を劣化させずに、少なくとも２つのバンド
パスフィルタを備えた積層バンドパスフィルタを提供す
る。 【解決手段】 複数の誘電体層１０１〜１１０が積層さ
れて一体化した積層体と、その積層体の内部に形成され
た複数の内部接地導体１１９、１３７、１４２と、それ
ら複数の接地導体のうちの隣接する２つの接地導体１１
９、１３７に挟まれ、積層体内部に形成された２つのバ
ンドパスフィルタとを備え、それら２つのバンドパスフ
ィルタのうち、一方はストリップ線路導体１２８、１２
９を有し、他方はストリップ線路導体１３１、１３２を
有し、接地導体に対して実質上垂直な所定の断面を境に
して互いに異なる領域に、２つのバンドパスフィルタは
形成されている。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、例えば携帯電話機
などの高周波無線機器に用いる積層フィルタ、積層複合
デバイス、および通信装置に関するものである。

【０００２】

【従来の技術】近年、通信機器の小型化に伴い、高周波
フィルタも小型化に有効な誘電体積層フィルタがよく用
いられている。以下に図面を参照しながら、上述した積
層バンドパスフィルタの一例について説明する。

【０００３】図４は従来の積層バンドパスフィルタ４０
０の断面図である。図４において、複数の誘電体層を積
層して一体化した積層バンドパスフィルタ４００は、内
部接地導体４０１と内部接地導体４０２とに挟まれてお
り、内部接地導体４０１の上面に第１のバンドパスフィ
ルタ４０４が形成され、その上側に内部接地導体４０３
が配置され、更にその上面に第２のバンドパスフィルタ
４０５が形成されている。なお、ストリップ線路導体４
１０は、第１のバンドパスフィルタ４０４、第２のバン
ドパスフィルタ４０５の厚みに関して、ほぼ中央に設け
られている。

【０００４】第１のバンドパスフィルタ４０４と第２の
バンドパスフィルタ４０５とはそれぞれ内部接地導体４
０３で遮蔽された状態で積層されるため、２つのフィル
タ間における干渉は小さくなる。

【０００５】

【発明が解決しようとする課題】しかしながら上記のよ
うな構成では、第１のバンドパスフィルタ４０４や第２
のバンドパスフィルタ４０５における、各バンドパスフ
ィルタを挟む内部接地導体の間隔（すなわち、内部接地
導体４０２と内部接地導体４０３との間隔や、内部接地
導体４０１と内部接地導体４０３との間隔）は、積層体
内部に１つだけ形成されたバンドパスフィルタ５０１の
内部接地導体の間隔（すなわち、内部接地導体５１１と
内部接地導体５１２との間隔）に比べて、狭くなる。

【０００６】なお、比較のために、従来の積層バンドパ
スフィルタ５００の断面図である図５に、バンドパスフ
ィルタ５０１を有する積層バンドパスフィルタ５００を
示した。

【０００７】図５においては、先ほどと同じ厚みｄの積
層体内部に１つだけ形成されたバンドパスフィルタ５０
１は、内部接地導体５１１と内部接地導体５１２とに挟
まれている。なお、ストリップ線路導体５１０（図５参
照）は、バンドパスフィルタ５０１の厚みに関して、ほ
ぼ中央に設けられている。

【０００８】本発明者は、第１のバンドパスフィルタ４
０４や第２のバンドパスフィルタ４０５においては、バ
ンドパスフィルタ５０１に比べてバンドパスフィルタを
構成するストリップ線路導体のＱ値が劣化し、デバイス
としての挿入損失が増大してしまうことに、気付いた。

【０００９】より具体的に述べると、シールド間隔を変
化させたときの、高周波共振回路のＱ値のシミュレーシ
ョンによる挙動解析の説明図である図１０に示されてい
るように、たとえば１２００ＭＨｚにおける高周波共振
回路のＱ値は、（１）シールド間隔（前述の厚みｄに相
当する）が０．６ｍｍである場合には３８程度も確保さ
れているが、（２）シールド間隔が０．４ｍｍである場
合には２６程度に劣化してしまう。なお、この高周波共
振回路は前述の積層バンドパスフィルタ５００（図５参
照）と類似した構成を有しており、ストリップ線路導体
はバンドパスフィルタの厚みに関してほぼ中央に設けら
れている。

【００１０】本発明は、上記問題点に鑑み、小型・低損
失な積層フィルタ、積層複合デバイス、および通信装置
を提供することを目的とする。

【００１１】

【課題を解決するための手段】第一の本発明（請求項１
に対応）は、複数の誘電体層が積層され一体化された積
層体の内部または外部に形成された複数の接地導体と、
前記複数の接地導体の内の遮蔽機能を有する二つの接地
導体に挟まれた第一のフィルタと、前記二つの接地導体
に挟まれた第二のフィルタとを備えた積層フィルタであ
る。

【００１２】第二の本発明（請求項２に対応）は、前記
第一のフィルタは、バンドパスフィルタであり、前記第
二のフィルタは、バンドパスフィルタである第一の本発
明の積層フィルタである。

【００１３】第三の本発明（請求項３に対応）は、前記
第一のフィルタと前記第二のフィルタとは、前記二つの
接地導体に対して実質上垂直な所定の断面を境にして相
異なる領域に形成されている第二の本発明の積層フィル
タである。

【００１４】第四の本発明（請求項４に対応）は、実質
上前記所定の断面に形成され、前記複数の接地導体と接
続された、前記第一のフィルタと前記第二のフィルタと
の間の電磁誘導を遮蔽するための遮蔽導体をさらに備え
た第三の本発明の積層フィルタである。

【００１５】第五の本発明（請求項５に対応）は、前記
接地導体との接続は、ビア導体を利用して行われている
第四の本発明の積層フィルタである。

【００１６】第六の本発明（請求項６に対応）は、前記
複数の接地導体の内の一部の接地導体は、前記積層体の
内部に形成されており、前記第一のフィルタは、前記積
層体の内部または外部に形成された複数の入出力端子
と、前記積層体の内部または外部に形成された接地端子
と、前記積層体の内部に形成された容量導体と、前記積
層体の内部に形成された複数のストリップ線路導体とを
有し、前記接地端子は、前記積層体の内部に形成された
接地導体と電気的に接続されており、前記複数のストリ
ップ線路導体は、一端がそれぞれ前記容量導体と電気的
に接続されており、他端がそれぞれ前記積層体の内部に
形成された接地導体と電気的に接続されている第二の本
発明の積層フィルタである。

【００１７】第七の本発明（請求項７に対応）は、前記
複数のストリップ線路導体は、並設された二つのストリ
ップ線路導体であり、前記並設された二つのストリップ
線路導体の他端は、隣接しないように設けられている第
六の本発明の積層フィルタである。

【００１８】第八の本発明（請求項８に対応）は、前記
複数の入出力端子は、近設された二つの入出力端子であ
り、前記接地端子は、前記近設された二つの入出力端子
の間に設けられている第六の本発明の積層フィルタであ
る。

【００１９】第九の本発明（請求項９に対応）は、前記
第二のフィルタは、前記積層体の内部または外部に形成
された複数の入出力端子を有しており、前記第一のフィ
ルタの有する複数の入出力端子と、前記第二のフィルタ
の有する複数の入出力端子とは、前記積層体の同じ層に
おいてその層の中心に関して実質上点対称に設けられて
いる第六の本発明の積層フィルタである。

【００２０】第十の本発明（請求項１０に対応）は、前
記複数の入出力端子と電気的に接続された所定の回路素
子をさらに備えた第六の本発明の積層フィルタである。

【００２１】第十一の本発明（請求項１１に対応）は、
前記第一のフィルタは、共振器を構成するための共振器
容量導体をもつ層と、入出力端子に接続される入出力容
量導体をもつ層と、段間容量導体または飛び越し容量導
体をもつ層とを有し、前記第二のフィルタは、共振器を
構成するための共振器容量導体をもつ層と、入出力端子
に接続される入出力容量導体をもつ層と、段間容量導体
または飛び越し容量導体をもつ層とを有し、（ａ）前記
第一のフィルタが有する共振器容量導体をもつ層と、前
記第一のフィルタが有する共振器容量導体をもつ層と
は、前記積層体の相異なる層に存するか、（ｂ）前記第
一のフィルタが有する入出力容量導体をもつ層と、前記
第二のフィルタが有する入出力容量導体をもつ層とは、
前記積層体の相異なる層に存するか、（ｃ）前記第一の
フィルタが有する段間容量導体または飛び越し容量導体
をもつ層と、前記第二のフィルタが有する段間容量導体
または飛び越し容量導体をもつ層とは、前記積層体の相
異なる層に存するかの何れかである第二の本発明の積層
フィルタである。

【００２２】第十二の本発明（請求項１に対応）は、前
記第一のフィルタは、前記積層体の厚み方向に関し、前
記二つの接地導体の間の実質上中央に形成された複数の
ストリップ線路導体を有する第二の本発明の積層フィル
タである。

【００２３】第十三の本発明（請求項１３に対応）は、
前記第一のフィルタは、複数の容量導体と、複数のスト
リップ線路導体とを有し、前記複数の容量導体の内の、
段間容量導体、飛び越し容量導体、入出力容量導体は、
前記積層体の厚み方向に関し、前記二つの接地導体の内
の何れかの接地導体と前記複数のストリップ線路導体と
の間の実質上中央に形成されている第二の本発明の積層
フィルタである。

【００２４】第十四の本発明（請求項１４に対応）は、
前記第一のフィルタは、複数の容量導体と、複数のスト
リップ線路導体とを有し、前記複数の容量導体の内の、
前記ストリップ線路導体と電気的に並列に接続された容
量導体の内の所定の容量導体は、前記二つの接地導体の
内の何れかの接地導体と対向するように形成されている
第二の本発明の積層フィルタである。

【００２５】第十五の本発明（請求項１５に対応）は、
前記所定の容量導体を、前記二つの接地導体の内の何れ
かの接地導体とで挟み込むように形成された所定の接地
導体をさらに備えた第十四の本発明の積層フィルタであ
る。

【００２６】第十六の本発明（請求項１６に対応）は、
前記第一のフィルタと前記第二のフィルタとは、相異な
る周波数帯域を通過帯域とする第二の本発明の積層フィ
ルタである。

【００２７】第十七の本発明（請求項１７に対応）は、
前記第一、第二のフィルタの内のより低い周波数帯域を
通過帯域とするフィルタは、前記積層体においてより大
きい占有体積を有する第十六の本発明の積層フィルタで
ある。

【００２８】第十八の本発明（請求項１８に対応）は、
前記積層体の誘電体層を形成する結晶相は、Ｌａ、Ｃ
ｅ、Ｐｒ、Ｎｄ、Ｓｍ、Ｇｄの内の少なくとも何れか一
つであるＲと、前記Ｒの価数に応じて化学量論的に定ま
る数値であるａとに対し、Ａｌ ₂Ｏ₃、ＭｇＯ、Ｓｉ
Ｏ₂、ＲＯａの内の少なくとも何れか一つを有する第二
の本発明の積層フィルタである。

【００２９】第十九の本発明（請求項１９に対応）は、
前記第一のフィルタは、バンドパスフィルタであり、前
記第二のフィルタは、バンドエリミネーションフィルタ
である第一の本発明の積層フィルタである。

【００３０】第二十の本発明（請求項２０に対応）は、
前記第一のフィルタは、バンドエリミネーションフィル
タであり、前記第二のフィルタは、バンドエリミネーシ
ョンフィルタである第一の本発明の積層フィルタであ
る。

【００３１】第二十一の本発明（請求項２１に対応）
は、第一の本発明の積層フィルタが内蔵された前記積層
体と、前記積層体に実装された集積回路とを備えた積層
複合デバイスである。

【００３２】第二十二の本発明（請求項２２に対応）
は、送信および／または受信を行う送信・受信手段と、
前記送信に利用されるべき送信信号および／または前記
受信に利用されるべき受信信号に対してフィルタリング
を行う第一の本発明の積層フィルタとを備えた通信装置
である。

【００３３】

【発明の実施の形態】以下、本発明の実施の形態の積層
バンドパスフィルタについて、図面を参照しながら説明
する。

【００３４】（実施の形態１）図１は本発明の実施の形
態１における積層バンドパスフィルタの分解斜視図を示
すものである。

【００３５】本実施の形態の積層バンドパスフィルタの
特徴は、（１）一定間隔離して配置され電磁的に結合さ
れているストリップ線路導体１２８、１２９を有する第
１のバンドパスフィルタ（図面上で左側の部分）と、
（２）一定間隔離して配置され電磁的に結合されている
ストリップ線路導体１３１、１３２を有する第２のバン
ドパスフィルタ（図面上で右側の部分）とが、積層の方
向ではなく積層の方向とは垂直な方向に配されているた
めに、第１および第２のバンドパスフィルタを挟みシー
ルド層として機能する最外側の内部接地導体１１９、１
４２間の間隔が十分に確保され、ストリップ線路導体１
２８、１２９、１３１、１３２のＱ値の劣化が抑制され
る設計が可能となっている点にある。

【００３６】図１に示すように本発明の実施の形態１の
積層バンドパスフィルタは誘電体層１０１から誘電体層
１１０までが順に積層され、積層体の大きさは５．０ｍ
ｍ×５．０ｍｍで高さは０．８ｍｍである。また、それ
ぞれの誘電体層は比誘電率εｒ＝７である結晶相とガラ
ス相からなる誘電体層であり、結晶相はＭｇ₂ＳｉＯ₄か
らなり、ガラス相はＳｉ−Ｂａ−Ｌａ−Ｂ−Ｏ系からな
る。積層体下面には、入出力端子１１１乃至１１４、接
地端子１１５乃至１１８が形成されている。

【００３７】誘電体層１０１、１０７、１０９の上面に
は内部接地導体１１９、１３７、１４２がそれぞれ配置
され、ビア導体を介して接地端子１１５乃至１１８に接
続されている。誘電体層１０２の上面には容量導体１２
０乃至１２３が配置され、ビア導体を介して入出力端子
１１１乃至１１４にそれぞれ接続される。誘電体層１０
３の上面には容量導体１２４乃至１２７が配置され、誘
電体層１０４の上面にはストリップ線路導体１２８乃至
１３２が配置されている。また、誘電体層１０５の上面
には容量導体１３３、１３４が配置され、誘電体層１０
６の上面には容量導体１３５、１３６が配置され、誘電
体層１０８の上面には容量導体１３８乃至１４１が配置
されている。

【００３８】更に、ストリップ線路導体１２８は一端が
ビア導体を介して内部接地導体１１９に接続され、他端
がビア導体を介して容量導体１２４、１３５、１３８に
それぞれ接続されている。同様に、ストリップ線路導体
１２９は一端がビア導体を介して内部接地導体１１９に
接続され、他端がビア導体を介して容量導体１２５、１
３３、１３９にそれぞれ接続され、ストリップ線路導体
１３１は一端がビア導体を介して内部接地導体１１９に
接続され、他端がビア導体を介して容量導体１２６、１
３４、１４０にそれぞれ接続され、ストリップ線路導体
１３２は一端がビア導体を介して内部接地導体１１９に
接続され、他端がビア導体を介して容量導体１２７、１
４１にそれぞれ接続されている。

【００３９】また、容量導体１３６は容量導体１３４と
対向して配置され、ビア導体を介して入出力端子１１４
に接続され、ストリップ線路導体１３０は第１のバンド
パスフィルタと第２のバンドパスフィルタの境界に設け
られた３個のビアホールを貫通するビア導体を介して内
部接地導体１３７に接続されている。

【００４０】なお、ストリップ線路導体１３０は本発明
の遮蔽導体に対応し、入出力端子１１１〜１１４は本発
明の入出力端子に対応し、接地端子１１５〜１１８は本
発明の接地端子に対応し、容量導体１２０〜１２７、１
３３〜１３６、１３９〜１４１は本発明の容量導体に対
応し、ストリップ線路導体１２８〜１３２は本発明のス
トリップ線路導体に対応する。また、誘電体層１０１〜
１１０は本発明の誘電体層に対応し、内部接地導体１１
９、１３７、１４２は本発明の接地導体に対応し、内部
接地導体１１９、１４２は本発明の遮蔽機能を有する二
つの接地導体に対応する。

【００４１】ここに、内部接地導体１３７は、遮蔽を目
的としない内部接地導体であり、必須の素子ではない。
ただし、内部接地導体１３７は、容量導体１３８〜１４
１と容量結合して、高周波帯域で使用される場合などに
も容量導体１３８〜１４１の容量を十分に確保するため
の機能を有する内部接地導体である。

【００４２】図１に示されているように、２つのバンド
パスフィルタをそれぞれ構成するストリップ線路導体１
２８、１２９とストリップ線路導体１３１、１３２との
間に遮蔽導体として作用するストリップ線路導体１３０
を設けたことにより、２つの積層バンドパスフィルタが
お互いに悪影響を及ぼすことを抑制でき、アイソレーシ
ョンも確保できる。

【００４３】また、２つの積層バンドパスフィルタを構
成するストリップ線路導体１２８、１２９、１３１、１
３２を内部接地導体１１９と１３７に挟まれた実質上中
央に配置することにより、ストリップ線路導体のＱ値の
劣化を抑制することができ、挿入損失の小さい積層バン
ドパスフィルタを得ることができる。

【００４４】また、容量２０１、２０２、及び容量２０
９、２１０を形成する容量導体１２０乃至１２７をスト
リップ線路導体層と内部接地導体１１９とのほぼ中央に
配置し、容量２０８、２１６を形成する容量導体１３３
乃至１３６をストリップ線路導体層と内部接地導体１３
７とのほぼ中央に配置することにより、各容量導体が形
成する容量のＱ値の劣化を抑制し、挿入損失の小さい積
層バンドパスフィルタを得ることができる。

【００４５】また、容量導体１３８乃至１４１は接地導
体１３７、１４２に対向して配置し、さらに２つの接地
導体１３７、１４２で容量導体１３８乃至１４１を挟む
ことにより、容量導体層を省略することができ、デバイ
スを低背化することができるとともに、大きな容量も形
成することができ、設計の自由度が大きくなる。

【００４６】また、第１のバンドパスフィルタの入出力
端子１１１、１１２の間に接地端子１１５を設け、第２
のバンドパスフィルタの入出力端子１１３、１１４の間
に接地端子１１６を設けたことにより、各バンドパスフ
ィルタの入出力端子間のアイソレーションを確保でき
る。また、第１のバンドパスフィルタの入出力端子１１
１、１１２と第２のバンドパスフィルタの入出力端子１
１３、１１４とを積層体の中心に対してほぼ対称の位置
に配置したことで、２つのバンドパスフィルタ間のアイ
ソレーションも確保できる。

【００４７】つぎに、以上のように構成された積層バン
ドパスフィルタの回路的な構成について、図２（ａ）〜
（ｂ）を参照しながら説明する。

【００４８】図２（ａ）〜（ｂ）はそれぞれ図１におけ
る第１及び第２のバンドパスフィルタの等価回路を示し
ており、図１に対応する素子には同じ符号を用いてい
る。

【００４９】なお、前者の回路構成（図２（ａ）参照）
は通過帯域の低域側に減衰極を形成するための回路構成
であり、後者の回路構成（図２（ｂ）参照）は通過帯域
の高域側に減衰極を形成するための回路構成である。し
たがって、本実施の形態においては、第１のバンドパス
フィルタには前者の回路構成（図２（ａ）参照）を利用
し、第２のバンドパスフィルタには後者の回路構成（図
２（ｂ）参照）を利用するが、これに限らず、たとえ
ば、第１、第２のバンドパスフィルタの両方に前者の回
路構成（図２（ａ）参照）を利用するなどしてもよいこ
とは、いうまでもない。

【００５０】はじめに、図２（ａ）の等価回路を持つ第
１のバンドパスフィルタの構成について説明する。

【００５１】容量２０１は、容量導体１２０、１２４
（図１参照）で形成された入出力容量導体である。ま
た、容量２０２は、容量導体１２１、１２５（図１参
照）で形成された入出力容量導体である。

【００５２】容量２０８は、容量導体１３３、１３５
（図１参照）で形成された段間容量導体である。

【００５３】容量２０３は、接地導体１３７（図１参
照）と、接地導体１４２（図１参照）と、接地導体１３
７、１４２の間にある容量導体１３８（図１参照）とで
形成された共振器容量導体である。また、容量２０４
は、接地導体１３７（図１参照）と、接地導体１４２
（図１参照）と、接地導体１３７、１４２の間にある容
量導体１３９（図１参照）とで形成された共振器容量導
体である。

【００５４】インダクタ２０５、２０６は、それぞれス
トリップ線路導体１２８、１２９（図１参照）によって
形成されている。

【００５５】更に、容量２０１、２０２は、それぞれ入
出力端子１１１、１１２（図１参照）に接続されてい
る。また、インダクタ２０５と容量２０３とは並列に接
続され、インダクタ２０６と容量２０４とは並列に接続
され、これらが段間容量導体である容量２０８によって
結合されることによって２段の有極バンドパスフィルタ
が構成される。また、インダクタ２０５、２０６の間に
は相互インダクタ２０７が作用し、相互インダクタ２０
７に並列に接続された容量２０８によって共振回路が構
成されている。

【００５６】このようにして、通過帯域の低域側に減衰
極を形成して、図２（ａ）の等価回路を持つ第１のバン
ドパスフィルタが構成される。

【００５７】つぎに、図２（ｂ）の等価回路を持つ第２
のバンドパスフィルタの構成について説明する。

【００５８】容量２０９は、容量導体１２２、１２６
（図１参照）で形成された入出力容量導体である。ま
た、容量２１０は、容量導体１２３、１２７（図１参
照）で形成された入出力容量導体である。

【００５９】容量２１６は、容量導体１３４、１３６
（図１参照）で形成された飛び越し容量導体である。

【００６０】容量２１１は接地導体１３７（図１参照）
と、接地導体１４２（図１参照）と、接地導体１３７、
１４２の間に形成された容量導体１４０（図１参照）と
で形成された共振器容量導体である。また、容量２１２
は接地導体１３７（図１参照）と、接地導体１４２（図
１参照）と、接地導体１３７、１４２の間に形成された
容量導体１４１（図１参照）とで形成された共振器容量
導体である。

【００６１】インダクタ２１３、２１４は、それぞれス
トリップ線路導体１３１、１３２（図１参照）によって
形成されている。また、容量２０９、２１０はそれぞれ
入出力端子１１３、１１４（図１参照）に接続されてい
る。また、インダクタ２１３と容量２１１とは並列に接
続され、インダクタ２１４と容量２１２とは並列に接続
されることによって２段の有極バンドパスフィルタが構
成される。また、インダクタ２１３、２１４の間には相
互インダクタ２１５が作用し、飛び越し容量導体である
容量２１６を形成する容量導体１３６（図１参照）が入
出力端子１１４（図１参照）に接続されることによって
共振回路が構成されている。

【００６２】このようにして、通過帯域の高域側に減衰
極を形成して、図２（ｂ）の等価回路を持つ第２のバン
ドパスフィルタが構成される。

【００６３】また、誘電体層１０４に形成されるストリ
ップ線路導体１３０は、複数のビア導体を介して接地さ
れることで、第１のバンドパスフィルタを構成するスト
リップ線路導体１２８、１２９と、第２のバンドパスフ
ィルタを構成するストリップ線路導体１３１、１３２と
が電磁結合することを抑制する遮蔽導体として作用す
る。

【００６４】このように、実施の形態１によれば、内部
接地導体間隔を狭めることなく２つのバンドパスフィル
タを持つ積層バンドパスフィルタを構成することができ
るため、２つのバンドパスフィルタを構成するストリッ
プ線路導体のＱ値を劣化させることがなく、２つの低損
失なバンドパスフィルタを備えた積層バンドパスフィル
タとすることができる。

【００６５】なお、上述した実施の形態では、遮蔽導体
として作用するストリップ線路導体１３０は、３個のビ
ア導体を介して内部接地導体１３７に接続されているが
（図１参照）、これに限らず、遮蔽導体として作用する
ストリップ線路導体１３０は、外部導体を介して接地さ
れていてもよい。

【００６６】また、上述した実施の形態では、ストリッ
プ線路導体１２８、１２９の同じ側の端部が内部接地導
体１１９に接続されていたが（図１参照）、これに限ら
ず、たとえば、ストリップ線路導体１２８、１２９の異
なる側の端部が内部接地導体１１９に接続されていても
よい。このように、ストリップ線路導体１２８、１２９
の異なる側の端部が内部接地導体１１９に接続されてい
る場合の方が、ストリップ線路導体１２８、１２９の同
じ側の端部が内部接地導体１１９に接続されている場合
に比べて、使用可能な帯域が広がって広帯域化が実現で
きる。

【００６７】（実施の形態２）以下本発明の実施の形態
２の積層バンドパスフィルタについて図面を参照しなが
ら説明する。

【００６８】図３は本発明の実施の形態２における積層
バンドパスフィルタの分解斜視図を示すものである。図
３に示すように、本発明の実施の形態２の積層バンドパ
スフィルタは誘電体層３０１から３１１までが順に積層
され、積層体の大きさは５．０ｍｍ×５．０ｍｍで高さ
は０．８ｍｍである。また、それぞれの誘電体層は比誘
電率εｒ＝７である結晶相とガラス相からなる誘電体層
であり、結晶相はＭｇ₂ＳｉＯ₄からなり、ガラス相はＳ
ｉ−Ｂａ−Ｌａ−Ｂ−Ｏ系からなる。積層体下面には、
入出力端子３１２乃至３１５、接地端子３１６乃至３１
９が形成されている。

【００６９】誘電体層３０１、３０８、３１０の上面に
は内部接地導体３２０、３４０、３４３がそれぞれ配置
され、ビア導体を介して接地端子３１６乃至３１９に接
続されている。誘電体層３０２の上面には容量導体３２
１、３２２が配置され、誘電体層３０３の上面には容量
導体３２３乃至３２５が配置され、ビア導体を介して入
出力端子３１２乃至３１４にそれぞれ接続される。

【００７０】誘電体層３０４の上面には容量導体３２６
乃至３２８が配置され、誘電体層３０５の上面にはスト
リップ線路導体３２９乃至３３３が配置され、誘電体層
３０６の上面には容量導体３３４乃至３３６が配置さ
れ、誘電体層３０７の上面には容量導体３３７乃至３３
９が配置され、誘電体層３０９の上面には容量導体３４
１、３４２が配置されている。

【００７１】更に、ストリップ線路導体３２９は一端が
ビア導体を介して内部接地導体３２０に接続され、他端
がビア導体を介して容量導体３２６、３３７、３４１に
それぞれ接続されている。同様に、ストリップ線路導体
３３０は一端がビア導体を介して内部接地導体３２０に
接続され、他端がビア導体を介して容量導体３２７、３
３４、３４２にそれぞれ接続され、ストリップ線路導体
３３２は一端がビア導体を介して内部接地導体３２０に
接続され、他端がビア導体を介して容量導体３２１、３
２８、３３５にそれぞれ接続され、ストリップ線路導体
３３３は一端がビア導体を介して内部接地導体３２０に
接続され、他端がビア導体を介して容量導体３２２、３
３６にそれぞれ接続されている。

【００７２】また、容量導体３３８、３３９は容量導体
３３５、３３６と対向して配置され、ビア導体を介して
入出力端子３１５、３１４にそれぞれ接続され、ストリ
ップ線路導体３３１は３個のビア導体を介して内部接地
導体３４０に接続されている。

【００７３】なお、ストリップ線路導体３３１は本発明
の遮蔽導体に対応し、入出力端子３１２〜３１５は本発
明の入出力端子に対応し、接地端子３１６〜３１９は本
発明の接地端子に対応し、容量導体３２１〜３２８、３
３４〜３３９、３４１、３４２は本発明の容量導体に対
応し、ストリップ線路導体３２９〜３３３は本発明のス
トリップ線路導体に対応する。また、誘電体層３０１〜
３１１は本発明の誘電体層に対応し、内部接地導体３２
０、３４０、３４３は本発明の接地導体に対応し、内部
接地導体３２０、３４３は本発明の遮蔽機能を有する二
つの接地導体に対応する。

【００７４】図３の積層バンドパスフィルタの等価回路
は実施の形態１と同様であって、図２（ａ）〜（ｂ）で
示している。

【００７５】実施の形態１と異なるのは、２つのバンド
パスフィルタにおいて回路上同様の作用を持つ容量導体
を異なる平面上に配置したことである。

【００７６】すなわち、第１のバンドパスフィルタの共
振器容量導体である容量２０３、２０４を形成する容量
導体３４１、３４２は誘電体層３０９上に配置し、第２
のバンドパスフィルタの共振器容量導体である２１１、
２１２を形成する容量導体３２１、３２２は誘電体層３
０２上に配置している。また、第１のバンドパスフィル
タの入出力容量導体である容量２０１、２０２は誘電体
層３０４に形成し、第２のバンドパスフィルタの入出力
容量導体である容量２０９、２１０は誘電体層３０７に
形成している。

【００７７】このように、実施の形態２によれば、本発
明の実施の形態１と同様の効果が得られるだけでなく、
回路上同様の作用を持つ容量導体を異なる誘電体層に形
成したことにより、２つのバンドパスフィルタを構成す
る容量導体間の干渉を小さくすることができ、２つのバ
ンドパスフィルタ間のアイソレーションをさらに確保す
ることができる。

【００７８】（実施の形態３）以下本発明の実施の形態
３の積層フィルタについて図面を参照しながら説明す
る。

【００７９】図６は、本発明の実施の形態３における積
層フィルタの分解斜視図を示すものである。

【００８０】本実施の形態においては、第１のフィルタ
（図面上で左側の部分）をバンドエリミネーションフィ
ルタで構成し、第２のフィルタをバンドパスフィルタ
（図面上で右側の部分）で構成している。

【００８１】図６に示すように、本発明の実施の形態３
の積層フィルタは、誘電体層７０１から７１１までが順
に積層された構成を有している。

【００８２】ここに、積層体の大きさは５．０ｍｍ×
５．０ｍｍであり、高さは０．８ｍｍである。また、そ
れぞれの誘電体層は、比誘電体率εｒ＝７である結晶相
とガラス相とからなる誘電体層であり、結晶相はＭｇ₂
ＳｉＯ₄からなり、ガラス相はＳｉ−Ｂａ−Ｌａ−Ｂ−
Ｏ系からなる。

【００８３】積層体下面には、入出力端子７１２乃至７
１５および接地端子７１６乃至７１９が形成されてい
る。

【００８４】誘電体層７０１、７０８、７１０の上面に
は、内部接地導体７２０、７４０、７４３がそれぞれ配
置され、ビア導体を介して接地端子７１６乃至７１９に
接続されている。誘電体層７０２の上面には、容量導体
７２１乃至７２４が配置され、ビア導体を介して入出力
端子７１２乃至７１４にそれぞれ接続されている。

【００８５】誘電体層７０３の上面には容量導体７２５
乃至７２８が配置され、誘電体層７０４の上面には容量
導体７２９、７３０が配置され、誘電体層７０５の上面
にはストリップ線路導体７３１乃至７３５が配置され、
誘電体層７０６の上面には容量導体７３６、７３７が配
置され、誘電体層７０７の上面には容量導体７３８、７
３９が配置され、誘電体層７０９の上面には容量導体７
４１、７４２が配置されている。

【００８６】ストリップ線路導体７３１は、一端がビア
導体を介して内部接地導体７２０に接続され、他端がビ
ア導体を介して容量導体７２９に接続されている。ま
た、ストリップ線路導体７３２は、一端がビア導体を介
して内部接地導体７２０に接続され、他端がビア導体を
介して容量導体７３０に接続されている。また、ストリ
ップ線路導体７３４は、一端がビア導体を介して内部接
地導体７２０に接続され、他端がビア導体を介して容量
導体７２７、７３７、７４１にそれぞれ接続されてい
る。また、ストリップ線路導体７３５は、一端がビア導
体を介して内部接地導体７２０に接続され、他端がビア
導体を介して容量導体７２８、７３９、７４２にそれぞ
れ接続されている。

【００８７】容量導体７２５はビア導体を介して容量導
体７３６に接続され、容量導体７２６はビア導体を介し
て容量導体７３８に接続されている。また、容量導体７
３９は、容量導体７３７と対向して配置され、ビア導体
を介して入出力端子７１４に接続されている。また、ス
トリップ線路導体７３３は、３個のビア導体を介して内
部接地導体７４０に接続されている。

【００８８】つぎに、以上のように構成された積層フィ
ルタの回路的な構成について、図２（ｂ）および図７を
参照しながら説明する。

【００８９】前述した実施の形態１〜２と異なるのは、
２つのフィルタの内の一方をバンドエリミネーションフ
ィルタで構成したことである。すなわち、本実施の形態
の積層フィルタ（図６参照）においては、第１のフィル
タ（図面上で左側の部分）をバンドエリミネーションフ
ィルタで構成し、第２のフィルタ（図面上で右側の部
分）をバンドパスフィルタで構成している。

【００９０】容量７７０１は容量導体７２１、７２５で
形成され、容量７７０２は容量導体７２２、７２６で形
成されている。また、容量７７０８は容量導体７３６、
７３８で形成されている。また、容量７７０３は容量導
体７２５、７２９で形成され、容量７７０４は容量導体
７２６、７３０で形成されている。ここに、容量７７０
１、７７０３の形成を行うために容量導体７２５を共用
し、容量７７０２、７７０４の形成を行うために容量導
体７２６を共用しているために、部品点数が削減されて
いる。

【００９１】また、インダクタ７７０５、７７０６は、
それぞれストリッフ線路導体７３１、７３２によって形
成されている。

【００９２】容量７７０１、７７０２は、それぞれ入出
力端子７１２、７１３に接続されている。また、インダ
クタ７７０５と容量７７０３とは直列に接続され、イン
ダクタア７７０６と容量７７０４とは直列に接続され、
容量７７０８によって結合されることによって、２段の
バンドエリミネーションフィルタが構成される。

【００９３】インダクタ７７０５、７７０６の間には相
互インダクタ７７０７が作用し、相互インダクタ７７０
７に並列に接続された容量７７０８によって共振回路が
構成される。かくして、阻止帯域が形成され、図７の等
価回路を持つ第１のフィルタ（バンドエリミネーション
フィルタ）が構成される。

【００９４】つぎに、容量２０９は容量導体７２３、７
２７で形成され、容量２１０は容量導体７２４、７２８
で形成され、容量２１６は容量導体７３７、７３９で形
成されている。また、容量２１１は、内部接地導体７４
０、７４３と、内部接地導体７４０と内部接地導体７４
３との間に形成された容量導体７４１とで形成されてい
る。また、容量２１２は、内部接地導体７４０、７４３
と、内部接地導体７４０と内部接地導体７４３との間に
形成された容量導体７４２とで形成されている。

【００９５】インダクタ２１３、２１４は、それぞれス
トリップ線路導体７３４、７３５によって形成される。
また、容量２０９、２１０は、それぞれ入出力端子２１
５、２１４に接続されている。また、インダクタ２１３
と容量２１１、インダクタ２１４と容量２１２とは、そ
れぞれ並列に接続されることによって、２段の有極バン
ドパスフィルタが構成される。

【００９６】インダクタ２１３、２１４の間には相互イ
ンダクタ２１５が作用し、飛び越し容量２１６を形成す
る容量導体７３９が入出力端子７１４に接続されること
によって、共振回路が構成される。かくして、通過帯域
の高域側に減衰極が形成され、図２（ｂ）の等価回路を
持つ第２のフィルタ（バンドパスフィルタ）が構成され
る。

【００９７】誘電体層７０５に形成されるストリップ線
路導体７３３は、複数のビア導体を介して接地されるこ
とで、２つのフィルタをそれぞれ構成する、ストリップ
線路導体７３１、７３２とストリップ線路導体７３４、
７３５とが電磁結合することを抑制する遮蔽導体として
作用する。

【００９８】なお、ストリップ線路導体７３３は本発明
の遮蔽導体に対応し、入出力端子７１２〜７１５は本発
明の入出力端子に対応し、接地端子７１６〜７１９は本
発明の接地端子に対応し、容量導体７２１〜７３０、７
３６〜７３９、７４１〜７４２は本発明の容量導体に対
応し、ストリップ線路導体７３１〜７３５は本発明のス
トリップ線路導体に対応する。また、誘電体層７０１〜
７１１は本発明の誘電体層に対応し、内部接地導体７２
０、７４０、７４３は本発明の接地導体に対応し、内部
接地導体７２０、７４３は本発明の遮蔽機能を有する二
つの接地導体に対応する。

【００９９】以上のように本発明の実施の形態３によれ
ば、上述した実施の形態１〜２で得られた効果のみなら
ず、異なる回路構成で異なる機能を備えた２つのフィル
タを１つのデバイス内に備えることができるため、シス
テム設計の自由度がより大きくなる。

【０１００】以上においては、本実施の形態１〜３につ
いて詳細に説明した。

【０１０１】なお、上述した本発明の実施の形態では、
誘電体層として、比誘電率εｒ＝７、誘電損失ｔａｎδ
＝２．０×１０^-4である結晶相とガラス相からなる誘電
体シートを例として述べたが、比誘電率εｒ＝５〜１０
である結晶相とガラス相からなる誘電体シートを用いて
も同様の効果が得られる。また、結晶相としてはＭｇ₂Ｓ
ｉＯ₄、ガラス相としてＳｉ−Ｂａ−Ｌａ−Ｂ−Ｏ系を
例として述べたが、Ａｌ₂Ｏ₃、ＭｇＯ、ＳｉＯ₂及びＲ
Ｏａのうち少なくとも１つを含有する結晶相とガラス相
を用いても同様の効果が得られる。ここで、上述のＲＯ
ａにおけるＲはＬａ、Ｃｅ、Ｐｒ、Ｎｄ、Ｓｍ及びＧｄ
から選ばれる少なくとも１つの元素であって、ａはＲの
価数に応じて化学量論的に定まる数値である。また、積
層体の大きさは５．０ｍｍ×５．０ｍｍ、高さは０．８
ｍｍを例として述べたが、積層体の大きさ、高さに関わ
らず同様の効果が得られる。

【０１０２】また、上述した本発明の実施の形態１で
は、たとえば、（１）第１のバンドパスフィルタが有す
る入出力容量導体である容量２０１、２０２（図２
（ａ）参照）をもつ層と、第２のバンドパスフィルタが
有する入出力容量導体である容量２０９、２１０（図２
（ｂ）参照）をもつ層とは、積層体の相等しい層に存
し、（２）第１のバンドパスフィルタが有する段間容量
導体である容量２０８（図２（ａ）参照）をもつ層と、
第２のバンドパスフィルタが有する飛び越し容量導体で
ある容量２１６（図２（ｂ）参照）をもつ層とは、積層
体の相等しい層に存していた。しかし、これに限らず、
たとえば、本発明の実施の形態１における積層バンドパ
スフィルタの積層構造のまた別の一例の説明図である図
８に示されているように、（１）第１のバンドパスフィ
ルタＢＰＦ１が有する入出力容量導体である容量２０
１、２０２をもつ層と、第２のバンドパスフィルタＢＰ
Ｆ２が有する入出力容量導体である容量２０９、２１０
をもつ層とは、積層体の相異なる層に存し、（２）段間
容量導体である容量２０８をもつ層と、飛び越し容量導
体である容量２１６をもつ層とは、積層体の相異なる層
に存していてもよい（図８においては、容量２０１、２
０２と容量２１６とが十分な距離Ｄ１を隔てて同一の層
に配され、容量２０８と容量２０９、２１０とが十分な
距離Ｄ２を隔てて同一の層に配されている）。このよう
に、回路上同様の作用を持つ容量導体を異なる誘電体層
に形成した場合の方が、２つのフィルタを構成する容量
導体間の干渉を小さくすることができ、２つのフィルタ
間のアイソレーションをさらに確保することができる。
もちろん、本発明の第一のフィルタ、第二のフィルタの
内の少なくとも一方がバンドエリミネーションフィルタ
である場合にも、同様の工夫で２つのフィルタ間のアイ
ソレーションをさらに確保することができることは、い
うまでもない。

【０１０３】また、上述した各実施の形態の積層フィル
タ内の２つのフィルタは、異なる周波数特性を有してい
てもよい。そして、２つのフィルタが異なる周波数特性
を有している場合、より低い周波数を通過帯域とするフ
ィルタを構成する導体の占有体積（占有面積）の方が、
他方のフィルタを構成する導体の占有体積より大きくと
られていてもよい。ただし、本発明の第一のフィルタ、
第二のフィルタが同じ種類のフィルタである場合（たと
えば、第一のフィルタ、第二のフィルタがともにバンド
エリミネーションフィルタである場合）には、同様の工
夫でフィルタ特性の向上が期待できるが、本発明の第一
のフィルタ、第二のフィルタが異なる種類のフィルタで
ある場合（たとえば、第一のフィルタがバンドパスフィ
ルタであり、第二のフィルタがバンドエリミネーション
フィルタである場合）には、回路構成の相違がともなう
ためこの限りではない。なお、上述したフィルタ特性の
向上とは、より具体的には、フィルタがバンドパスフィ
ルタである場合には通過帯域における損失量の低減であ
り、フィルタがバンドエリミネーションフィルタである
場合には阻止帯域における減衰量の確保である。

【０１０４】また、上述した各実施の形態の積層フィル
タの前段あるいは後段に接続されるＬＮＡ（ｌｏｗ ｎ
ｏｉｓｅ ａｍｐｌｉｆｉｅｒ）やミキサ等と整合する
ためのキャパシタやインダクタなどの回路素子が配置さ
れていて、積層フィルタ内の２つのフィルタの各入出力
端子が上記の回路素子と電気的に接続されていてもよ
い。

【０１０５】また、本発明の積層フィルタを内蔵する積
層体の上部にＬＮＡやミキサ等を内蔵したＩＣ（ｉｎｔ
ｅｇｒａｔｅｄ ｃｉｒｃｕｉｔ）を実装し、積層フィ
ルタと接続することにより形成されるＩＣとの積層複合
デバイスも、本発明に属する。

【０１０６】また、たとえば、本発明の実施の形態の通
信装置の構成図である図９に示されているような、増幅
器１００２、スイッチ１００４、アンテナ１００５を利
用して送信を行うための送信回路１００１と、アンテナ
１００５、スイッチ１００４、増幅器１００７を利用し
て受信を行うための受信回路１００８と、送信に利用す
べき送信信号に対してフィルタリングを行うためのバン
ドパスフィルタ１００３と、受信に利用すべき受信信号
に対してフィルタリングを行うためのバンドパス１００
６とを備えた通信装置も、本発明に属する。

【０１０７】

【発明の効果】以上説明したところから明らかなよう
に、本発明は、小型・低損失な積層フィルタ、積層複合
デバイス、および通信装置を提供することができるとい
う長所を有する。

【図面の簡単な説明】

【図１】本発明の実施の形態１における積層バンドパス
フィルタの分解斜視図である。

【図２】（ａ）本発明の実施の形態１〜２におけるバン
ドパスフィルタの等価回路図である。 （ｂ）本発明の実施の形態１〜３におけるバンドパスフ
ィルタの等価回路図である。

【図３】本発明の実施の形態２における積層バンドパス
フィルタの分解斜視図である。

【図４】従来の積層バンドパスフィルタ４００の断面図
である。

【図５】従来の積層バンドパスフィルタ５００の断面図
である。

【図６】本発明の実施の形態３における積層フィルタの
分解斜視図である。

【図７】本発明の実施の形態３におけるバンドエリミネ
ーションフィルタの等価回路図である。

【図８】本発明の実施の形態１における積層バンドパス
フィルタの積層構造のまた別の一例の説明図である。

【図９】本発明の実施の形態の通信装置の構成図であ
る。

【図１０】シールド間隔を変化させたときの、高周波共
振回路のＱ値のシミュレーションによる挙動解析の説明
図である。

【符号の説明】

１０１〜１１０、３０１〜３１１ 誘電体層 １１１〜１１４、３１２〜３１５ 入出力端子 １１５〜１１８、３１６〜３１９ 接地端子 １１９、１３７、１４２、３２０、３４０、３４３ 内
部接地導体 １２０〜１２７、１３３〜１３６、１３９〜１４１、３
２１〜３２８、３３４〜３３９、３４１、３４２ 容量
導体 １２８〜１３２、３２９〜３３３ ストリップ線路導体 ２０１〜２０４、２０８〜２１２、２１６ 容量 ２０５、２０６、２１１、２１２ インダクタ ２０７、２１５ 相互インダクタ

───────────────────────────────────────────────────── フロントページの続き (72)発明者 松村 勉 京都府京田辺市大住浜55番12 松下日東電 器株式会社内 Ｆターム(参考） 5J024 AA01 BA11 CA02 CA04 CA06 DA05 DA34 EA03 5K011 DA02 DA27 JA01 KA18

Claims (22)

【特許請求の範囲】
1. 【請求項１】 複数の誘電体層が積層され一体化された
   積層体の内部または外部に形成された複数の接地導体
   と、 前記複数の接地導体の内の遮蔽機能を有する二つの接地
   導体に挟まれた第一のフィルタと、 前記二つの接地導体に挟まれた第二のフィルタとを備え
   た積層フィルタ。
2. 【請求項２】 前記第一のフィルタは、バンドパスフィ
   ルタであり、 前記第二のフィルタは、バンドパスフィルタである請求
   項１記載の積層フィルタ。
3. 【請求項３】 前記第一のフィルタと前記第二のフィル
   タとは、前記二つの接地導体に対して実質上垂直な所定
   の断面を境にして相異なる領域に形成されている請求項
   ２記載の積層フィルタ。
4. 【請求項４】 実質上前記所定の断面に形成され、前記
   複数の接地導体と接続された、前記第一のフィルタと前
   記第二のフィルタとの間の電磁誘導を遮蔽するための遮
   蔽導体をさらに備えた請求項３記載の積層フィルタ。
5. 【請求項５】 前記接地導体との接続は、ビア導体を利
   用して行われている請求項４記載の積層フィルタ。
6. 【請求項６】 前記複数の接地導体の内の一部の接地導
   体は、前記積層体の内部に形成されており、 前記第一のフィルタは、前記積層体の内部または外部に
   形成された複数の入出力端子と、前記積層体の内部また
   は外部に形成された接地端子と、前記積層体の内部に形
   成された容量導体と、前記積層体の内部に形成された複
   数のストリップ線路導体とを有し、 前記接地端子は、前記積層体の内部に形成された接地導
   体と電気的に接続されており、 前記複数のストリップ線路導体は、一端がそれぞれ前記
   容量導体と電気的に接続されており、他端がそれぞれ前
   記積層体の内部に形成された接地導体と電気的に接続さ
   れている請求項２記載の積層フィルタ。
7. 【請求項７】 前記複数のストリップ線路導体は、並設
   された二つのストリップ線路導体であり、 前記並設された二つのストリップ線路導体の他端は、隣
   接しないように設けられている請求項６記載の積層フィ
   ルタ。
8. 【請求項８】 前記複数の入出力端子は、近設された二
   つの入出力端子であり、 前記接地端子は、前記近設された二つの入出力端子の間
   に設けられている請求項６記載の積層フィルタ。
9. 【請求項９】 前記第二のフィルタは、前記積層体の内
   部または外部に形成された複数の入出力端子を有してお
   り、 前記第一のフィルタの有する複数の入出力端子と、前記
   第二のフィルタの有する複数の入出力端子とは、前記積
   層体の同じ層においてその層の中心に関して実質上点対
   称に設けられている請求項６記載の積層フィルタ。
10. 【請求項１０】 前記複数の入出力端子と電気的に接続
    された所定の回路素子をさらに備えた請求項６記載の積
    層フィルタ。
11. 【請求項１１】 前記第一のフィルタは、共振器を構成
    するための共振器容量導体をもつ層と、入出力端子に接
    続される入出力容量導体をもつ層と、段間容量導体また
    は飛び越し容量導体をもつ層とを有し、 前記第二のフィルタは、共振器を構成するための共振器
    容量導体をもつ層と、入出力端子に接続される入出力容
    量導体をもつ層と、段間容量導体または飛び越し容量導
    体をもつ層とを有し、 （ａ）前記第一のフィルタが有する共振器容量導体をも
    つ層と、前記第一のフィルタが有する共振器容量導体を
    もつ層とは、前記積層体の相異なる層に存するか、
    （ｂ）前記第一のフィルタが有する入出力容量導体をも
    つ層と、前記第二のフィルタが有する入出力容量導体を
    もつ層とは、前記積層体の相異なる層に存するか、
    （ｃ）前記第一のフィルタが有する段間容量導体または
    飛び越し容量導体をもつ層と、前記第二のフィルタが有
    する段間容量導体または飛び越し容量導体をもつ層と
    は、前記積層体の相異なる層に存するかの何れかである
    請求項２記載の積層フィルタ。
12. 【請求項１２】 前記第一のフィルタは、前記積層体の
    厚み方向に関し、前記二つの接地導体の間の実質上中央
    に形成された複数のストリップ線路導体を有する請求項
    ２記載の積層フィルタ。
13. 【請求項１３】 前記第一のフィルタは、複数の容量導
    体と、複数のストリップ線路導体とを有し、 前記複数の容量導体の内の、段間容量導体、飛び越し容
    量導体、入出力容量導体は、前記積層体の厚み方向に関
    し、前記二つの接地導体の内の何れかの接地導体と前記
    複数のストリップ線路導体との間の実質上中央に形成さ
    れている請求項２記載の積層フィルタ。
14. 【請求項１４】 前記第一のフィルタは、複数の容量導
    体と、複数のストリップ線路導体とを有し、 前記複数の容量導体の内の、前記ストリップ線路導体と
    電気的に並列に接続された容量導体の内の所定の容量導
    体は、前記二つの接地導体の内の何れかの接地導体と対
    向するように形成されている請求項２記載の積層フィル
    タ。
15. 【請求項１５】 前記所定の容量導体を、前記二つの接
    地導体の内の何れかの接地導体とで挟み込むように形成
    された所定の接地導体をさらに備えた請求項１４記載の
    積層フィルタ。
16. 【請求項１６】 前記第一のフィルタと前記第二のフィ
    ルタとは、相異なる周波数帯域を通過帯域とする請求項
    ２記載の積層フィルタ。
17. 【請求項１７】 前記第一、第二のフィルタの内のより
    低い周波数帯域を通過帯域とするフィルタは、前記積層
    体においてより大きい占有体積を有する請求項１６記載
    の積層フィルタ。
18. 【請求項１８】 前記積層体の誘電体層を形成する結晶
    相は、Ｌａ、Ｃｅ、Ｐｒ、Ｎｄ、Ｓｍ、Ｇｄの内の少な
    くとも何れか一つであるＲと、前記Ｒの価数に応じて化
    学量論的に定まる数値であるａとに対し、Ａｌ₂Ｏ₃、Ｍ
    ｇＯ、ＳｉＯ₂、ＲＯａの内の少なくとも何れか一つを
    有する請求項２記載の積層フィルタ。
19. 【請求項１９】 前記第一のフィルタは、バンドパスフ
    ィルタであり、 前記第二のフィルタは、バンドエリミネーションフィル
    タである請求項１記載の積層フィルタ。
20. 【請求項２０】 前記第一のフィルタは、バンドエリミ
    ネーションフィルタであり、 前記第二のフィルタは、バンドエリミネーションフィル
    タである請求項１記載の積層フィルタ。
21. 【請求項２１】 請求項１記載の積層フィルタが内蔵さ
    れた前記積層体と、 前記積層体に実装された集積回路とを備えた積層複合デ
    バイス。
22. 【請求項２２】 送信および／または受信を行う送信・
    受信手段と、 前記送信に利用されるべき送信信号および／または前記
    受信に利用されるべき受信信号に対してフィルタリング
    を行う請求項１記載の積層フィルタとを備えた通信装
    置。