JP2002505570A - 変圧器及びチョークコイルを備えた直流／直流変換器 - Google Patents

Abstract

(57)【要約】 本発明は、変圧器とチョークコイル並びに給電直流電圧のオン・オフのための制御可能なスイッチとを備えた直流/直流変換器に関する。所定の変成比で変成器的に結合されたチョークの一次巻線と二次巻線の間の接続タップには、スイッチングトランジスタのスイッチング区間が基準電位に対して接続され、前記チョークの二次巻線と直列に、ダイオードのアノード−カソード区間が接続されいる。さらに出力コンデンサが基準電位に対して配設されており、この場合該出力コンデンサを介して負荷に対する出力電圧が生成される。入力直流電圧は、チョークのインダクタンスと二次巻線を介して供給されており、スイッチングトランジスタのスイッチング区間に並列にキャパシタンスが設けられ、このインダクタンスとキャパシタンスによって、スイッチングトランジスタのオン・オフフェーズに作用する直列共振回路が形成される。

Description

【発明の詳細な説明】

【０００１】 本発明は、請求項１の上位概念に記載されているように、変圧器と、チョーク
コイルと、給電直流電圧のオン・オフのための制御可能なスイッチとを備えた直
流/直流変換器に関している。

【０００２】 負荷への供給に対して、様々な構造形式の直流/直流変換器が多くの目的のた めに用いられている。例えば自動車に使用される高圧ガス放電ランプなどのガス
放電ランプ系への給電に用いられている。

【０００３】 一般的には遮断コンバータ、フローコンバータ、ＣｕＫコンバータなどが公知
である。さらに準共振コンバータも公知文献“Quasi-Resonant Converter-Topol
ogies and Characteristics, Verfasser: Kwang-Hwa Liu, Ramesh Oruganti, Fr
ed Lee; IEEE Transactions on Power Electronics, Vol. PE-2. No1. January
1987”などから公知である。

【０００４】 本発明は、直流/直流変換器をより有利に用いることができるように改善する 目的を追求するものである。故に本発明の課題は実質的には、回路技術的な手段
によって、高い効率を備えた電圧変換器をできるだけ安いコストで提供すること
である。

【０００５】 発明の利点 請求項１の特徴部分に記載されている本発明による直流/直流変換器は、公知の 従来技術に比べて、非常に僅かな回路コストのもとでスイッチングロスの著しい
低減が達成される決定的な利点を有している。さらなる顕著な利点は、ＥＭＶ（
“Elektromagnetic Verschmutzung”電磁的汚染）の低減とそれに関与する現象 及び対抗手段である。

【０００６】 本発明によれば、基本的に直流/直流変換器（これはチョーク変換器としても 構成されている）において、所定の変成比で変成器的に結合されたチョークの一
次巻線と二次巻線の間の接続タップに、スイッチングトランジスタのスイッチン
グ区間が基準電位に対して接続されており、前記チョークの二次巻線と直列に、
ダイオードのアノード−カソード区間が接続されており、さらに出力コンデンサ
が基準電位に対して配設されており、この場合該出力コンデンサを介して負荷に
対する出力電圧が生成され、入力直流電圧は、チョークのインダクタンスと二次
巻線を介して供給されており、スイッチングトランジスタのスイッチング区間に
並列にキャパシタンスが設けられており、このインダクタンスとキャパシタンス
によって、スイッチングトランジスタのオン・オフフェーズに作用する直列共振
回路が形成される。

【０００７】 本発明の別の有利な実施例及び改善例は従属請求項に記載されている。

【０００８】 本発明による電圧変換器の特に有利な実施形態によれば、前記スイッチングトラ
ンジスタは、通流区間に印加される電圧がほぼ０の値にある場合に、導通接続さ
れる。さらに別の有利な構成例によれば、前記スイッチングトランジスタの通流
区間に印加される電圧を検出しかつそのゼロ点通過を検出する回路が設けられる
。これらの手段により、スイッチングトランジスタの通流ロスもスイッチングロ
スも著しく低減される。

【０００９】 本発明の別の有利な実施形態によれば、スイッチングトランジスタとしてＭＯ
ＳＦＥＴトランジスタが用いられる。

【００１０】 本発明による電圧変換器の特にコスト低減に結び付く有利な実施形態によれば
、前記二次巻線に前置接続されるインダクタンスが、別個のインダクタンスとし
て実現されるか、又は結合係数の適切な選択のもとでチョークの漏れインダクタ
ンスによって実現され得る。

【００１１】 本発明のさらに別の有利な実施形態によれば、前記スイッチングトランジスタ
のスイッチング区間に対して並列なキャパシタンスは、別個のコンデンサによっ
て実現されるか、又は構成部材の寄生出力キャパシタンスによって、又はこれら
の２つの実現手段の組合わせによって実現可能である。

【００１２】 本発明のＭＯＳＦＥＴトランジスタが用いられるさらに別の有利な実施形態に
よれば、ＭＯＳＦＥＴトランジスタの制御がゲートにおけるゲート共振制御部に
よって行われる。

【００１３】 さらに本発明によれば、ゲート共振制御部が可用であり、特にこれは本発明に
よる手段によって特徴付けられるように、直流/直流変換器の制御に対して次の ように特徴付けられる。すなわちゲート共振制御部が、入力直流電圧を切換るＭ
ＯＳＦＥＴトランジスタのゲート前のゲートチョークを含んでおり、前記ゲート
チョークは、一方では第１のダイオードのカソード−アノード区間と第１のトラ
ンジスタスイッチを介して制御電圧源に接続可能であり、さらに前記ゲートチョ
ークは他方では第２のダイオードのアノード−カソード区間と第２のトランジス
タを介して基準電位に接続可能であり、この場合共振回路に対するキャパシタン
スとして、寄生ゲート−ドレインキャパシタンスないしは寄生ゲート−ソースキ
ャパシタンスが用いられ、前記２つのトランジスタスイッチのオン・オフのクロ
ックは、ゲート電圧の所望の揺動的振幅特性が生じるように選択される。このゲ
ート共振制御部の別の有利な構成例によれば、前記トランジスタスイッチとして
バイポーラトランジスタが用いられる。

【００１４】 図面 次に本発明の実施例を図面に基づき以下の明細書で詳細に説明する。この場合 図１は、本発明によって構成された直流/直流変換器のブロック回路図であり、 図２は、従来の電圧変換器のもとでの種々の信号経過を示した図であり、 図３は、本発明による回路での種々の信号経過を図２と比較して示した図であり
、 図４は、本発明によるゲート共振制御部の基本原理図を概略的に示した図であり
、 図５は、ゲート共振制御部のスイッチング過程において発生した種々の信号のタ
イムチャートであり、 図６は、本発明によって構成された直流/直流変換器の回路を、本発明によって 構成されたゲート共振制御部と一緒に概略的に示したブロック回路図である。

【００１５】 実施例の説明 図１に概略的に示されているブロック回路図は、本発明による直流/直流変換 器であり、以下ではこれを単に電圧変換器と称する。電圧Ｕ_Bを供給する電源１ は、所定の変成比ｕで変成器的に結合されたチョーク２のインダクタンスＬ１と
二次巻線Ｌ２ｐと、有利にはＭＯＳＦＥＴトランジスタとして用いられるトラン
ジスタＳ１のスイッチング区間に直列に接続されている。トランジスタＳ１のス
イッチング区間と二次巻線Ｌ２ｐの接続点には、チョーク２の二次巻線Ｌ２ｐと
ダイオードＤ１のアノードカソード区間を介して出力コンデンサＣ２が接続され
ている。この出力コンデンサにはＣ２には出力電圧Ｕ_Aが印加されており、この 電圧は電流Ｉ_Aと結びつけられて当該コンデンサＣ２に並列に接続された負荷抵 抗Ｒ_Lにも印加される。スイッチングトランジスタＳ１の切換区間と並列に１つ のコンデンサＣ１が配設されている。スイッチングトランジスタＳ１はゲートに
おいて補助電圧源３からの電圧Ｕ_Hによって制御され切換られる。

【００１６】 チョーク変換器として構成されているこの電圧変換器は、スイッチングトラン
ジスタＳ１，変成比ｕで変成器的に結合されたチョーク２、ダイオードＤ１、出
力コンデンサＣ２からなる電圧変換器として構成されている。

【００１７】 スイッチングトランジスタＳ１が導通されているフェーズでは、一次チョーク
巻線Ｌ２ｐにおいて磁気エネルギが蓄積され、スイッチングトランジスタＳ１が
遮断されているフェーズにおいては、そのように蓄積されたエネルギが負荷回路
に、つまりコンデンサＣ２と負荷抵抗Ｒ_Lに送出される。この負荷回路への電流 は、ダイオードＤ１を介して整流される。チョーク２の変成比ｕは、Ｌ２ｐ：Ｌ
２ｐ＋Ｌ２ｓの比によって定まる。

【００１８】 図２には従来方式の電圧変換における様々な信号の時間経過をダイヤグラムで
表わした図である。この図の上方のダイヤグラムには、図１のスイッチングトラ
ンジスタＳ１が導通している間、つまりスイッチオンされている間のフェーズＳ
１１の期間中の入力電流Ｉ_Bと、図１のスイッチングトランジスタＳ１が遮断さ れている間のフェーズＳ１０の期間中の入力電流Ｉ_Bがプロットされている。電 流Ｉ_Bは、値ゼロから切換時点のもとでの最大値まで上昇し、切換及びロス時間 ｔ_vの間は急峻に落ち込み、その後はフラットに値ゼロまで下降している。中央 のダイヤグラムには、図１のスイッチングトランジスタＳ１が導通している間の
フェーズＳ１１の期間中の低い通流電圧を伴った電圧Ｕ_S1と、スイッチングトラ
ンジスタＳ１が遮断されている、つまりスイッチオフされている間のフェーズＳ
１０の期間中の高い電圧を伴った電圧Ｕ_S1が時間ｔに亘ってプロットされている
。切換時点におけるそのつどの電圧の移行は、非常に急峻であり、ほとんど矩形
の形状である。下方のダイヤグラムには、損失出力Ｐ_Vが時間ｔに関してプロッ トされている。切換時点の前では、上昇している電流値と低く維持される通流電
圧に相応して通流損失出力ＰＶＤＳ１は穏やかに上昇している。切換時点からは
、切換時間ｔ_Vの間に生じる損失ＰＶＳＳ１は、急激に上昇する電圧ＵＳ１に相 応して急峻に上昇する。この急峻度は図２において良好に識別可能なグラフ先端
で表わされている。

【００１９】 図２からも明らかなように、スイッチングトランジスタＳ１の損失出力Ｐ_Vは 、導通状態から遮断状態への移行の際に非常に大きな値をとっている。この従来
の電圧変換器が達成可能な効率は、実質的にこのスイッチオフに伴うロスによっ
て定まる。

【００２０】 図１の回路図に示されているように、本発明によれば、インダクタンスＬ１と
キャパシタンスＣ１が挿入されている。これによって、従来方式の電圧変換器構
造は、直列共振回路分だけ拡張される。この共振回路は、スイッチングトランジ
スタＳ１のスイッチオフフェーズと遮断フェーズにおいて効果を発揮する。この
ようにして、準共振型の変換器構造が得られる。

【００２１】 図３には、本発明による回路における種々の信号の時間ダイヤグラムが示され
ており、図２の場合の相応の信号と比較可能なものである。詳細にはスイッチン
グトランジスタＳ１における入力電流Ｉ_B、準共振型チョーク変換器における損 失出力Ｐ_Vの経過が示されている。

【００２２】 この図の上方のダイヤグラムには、図１のスイッチングトランジスタＳ１が導
通している間、つまりスイッチオンされている間のフェーズＳ１１の期間中の入
力電流Ｉ_Bと、図１のスイッチングトランジスタＳ１が遮断されている間のフェ ーズＳ１０の期間中の入力電流Ｉ_Bがプロットされている。電流Ｉ_Bは、値ゼロか
ら切換時点のもとでの最大値まで上昇し、切換及びロス時間ｔ_vの間は急峻に落 ち込み、その後はフラットに値ゼロまで下降している。中央のダイヤグラムには
、図１のスイッチングトランジスタＳ１が導通している間のフェーズＳ１１の期
間中の低い通流電圧を伴った電圧Ｕ_S1と、スイッチングトランジスタＳ１が遮断
されている、つまりスイッチオフされている間のフェーズＳ１０の期間中の、正
弦波状に上昇しゼロまで下降する電圧を伴った電圧Ｕ_S1が時間ｔに亘ってプロッ
トされている。切換時点におけるそのつどの電圧の移行は、ほぼ矩形形状であっ
た図２のものに比べて正弦波形状によりかなりフラットになっている。下方のダ
イヤグラムには、損失出力Ｐ_Vが時間ｔに関してプロットされている。切換時点 の前では、上昇している電流値と低く維持される通流電圧に相応して通流損失出
力ＰＶＤＳ１は穏やかに上昇している。切換時点からは、切換時間ｔ_Vの間に生 じる損失ＰＶＳＳ１は、急峻に下降する電流値Ｉ_Bとさほど強くなく上昇する電 圧ＵＳ１に相応して望ましい迅速さで値ゼロまで下降する。この経過も図３にお
いて良好に識別可能な下降グラフで示されている。

【００２３】 以下では図１の回路における切換過程の経過を説明する。これは図３に示され
ている信号経過に後付けられるものである。ここではまずスイッチングトランジ
スタＳ１が導通されているものとする。それによりこのスイッチングトランジス
タには電流Ｉ_Bが流れる。この電流は磁化電流とも称される。これはインダクタ ンスＬ１、Ｌ２ｐ並びに入力電圧Ｕ_Bによって定まる。ここにおいてスイッチン グトランジスタＳ１が遮断されると、電流は、当該スイッチングトランジスタＳ
１に対して並列設けられたキャパシタンスＣ１の方向に転流される。スイッチン
グトランジスタＳ１を流れる電流は、非常に迅速にゼロになる。キャパシタンス
Ｃ１とインダクタンス（Ｌ１＋Ｌ２ｐ）は共に直列共振回路を形成する。この回
路は、入力電圧Ｕ_Bの正極とアース電位に接続される。それによりスイッチング トランジスタＳ１に関する電圧は、正弦波状に上昇する。従ってトランジスタ電
流とスイッチングトランジスタに係わる電圧の結果から生じる遮断ロス出力Ｐ_V の大きさは、図２及び図３に比較的に示されているように、従来方式の直流/直 流変換器の場合よりも数倍少なくなる。遮断モード中にキャパシタンスＣ１に蓄
積されるエネルギは、共振要素の間で減衰される振動の形態で処理される。電圧
源１（例えばバッテリ）へのフィードバック給電が行われる。ダイオードＤ１の
アノードにおける電圧が出力電圧Ｕ_Aよりも大きくなると、直ちにダイオードＤ １は導通する。スイッチングトランジスタＳ１の導通フェーズＳ１１にインダク
タンスＬ２ｐに蓄積されるエネルギは、負荷回路に給電される。直列共振回路中
にまだ存在する残留エネルギも、同様にダイオードＤ１を介して負荷へ転流され
る。スイッチングトランジスタＳ１におけるスイッチオンロスを最小化するため
に、本発明の特有の実施形態に相応してスイッチングトランジスタＳ１のスイッ
チオンが、電圧が０ボルトを越えると行われる。これに対して、スイッチングト
ランジスタＳ１に関する電圧を検出し、ゼロ点通過を監視する回路ユニットが設
けられている。この特別な回路ユニットは、図には示されていない。

【００２４】 直列共振回路の構成素子に対しては、以下の言及を付け加える。

【００２５】 共振インダクタンスＬ１は、別個のコイルとして回路に設けることも可能である
。但しチョーク２の結合係数の適切な選択によっては、インダクタンスＬ１は、
チョーク２の漏れインダクタンスによっても実現可能であり、そのようにして当
該電圧変換器内に設けてもよい。このことは別個の構成部材の節約にもつながる
。共振キャパシタンスＣ１は、スイッチングトランジスタＳ１としてのＭＯＳＦ
ＥＴトランジスタの適用のもとで、当該構成部材の寄生出力キャパシタンスによ
って実現してもよい。但しこの出力キャパシタンスは、トランジスタに係わる電
圧に依存して強く漂遊する傾向があるので、必要に応じて有利には、別個のキャ
パシタンスを当該出力キャパシタンスに対して並列に設けた方がよい。別個のコ
ンデンサによってこのキャパシタンスの許容範囲は狭くなる。

【００２６】 本発明によれば、スイッチングトランジスタＳ１の“ソフト”なオン・オフス
イッチングが達成され、これまでの“ハード”なスイッチングのもとで常に発生
していた、線路に絡み空気を介して放射される障害成分の量が最小に低減される
。それにより、このようないわゆる電磁汚染（ＥＭＶ）の除去や緩和に必要とさ
れる構成要素や対抗手段が実質的に僅かな範囲でしか必要なくなり、このことは
品質やコストに関する著しい改善に寄与する。

【００２７】 スイッチングトランジスタＳ１としてのＭＯＳＦＥＴトランジスタの適用のも
とでは、本発明の有利な実施例の構成に応じて、トランジスタの制御がゲートに
おけるゲート共振制御によって行われる。

【００２８】 図４には、本発明によって構成されるゲート共振制御部の基本的なブロック回
路図が概略的に示されている。このゲート共振制御部は、ＭＯＳＦＥＴトランジ
スタＳ１４のゲートの前にゲートチョークＬ３を含んでおり、これによって電圧
源４１の入力直流電圧Ｕ_Bが切換られる。ゲートチョークＬ３は、一方では第１ のダイオードＤ２のカソード−アノード区間を介して第１のトランジスタＳ２を
基準電位に接続させ、他方では第２のダイオードＤ３のアノード−カソード区間
を介して第２のトランジスタスイッチＳ３を基準電位に接続させる。共振回路の
キャパシタンスとして、寄生ゲート−ドレインキャパシタンスＣ_GDないしは寄生
ゲート−ソースキャパシタンスＣ_GSが利用され、これらは図４中に破線で示され
ている。２つのトランジスタスイッチＳ２、Ｓ３のオン・オフのクロックは、次
のように選択される。すなわちゲート電圧に所望のような揺動が生じるように選
択される。スイッチングトランジスタＳ１４のドレインＤは、抵抗Ｒ１を介して
電圧源４１の正極に接続され、スイッチングトランジスタＳ１４のソースＳは、
直接基準電位に接続されるか電圧源４１の負極に接続される。

【００２９】 図４には図４によるゲート共振制御部の切換過程のもとで発生する種々の信号
の時間ダイヤグラムが示されている。この場合上方の２つのダイヤグラムａ）と
ｂ）には、２つのトランジスタスイッチＳ２とＳ３の、符号１で表わされたスイ
ッチオンフェーズと、符号０で表わされたスイッチオフフェーズが時間ｔに亘っ
て示されており、これらのフェーズは９０゜だけずらされている。第３のダイヤ
グラムｃ）には時間ｔに亘ってゲート電圧Ｕ_Gがプロットされており、これは補 助電圧Ｕ_Hから引き出され揺動している。下方の第４のダイヤグラムｄ）には、 ゲート電流Ｉ_Gが時間ｔに亘ってプロットされている。

【００３０】 以下に述べるゲート共振回路の作用効果と機能の説明では、簡素化の理由から
いわゆるミラーキャパシタンスと、ゲート/ドレイン間の寄生キャパシタンスＣ_{G D} は無視するものとする。

【００３１】 スイッチングトランジスタＳ１がスイッチオンされるべき場合には、短時間だ
け第１のトランジスタスイッチＳ２が閉じられる。つまり図５のａ）に相応する
ように０から１へスイッチオンされる。補助電圧またはドライバ電圧Ｕ_Hがダイ オードＤ２を介してゲートチョークＬ３に到達した場合には、これがキャパシタ
ンスＧ_GSと共に共振回路を形成する。この時点でゲートＧの電圧がゼロボルトで
あるならば、ここにおいて半波の正弦波振動が形成され、これによりゲート電圧
Ｕ_Gは二倍の補助電圧Ｕ_Hまで理想的に上昇する。電圧の最大値に達しゲート電圧
がフィードバック振動におかれた瞬間には、ダイオードＤ２が遮断され、それに
よてゲート電圧Ｕ_Gの低下が避けられる。充電されたゲート電圧Ｕ_Gは、維持され
続ける。ここにおいてトランジスタスイッチＳ２も開放され、つまり図５ａ）に
相応するように値が１から０に切換わる。このことは、トランジスタＳ２とＳ３
としてバイポーラトランジスタが適用される有利な実施形態において、次のよう
な利点となる。すなわち電荷キャリヤがここにおいて既に取除かれ、これによっ
て後続のスイッチオフ過程が阻害されない利点となる。

【００３２】 スイッチングトランジスタＳ１がスイッチオフされるべき場合には、第２のト
ランジスタスイッチＴ３が短時間だけ閉成される。つまり図５のｂ）に相応する
ように値が０から１に切換わる。それにより、ダイオードＤ３のカソードには、
負極ないしアースに接続される。ここにおいて再び共振回路が形成され、これは
ここにおいて図５のｃ）に示されているように先行するゲート電圧Ｕ_Gを負の電 圧へ振動させる。電圧最小値に達した場合には、ロードの逆行が再び阻止され、
つまりここにおいて遮断されるダイオードＤ３によって阻止される。形成された
負の電圧は維持され続ける。それにより前述のトランジスタスイッチＳ２のよう
に、ここにおいてトランジスタスイッチＴ３が再び開放され、これは前述したと
同じ利点をもたらす。

【００３３】 スイッチングトランジスタＳ１が再びスイッチオンされるべき場合には、短時
間だけトランジスタスイッチＳ２が閉成される。補助電圧Ｕ_HはダイオードＤ２ を介してゲートチョークＬ３に到達する。ここでも再びゲートチョークＬ３とキ
ャパシタンスＣ_GSが共振回路を形成する。ゲートＧの電圧はこの時点で既に負の
バイアス電圧を有しているので、ゲート電圧Ｕ_Gは以前よりも高い値まで振動す る。複数の周期を介すことにより、常に高まり続けるゲート電圧Ｕ_Gが形成され 、これは寄生的損失による制限を被るるだけである。

【００３４】 ゲート電圧Ｕ_Gの意図的に前述したように得られる揺動作用によって、有利に はＦＥＴトランジスタをスイッチングトランジスタＳ１として使用することが可
能である。これのしきい値電圧は、補助ないし駆動電圧Ｕ_Hの近傍かそれよりも 上にある。典型的な適用ケースとして、５Ｖの補助ないし駆動電圧Ｕ_Hの場合に 、７Ｖのしきい値電圧を有するＦＥＴトランジスタが挙げられる。さらなる別の
利点は、従来の制御方式とは異なった迅速なスイッチング過程（切換過程）によ
って得られる。というのも切換速度とそれに伴うスイッチングロスに対して、ゲ
ート電流Ｉ_GがゲートＧにまさにしきい値電圧が印加される時点において決定的 となるからである。トランジスタスイッチＳ２、Ｓ３が所定の最大電流の導入を
許容するということを前提にすれば、以下のことが成り立つ。

【００３５】 −従来の制御のもとでは、トランジスタスイッチＳ２の切換フェーズの開始と共
に電流がその最大値に直ぐに到達し、そして指数的な形態でゼロまで経過するよ
うな電流経過が生じる。しきい値電圧は、ゲート電流Ｉ_Gがまだ最大値の、例え ば典型的には５０％の値に達しただけの時点で既に到達する； −本発明のゲート共振制御部によれば、正弦波状の隆起形状で表わすことのでき
る電流経過が得られる。この本発明による回路のもとでは、ゲート電圧Ｕ_Hは、 ゲート電流Ｉ_Gが最大となるところでそのしきい値に達する。これは図５のｄ） の経過曲線に表わされている。

【００３６】 本発明によるゲート共振制御部のさらなる利点は、ゲートチョークＬ３の電流
源特性によって得られｒ。このことは遮断降下に基づいて説明する。スイッチン
グトランジスタＳ１の遮断のもとでは非常に短時間の間ソースからの総負荷電流
が遮断される。ソース区間に存在する寄生インダクタンス（例えばボンディング
ワイヤ及びレイアウトなどによる）は、これらの高い電流跳躍によって相応に高
い誘起電圧を誘導する。制御回路が従来方式での電圧特性を有しているのならば
、半導体チップ上で誘起された電圧を外部にあるゲート−ソース電圧に加算し、
それによってＦＥＴトランジスタが制御される。このことは結果的に遮断エッジ
の緩急化につながり、それによって損失出力の増加が引き起こされる。但しここ
において本発明によれば電流充電するインダクタンスがゲート線路に存在するの
で、この作用は影響を及ぼさない。このインダクタンスはその電流変化にも反作
用し、その際に相応の電圧も誘起させる。この電圧はソース線路において誘起さ
れた電圧を補償する。

【００３７】 次にミラーキャパシタンスＣ_GDの影響を論じる。このキャパシタンスは、振動
過程を阻害する。なぜなら逆の結合作用を有しているからである。振動過程にお
いてゲート電圧Ｕ_GがスイッチングトランジスタＳ１のしきい値電圧に達した瞬 間に、そのドレイン電圧は先行の値からゼロまで降下する。なぜなら最終的にス
イッチオンされるからである。この負の電圧信号エッジは、ミラーキャパシタン
スＣ_GDを介してゲートＧに結合され、その期間中にゲートＧのロードに反作用す
る。事前に印加されたドレイン遮断電圧とミラーキャパシタンスＣ_GDの積が所定
の限界値を上回った場合には、反作用の影響が次のように大きくなる。すなわち
ゲート電圧Ｕ_Gの揺動が、増加し続ける値に対してもはや作用しきれなくなるく らいに大きくなる。

【００３８】 ここにおいて述べておきたいことは、現行の市販されているＭＯＳＦＥＴトラ
ンジスタの場合には前述した積が限界値近傍に存在していることである。そのた
めパラメータ耐性的設計仕様の観点からみれば、ＭＯＳＦＥＴトランジスタの本
来の許容遮断電圧は、このような回路形式のもとでは十分に活用できない結論と
なる。故にこのようなケースでの支援策として最終的に前述したような本発明に
よる実施形態が提案されている。

【００３９】 図６には本発明の構成による準共振性の、有利には、電圧のゼロ点で切換わる
直流/直流変換器が本発明の構成によるゲート共振制御部と共にブロック回路図 で概略的に示されている。この準共振性の変換器は、図１に示されている回路と
次の点を除いてほぼ同一のものである。すなわちスイッチングトランジスタＳ１
のゲートＧに接続された補助電圧源３が図４中の符号Ｓ１４で示されたスイッチ
ングトランジスタのゲートＧに接続されている点を除いてほぼ同一である。この
実施例は、図１による準共振性変換器に図４の本発明の構成によるゲート共振制
御部を統合的に組み合わせた回路である。従ってこの準共振性変換器は、次のよ
うな特有の利点を有している。すなわちスイッチングトランジスタＳ１として用
いられるＭＯＳＦＥＴトランジスタの遮断の際に、ドレイン電圧が直ちに上昇す
るのではなく（特にスイッチング過程の間）、共振要素によって緩急化されるこ
とである。スイッチング過程の間はＦＥＴトランジスタにおいては非常に短いド
レイン−ソース電圧しか生じないので、ミラーキャパシタンスＣGDももはや障害
的には作用しない。そのためゲート共振制御部の動作は、逆に有利に作用する補
足的効果と抑圧効果をもたらす。ドレイン−ソース電圧は、ＦＥＴトランジスタ
の本来の切換過程が終わった後で初めて上昇する。その結果、確かにミラーキャ
パシタンスＣ_GDは作用するが、しかしながらこれはゲート電圧Ｕ_Gの高さに影響 を与えるだけで、切換過程自体に影響を及ぼすものではない。

【００４０】 本発明によるこの特有の実施形態によれは、特異的に構成されたゲート共振制
御部の作用効果によって起動制御ロスが低減され、さらに準共振変換器の構成に
よってスイッチングロスも最小化される。それによって直流/直流変換器の損失 出力は、実質的にスイッチングトランジスタＳ１の導通フェーズ中の通流ロスだ
けで定められるものなる。これにより本発明の電圧変換器は非常に高い効率を達
成することができる。さらに熱損失も僅かなので、周辺温度の条件が同じもとで
ヒートシンクもわずかしか必要としないので、これは制御機器構造への高度な要
求の緩和によるコスト的な利点をもたらす。

【００４１】 本発明固有の実施形態は、ドライバ段の給電電圧、すなわち補助電圧ＵHをス イッチングトランジスタＳ１のゲートしきい値電圧よりも小さくすることも可能
である。本発明の構成によるゲート共振制御部の作用により、ゲートにおいて電
圧の引上げが達成される。それにより非論理レベルのＦＥＴトランジスタでも５
Ｖでの駆動が可能である。

【００４２】 本発明固有のこの実施形態は、著しく改善されたＥＭＶ特性も有している。従
って本発明によれば、スイッチングトランジスタＳ１のほぼ損失ロスなしのスイ
ッチオン・オフによって、従来方式の変換器に比べ、著しく僅かな障害量として
のエネルギが線路や空気を媒体として放出されるだけである。そのためＥＭＶ限
界値に対する法政基準ないし業界基準を維持するのに必要な手段、例えばＥＭＶ
フィルタ部材やシールド部材などが抑えられ、コストが相応に節約され、品質も
高められる。

【００４３】 別の箇所でも既に前述したように、適切な設計仕様のもとで、別個のインダク
タンスＬ１の代わりに、変圧器２の漏れインダクタンスをキャパシタンスＣ１と
共に直列共振回路の誘導性共振要素として用いることも可能である。スイッチン
グトランジスタＳ１としてＭＯＳＦＥＴトランジスタを用いる場合には、基本的
にトランジスタの寄生出力キャパシタンスも容量性の共振要素として適している
。キャパシタンス許容帯域の狭幅化に対しては、必要に応じて、トランジスタの
出力キャパシタンスに、別個のコンデンサ（例えばＣ１）を並列に接続させても
よい。

【００４４】 本発明によれば、非常に効率のよい直流/直流変換器と、有利なゲート共振制 御部、並びに損出ロスの非常に少ないこれらの組合わせ構成が得られる。

【図面の簡単な説明】

【図１】 本発明によって構成された直流/直流変換器のブロック回路図である。

【図２】 従来の電圧変換器のもとでの種々の信号経過を示した図である。

【図３】 本発明による回路での種々の信号経過を図２と比較して示した図である。

【図４】 本発明によるゲート共振制御部の基本原理図を概略的に示した図である。

【図５】 ゲート共振制御部のスイッチング過程において発生した種々の信号のタイムチ
ャートである。

【図６】 本発明によって構成された直流/直流変換器の回路を、本発明によって構成さ れたゲート共振制御部と一緒に概略的に示したブロック回路図である。

───────────────────────────────────────────────────── フロントページの続き (72)発明者 ロベルト ケルン ドイツ連邦共和国 ビューラータール ア ルベルト−シュネーブレ−シュトラーセ 28 Ｆターム(参考） 5H730 AA02 AA14 AA15 AS11 BB74 BB76 DD04 DD26 EE07 FG01

Claims (10)

【特許請求の範囲】
1. 【請求項１】 変圧器（２）とチョークコイル（Ｌ１）並びに給電直流電圧
   （Ｕ_B）のオン・オフのための制御可能なスイッチとを備えた直流/直流変換器に
   おいて、 所定の変成比（ｕ）で変成器的に結合されたチョーク（２）の一次巻線（Ｌ２
   ｐ）と二次巻線（Ｌ２ｓ）の間の接続タップに、スイッチングトランジスタ（Ｓ
   １）のスイッチング区間が基準電位（−）に対して接続されており、 前記チョーク（２）の二次巻線（Ｌ２ｓ）と直列に、ダイオード（Ｄ１）のア
   ノード−カソード区間が接続されており、さらに出力コンデンサ（Ｃ２）が基準
   電位に対して配設されており、この場合該出力コンデンサ（Ｃ２）を介して負荷
   （Ｒ_L）に対する出力電圧（Ｕ_A）が生成され、入力直流電圧（Ｕ_B)は、チョーク
   （２）のインダクタンス（Ｌ１）と二次巻線（Ｌ２ｐ）を介して供給されており
   、スイッチングトランジスタ（Ｓ１）のスイッチング区間に並列にキャパシタン
   ス（Ｃ１）が設けられており、この場合前記インダクタンス（Ｌ１）とキャパシ
   タンス（Ｃ１）によって、スイッチングトランジスタ（Ｓ１）のオン・オフフェ
   ーズに作用する直列共振回路が形成されることを特徴とする、直流/直流変換器 。
2. 【請求項２】 前記スイッチングトランジスタ（Ｓ１）は、その通流区間に
   印加される電圧がほぼ０の値にある場合に導通接続される、請求項１記載の直流
   /直流変換器。
3. 【請求項３】 前記スイッチングトランジスタ（Ｓ１）の通流区間に印加さ
   れる電圧を検出しそのゼロ点通過を検出する回路が設けられている、請求項２記
   載の直流/直流変換器。
4. 【請求項４】 前記スイッチングトランジスタ（Ｓ１）としてＭＯＳＦＥＴ
   トランジスタが設けられる、請求項１または２記載の直流/直流変換器。
5. 【請求項５】 前記二次巻線（Ｌ２ｐ）に前置接続されるインダクタンスが
   、別個のインダクタンス（Ｌ１）として実現可能か、又は結合係数の適切な選択
   のもとで前記チョーク（２）の漏れインダクタンスによって実現可能である、請
   求項１から４いずれか１項記載の直流/直流変換器。
6. 【請求項６】 前記スイッチングトランジスタ（Ｓ１）のスイッチング区間
   に対して並列なキャパシタンスは、別個のコンデンサ（Ｃ１）によって実現可能
   か、又は構成要素の寄生出力キャパシタンスによって実現可能か、又はこれらの
   ２つの実現手段の組合わせによって実現可能である、請求項１から５いずれか１
   項記載の直流/直流変換器。
7. 【請求項７】 ＭＯＳＦＥＴトランジスタの制御がゲート（Ｇ）においてゲ
   ート共振制御部によって行われる、請求項４から６いずれか１項記載の直流/直 流変換器。
8. 【請求項８】 ゲート共振制御部が、入力直流電圧（Ｕ_B）を切換るＭＯＳ ＦＥＴトランジスタ（Ｓ１４）のゲート（Ｇ）前のゲートチョーク（Ｌ３）を含
   んでおり、該ゲートチョーク（Ｌ３）は、一方では第１のダイオード（Ｄ２）の
   カソード−アノード区間と第１のトランジスタスイッチ（Ｓ２）を介して制御電
   圧源（３４）に接続可能であり、さらに前記ゲートチョーク（Ｌ３）は他方では
   第２のダイオード（Ｄ３）のアノード−カソード区間と第２のトランジスタスイ
   ッチ（Ｓ３）を介して基準電位に接続可能であり、この場合共振回路に対するキ
   ャパシタンスとして、寄生ゲート−ドレインキャパシタンス（Ｃ_GD）ないしは寄
   生ゲート−ソースキャパシタンス（Ｃ_DS）が用いられ、前記２つのトランジスタ
   スイッチ（Ｓ２，Ｓ３）のスイッチオン・オフのクロックは、ゲート電圧（Ｕ_G ）に所望の揺動特性が生じるように選択されることを特徴とする、請求項７に記
   載の直流/直流変換器の制御のためのゲート共振制御部。
9. 【請求項９】 前記トランジスタスイッチ（Ｓ２，Ｓ３）としてバイポーラ
   トランジスタが用いられる、請求項８記載のゲート共振制御部。
10. 【請求項１０】 入力電圧（Ｕ_B）を切換るＭＯＳＦＥＴトランジスタ（Ｓ １）の制御に対して、請求項８または９に記載のゲート共振制御部が用いられる
    、請求項７記載の直流/直流変換器。