JP2002214613A - 液晶表示装置 - Google Patents
液晶表示装置Info
- Publication number
- JP2002214613A JP2002214613A JP2001007552A JP2001007552A JP2002214613A JP 2002214613 A JP2002214613 A JP 2002214613A JP 2001007552 A JP2001007552 A JP 2001007552A JP 2001007552 A JP2001007552 A JP 2001007552A JP 2002214613 A JP2002214613 A JP 2002214613A
- Authority
- JP
- Japan
- Prior art keywords
- liquid crystal
- pixel electrode
- substrate
- electrode
- alignment
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Liquid Crystal (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
Abstract
(57)【要約】
【課題】 視角依存性の表示劣化を抑制するための画素
分割を、従来の画素分割を行なわない液晶表示装置と同
様の工程で実現するとともに、液晶層を挟む2枚の基板
の間に位置ずれが生じても表示品質への悪影響が少ない
液晶表示装置を提供する。 【解決手段】 画素電極に電極突起を設け、電極突起を
対称の中心とする斜め方向の電界を生成させ液晶層に印
加することによって、前記画素電極内に電界印加時の液
晶分子の配向方向が異なる複数の領域を形成して画素分
割を行なう。
分割を、従来の画素分割を行なわない液晶表示装置と同
様の工程で実現するとともに、液晶層を挟む2枚の基板
の間に位置ずれが生じても表示品質への悪影響が少ない
液晶表示装置を提供する。 【解決手段】 画素電極に電極突起を設け、電極突起を
対称の中心とする斜め方向の電界を生成させ液晶層に印
加することによって、前記画素電極内に電界印加時の液
晶分子の配向方向が異なる複数の領域を形成して画素分
割を行なう。
Description
【0001】
【発明の属する技術分野】本発明は、液晶の電気光学的
な異方性を利用して表示を行う液晶表示装置(LCD:
Liquid Crystal Display)に関し、特に、広視野角の液
晶表示装置に関する。
な異方性を利用して表示を行う液晶表示装置(LCD:
Liquid Crystal Display)に関し、特に、広視野角の液
晶表示装置に関する。
【0002】
【従来の技術】液晶表示装置は小型、薄型、低消費電力
などの利点があり、OA機器やAV機器などの分野で実
用化が進んでいる。特に、スイッチング素子として薄膜
トランジスタ(以下、TFTと略す)を用いたアクティ
ブマトリクス型液晶表示装置は、原理的にデューティ比
100%のスタティック駆動をマルチプレクス的に行う
ことができ、大画面、高精細なディスプレイに使用され
ている。
などの利点があり、OA機器やAV機器などの分野で実
用化が進んでいる。特に、スイッチング素子として薄膜
トランジスタ(以下、TFTと略す)を用いたアクティ
ブマトリクス型液晶表示装置は、原理的にデューティ比
100%のスタティック駆動をマルチプレクス的に行う
ことができ、大画面、高精細なディスプレイに使用され
ている。
【0003】図12に、従来の液晶表示装置について、
その一画素の平面図を示す。また、図13に、図12に
おけるI−I断面を示す。
その一画素の平面図を示す。また、図13に、図12に
おけるI−I断面を示す。
【0004】第1の基板1上に、画素電極2、ゲート配
線10、ソース配線9およびTFT20が形成されてい
る。TFT20は、ゲート配線10の一部分をゲート電
極とし、ゲート電極上にゲート絶縁膜(図示せず)、半
導体膜11、ソース電極9aおよびドレイン電極12を
形成してなる。画素電極2は、ITO(Indium Tin Oxi
de)などの導電性薄膜からなり、個々の画素を構成する
ように縦横のマトリクス状にパターニングされている。
画素電極2は、コンタクトホール13を介してTFT2
0のドレイン電極12に接続されており、ゲート電極
(ゲート配線10)に与える電圧によってTFT20が
オンとなると、ソース電極9a(ソース配線9)の電圧
がドレイン電極12を介して画素電極2へと印加され
る。
線10、ソース配線9およびTFT20が形成されてい
る。TFT20は、ゲート配線10の一部分をゲート電
極とし、ゲート電極上にゲート絶縁膜(図示せず)、半
導体膜11、ソース電極9aおよびドレイン電極12を
形成してなる。画素電極2は、ITO(Indium Tin Oxi
de)などの導電性薄膜からなり、個々の画素を構成する
ように縦横のマトリクス状にパターニングされている。
画素電極2は、コンタクトホール13を介してTFT2
0のドレイン電極12に接続されており、ゲート電極
(ゲート配線10)に与える電圧によってTFT20が
オンとなると、ソース電極9a(ソース配線9)の電圧
がドレイン電極12を介して画素電極2へと印加され
る。
【0005】第1の基板1に対向して、第2の基板6が
配置されている。第2の基板6の表面には、ほぼ全面に
わたって共通電極7が形成されている。共通電極7は、
ITOなどの導電性薄膜からなり、所定の共通電圧が印
加されている。
配置されている。第2の基板6の表面には、ほぼ全面に
わたって共通電極7が形成されている。共通電極7は、
ITOなどの導電性薄膜からなり、所定の共通電圧が印
加されている。
【0006】第1の基板1と第2の基板6の間に液晶が
挟持され、液晶層5を構成している。画素電極2と共通
電極7とによって形成される電界により、両電極間の液
晶分子の配向状態を変化させ、液晶層を透過する光を制
御して表示を得る。
挟持され、液晶層5を構成している。画素電極2と共通
電極7とによって形成される電界により、両電極間の液
晶分子の配向状態を変化させ、液晶層を透過する光を制
御して表示を得る。
【0007】電圧無印加時の液晶の配向状態(以下、初
期配向ともいう)を制御するため、第1の基板1上の全
面には、ポリイミドなどの高分子膜からなる配向膜4が
形成されている。配向膜4には所定のラビング処理がほ
どこされ、液晶の初期配向を制御している。同様に、第
2の基板6上のほぼ全面にも、ポリイミドなどの高分子
膜からなる配向膜8が形成され、ラビング処理などの所
定の配向処理がほどこされている。
期配向ともいう)を制御するため、第1の基板1上の全
面には、ポリイミドなどの高分子膜からなる配向膜4が
形成されている。配向膜4には所定のラビング処理がほ
どこされ、液晶の初期配向を制御している。同様に、第
2の基板6上のほぼ全面にも、ポリイミドなどの高分子
膜からなる配向膜8が形成され、ラビング処理などの所
定の配向処理がほどこされている。
【0008】また、図示はされていないが、各画素には
それぞれRGB3色のいずれかのカラーフィルターが、
共通電極7と基板6との間に設けられ、これら各色の画
素を規則正しく配列することによりカラー画像が表示可
能となる。
それぞれRGB3色のいずれかのカラーフィルターが、
共通電極7と基板6との間に設けられ、これら各色の画
素を規則正しく配列することによりカラー画像が表示可
能となる。
【0009】液晶層5の液晶は、例えば正の誘電率異方
性を有したネマティック相であり、液晶分子の配向ベク
トルが上下の両基板間で90°ねじられ、ツイストネマ
ティック(TN)モードとされている。
性を有したネマティック相であり、液晶分子の配向ベク
トルが上下の両基板間で90°ねじられ、ツイストネマ
ティック(TN)モードとされている。
【0010】TNモードにおいては、両基板の外側に配
置する偏光板の偏光軸を、それぞれの基板の配向膜の配
向処理方向に一致させる。したがって、電圧無印加時に
は、一方の偏光板を通過した直線偏光は、液晶のねじれ
配向に沿って液晶層内で90°旋回し、他方の偏光板を
透過して観測されるので、表示は白となる。画素電極お
よび共通電極間に所望の電圧を印加して液晶層内に電界
を形成すると、液晶はその正の誘電率異方性のために、
電界に対して平行になるように配向を変化させる。これ
により、液晶のねじれ配向が崩され、液晶層中で入射直
線偏光が旋回されなくなり、他方の偏光板を透過する光
量が絞り込まれるので、表示は漸次的に黒になってい
く。このように、電圧無印加時に白を示し、電圧印加に
したがって黒となる方式はノーマリ・ホワイトと呼ば
れ、TNモードの主流になっている。
置する偏光板の偏光軸を、それぞれの基板の配向膜の配
向処理方向に一致させる。したがって、電圧無印加時に
は、一方の偏光板を通過した直線偏光は、液晶のねじれ
配向に沿って液晶層内で90°旋回し、他方の偏光板を
透過して観測されるので、表示は白となる。画素電極お
よび共通電極間に所望の電圧を印加して液晶層内に電界
を形成すると、液晶はその正の誘電率異方性のために、
電界に対して平行になるように配向を変化させる。これ
により、液晶のねじれ配向が崩され、液晶層中で入射直
線偏光が旋回されなくなり、他方の偏光板を透過する光
量が絞り込まれるので、表示は漸次的に黒になってい
く。このように、電圧無印加時に白を示し、電圧印加に
したがって黒となる方式はノーマリ・ホワイトと呼ば
れ、TNモードの主流になっている。
【0011】このように、液晶表示装置では、所定の電
極が形成された一対の基板間に充填された液晶に所望の
電圧を印加することで、液晶層中での旋光あるいは複屈
折を制御することにより目的の透過率を表示している。
極が形成された一対の基板間に充填された液晶に所望の
電圧を印加することで、液晶層中での旋光あるいは複屈
折を制御することにより目的の透過率を表示している。
【0012】ここで、液晶層の複屈折位相差であるリタ
デーションは、液晶分子の長軸が光の方向つまり基板の
法線方向との間になす角度に依存し、液晶層に印加する
電界強度を調節することによって、電界と液晶分子長軸
とのなす角度を調整して制御することができる。しか
し、観察者が液晶表示装置を視認する角度すなわち視角
が変化すると、視角方向と液晶分子の長軸とがなす角度
も当然変化し、したがって観察者の位置から見たリタデ
ーションが変化してしまう。このため、視角が変化する
と透過光強度あるいは色相が変化してしまい、コントラ
スト低下、階調反転あるいは色ずれなど、いわゆる視角
依存性の表示劣化が生じていた。
デーションは、液晶分子の長軸が光の方向つまり基板の
法線方向との間になす角度に依存し、液晶層に印加する
電界強度を調節することによって、電界と液晶分子長軸
とのなす角度を調整して制御することができる。しか
し、観察者が液晶表示装置を視認する角度すなわち視角
が変化すると、視角方向と液晶分子の長軸とがなす角度
も当然変化し、したがって観察者の位置から見たリタデ
ーションが変化してしまう。このため、視角が変化する
と透過光強度あるいは色相が変化してしまい、コントラ
スト低下、階調反転あるいは色ずれなど、いわゆる視角
依存性の表示劣化が生じていた。
【0013】そこで、これら視角依存性の表示劣化を抑
制するために、各画素を電圧印加時の液晶分子の運動方
向が互いに異なる2つ以上の領域に分割する、いわゆる
画素分割方式が検討されている。
制するために、各画素を電圧印加時の液晶分子の運動方
向が互いに異なる2つ以上の領域に分割する、いわゆる
画素分割方式が検討されている。
【0014】第1の画素分割方式としては、画素内に配
向処理の異なる複数の領域を形成し、液晶分子と配向膜
表面とがなす角度、すなわちプレチルト角を異ならせる
方法や、画素内に配向処理の異なる複数の領域を形成
し、基板の法線方向から見たときの液晶分子の配向方向
を異ならせる方法などの、配向膜表面の配向処理による
画素分割がある。
向処理の異なる複数の領域を形成し、液晶分子と配向膜
表面とがなす角度、すなわちプレチルト角を異ならせる
方法や、画素内に配向処理の異なる複数の領域を形成
し、基板の法線方向から見たときの液晶分子の配向方向
を異ならせる方法などの、配向膜表面の配向処理による
画素分割がある。
【0015】例えば、特開2000−081618号公
報には、ラビング処理後の配向膜に部分的に光照射を行
ないプレチルト角を低下させることにより、プレチルト
角の高い領域とプレチルト角の低い領域とを形成し、プ
レチルト角の高い領域とプレチルト角の低い領域が液晶
層を介して対向するように上下の基板を配置して画素分
割を行う方式が開示されている。しかしながら、これら
配向膜表面の配向処理による画素分割では、マスクを用
いたマスクラビングやフォトマスクを用いた選択露光な
どの複雑な工程を要するために実用上問題がある。
報には、ラビング処理後の配向膜に部分的に光照射を行
ないプレチルト角を低下させることにより、プレチルト
角の高い領域とプレチルト角の低い領域とを形成し、プ
レチルト角の高い領域とプレチルト角の低い領域が液晶
層を介して対向するように上下の基板を配置して画素分
割を行う方式が開示されている。しかしながら、これら
配向膜表面の配向処理による画素分割では、マスクを用
いたマスクラビングやフォトマスクを用いた選択露光な
どの複雑な工程を要するために実用上問題がある。
【0016】第2の画素分割方式としては、2つの基板
の間に挟まれた液晶層に対し基板の法線方向に電界を印
加する液晶表示装置において、両方あるいは一方の基板
上に基板面法線方向の電界を歪ませ斜めの電界を生成さ
せる構造を形成し、この斜めの電界によって電圧印加時
の液晶分子の配向ベクトルの変化方向を2つあるいは4
つの異なる方向とし、画素分割を行う方法がある。
の間に挟まれた液晶層に対し基板の法線方向に電界を印
加する液晶表示装置において、両方あるいは一方の基板
上に基板面法線方向の電界を歪ませ斜めの電界を生成さ
せる構造を形成し、この斜めの電界によって電圧印加時
の液晶分子の配向ベクトルの変化方向を2つあるいは4
つの異なる方向とし、画素分割を行う方法がある。
【0017】例えば、特開平09−236821号公報
や特開2000−029029号公報には、共通電極に
配向制御窓を備え、斜めの電界を生じさせて画素分割を
行なう液晶表示素子が開示されている。
や特開2000−029029号公報には、共通電極に
配向制御窓を備え、斜めの電界を生じさせて画素分割を
行なう液晶表示素子が開示されている。
【0018】図14に、特開2000−029029号
公報に開示の液晶表示装置について、その一画素の断面
図を示す。ガラス板などの第1の基板1上に、ITO
(Indium Tin Oxide)などからなる透明導電性の画素電
極2が形成されており、さらに画素電極2を覆い、第1
の基板1の全面にポリイミドなどの高分子膜からなる配
向膜4が形成される。一方、液晶層5を挟んで第1の基
板1に対向する位置に設置された第2の基板6上には、
ITOにより形成された共通電極7が設けられ、共通電
極7にはITOが部分的に形成されていない配向制御窓
18が形成される。さらに、共通電極7および配向制御
窓18を覆い、ポリイミドなどにより配向膜8が形成さ
れる。配向膜4、8としては、液晶分子長軸を配向膜に
対して垂直な方向に配向させる配向膜が用いられ、液晶
層5の液晶として、負の誘電率異方性を示す液晶分子が
用いられる。
公報に開示の液晶表示装置について、その一画素の断面
図を示す。ガラス板などの第1の基板1上に、ITO
(Indium Tin Oxide)などからなる透明導電性の画素電
極2が形成されており、さらに画素電極2を覆い、第1
の基板1の全面にポリイミドなどの高分子膜からなる配
向膜4が形成される。一方、液晶層5を挟んで第1の基
板1に対向する位置に設置された第2の基板6上には、
ITOにより形成された共通電極7が設けられ、共通電
極7にはITOが部分的に形成されていない配向制御窓
18が形成される。さらに、共通電極7および配向制御
窓18を覆い、ポリイミドなどにより配向膜8が形成さ
れる。配向膜4、8としては、液晶分子長軸を配向膜に
対して垂直な方向に配向させる配向膜が用いられ、液晶
層5の液晶として、負の誘電率異方性を示す液晶分子が
用いられる。
【0019】画素電極2と共通電極7との間に電圧を印
加することによって、初期には基板面に対して垂直配向
していた液晶分子が、斜めに倒れる。このとき、液晶分
子が倒れる方向を、配向制御窓18および画素電極エッ
ジ(画素電極2の端部)によって生じる斜め電界によっ
て制御する。配向制御窓18を境界として、左右で液晶
分子の倒れる方向が逆になる。このように、第2の画素
分割方式では、電圧印加時に形成される電界をあえて非
一様とすることにより液晶分子の運動方向を異ならせて
画素分割が行われる。
加することによって、初期には基板面に対して垂直配向
していた液晶分子が、斜めに倒れる。このとき、液晶分
子が倒れる方向を、配向制御窓18および画素電極エッ
ジ(画素電極2の端部)によって生じる斜め電界によっ
て制御する。配向制御窓18を境界として、左右で液晶
分子の倒れる方向が逆になる。このように、第2の画素
分割方式では、電圧印加時に形成される電界をあえて非
一様とすることにより液晶分子の運動方向を異ならせて
画素分割が行われる。
【0020】この方法では、共通電極のパターニングと
いった従来の微細加工技術によって画素分割を行うこと
ができるため、配向膜表面の配向処理状態を異ならせて
画素分割を行なう前記第1の画素分割方式に比べ、製造
技術が確立されており、より実用的である。
いった従来の微細加工技術によって画素分割を行うこと
ができるため、配向膜表面の配向処理状態を異ならせて
画素分割を行なう前記第1の画素分割方式に比べ、製造
技術が確立されており、より実用的である。
【0021】しかしながら、この第2の画素分割方式で
も、少なくとも第2の基板6の共通電極7に配向制御窓
18を形成する必要があり、従来の画素分割を行わない
液晶表示装置と比べると未だ製造工程が複雑であるとい
う問題があった。さらには、この第2の画素分割方式で
は、2つの基板を向かいあわせて貼り合わせる際の位置
ずれ、すなわちミスアライメントによって、液晶分子の
配向が乱れ精密な画素分割が行なえなくなり、表示品質
への悪影響をおよぼすことが問題であった。
も、少なくとも第2の基板6の共通電極7に配向制御窓
18を形成する必要があり、従来の画素分割を行わない
液晶表示装置と比べると未だ製造工程が複雑であるとい
う問題があった。さらには、この第2の画素分割方式で
は、2つの基板を向かいあわせて貼り合わせる際の位置
ずれ、すなわちミスアライメントによって、液晶分子の
配向が乱れ精密な画素分割が行なえなくなり、表示品質
への悪影響をおよぼすことが問題であった。
【0022】
【発明が解決しようとする課題】以上述べたように、従
来の液晶表示装置には、観察者が液晶表示装置を視認す
る角度すなわち視角によって透過光強度あるいは色相が
変化してしまい、コントラスト低下、階調反転あるいは
色ずれなど、いわゆる視角依存性の表示劣化が生じると
いう問題があった。
来の液晶表示装置には、観察者が液晶表示装置を視認す
る角度すなわち視角によって透過光強度あるいは色相が
変化してしまい、コントラスト低下、階調反転あるいは
色ずれなど、いわゆる視角依存性の表示劣化が生じると
いう問題があった。
【0023】この問題を解決するための方法として、各
画素を電圧印加時の液晶分子の運動方向が互いに異なる
2つ以上の領域に分割する、いわゆる画素分割方式が検
討されている。
画素を電圧印加時の液晶分子の運動方向が互いに異なる
2つ以上の領域に分割する、いわゆる画素分割方式が検
討されている。
【0024】しかし、画素内に液晶の初期配向の異なる
複数の領域を形成して画素分割を行なう液晶表示装置で
は、マスクラビングやフォトマスクを用いた選択露光な
ど、複雑な工程によって配向膜表面の配向処理を行なう
必要があるという問題があった。
複数の領域を形成して画素分割を行なう液晶表示装置で
は、マスクラビングやフォトマスクを用いた選択露光な
ど、複雑な工程によって配向膜表面の配向処理を行なう
必要があるという問題があった。
【0025】また、共通電極の一部を除去して配向制御
窓を形成し、液晶層に斜め方向の電界が印加されるよう
にして画素分割を行なう液晶表示装置では、配向制御窓
を形成するための工程が必要となる、共通電極と画素電
極との間に位置ずれが生じると表示品質に悪影響をおよ
ぼす、などという問題があった。
窓を形成し、液晶層に斜め方向の電界が印加されるよう
にして画素分割を行なう液晶表示装置では、配向制御窓
を形成するための工程が必要となる、共通電極と画素電
極との間に位置ずれが生じると表示品質に悪影響をおよ
ぼす、などという問題があった。
【0026】そこで、本発明は、視角依存性の表示劣化
を抑制するための画素分割を、従来の画素分割を行なわ
ない液晶表示装置と同様の工程で実現することができ、
また、共通電極と画素電極との間の位置ずれによって表
示品質へ悪影響が生じることがない液晶表示装置を提供
することを目的とする。
を抑制するための画素分割を、従来の画素分割を行なわ
ない液晶表示装置と同様の工程で実現することができ、
また、共通電極と画素電極との間の位置ずれによって表
示品質へ悪影響が生じることがない液晶表示装置を提供
することを目的とする。
【0027】
【課題を解決するための手段】前記の目的を達成するた
め、本発明による液晶表示装置は、表面に少なくとも画
素電極と配向膜とがこの順に形成された第1の基板と、
表面に少なくとも共通電極と配向膜とがこの順に形成さ
れた第2の基板とを有し、前記第1および第2の基板を
前記配向膜が向かいあうように平行に配置し両基板の間
の間隙に正の誘電率異方性を有するネマティック液晶を
挟持してなり、前記両配向膜の配向処理によって前記ネ
マティック液晶の液晶分子が電界無印加時にその長軸が
前記第1および第2の基板に対してほぼ平行となるよう
に配向されるとともに、前記画素電極の一部分を第2の
基板側に突出させ電極突起を形成したことを特徴とす
る。
め、本発明による液晶表示装置は、表面に少なくとも画
素電極と配向膜とがこの順に形成された第1の基板と、
表面に少なくとも共通電極と配向膜とがこの順に形成さ
れた第2の基板とを有し、前記第1および第2の基板を
前記配向膜が向かいあうように平行に配置し両基板の間
の間隙に正の誘電率異方性を有するネマティック液晶を
挟持してなり、前記両配向膜の配向処理によって前記ネ
マティック液晶の液晶分子が電界無印加時にその長軸が
前記第1および第2の基板に対してほぼ平行となるよう
に配向されるとともに、前記画素電極の一部分を第2の
基板側に突出させ電極突起を形成したことを特徴とす
る。
【0028】また、本発明による液晶表示装置は、表面
に少なくとも画素電極と配向膜とがこの順に形成された
第1の基板と、表面に少なくとも共通電極と配向膜とが
この順に形成された第2の基板とを有し、前記第1およ
び第2の基板を前記配向膜が向かいあうように平行に配
置し両基板の間の間隙に正の誘電率異方性を有するネマ
ティック液晶を挟持してなり、前記両配向膜の配向処理
によって前記ネマティック液晶の液晶分子が電界無印加
時にその長軸が前記第1および第2の基板に対してほぼ
平行となるように配向されるとともに、前記画素電極の
一部分を第2の基板側に突出させ電極突起を形成したこ
とを特徴とし、電界印加時に、前記第1の基板の法線に
対して斜め方向の電界を前記電極突起を対称の中心とし
て生成させることによって、前記画素電極内に電界印加
時の液晶分子の配向方向が異なる複数の領域を形成して
画素分割を行なうことを特徴とする。
に少なくとも画素電極と配向膜とがこの順に形成された
第1の基板と、表面に少なくとも共通電極と配向膜とが
この順に形成された第2の基板とを有し、前記第1およ
び第2の基板を前記配向膜が向かいあうように平行に配
置し両基板の間の間隙に正の誘電率異方性を有するネマ
ティック液晶を挟持してなり、前記両配向膜の配向処理
によって前記ネマティック液晶の液晶分子が電界無印加
時にその長軸が前記第1および第2の基板に対してほぼ
平行となるように配向されるとともに、前記画素電極の
一部分を第2の基板側に突出させ電極突起を形成したこ
とを特徴とし、電界印加時に、前記第1の基板の法線に
対して斜め方向の電界を前記電極突起を対称の中心とし
て生成させることによって、前記画素電極内に電界印加
時の液晶分子の配向方向が異なる複数の領域を形成して
画素分割を行なうことを特徴とする。
【0029】また、前記電極突起が前記画素電極を二分
する筋状の電極突起であることを特徴とする。
する筋状の電極突起であることを特徴とする。
【0030】さらに、前記第1の基板上に薄膜トランジ
スタが形成されており、該薄膜トランジスタのゲート電
極を形成する導電性薄膜、該薄膜トランジスタのゲート
絶縁膜、該薄膜トランジスタの半導体膜および該薄膜ト
ランジスタのソース・ドレイン電極を形成する導電性薄
膜のうちの少なくともいずれか一つが前記第1の基板と
前記画素電極との間にも形成されることにより、前記電
極突起が形成されていることを特徴とする。
スタが形成されており、該薄膜トランジスタのゲート電
極を形成する導電性薄膜、該薄膜トランジスタのゲート
絶縁膜、該薄膜トランジスタの半導体膜および該薄膜ト
ランジスタのソース・ドレイン電極を形成する導電性薄
膜のうちの少なくともいずれか一つが前記第1の基板と
前記画素電極との間にも形成されることにより、前記電
極突起が形成されていることを特徴とする。
【0031】また、前記第1の基板上に蓄積容量電極が
形成されており、該蓄積容量電極を構成する導電性薄膜
が前記第1の基板と前記画素電極との間にも形成される
ことにより、前記電極突起が形成されていることを特徴
とする。
形成されており、該蓄積容量電極を構成する導電性薄膜
が前記第1の基板と前記画素電極との間にも形成される
ことにより、前記電極突起が形成されていることを特徴
とする。
【0032】前記第1の基板と前記画素電極との間に絶
縁性の平坦化膜を形成してもよい。
縁性の平坦化膜を形成してもよい。
【0033】前記両配向膜の表面における前記ネマティ
ック液晶の液晶分子のプレチルト角を1°以下とすると
よい。
ック液晶の液晶分子のプレチルト角を1°以下とすると
よい。
【0034】前記第1および第2の基板の配向膜に、配
向膜の略法線方向から直線偏光の光を照射して配向処理
を行なうことにより、液晶分子の長軸が前記第1および
第2の基板に対してほぼ平行、さらには1°以下のプレ
チルト角である液晶表示装置を得ることができる。
向膜の略法線方向から直線偏光の光を照射して配向処理
を行なうことにより、液晶分子の長軸が前記第1および
第2の基板に対してほぼ平行、さらには1°以下のプレ
チルト角である液晶表示装置を得ることができる。
【0035】前記第1および第2の基板の配向膜に第1
のラビング処理を施し、さらに該第1のラビング処理と
は異なる方向に第2のラビング処理を施し、前記第1の
ラビング処理の強度より前記第2のラビング処理の強度
を小さくすることにより、液晶分子の長軸が前記第1お
よび第2の基板に対してほぼ平行、さらには1°以下の
プレチルト角である液晶表示装置を得ることができる。
のラビング処理を施し、さらに該第1のラビング処理と
は異なる方向に第2のラビング処理を施し、前記第1の
ラビング処理の強度より前記第2のラビング処理の強度
を小さくすることにより、液晶分子の長軸が前記第1お
よび第2の基板に対してほぼ平行、さらには1°以下の
プレチルト角である液晶表示装置を得ることができる。
【0036】
【発明の実施の形態】実施の形態1 図1に、本発明の第1の実施の形態にかかる液晶表示装
置について、その一画素の断面図を示す。
置について、その一画素の断面図を示す。
【0037】図1において、第1の基板1上には画素電
極2が形成されており、画素電極と第1の基板の間に構
造物3を形成することにより、画素電極2の一部を高く
突出させた構造としている。第1の基板上の画素電極な
らびに画素電極突起部の表面をポリイミドなどの配向膜
4で被覆しており、液晶の初期配向を制御している。液
晶層5を介し、第1の基板1に対向する位置に第2の基
板6が配置され、第2の基板6の液晶層側にはITOな
どの透明電極が形成されてなる共通電極7が設けられて
いる。前記共通電極7と液晶層5との間には、共通電極
7を覆うポリイミドなどの配向膜8が被覆されており、
第1の基板上の配向膜4と同様に、液晶の初期配向を制
御している。
極2が形成されており、画素電極と第1の基板の間に構
造物3を形成することにより、画素電極2の一部を高く
突出させた構造としている。第1の基板上の画素電極な
らびに画素電極突起部の表面をポリイミドなどの配向膜
4で被覆しており、液晶の初期配向を制御している。液
晶層5を介し、第1の基板1に対向する位置に第2の基
板6が配置され、第2の基板6の液晶層側にはITOな
どの透明電極が形成されてなる共通電極7が設けられて
いる。前記共通電極7と液晶層5との間には、共通電極
7を覆うポリイミドなどの配向膜8が被覆されており、
第1の基板上の配向膜4と同様に、液晶の初期配向を制
御している。
【0038】なお、画素電極2と画素電極突起を形成す
る構造物3は直接接していなくても良く、画素電極2と
構造物3の間に層間絶縁膜などが挟まれていても構わな
い。また、図2に示すように、画素電極2と配向膜4の
間に画素電極突起を形成する構造物3を配置しても良
い。この場合、構造物3は導電性材料から構成されなけ
ればならない。図2におけるその他の構成については、
図1に示したものと同様である。ここでは示さないが、
第1の基板1および第2の基板6の外側には必要に応じ
て光学補償板が設けられる。さらに、第1および第2の
基板あるいは光学補償板の外側には偏光板が設けられ
る。
る構造物3は直接接していなくても良く、画素電極2と
構造物3の間に層間絶縁膜などが挟まれていても構わな
い。また、図2に示すように、画素電極2と配向膜4の
間に画素電極突起を形成する構造物3を配置しても良
い。この場合、構造物3は導電性材料から構成されなけ
ればならない。図2におけるその他の構成については、
図1に示したものと同様である。ここでは示さないが、
第1の基板1および第2の基板6の外側には必要に応じ
て光学補償板が設けられる。さらに、第1および第2の
基板あるいは光学補償板の外側には偏光板が設けられ
る。
【0039】本発明に用いられる液晶層に含まれる液晶
分子は、正の誘電率異方性を有したネマティック液晶で
あり、電界無印加時に前記液晶分子の長軸を第1および
第2の基板面に対して略平行に配向させる。
分子は、正の誘電率異方性を有したネマティック液晶で
あり、電界無印加時に前記液晶分子の長軸を第1および
第2の基板面に対して略平行に配向させる。
【0040】本発明に適用される液晶表示モードとして
は、電界無印加時に液晶分子の長軸を第1および第2の
基板面に略平行に配向し、液晶層の両側の画素電極2お
よび共通電極7から液晶層の厚さ方向に印加される縦電
界によって液晶分子の長軸が第1および第2の基板との
なす角度を大きくするように立ち上がるモードであっ
て、各画素を縦電界の歪みによって発生する斜め電界に
よって電界印加時の液晶分子の配向方向が異なる複数の
領域に分割するモードが用いられる。
は、電界無印加時に液晶分子の長軸を第1および第2の
基板面に略平行に配向し、液晶層の両側の画素電極2お
よび共通電極7から液晶層の厚さ方向に印加される縦電
界によって液晶分子の長軸が第1および第2の基板との
なす角度を大きくするように立ち上がるモードであっ
て、各画素を縦電界の歪みによって発生する斜め電界に
よって電界印加時の液晶分子の配向方向が異なる複数の
領域に分割するモードが用いられる。
【0041】また、位相差板によって光学的にリタデー
ションを補償し広視野角を得るという観点、および応答
速度を高速にするという観点から、好ましくは、基板法
線方向から見た場合、第1の基板側の液晶分子の配向方
向と第2の基板側の液晶分子の配向方向とのなす角度が
小さい方が良く、さらに好ましくは、前記第1および第
2の基板での液晶分子の配向方向が平行である方が良
い。
ションを補償し広視野角を得るという観点、および応答
速度を高速にするという観点から、好ましくは、基板法
線方向から見た場合、第1の基板側の液晶分子の配向方
向と第2の基板側の液晶分子の配向方向とのなす角度が
小さい方が良く、さらに好ましくは、前記第1および第
2の基板での液晶分子の配向方向が平行である方が良
い。
【0042】本発明において、画素電極2の突起は、画
素電極と第1の基板との間に構造物3を形成する、ある
いは画素電極2と配向膜4の間に導電性の構造物3を形
成することにより構成する。画素電極突起としての幅は
特に制限はないが、液晶分子の配向方向を制御する斜め
電界を強くする観点、および透過率を低減させないとい
う観点から、3μm以上20μm以下が好ましく、この
うち5μm以上15μm以下がより好ましく、さらにこ
の中でも7μm以上12μm以下が特に好ましい。ま
た、画素電極突起の高さとしては特に制限はないが、液
晶分子の配向方向を制御する斜め電界を強くする観点か
ら、画素電極の突起以外の部分に比較して少なくとも
0.1μm以上が好ましく、このうち0.3μm以上がよ
り好ましく、さらにこの中でも0.5μm以上が好まし
い。
素電極と第1の基板との間に構造物3を形成する、ある
いは画素電極2と配向膜4の間に導電性の構造物3を形
成することにより構成する。画素電極突起としての幅は
特に制限はないが、液晶分子の配向方向を制御する斜め
電界を強くする観点、および透過率を低減させないとい
う観点から、3μm以上20μm以下が好ましく、この
うち5μm以上15μm以下がより好ましく、さらにこ
の中でも7μm以上12μm以下が特に好ましい。ま
た、画素電極突起の高さとしては特に制限はないが、液
晶分子の配向方向を制御する斜め電界を強くする観点か
ら、画素電極の突起以外の部分に比較して少なくとも
0.1μm以上が好ましく、このうち0.3μm以上がよ
り好ましく、さらにこの中でも0.5μm以上が好まし
い。
【0043】前記画素電極突起と画素電極端の距離に対
して好ましい範囲が存在する。画素電極突起と画素電極
端の距離が短い場合、実質的に表示に寄与する領域が狭
くなり、白表示時の透過率が低下する。一方、画素電極
突起と画素電極端の距離が長い場合、斜め電界による配
向制御が全体に行き渡るのに時間がかかり、それまでの
間、特に画素電極突起と画素電極端との中間あたりに位
置する液晶分子は、斜め電界の方向とは無関係に、一旦
縦方向の電界によって許容される全ての方向に傾きう
る。すなわち、画素電極突起と画素電極端の距離が長い
場合、この過渡的な液晶分子の応答により応答速度が低
下する。以上の観点から、画素電極突起部と画素電極端
の距離としては特に制限はないが、好ましくは20μm
以上かつ100μm以下、さらに好ましくは30μm以
上70μm以下であるのが望ましい。
して好ましい範囲が存在する。画素電極突起と画素電極
端の距離が短い場合、実質的に表示に寄与する領域が狭
くなり、白表示時の透過率が低下する。一方、画素電極
突起と画素電極端の距離が長い場合、斜め電界による配
向制御が全体に行き渡るのに時間がかかり、それまでの
間、特に画素電極突起と画素電極端との中間あたりに位
置する液晶分子は、斜め電界の方向とは無関係に、一旦
縦方向の電界によって許容される全ての方向に傾きう
る。すなわち、画素電極突起と画素電極端の距離が長い
場合、この過渡的な液晶分子の応答により応答速度が低
下する。以上の観点から、画素電極突起部と画素電極端
の距離としては特に制限はないが、好ましくは20μm
以上かつ100μm以下、さらに好ましくは30μm以
上70μm以下であるのが望ましい。
【0044】配向膜としてはポリイミド膜をラビング処
理したものなどが良く用いられるが、特に制限はない。
また、ラビング処理を用いる場合、ローラーの配向膜に
対する押し込み量、ラビング回数、ラビング方向、ラビ
ングローラー回転数、およびステージ回転数などは所望
の配向を得るために調整する。なお、液晶層を介して相
対する配向膜表面でのプレチルト角の方向は、パラレル
配置とアンチパラレル配置の両方が適用できる。
理したものなどが良く用いられるが、特に制限はない。
また、ラビング処理を用いる場合、ローラーの配向膜に
対する押し込み量、ラビング回数、ラビング方向、ラビ
ングローラー回転数、およびステージ回転数などは所望
の配向を得るために調整する。なお、液晶層を介して相
対する配向膜表面でのプレチルト角の方向は、パラレル
配置とアンチパラレル配置の両方が適用できる。
【0045】次に、より具体的な実施の形態を示す。
【0046】第1の基板1として、ガラス板(コーニン
グ1737)を用い、画素電極突起部の構造物3とし
て、Crパターン(0.5μm厚)を形成する。その結
果、画素電極突起の高さは0.5μmとなる。また、画
素電極2として、前記画素電極突起部の構造物を覆うI
TO膜(80nm厚)を用いる。画素電極のサイズは、
80μm×270μmとする。図3に示すように、画素
電極突起は、画素電極中央に形成し、画素電極の長辺方
向に対して平行とする。画素電極突起のサイズは、10
μm×270μmとする。画素電極突起を画素電極中央
に配置しているため、画素電極突起を境界として左右の
面積を50:50とした画素分割構成となる。なお、I
TO膜はスパッタリングにより形成した。
グ1737)を用い、画素電極突起部の構造物3とし
て、Crパターン(0.5μm厚)を形成する。その結
果、画素電極突起の高さは0.5μmとなる。また、画
素電極2として、前記画素電極突起部の構造物を覆うI
TO膜(80nm厚)を用いる。画素電極のサイズは、
80μm×270μmとする。図3に示すように、画素
電極突起は、画素電極中央に形成し、画素電極の長辺方
向に対して平行とする。画素電極突起のサイズは、10
μm×270μmとする。画素電極突起を画素電極中央
に配置しているため、画素電極突起を境界として左右の
面積を50:50とした画素分割構成となる。なお、I
TO膜はスパッタリングにより形成した。
【0047】なお、TFT20、ゲート配線10および
ソース配線9は、アレイ状に配列した各画素の画素電極
2に電圧を印加するために要するものであり、本発明に
関わる構成においては特に重要ではないので、詳細な説
明については省略する。TFT、ゲート配線およびソー
ス配線は、通常用いられている材料および構造により構
成される。
ソース配線9は、アレイ状に配列した各画素の画素電極
2に電圧を印加するために要するものであり、本発明に
関わる構成においては特に重要ではないので、詳細な説
明については省略する。TFT、ゲート配線およびソー
ス配線は、通常用いられている材料および構造により構
成される。
【0048】第2の基板6として、ガラス板(コーニン
グ1737)を用い、該ガラス板上に共通電極7として
ITO膜(80nm厚)を全面にコートする。
グ1737)を用い、該ガラス板上に共通電極7として
ITO膜(80nm厚)を全面にコートする。
【0049】配向膜4、8として、JALS146(8
0nm厚)を用い、第1の基板の画素電極上および第2
の基板の共通電極上にコートする。配向膜は、60秒間
2000rpmでスピンコーティングした。次に、配向
膜を5分間、80℃でプリベークした後、1時間180
℃でポストベークした。次に、順方向速度20mm/s
で、押し込み量0.3mmで250rpmで回転するロ
ーラー上のラビング布(YA−20−R)を用いて配向
膜4、8を2回ラビング処理した。ラビング方向は、第
1の基板1の画素電極突起の長辺に対して直交する方向
とする。
0nm厚)を用い、第1の基板の画素電極上および第2
の基板の共通電極上にコートする。配向膜は、60秒間
2000rpmでスピンコーティングした。次に、配向
膜を5分間、80℃でプリベークした後、1時間180
℃でポストベークした。次に、順方向速度20mm/s
で、押し込み量0.3mmで250rpmで回転するロ
ーラー上のラビング布(YA−20−R)を用いて配向
膜4、8を2回ラビング処理した。ラビング方向は、第
1の基板1の画素電極突起の長辺に対して直交する方向
とする。
【0050】第1の基板および第2の基板を前記電極お
よび配向膜を内側として対向させ、アンチパラレル配置
になるよう、両基板のラビング方向が平行かつ反対向き
になるように貼り合わせる。貼り合わせにはミクロパー
ルスペーサ(積水ファインケミカル(株))およびスト
ラクトボンド352A(三井東圧(株))を用いて、
3.5μmのセルギャップを有する平行な液晶セルを作
製する。ネマティック液晶MLC6846−000(メ
ルク(株)、複屈折率Δn=0.0897、誘電率異方
性Δε=10.3)を、第1の基板と第2の基板との間
の間隙に注入する。
よび配向膜を内側として対向させ、アンチパラレル配置
になるよう、両基板のラビング方向が平行かつ反対向き
になるように貼り合わせる。貼り合わせにはミクロパー
ルスペーサ(積水ファインケミカル(株))およびスト
ラクトボンド352A(三井東圧(株))を用いて、
3.5μmのセルギャップを有する平行な液晶セルを作
製する。ネマティック液晶MLC6846−000(メ
ルク(株)、複屈折率Δn=0.0897、誘電率異方
性Δε=10.3)を、第1の基板と第2の基板との間
の間隙に注入する。
【0051】以上の作製工程により、配向膜表面におけ
る液晶分子の初期配向方向は基板法線方向から観測した
場合、第1の基板および第2の基板上で互いに平行とな
る方向に成され、液晶の配向はこれら基板の間で一定方
向に配向した分子配向となっている。すなわち、液晶の
ツイスト角は0゜となる。
る液晶分子の初期配向方向は基板法線方向から観測した
場合、第1の基板および第2の基板上で互いに平行とな
る方向に成され、液晶の配向はこれら基板の間で一定方
向に配向した分子配向となっている。すなわち、液晶の
ツイスト角は0゜となる。
【0052】さらに、両基板および位相差板の外側に
は、偏光板の透過軸が各基板の配向膜表面上の液晶分子
の初期配向方向に対して45゜の角度を成し、かつ第1
の基板の外側の偏光板と第2の基板の外側の偏光板の透
過軸が互いに直交するように偏光板が設けられる。
は、偏光板の透過軸が各基板の配向膜表面上の液晶分子
の初期配向方向に対して45゜の角度を成し、かつ第1
の基板の外側の偏光板と第2の基板の外側の偏光板の透
過軸が互いに直交するように偏光板が設けられる。
【0053】第2の基板と偏光板との間に正の一軸位相
差板(リタデーション:314nm)を設ける。
差板(リタデーション:314nm)を設ける。
【0054】図4に、電界を印加したときの等電位線お
よび液晶分子の配向の様子を図3におけるII−II断面で
模式的に表わしたものを示す。ここで、電界は図示した
等電位線に対して直交となる。画素電極突起の両端で等
電位線が歪み、画素電極突起を対称の中心として互いに
反対方向に斜め電界が生じ、それに対応してそれぞれ斜
め電界方向に分子長軸を近づけるように液晶分子5aが
傾き立ち上がる。一方、画素電極エッジ部にも斜め電界
が生じ、それに対応してそれぞれ斜め電界方向に分子長
軸を近づけるように液晶分子5aが立ち上がる。
よび液晶分子の配向の様子を図3におけるII−II断面で
模式的に表わしたものを示す。ここで、電界は図示した
等電位線に対して直交となる。画素電極突起の両端で等
電位線が歪み、画素電極突起を対称の中心として互いに
反対方向に斜め電界が生じ、それに対応してそれぞれ斜
め電界方向に分子長軸を近づけるように液晶分子5aが
傾き立ち上がる。一方、画素電極エッジ部にも斜め電界
が生じ、それに対応してそれぞれ斜め電界方向に分子長
軸を近づけるように液晶分子5aが立ち上がる。
【0055】図4に示すように、画素電極突起部から画
素電極エッジに亘って形成される領域Aにおいて、画素
電極突起部における斜め電界の方向と画素電極エッジ部
における斜め電界の方向が一致している。また、同様に
領域Bにおいても、画素電極突起部における斜め電界の
方向と画素電極エッジ部における斜め電界の方向が一致
している。したがって、領域A内の液晶分子はすべて同
一の方向に立ち上がり、また領域B内の液晶分子もすべ
て同一の方向に立ち上がる。このため、領域A内あるい
は領域B内に、液晶分子の立ち上がり方向が不確定な領
域は存在せず、画質の低下をもたらすディスクリネーシ
ョンが発生しない。
素電極エッジに亘って形成される領域Aにおいて、画素
電極突起部における斜め電界の方向と画素電極エッジ部
における斜め電界の方向が一致している。また、同様に
領域Bにおいても、画素電極突起部における斜め電界の
方向と画素電極エッジ部における斜め電界の方向が一致
している。したがって、領域A内の液晶分子はすべて同
一の方向に立ち上がり、また領域B内の液晶分子もすべ
て同一の方向に立ち上がる。このため、領域A内あるい
は領域B内に、液晶分子の立ち上がり方向が不確定な領
域は存在せず、画質の低下をもたらすディスクリネーシ
ョンが発生しない。
【0056】また、すでに説明したように、領域Aにお
ける斜め電界と領域Bにおける斜め電界とは、方向が反
対向きである。したがって、領域Aと領域Bとでは液晶
分子の立ち上がり方向が反対向きになる。1つの画素電
極内に、画素電極突起を境にして立ち上がり方向が逆に
なるA、B2つの領域が形成されることになり、画素分
割が実現できる。
ける斜め電界と領域Bにおける斜め電界とは、方向が反
対向きである。したがって、領域Aと領域Bとでは液晶
分子の立ち上がり方向が反対向きになる。1つの画素電
極内に、画素電極突起を境にして立ち上がり方向が逆に
なるA、B2つの領域が形成されることになり、画素分
割が実現できる。
【0057】図5に本実施の形態の液晶表示装置につい
て、印加電圧と透過率との関係を示す。図5において
は、印加電圧5Vの時の透過率を100%として印加電
圧−透過率曲線を示す。図5から本実施の形態の液晶表
示装置は、印加電圧0〜1Vにおいて黒を表示し、1V
以上では印加電圧の増加に従い透過率が上昇しているこ
とが分かる。すなわち、ノーマリ・ブラックで駆動して
いる。
て、印加電圧と透過率との関係を示す。図5において
は、印加電圧5Vの時の透過率を100%として印加電
圧−透過率曲線を示す。図5から本実施の形態の液晶表
示装置は、印加電圧0〜1Vにおいて黒を表示し、1V
以上では印加電圧の増加に従い透過率が上昇しているこ
とが分かる。すなわち、ノーマリ・ブラックで駆動して
いる。
【0058】画素分割が行われていることは、正面から
見たときに完全に白とはならない電圧(例えば2V)を
液晶表示装置に印加し、この状態の液晶表示装置の各画
素を斜め方向から顕微鏡観察し、領域Aおよび領域Bの
表示色が、正面から見た場合に比べ一方は暗くなり、他
方は明るくなることで簡単に確認することができる。
見たときに完全に白とはならない電圧(例えば2V)を
液晶表示装置に印加し、この状態の液晶表示装置の各画
素を斜め方向から顕微鏡観察し、領域Aおよび領域Bの
表示色が、正面から見た場合に比べ一方は暗くなり、他
方は明るくなることで簡単に確認することができる。
【0059】画素分割が行われていない場合、液晶分子
の立ち上がり方向と視角とがなす角度によって、リタデ
ーションおよび透過率変化してしまうが、本実施の形態
の液晶表示装置においては、各画素内に液晶分子の立ち
上がり方向が異なる複数の領域を有しているため、視角
変化に伴う各領域のリタデーションおよび透過率の変化
が打ち消しあい、視角に依存した表示不良を抑制するこ
とができる。
の立ち上がり方向と視角とがなす角度によって、リタデ
ーションおよび透過率変化してしまうが、本実施の形態
の液晶表示装置においては、各画素内に液晶分子の立ち
上がり方向が異なる複数の領域を有しているため、視角
変化に伴う各領域のリタデーションおよび透過率の変化
が打ち消しあい、視角に依存した表示不良を抑制するこ
とができる。
【0060】ここでは、白黒表示を行わせるように正の
一軸位相差板を設けた例を示したが、いうまでもなく、
これら位相差板の光学設計を行うことにより、また必要
で有れば前記位相差板に加えてさらに別の位相差板を設
けることにより視野角をさらに広げることが可能とな
る。
一軸位相差板を設けた例を示したが、いうまでもなく、
これら位相差板の光学設計を行うことにより、また必要
で有れば前記位相差板に加えてさらに別の位相差板を設
けることにより視野角をさらに広げることが可能とな
る。
【0061】実施の形態2 次に、本発明の第2の実施の形態にかかる液晶表示装置
について説明する。
について説明する。
【0062】本実施の形態では、画素電極の突起部を形
成するための構造体3として、TFTのゲート電極を構
成する材料、あるいはTFTのゲート絶縁膜を構成する
材料、あるいはTFTの半導体膜を構成する材料、ある
いはTFTのソース・ドレイン電極を構成する材料のう
ち、少なくとも1つを利用することができる。
成するための構造体3として、TFTのゲート電極を構
成する材料、あるいはTFTのゲート絶縁膜を構成する
材料、あるいはTFTの半導体膜を構成する材料、ある
いはTFTのソース・ドレイン電極を構成する材料のう
ち、少なくとも1つを利用することができる。
【0063】また、第1の基板上に画素電極の電位を保
持するための蓄積容量電極を設ける場合には、この蓄積
容量電極を構成する材料を利用して構造体3を形成して
もよい。
持するための蓄積容量電極を設ける場合には、この蓄積
容量電極を構成する材料を利用して構造体3を形成して
もよい。
【0064】すなわち、TFTのゲート電極を形成する
際に同時にゲート電極の材料による薄膜を画素電極部に
も形成して画素電極突起部を構成する、あるいはTFT
のゲート絶縁膜を形成する際に同時にゲート絶縁膜の材
料による膜を画素電極部にも形成して画素電極突起を構
成する、あるいはTFTの半導体膜を形成する際に同時
に半導体膜を画素電極部にも形成して画素電極突起を構
成する、あるいはTFTのソース・ドレイン電極を形成
する際に同時にソース・ドレイン電極の材料による薄膜
を画素電極部にも形成して画素電極突起部を構成する、
あるいは蓄積容量電極を形成する際に同時に蓄積容量電
極の材料による薄膜を画素電極部にも形成して画素電極
突起部を構成する、あるいは層間絶縁膜を形成する際に
同時に層間絶縁膜の材料による膜を画素電極部にも形成
して画素電極突起部を構成することができる。
際に同時にゲート電極の材料による薄膜を画素電極部に
も形成して画素電極突起部を構成する、あるいはTFT
のゲート絶縁膜を形成する際に同時にゲート絶縁膜の材
料による膜を画素電極部にも形成して画素電極突起を構
成する、あるいはTFTの半導体膜を形成する際に同時
に半導体膜を画素電極部にも形成して画素電極突起を構
成する、あるいはTFTのソース・ドレイン電極を形成
する際に同時にソース・ドレイン電極の材料による薄膜
を画素電極部にも形成して画素電極突起部を構成する、
あるいは蓄積容量電極を形成する際に同時に蓄積容量電
極の材料による薄膜を画素電極部にも形成して画素電極
突起部を構成する、あるいは層間絶縁膜を形成する際に
同時に層間絶縁膜の材料による膜を画素電極部にも形成
して画素電極突起部を構成することができる。
【0065】この構成により、画素電極突起部を構成す
るための構造体を製造するプロセスを追加する必要はな
く、従来の画素分割を行なわない液晶表示装置の製造プ
ロセスを複雑にすることなく構成することができ、電界
印加により画素電極突起と画素電極エッジに発生する斜
め電界により配向方向を制御でき、画素分割が可能とな
る。
るための構造体を製造するプロセスを追加する必要はな
く、従来の画素分割を行なわない液晶表示装置の製造プ
ロセスを複雑にすることなく構成することができ、電界
印加により画素電極突起と画素電極エッジに発生する斜
め電界により配向方向を制御でき、画素分割が可能とな
る。
【0066】なお、TFTのゲート電極を形成する際
に、同時にゲート電極の材料による薄膜を画素電極部に
形成して画素電極突起部のための構造物として用いた場
合においては、この構造物のゲート電極材薄膜を蓄積容
量電極として用い、画素の容量制御に供しても構わな
い。このとき、この構造物と画素電極との間に絶縁体層
が挟まれることはいうまでもない。また、ゲート絶縁膜
および層間絶縁膜が画素電極全体を覆ってしまっても構
わない。
に、同時にゲート電極の材料による薄膜を画素電極部に
形成して画素電極突起部のための構造物として用いた場
合においては、この構造物のゲート電極材薄膜を蓄積容
量電極として用い、画素の容量制御に供しても構わな
い。このとき、この構造物と画素電極との間に絶縁体層
が挟まれることはいうまでもない。また、ゲート絶縁膜
および層間絶縁膜が画素電極全体を覆ってしまっても構
わない。
【0067】次に、より具体的な実施の形態を図6を用
いて説明する。
いて説明する。
【0068】第1の基板としてガラス板(コーニング1
737)を用い、画素電極突起部の構造物3として、T
FTのゲート電極の構成材であるクロム膜14(400
nm厚)、ゲート絶縁膜の構成材であるSiNx膜15
(400nm厚)およびソース電極の構成材であるクロ
ム膜16(200nm厚)を積層したもので構成する。
その結果、画素電極突起の高さは1μmとなる。また、
画素電極2として前記画素電極突起部の構造物を覆うI
TO膜(80nm厚)を用いる。画素電極のサイズは、
80μm×270μmとする。図3に示した実施の形態
1と同様に、画素電極突起は、画素電極中央に形成し、
画素電極の長辺方向に対して平行とする。画素電極突起
のサイズは、10μm×270μmとする。画素電極突
起を画素電極中央に配置しているため、画素電極突起を
境界として、左右の面積を50:50とした画素分割構
成とする。その他の構成は前記第1の実施の形態と同様
とする。なお、クロム膜はスパッタリングで形成し、S
iNx膜はプラズマCVDで形成し、ITO膜はスパッ
タリングにより形成する。
737)を用い、画素電極突起部の構造物3として、T
FTのゲート電極の構成材であるクロム膜14(400
nm厚)、ゲート絶縁膜の構成材であるSiNx膜15
(400nm厚)およびソース電極の構成材であるクロ
ム膜16(200nm厚)を積層したもので構成する。
その結果、画素電極突起の高さは1μmとなる。また、
画素電極2として前記画素電極突起部の構造物を覆うI
TO膜(80nm厚)を用いる。画素電極のサイズは、
80μm×270μmとする。図3に示した実施の形態
1と同様に、画素電極突起は、画素電極中央に形成し、
画素電極の長辺方向に対して平行とする。画素電極突起
のサイズは、10μm×270μmとする。画素電極突
起を画素電極中央に配置しているため、画素電極突起を
境界として、左右の面積を50:50とした画素分割構
成とする。その他の構成は前記第1の実施の形態と同様
とする。なお、クロム膜はスパッタリングで形成し、S
iNx膜はプラズマCVDで形成し、ITO膜はスパッ
タリングにより形成する。
【0069】図6に示すように、画素電極突起の両端で
等電位線が歪み、互いに反対方向に斜め電界が生じ、そ
れに対応してそれぞれ斜め電界方向に分子長軸を近づけ
るように液晶分子が傾き立ち上がる。その結果、第1の
実施の形態において述べたのと同様に、1つの画素電極
内に、画素電極突起部を境にして立ち上がり方向が逆に
なるA、B2つの領域が形成されることになり、画素分
割が実現できる。
等電位線が歪み、互いに反対方向に斜め電界が生じ、そ
れに対応してそれぞれ斜め電界方向に分子長軸を近づけ
るように液晶分子が傾き立ち上がる。その結果、第1の
実施の形態において述べたのと同様に、1つの画素電極
内に、画素電極突起部を境にして立ち上がり方向が逆に
なるA、B2つの領域が形成されることになり、画素分
割が実現できる。
【0070】本実施の形態の液晶表示装置において、印
加電圧と透過率との関係は図5と同様になる。すなわ
ち、本実施の形態の液晶表示装置は、印加電圧0〜1V
において黒を表示し、1V以上では印加電圧の増加に従
い透過率が上昇し、ノーマリ・ブラックで駆動してい
る。
加電圧と透過率との関係は図5と同様になる。すなわ
ち、本実施の形態の液晶表示装置は、印加電圧0〜1V
において黒を表示し、1V以上では印加電圧の増加に従
い透過率が上昇し、ノーマリ・ブラックで駆動してい
る。
【0071】画素分割が行われていることは、正面から
見たときに完全に白とはならない電圧(例えば2V)を
液晶表示装置に印加し、この状態の液晶表示装置の各画
素を斜め方向から顕微鏡観察し、領域Aおよび領域Bの
表示色が、正面から見た場合に比べ一方は暗くなり、他
方は明るくなることで簡単に確認することができる。
見たときに完全に白とはならない電圧(例えば2V)を
液晶表示装置に印加し、この状態の液晶表示装置の各画
素を斜め方向から顕微鏡観察し、領域Aおよび領域Bの
表示色が、正面から見た場合に比べ一方は暗くなり、他
方は明るくなることで簡単に確認することができる。
【0072】画素分割が行われていない場合、液晶分子
の立ち上がり方向と視角とがなす角度によって、リタデ
ーションおよび透過率変化してしまうが、本実施の形態
の液晶表示装置においては、各画素内に液晶分子の立ち
上がり方向が異なる複数の領域を有しているため、視角
変化に伴う各領域のリタデーションおよび透過率の変化
が打ち消しあい、視角に依存した表示不良を抑制するこ
とができる。
の立ち上がり方向と視角とがなす角度によって、リタデ
ーションおよび透過率変化してしまうが、本実施の形態
の液晶表示装置においては、各画素内に液晶分子の立ち
上がり方向が異なる複数の領域を有しているため、視角
変化に伴う各領域のリタデーションおよび透過率の変化
が打ち消しあい、視角に依存した表示不良を抑制するこ
とができる。
【0073】実施の形態3 次に、本発明の第3の実施の形態にかかる液晶表示装置
について説明する。
について説明する。
【0074】図7および図8に示すように、本実施の形
態では、第1の基板1と第1の基板上の画素電極2との
間に絶縁性の平坦化膜19を形成する。本発明は、画素
電極突起および画素電極エッジに発生する電界歪みによ
り液晶分子の配向を制御するものであり、画素電極突起
部以外の画素電極部は平坦である方が望ましい。画素電
極突起以外の画素電極部を平坦とすることにより、電界
による良好な配向制御により画素分割が行われる。平坦
化膜としては、SOG膜、BPSG膜、アクリル樹脂、
ポリイミド樹脂などが用いられ、画素電極突起以外の画
素電極部の下地として平坦性を高める働きをしている。
態では、第1の基板1と第1の基板上の画素電極2との
間に絶縁性の平坦化膜19を形成する。本発明は、画素
電極突起および画素電極エッジに発生する電界歪みによ
り液晶分子の配向を制御するものであり、画素電極突起
部以外の画素電極部は平坦である方が望ましい。画素電
極突起以外の画素電極部を平坦とすることにより、電界
による良好な配向制御により画素分割が行われる。平坦
化膜としては、SOG膜、BPSG膜、アクリル樹脂、
ポリイミド樹脂などが用いられ、画素電極突起以外の画
素電極部の下地として平坦性を高める働きをしている。
【0075】次に、より具体的な実施の形態を示す。
【0076】第1の基板として、ガラス板(コーニング
1737)を用い、TFT20を形成後、TFTを覆っ
て感光性のアクリル樹脂を被覆して平坦化膜19(1μ
m厚)を形成し、これを露光および現像することによ
り、コンタクトホール13を形成してソース電極12の
上方を露出する。画素電極突起部の構造物3を、クロム
膜(0.5μm厚)を前記平坦化膜上に成膜、パターニ
ングすることにより形成する。前記平坦化膜およびクロ
ムパターンを覆うように、ITOを成膜し(80nm
厚)、これをエッチングすることで画素電極2を形成す
る。画素電極2とドレイン電極12とは、前記コンタク
トホール13にて電気的に接続されている。
1737)を用い、TFT20を形成後、TFTを覆っ
て感光性のアクリル樹脂を被覆して平坦化膜19(1μ
m厚)を形成し、これを露光および現像することによ
り、コンタクトホール13を形成してソース電極12の
上方を露出する。画素電極突起部の構造物3を、クロム
膜(0.5μm厚)を前記平坦化膜上に成膜、パターニ
ングすることにより形成する。前記平坦化膜およびクロ
ムパターンを覆うように、ITOを成膜し(80nm
厚)、これをエッチングすることで画素電極2を形成す
る。画素電極2とドレイン電極12とは、前記コンタク
トホール13にて電気的に接続されている。
【0077】画素電極突起の高さはクロム構造物により
0.5μmとなる。画素電極のサイズは、80μm×2
70μmとする。画素電極突起のサイズは、10μm×
270μmとする。図7に示すように、画素電極突起
は、画素電極中央に形成し、画素電極の長辺方向に対し
て平行とする。画素電極突起を画素電極中央に配置して
いるため、画素電極突起を境界として、左右の面積を5
0:50とした画素分割構成となる。画素電極2は平坦
化膜19を介してTFT20、ゲート配線10および信
号配線9を覆っている。その他の構成は前記第1の実施
の形態と同様とする。なお、クロム膜およびITO膜は
スパッタリングにより形成する。
0.5μmとなる。画素電極のサイズは、80μm×2
70μmとする。画素電極突起のサイズは、10μm×
270μmとする。図7に示すように、画素電極突起
は、画素電極中央に形成し、画素電極の長辺方向に対し
て平行とする。画素電極突起を画素電極中央に配置して
いるため、画素電極突起を境界として、左右の面積を5
0:50とした画素分割構成となる。画素電極2は平坦
化膜19を介してTFT20、ゲート配線10および信
号配線9を覆っている。その他の構成は前記第1の実施
の形態と同様とする。なお、クロム膜およびITO膜は
スパッタリングにより形成する。
【0078】図8に示すように、画素電極突起の両端で
等電位線が歪み、互いに反対方向に斜め電界が生じ、そ
れに対応してそれぞれ斜め電界方向に分子長軸を近づけ
るように液晶分子が傾き立ち上がる。その結果、実施の
形態1において述べたのと同様に、1つの画素電極内
に、画素電極突起部を境にして立ち上がり方向が逆にな
るA、B2つの領域が形成されることになり、画素分割
が実現できる。
等電位線が歪み、互いに反対方向に斜め電界が生じ、そ
れに対応してそれぞれ斜め電界方向に分子長軸を近づけ
るように液晶分子が傾き立ち上がる。その結果、実施の
形態1において述べたのと同様に、1つの画素電極内
に、画素電極突起部を境にして立ち上がり方向が逆にな
るA、B2つの領域が形成されることになり、画素分割
が実現できる。
【0079】特に、ゲート配線、ソース配線、TFTお
よび蓄積容量線などによる段差を絶縁性の平坦化膜で緩
和することで、画素電極突起部以外の画素電極部が平坦
となり、前記配向制御による画素分割が良好に実現でき
る。
よび蓄積容量線などによる段差を絶縁性の平坦化膜で緩
和することで、画素電極突起部以外の画素電極部が平坦
となり、前記配向制御による画素分割が良好に実現でき
る。
【0080】本実施の形態の液晶表示装置における印加
電圧と透過率との関係は図5と同様になる。すなわち、
本実施の形態の液晶表示装置は、印加電圧0〜1Vにお
いて黒を表示し、1V以上では印加電圧の増加に従い透
過率が上昇し、ノーマリ・ブラックで駆動している。
電圧と透過率との関係は図5と同様になる。すなわち、
本実施の形態の液晶表示装置は、印加電圧0〜1Vにお
いて黒を表示し、1V以上では印加電圧の増加に従い透
過率が上昇し、ノーマリ・ブラックで駆動している。
【0081】画素分割が行われていることは、正面から
見たときに完全に白とはならない電圧(例えば2V)を
液晶表示装置に印加し、この状態の液晶表示装置の各画
素を斜め方向から顕微鏡観察し、領域Aおよび領域Bの
表示色が、正面から見た場合に比べ一方は暗くなり、他
方は明るくなることで簡単に確認することができる。
見たときに完全に白とはならない電圧(例えば2V)を
液晶表示装置に印加し、この状態の液晶表示装置の各画
素を斜め方向から顕微鏡観察し、領域Aおよび領域Bの
表示色が、正面から見た場合に比べ一方は暗くなり、他
方は明るくなることで簡単に確認することができる。
【0082】画素分割が行われていない場合、液晶分子
の立ち上がり方向と視角とがなす角度によって、リタデ
ーションおよび透過率変化してしまうが、本実施の形態
の液晶表示装置においては、各画素内に液晶分子の立ち
上がり方向が異なる複数の領域を有しているため、視角
変化に伴う各領域のリタデーションおよび透過率の変化
が打ち消しあい、視角に依存した表示不良を抑制するこ
とができる。
の立ち上がり方向と視角とがなす角度によって、リタデ
ーションおよび透過率変化してしまうが、本実施の形態
の液晶表示装置においては、各画素内に液晶分子の立ち
上がり方向が異なる複数の領域を有しているため、視角
変化に伴う各領域のリタデーションおよび透過率の変化
が打ち消しあい、視角に依存した表示不良を抑制するこ
とができる。
【0083】実施の形態4 次に、本発明の第4の実施の形態にかかる液晶表示装置
について説明する。
について説明する。
【0084】本実施の形態では、第1ならびに第2の基
板上の配向膜表面で液晶分子のプレチルト角を1゜以下
とする。プレチルト角は、電圧無印加の初期状態で液晶
分子の長軸と配向膜界面とがなす角度であり、配向膜界
面での配向処理によって決まる。
板上の配向膜表面で液晶分子のプレチルト角を1゜以下
とする。プレチルト角は、電圧無印加の初期状態で液晶
分子の長軸と配向膜界面とがなす角度であり、配向膜界
面での配向処理によって決まる。
【0085】本発明は、画素電極突起および画素電極エ
ッジによって電界印加時に発生する電界歪みにより液晶
分子の配向を制御し画素分割を行うものであり、液晶分
子の配向方向をプレチルト角によって規定するものでは
なく、前記電界歪みによって液晶分子の配向方向を規定
する。そのため、プレチルト角を0゜から1゜以下の範
囲とする。このとき、配向膜表面に対して液晶分子端の
どちら側が持ち上がっていても構わない。また、液晶層
の上下配向膜をパラレル配置とした場合は、液晶層はス
プレイ配向となり液晶層全体での平均プレチルト角は0
゜となるが、この場合においても、配向膜界面でのプレ
チルト角を前記範囲と同様1゜以下とする。
ッジによって電界印加時に発生する電界歪みにより液晶
分子の配向を制御し画素分割を行うものであり、液晶分
子の配向方向をプレチルト角によって規定するものでは
なく、前記電界歪みによって液晶分子の配向方向を規定
する。そのため、プレチルト角を0゜から1゜以下の範
囲とする。このとき、配向膜表面に対して液晶分子端の
どちら側が持ち上がっていても構わない。また、液晶層
の上下配向膜をパラレル配置とした場合は、液晶層はス
プレイ配向となり液晶層全体での平均プレチルト角は0
゜となるが、この場合においても、配向膜界面でのプレ
チルト角を前記範囲と同様1゜以下とする。
【0086】次に、より具体的な実施の形態を図9を使
用して説明する。
用して説明する。
【0087】第1の基板1として、ガラス板(コーニン
グ1737)を用い、画素電極突起部の構造物3とし
て、SiNx膜(0.5μm厚)を形成する。この構造
物3のSiNx膜は、TFTのゲート絶縁膜の形成時に
同時に形成するとよい。その結果、画素電極突起の高さ
は0.5μmとなる。また、画素電極2として前記画素
電極突起部の構造物を覆うITO膜(80nm厚)を用
いる。画素電極のサイズは、80μm×270μmとす
る。図3に示した実施の形態1と同様に、画素電極突起
は、画素電極中央に形成し、画素電極の長辺方向に対し
て平行とする。画素電極突起のサイズは、10μm×2
70μmとする。画素電極突起を画素電極中央に配置し
ているため、画素電極突起を境界として左右の面積を5
0:50とした画素分割構成となる。なお、SiNx膜
はプラズマCVDで形成し、ITO膜はスパッタリング
により形成する。
グ1737)を用い、画素電極突起部の構造物3とし
て、SiNx膜(0.5μm厚)を形成する。この構造
物3のSiNx膜は、TFTのゲート絶縁膜の形成時に
同時に形成するとよい。その結果、画素電極突起の高さ
は0.5μmとなる。また、画素電極2として前記画素
電極突起部の構造物を覆うITO膜(80nm厚)を用
いる。画素電極のサイズは、80μm×270μmとす
る。図3に示した実施の形態1と同様に、画素電極突起
は、画素電極中央に形成し、画素電極の長辺方向に対し
て平行とする。画素電極突起のサイズは、10μm×2
70μmとする。画素電極突起を画素電極中央に配置し
ているため、画素電極突起を境界として左右の面積を5
0:50とした画素分割構成となる。なお、SiNx膜
はプラズマCVDで形成し、ITO膜はスパッタリング
により形成する。
【0088】第2の基板6として、ガラス板(コーニン
グ1737)を用い、該ガラス板上に共通電極7として
ITO膜(80nm厚)を全面にコートする。
グ1737)を用い、該ガラス板上に共通電極7として
ITO膜(80nm厚)を全面にコートする。
【0089】配向膜4、8として、光架橋型(光二量化
型)のポリイミド(80nm厚)を用い、第1の基板の
画素電極上および第2の基板の共通電極上にコートす
る。配向膜は、2000rpmで60秒間スピンコーテ
ィングした。次に、配向膜を80℃で5分間プリベーク
した後、200℃で1時間ポストベークした。図9に示
すように、直線偏光した波長320nmのUV光L1を
5.0mW/cm2の照射強度で基板面法線方向から45
゜傾けた方向から前記配向膜に対して80秒間照射し
た。直線偏光方向P1は、第1の基板1に設けた画素電
極突起の長辺に対して直交する方向とする。この工程に
より、プレチルト角は1゜以下となる。
型)のポリイミド(80nm厚)を用い、第1の基板の
画素電極上および第2の基板の共通電極上にコートす
る。配向膜は、2000rpmで60秒間スピンコーテ
ィングした。次に、配向膜を80℃で5分間プリベーク
した後、200℃で1時間ポストベークした。図9に示
すように、直線偏光した波長320nmのUV光L1を
5.0mW/cm2の照射強度で基板面法線方向から45
゜傾けた方向から前記配向膜に対して80秒間照射し
た。直線偏光方向P1は、第1の基板1に設けた画素電
極突起の長辺に対して直交する方向とする。この工程に
より、プレチルト角は1゜以下となる。
【0090】第1の基板および第2の基板を前記電極お
よび配向膜を内側として対向させ、アンチパラレル配置
になるよう、上下基板で前記直線偏光UV光の照射方向
が平行かつ反対向きになるように貼り合わせる。貼り合
わせにはミクロパールスペーサ(積水ファインケミカル
(株))およびストラクトボンド352A(三井東圧
(株))を用いて、3.5μmのセルギャップを有する
平行な液晶セルを作製する。ネマティック液晶MLC6
846−000(メルク(株)、Δn=0.0897、
Δε=10.3)を第1の基板1と第2の基板6との間
の間隙に注入する。
よび配向膜を内側として対向させ、アンチパラレル配置
になるよう、上下基板で前記直線偏光UV光の照射方向
が平行かつ反対向きになるように貼り合わせる。貼り合
わせにはミクロパールスペーサ(積水ファインケミカル
(株))およびストラクトボンド352A(三井東圧
(株))を用いて、3.5μmのセルギャップを有する
平行な液晶セルを作製する。ネマティック液晶MLC6
846−000(メルク(株)、Δn=0.0897、
Δε=10.3)を第1の基板1と第2の基板6との間
の間隙に注入する。
【0091】以上の作製工程により、配向膜表面におけ
る液晶分子の初期配向方向は基板法線方向から観測した
場合、第1の基板および第2の基板上で互いに平行とな
る方向に成され、液晶の配向はこれら基板の間で一定方
向に配向した分子配向となっている。すなわち、液晶の
ツイスト角は0゜となる。
る液晶分子の初期配向方向は基板法線方向から観測した
場合、第1の基板および第2の基板上で互いに平行とな
る方向に成され、液晶の配向はこれら基板の間で一定方
向に配向した分子配向となっている。すなわち、液晶の
ツイスト角は0゜となる。
【0092】その他の構成は、前記実施の形態1と同様
である。
である。
【0093】プレチルト角を1゜以下とするための工程
としては、ここで示した工程以外で、低プレチルト角を
示すポリイミド配向膜をラビング処理して用いる、ある
いは感光性ポリイミドをマイクログルーブ状に成形した
ものを配向膜として用いる、あるいはポリスチレン配向
膜をラビング処理して用いる、あるいはラビング処理し
たポリイミド配向膜をUV照射処理して用いるなどが挙
げられる。
としては、ここで示した工程以外で、低プレチルト角を
示すポリイミド配向膜をラビング処理して用いる、ある
いは感光性ポリイミドをマイクログルーブ状に成形した
ものを配向膜として用いる、あるいはポリスチレン配向
膜をラビング処理して用いる、あるいはラビング処理し
たポリイミド配向膜をUV照射処理して用いるなどが挙
げられる。
【0094】本実施の形態による液晶表示装置では、前
記実施の形態1による液晶表示装置と同様、視角に依存
した表示不良を抑制することができる。さらに、本実施
の形態ではプレチルト角を1゜以下と限定することによ
り、液晶分子が画素電極突起と画素電極エッジによる電
界歪みで規定する本来立ち上がるべき方向に立ち上がら
ずに、プレチルト角で規定される方向に立ち上がってし
まうということがない。したがって、液晶分子を画素電
極突起と画素電極エッジによる電界歪みで規定される配
向方向に確実に配向させることができ、本来立ち上がる
べき方向と逆方向から立ち上がる、いわゆるリバースチ
ルト現象による表示不良を防止することができる。
記実施の形態1による液晶表示装置と同様、視角に依存
した表示不良を抑制することができる。さらに、本実施
の形態ではプレチルト角を1゜以下と限定することによ
り、液晶分子が画素電極突起と画素電極エッジによる電
界歪みで規定する本来立ち上がるべき方向に立ち上がら
ずに、プレチルト角で規定される方向に立ち上がってし
まうということがない。したがって、液晶分子を画素電
極突起と画素電極エッジによる電界歪みで規定される配
向方向に確実に配向させることができ、本来立ち上がる
べき方向と逆方向から立ち上がる、いわゆるリバースチ
ルト現象による表示不良を防止することができる。
【0095】実施の形態5 次に、本発明の第5の実施の形態にかかる液晶表示装置
について説明する。
について説明する。
【0096】本実施の形態では、第1および第2の基板
上の配向膜として光配向膜を用い、基板面に対してほぼ
垂直な方向から直線偏光とした光を配向膜に対して照射
して、配向膜表面上の液晶分子のプレチルト角を1゜以
下とする。用いる光配向膜としては、光分解型、光架橋
型(光二量化型)などどのようなものでも構わない。照
射する光の波長は配向膜に応じて最適波長域に調整され
るが、概ね400nmより短波長のUV光である。
上の配向膜として光配向膜を用い、基板面に対してほぼ
垂直な方向から直線偏光とした光を配向膜に対して照射
して、配向膜表面上の液晶分子のプレチルト角を1゜以
下とする。用いる光配向膜としては、光分解型、光架橋
型(光二量化型)などどのようなものでも構わない。照
射する光の波長は配向膜に応じて最適波長域に調整され
るが、概ね400nmより短波長のUV光である。
【0097】次に、より具体的な実施の形態を図10を
使用して説明する。
使用して説明する。
【0098】第1の基板1として、ガラス板(コーニン
グ1737)を用い、画素電極突起部の構造物3とし
て、SiNx膜(0.5μm厚)を形成する。この構造
物3のSiNx膜は、TFTのゲート絶縁膜の形成時に
同時に形成するとよい。この結果、画素電極突起の高さ
は0.5μmとなる。また、画素電極2として前記画素
電極突起部の構造物を覆うITO膜(80nm厚)を用
いる。画素電極のサイズは、80μm×270μmとす
る。図3に示した実施の形態1と同様に、画素電極突起
は、画素電極中央に形成し、画素電極の長辺方向に対し
て平行とする。画素電極突起のサイズは、10μm×2
70μmとする。画素電極突起を画素電極中央に配置し
ているため、画素電極突起を境界として左右の面積を5
0:50とした画素分割構成となる。なお、SiNx膜
はプラズマCVDで形成し、ITO膜はスパッタリング
により形成する。
グ1737)を用い、画素電極突起部の構造物3とし
て、SiNx膜(0.5μm厚)を形成する。この構造
物3のSiNx膜は、TFTのゲート絶縁膜の形成時に
同時に形成するとよい。この結果、画素電極突起の高さ
は0.5μmとなる。また、画素電極2として前記画素
電極突起部の構造物を覆うITO膜(80nm厚)を用
いる。画素電極のサイズは、80μm×270μmとす
る。図3に示した実施の形態1と同様に、画素電極突起
は、画素電極中央に形成し、画素電極の長辺方向に対し
て平行とする。画素電極突起のサイズは、10μm×2
70μmとする。画素電極突起を画素電極中央に配置し
ているため、画素電極突起を境界として左右の面積を5
0:50とした画素分割構成となる。なお、SiNx膜
はプラズマCVDで形成し、ITO膜はスパッタリング
により形成する。
【0099】第2の基板6として、ガラス板(コーニン
グ1737)を用い、該ガラス板上に共通電極7として
ITO膜(80nm厚)を全面にコートする。
グ1737)を用い、該ガラス板上に共通電極7として
ITO膜(80nm厚)を全面にコートする。
【0100】配向膜4、8として、光架橋タイプのポリ
イミド(50nm厚)を用い、第1の基板の画素電極上
および第2の基板の共通電極上にコートする。配向膜
は、2000rpmで60秒間スピンコーティングし
た。次に、配向膜を80℃で5分間プリベークした後、
200℃で1時間ポストベークした。図10に示すよう
に、直線偏光したUV光L2を5.0mW/cm2の照射
強度で基板面の法線方向から20秒間照射した。直線偏
光方向L2は、第1の基板1に設けた画素電極突起の長
辺に対して直交する方向とする。この工程により、配向
膜上の液晶分子のプレチルト角はほぼ0゜となる。この
結果、液晶分子はほぼ完全にホモジニアス配向となる。
イミド(50nm厚)を用い、第1の基板の画素電極上
および第2の基板の共通電極上にコートする。配向膜
は、2000rpmで60秒間スピンコーティングし
た。次に、配向膜を80℃で5分間プリベークした後、
200℃で1時間ポストベークした。図10に示すよう
に、直線偏光したUV光L2を5.0mW/cm2の照射
強度で基板面の法線方向から20秒間照射した。直線偏
光方向L2は、第1の基板1に設けた画素電極突起の長
辺に対して直交する方向とする。この工程により、配向
膜上の液晶分子のプレチルト角はほぼ0゜となる。この
結果、液晶分子はほぼ完全にホモジニアス配向となる。
【0101】その他の構成は、前記実施の形態1と同様
である。
である。
【0102】本実施の形態による液晶表示装置では、前
記実施の形態1による液晶表示装置と同様、視角に依存
した表示不良を抑制することができる。さらに、実施の
形態4と同様に、本実施の形態ではプレチルト角を1゜
以下と限定することにより、画素電極突起と画素電極エ
ッジによる電界歪みで規定される配向方向が確実とな
り、プレチルト角で規定される配向によって本来立ち上
がるべき方向と逆方向から立ち上がってしまう、いわゆ
るリバースチルト現象を防止することができ、リバース
チルト現象に起因する表示不良が全く認められなくなっ
た。
記実施の形態1による液晶表示装置と同様、視角に依存
した表示不良を抑制することができる。さらに、実施の
形態4と同様に、本実施の形態ではプレチルト角を1゜
以下と限定することにより、画素電極突起と画素電極エ
ッジによる電界歪みで規定される配向方向が確実とな
り、プレチルト角で規定される配向によって本来立ち上
がるべき方向と逆方向から立ち上がってしまう、いわゆ
るリバースチルト現象を防止することができ、リバース
チルト現象に起因する表示不良が全く認められなくなっ
た。
【0103】実施の形態6 次に、本発明の第6の実施の形態にかかる液晶表示装置
について説明する。
について説明する。
【0104】本実施の形態では、第1および第2の基板
上の配向膜として低プレチルト角用ポリイミド配向膜を
使用し、第1のラビング処理後、第1のラビング方向と
平行かつ逆方向に第2のラビング処理を施す。すなわ
ち、図11(a)、(b)の左図および右図に示すよう
に、第1のラビング処理におけるローラー回転方向と第
2のラビング処理におけるローラー回転方向を逆とす
る。また、第1のラビング処理におけるローラー回転方
向と第2のラビング処理におけるローラー回転方向は同
一とし、第1のラビング処理における基板配置を第2の
ラビング処理において180゜反転させても良い。
上の配向膜として低プレチルト角用ポリイミド配向膜を
使用し、第1のラビング処理後、第1のラビング方向と
平行かつ逆方向に第2のラビング処理を施す。すなわ
ち、図11(a)、(b)の左図および右図に示すよう
に、第1のラビング処理におけるローラー回転方向と第
2のラビング処理におけるローラー回転方向を逆とす
る。また、第1のラビング処理におけるローラー回転方
向と第2のラビング処理におけるローラー回転方向は同
一とし、第1のラビング処理における基板配置を第2の
ラビング処理において180゜反転させても良い。
【0105】第1のラビング処理の強度と第2のラビン
グ処理の強度が同じ場合、プレチルト発現方向は第2の
ラビング処理で決まる。したがって、配向膜表面に対し
略平行に液晶分子を配向させるためには、第1のラビン
グ強度に比べて第2のラビング強度を弱くする。本実施
の形態において、配向膜およびそのラビング処理以外の
構成は、実施の形態1と同様である。ラビング強度は、
ラビング布の材質、ローラーの配向膜に対する押し込み
量、ラビング回数、ローラー回転数および基板を載せた
ステージの移動速度によって制御される。したがって、
第1のラビング強度に比べて第2のラビング強度を弱く
するために、摩擦の小さい布、例えばコットンやアラミ
ド繊維などを用いる、あるいはローラーの配向膜に対す
る押し込み量を少なくする、あるいはラビング回数を少
なくする、あるいはローラーの回転数を減らす、あるい
はステージの移動速度を速くする。あるいは、これらを
組み合わせにより、第2のラビング処理の強度を第1の
ラビング処理の強度よりも弱くする。
グ処理の強度が同じ場合、プレチルト発現方向は第2の
ラビング処理で決まる。したがって、配向膜表面に対し
略平行に液晶分子を配向させるためには、第1のラビン
グ強度に比べて第2のラビング強度を弱くする。本実施
の形態において、配向膜およびそのラビング処理以外の
構成は、実施の形態1と同様である。ラビング強度は、
ラビング布の材質、ローラーの配向膜に対する押し込み
量、ラビング回数、ローラー回転数および基板を載せた
ステージの移動速度によって制御される。したがって、
第1のラビング強度に比べて第2のラビング強度を弱く
するために、摩擦の小さい布、例えばコットンやアラミ
ド繊維などを用いる、あるいはローラーの配向膜に対す
る押し込み量を少なくする、あるいはラビング回数を少
なくする、あるいはローラーの回転数を減らす、あるい
はステージの移動速度を速くする。あるいは、これらを
組み合わせにより、第2のラビング処理の強度を第1の
ラビング処理の強度よりも弱くする。
【0106】これにより、見かけ上のプレチルト角は1
゜以下となり、液晶分子は第1の基板上の画素電極突起
および画素電極エッジでの電界歪みにより配向制御され
て画素分割が良好に行なえ、リバースチルト現象のない
良好な表示を得ることができる。
゜以下となり、液晶分子は第1の基板上の画素電極突起
および画素電極エッジでの電界歪みにより配向制御され
て画素分割が良好に行なえ、リバースチルト現象のない
良好な表示を得ることができる。
【0107】本実施の形態のラビング処理を行なった場
合、プレチルトの発現方向は、配向膜表面の全域にわた
って一定方向とは限らず、むしろ相反するプレチルト発
現方向の領域が混在している場合が多いものと考えられ
る。いずれにせよ、プレチルト角による配向方向の規定
より、画素電極突起および画素電極エッジでの電界の歪
みによる配向方向の規定の方が優勢となり、リバースチ
ルト現象のない良好な表示を得ることができる。
合、プレチルトの発現方向は、配向膜表面の全域にわた
って一定方向とは限らず、むしろ相反するプレチルト発
現方向の領域が混在している場合が多いものと考えられ
る。いずれにせよ、プレチルト角による配向方向の規定
より、画素電極突起および画素電極エッジでの電界の歪
みによる配向方向の規定の方が優勢となり、リバースチ
ルト現象のない良好な表示を得ることができる。
【0108】次に、より具体的な実施の形態を示す。
【0109】第1の基板1として、ガラス板(コーニン
グ1737)を用い、画素電極突起部の構造物3とし
て、SiNx膜(0.5μm厚)を形成する。この構造
物3のSiNx膜は、TFTのゲート絶縁膜の形成時に
同時に形成するとよい。その結果、画素電極突起の高さ
は0.5μmとなる。また、画素電極2として前記画素
電極突起部の構造物を覆うITO膜(80nm厚)を用
いる。画素電極のサイズは、80μm×270μmとす
る。図3に示したように、画素電極突起は、画素電極中
央に形成し、画素電極の長辺方向に対して平行とする。
画素電極突起のサイズは、10μm×270μmとす
る。画素電極突起を画素電極中央に配置しているため、
画素電極突起を境界として左右の面積を50:50とし
た画素分割構成となる。なお、SiNx膜はプラズマC
VDで形成し、ITO膜はスパッタリングにより形成す
る。
グ1737)を用い、画素電極突起部の構造物3とし
て、SiNx膜(0.5μm厚)を形成する。この構造
物3のSiNx膜は、TFTのゲート絶縁膜の形成時に
同時に形成するとよい。その結果、画素電極突起の高さ
は0.5μmとなる。また、画素電極2として前記画素
電極突起部の構造物を覆うITO膜(80nm厚)を用
いる。画素電極のサイズは、80μm×270μmとす
る。図3に示したように、画素電極突起は、画素電極中
央に形成し、画素電極の長辺方向に対して平行とする。
画素電極突起のサイズは、10μm×270μmとす
る。画素電極突起を画素電極中央に配置しているため、
画素電極突起を境界として左右の面積を50:50とし
た画素分割構成となる。なお、SiNx膜はプラズマC
VDで形成し、ITO膜はスパッタリングにより形成す
る。
【0110】第2の基板6として、ガラス板(コーニン
グ1737)を用い、該ガラス板上に共通電極7として
ITO膜(80nm厚)を全面にコートする。
グ1737)を用い、該ガラス板上に共通電極7として
ITO膜(80nm厚)を全面にコートする。
【0111】配向膜4、8として、JALS146(8
0nm厚)を用い、第1の基板の画素電極上および第2
の基板の共通電極上にコートする。配向膜は、60秒間
2000rpmでスピンコーティングした。次に、配向
膜を80℃で5分間プリベークした後、180℃で1時
間ポストベークした。次に、前記配向膜に対して、順方
向速度20mm/sで250rpmで回転するローラー
上のラビング布(YA−20−R)を用いて、押し込み
量0.3mmで第1のラビング処理を行った。さらに、
ラビングステージの基板配置を180゜回転させた後、
前記配向膜に対して、順方向速度20mm/sで250
rpmで回転するローラー上のラビング布(YA−20
−R)を用いて、押し込み量0.02mmで第2のラビ
ング処理を行った。このとき、第1のラビング処理と第
2のラビング処理でローラーの回転方向は同一とした。
ラビング方向は、いずれのラビング処理においても、第
1の基板に設けた画素電極突起の長辺に対して直交する
方向とする。
0nm厚)を用い、第1の基板の画素電極上および第2
の基板の共通電極上にコートする。配向膜は、60秒間
2000rpmでスピンコーティングした。次に、配向
膜を80℃で5分間プリベークした後、180℃で1時
間ポストベークした。次に、前記配向膜に対して、順方
向速度20mm/sで250rpmで回転するローラー
上のラビング布(YA−20−R)を用いて、押し込み
量0.3mmで第1のラビング処理を行った。さらに、
ラビングステージの基板配置を180゜回転させた後、
前記配向膜に対して、順方向速度20mm/sで250
rpmで回転するローラー上のラビング布(YA−20
−R)を用いて、押し込み量0.02mmで第2のラビ
ング処理を行った。このとき、第1のラビング処理と第
2のラビング処理でローラーの回転方向は同一とした。
ラビング方向は、いずれのラビング処理においても、第
1の基板に設けた画素電極突起の長辺に対して直交する
方向とする。
【0112】その他の構成は、前記実施の形態1と同様
である。その結果、プレチルト角は1゜以下となった。
である。その結果、プレチルト角は1゜以下となった。
【0113】本実施の形態による液晶表示装置では画素
分割が良好に行われ、前記実施の形態1による液晶表示
装置と同様、視角に依存した表示不良を抑制することが
できる。さらに、実施の形態4と同様、本実施の形態で
はプレチルト角を1゜以下と限定することにより、画素
電極突起と画素電極エッジによる電界歪みで規定される
配向方向が確実となり、プレチルト角で規定される配向
によって本来立ち上がるべき方向と逆方向から立ち上が
ってしまう、いわゆるリバースチルト現象を防止するこ
とができ、リバースチルト現象に起因する表示不良が全
く認められなくなった。
分割が良好に行われ、前記実施の形態1による液晶表示
装置と同様、視角に依存した表示不良を抑制することが
できる。さらに、実施の形態4と同様、本実施の形態で
はプレチルト角を1゜以下と限定することにより、画素
電極突起と画素電極エッジによる電界歪みで規定される
配向方向が確実となり、プレチルト角で規定される配向
によって本来立ち上がるべき方向と逆方向から立ち上が
ってしまう、いわゆるリバースチルト現象を防止するこ
とができ、リバースチルト現象に起因する表示不良が全
く認められなくなった。
【0114】
【発明の効果】本発明では、第1の基板上の画素電極に
電極突起を設け、電界印加により第1の基板に対して斜
め方向の電界を生成させることによって液晶分子の配向
を制御し、画素電極内に液晶分子の配向方向の異なる複
数の領域を形成して画素分割を行なう。
電極突起を設け、電界印加により第1の基板に対して斜
め方向の電界を生成させることによって液晶分子の配向
を制御し、画素電極内に液晶分子の配向方向の異なる複
数の領域を形成して画素分割を行なう。
【0115】したがって、視角変化に伴うリタデーショ
ンおよび透過率の変化を、複数の領域間で打ち消しあ
い、視角に依存した表示劣化のない液晶表示装置を得る
ことができる。
ンおよび透過率の変化を、複数の領域間で打ち消しあ
い、視角に依存した表示劣化のない液晶表示装置を得る
ことができる。
【0116】また、第2の基板上の共通電極に対してフ
ォトリソグラフィーなどによるパターニング工程を必要
としないため、簡単な製造プロセスで広視野角の液晶表
示装置を得ることができる。
ォトリソグラフィーなどによるパターニング工程を必要
としないため、簡単な製造プロセスで広視野角の液晶表
示装置を得ることができる。
【0117】さらに、液晶分子の立ち上がり方向を決定
付けるための斜め電界が、主として第1の基板上の電極
突起によって生成されるため、第1の基板と第2の基板
との貼り合わせ時の位置ずれ、すなわちミスアライメン
トにより電界による配向制御に乱れが生じることがな
く、表示品質への悪影響が生じることが少ない液晶表示
装置を得ることができる。
付けるための斜め電界が、主として第1の基板上の電極
突起によって生成されるため、第1の基板と第2の基板
との貼り合わせ時の位置ずれ、すなわちミスアライメン
トにより電界による配向制御に乱れが生じることがな
く、表示品質への悪影響が生じることが少ない液晶表示
装置を得ることができる。
【0118】また、画素電極突起を形成するための構造
物の少なくとも一部をTFTあるいは蓄積容量電極の構
成材料の少なくとも一部と共用することにより、TFT
あるいは蓄積容量電極を作製する際に画素電極突起を形
成するための構造物の少なくとも一部を同時に作製する
ことができ、簡便に広視野角の液晶表示装置を得ること
ができる。
物の少なくとも一部をTFTあるいは蓄積容量電極の構
成材料の少なくとも一部と共用することにより、TFT
あるいは蓄積容量電極を作製する際に画素電極突起を形
成するための構造物の少なくとも一部を同時に作製する
ことができ、簡便に広視野角の液晶表示装置を得ること
ができる。
【0119】また、前記第1の基板と前記第1の基板上
の画素電極との間に絶縁性の平坦化膜を構成することに
よって、前記画素電極突起および画素電極エッジでの電
界歪みによる液晶分子の配向制御が確実に実現できる。
の画素電極との間に絶縁性の平坦化膜を構成することに
よって、前記画素電極突起および画素電極エッジでの電
界歪みによる液晶分子の配向制御が確実に実現できる。
【0120】また、前記液晶層に含まれる液晶分子の前
記配向膜表面でのプレチルト角を1゜以下とすることに
より、画素電極突起および画素電極エッジでの電界歪み
による液晶分子の配向制御性が向上し、リバースチルト
等の配向不良がなく良好に画素分割が行われ視野角が広
がる。
記配向膜表面でのプレチルト角を1゜以下とすることに
より、画素電極突起および画素電極エッジでの電界歪み
による液晶分子の配向制御性が向上し、リバースチルト
等の配向不良がなく良好に画素分割が行われ視野角が広
がる。
【0121】また、直線偏光の光を前記配向膜の表面に
対して略法線方向から照射することにより配向処理を行
うことで、前記配向膜表面での液晶分子のプレチルト角
を容易に1゜以下とすることができ、画素電極突起およ
び画素電極エッジでの電界歪みによる液晶分子の配向制
御性が向上し、リバースチルト等の配向不良がなく良好
に画素分割が行われ視野角が広がる。さらには、略法線
方向から光を照射するため、凸部による遮光により光が
照射されない影の部分が無くなり、全面的に配向処理が
達成でき、液晶の配向不良が無くなる。
対して略法線方向から照射することにより配向処理を行
うことで、前記配向膜表面での液晶分子のプレチルト角
を容易に1゜以下とすることができ、画素電極突起およ
び画素電極エッジでの電界歪みによる液晶分子の配向制
御性が向上し、リバースチルト等の配向不良がなく良好
に画素分割が行われ視野角が広がる。さらには、略法線
方向から光を照射するため、凸部による遮光により光が
照射されない影の部分が無くなり、全面的に配向処理が
達成でき、液晶の配向不良が無くなる。
【0122】さらに、前記配向膜に対して第1のラビン
グ処理を施し、第1のラビング処理とは異なる方向に第
2のラビング処理を施し、第1のラビング処理の強度よ
り第2のラビング処理の強度を小さくして配向処理を行
うことで、前記配向膜表面での液晶分子のプレチルト角
を容易に1゜以下とすることができ、画素電極突起およ
び画素電極エッジでの電界歪みによる液晶分子の配向制
御性が向上し、リバースチルト等の配向不良がなく良好
に画素分割が行われ視野角が広がる。
グ処理を施し、第1のラビング処理とは異なる方向に第
2のラビング処理を施し、第1のラビング処理の強度よ
り第2のラビング処理の強度を小さくして配向処理を行
うことで、前記配向膜表面での液晶分子のプレチルト角
を容易に1゜以下とすることができ、画素電極突起およ
び画素電極エッジでの電界歪みによる液晶分子の配向制
御性が向上し、リバースチルト等の配向不良がなく良好
に画素分割が行われ視野角が広がる。
【図1】 本発明の第1の実施の形態にかかる液晶表示
装置について、その一画素の断面を示した図である。
装置について、その一画素の断面を示した図である。
【図2】 本発明の第1の実施の形態にかかる液晶表示
装置について、その一画素の断面を示した図である。
装置について、その一画素の断面を示した図である。
【図3】 本発明の第1の実施の形態にかかる液晶表示
装置における一画素の平面図である。
装置における一画素の平面図である。
【図4】 本発明の第1の実施の形態にかかる液晶表示
装置の一画素について、液晶層内の等電位線および液晶
分子の配向を示した断面図である。
装置の一画素について、液晶層内の等電位線および液晶
分子の配向を示した断面図である。
【図5】 本発明の液晶表示装置における印加電圧と透
過率との関係を示した図である。
過率との関係を示した図である。
【図6】 本発明の第2の実施の形態にかかる液晶表示
装置の一画素について、液晶層内の等電位線および液晶
分子の配向を示した断面図である。
装置の一画素について、液晶層内の等電位線および液晶
分子の配向を示した断面図である。
【図7】 本発明の第3の実施の形態にかかる液晶表示
装置における一画素の平面図である。
装置における一画素の平面図である。
【図8】 本発明の第3の実施の形態にかかる液晶表示
装置の一画素について、液晶層内の等電位線および液晶
分子の配向を示した断面図である。
装置の一画素について、液晶層内の等電位線および液晶
分子の配向を示した断面図である。
【図9】 本発明の第4の実施の形態にかかる液晶表示
装置の配向処理を説明する模式図である。
装置の配向処理を説明する模式図である。
【図10】 本発明の第5の実施の形態にかかる液晶表
示装置の配向処理を説明する模式図である。
示装置の配向処理を説明する模式図である。
【図11】 本発明の第6の実施の形態にかかる液晶表
示装置の配向処理を説明する模式図である。
示装置の配向処理を説明する模式図である。
【図12】 従来の液晶表示装置における一画素の平面
図である。
図である。
【図13】 図12におけるI−I断面を表わす図であ
る。
る。
【図14】 従来の共通電極に配向制御窓を備えた液晶
表示装置について、一画素の断面を示した図である。
表示装置について、一画素の断面を示した図である。
1 第1の基板、2 画素電極、3 構造物、4 配向
膜、5 液晶層、5a 液晶分子、6 第2の基板、7
共通電極、8 配向膜、9 ソース配線、9a ソー
ス電極、10 ゲート配線、11 半導体膜、12 ド
レイン電極、13 コンタクトホール、14 ゲート電
極の構成材、15 ゲート絶縁膜の構成材、16 ソー
ス・ドレイン電極の構成材、17 ラビングローラー、
18 配向制御窓、19 平坦化膜、20 TFT。
膜、5 液晶層、5a 液晶分子、6 第2の基板、7
共通電極、8 配向膜、9 ソース配線、9a ソー
ス電極、10 ゲート配線、11 半導体膜、12 ド
レイン電極、13 コンタクトホール、14 ゲート電
極の構成材、15 ゲート絶縁膜の構成材、16 ソー
ス・ドレイン電極の構成材、17 ラビングローラー、
18 配向制御窓、19 平坦化膜、20 TFT。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 西岡 孝博 東京都千代田区丸の内二丁目2番3号 三 菱電機株式会社内 (72)発明者 佐竹 徹也 東京都千代田区丸の内二丁目2番3号 三 菱電機株式会社内 (72)発明者 蔵田 哲之 東京都千代田区丸の内二丁目2番3号 三 菱電機株式会社内 Fターム(参考) 2H090 HB08Y JB02 KA05 LA06 MA10 MA12 MB01 2H092 GA13 JA24 JA37 JA41 MA05 NA25 PA01 PA02 PA10 QA07 5C094 AA06 AA08 AA12 BA03 BA44 CA19 CA25 EA04 EA07 ED14 JA08
Claims (9)
- 【請求項1】 表面に少なくとも画素電極と配向膜とが
この順に形成された第1の基板と、表面に少なくとも共
通電極と配向膜とがこの順に形成された第2の基板とを
有し、前記第1および第2の基板を前記配向膜が向かい
あうように平行に配置し、両基板の間の間隙に正の誘電
率異方性を有するネマティック液晶を挟持してなる液晶
表示装置であって、前記両配向膜の配向処理により、前
記ネマティック液晶の液晶分子が、電界無印加時にその
長軸が前記第1および第2の基板に対してほぼ平行とな
るように配向されており、前記画素電極の一部分を第2
の基板側に突出させ、電極突起を形成したことを特徴と
する液晶表示装置。 - 【請求項2】 表面に少なくとも画素電極と配向膜とが
この順に形成された第1の基板と、表面に少なくとも共
通電極と配向膜とがこの順に形成された第2の基板とを
有し、前記第1および第2の基板を前記配向膜が向かい
あうように平行に配置し、両基板の間の間隙に正の誘電
率異方性を有するネマティック液晶を挟持してなる液晶
表示装置であって、前記両配向膜の配向処理により、前
記ネマティック液晶の液晶分子が、電界無印加時にその
長軸が前記第1および第2の基板に対してほぼ平行とな
るように配向されており、前記画素電極の一部分を第2
の基板側に突出させて電極突起を形成し、電界印加時
に、前記第1の基板の法線に対して斜め方向の電界を前
記電極突起を対称の中心として生成させることによっ
て、前記画素電極内に電界印加時の液晶分子の配向方向
が異なる複数の領域を形成して画素分割を行なうことを
特徴とする液晶表示装置。 - 【請求項3】 前記電極突起が前記画素電極を二分する
筋状の電極突起であることを特徴とする請求項1または
2記載の液晶表示装置。 - 【請求項4】 前記第1の基板上に薄膜トランジスタが
形成されており、該薄膜トランジスタのゲート電極を形
成する導電性薄膜、該薄膜トランジスタのゲート絶縁
膜、該薄膜トランジスタの半導体膜および該薄膜トラン
ジスタのソース・ドレイン電極を形成する導電性薄膜の
うちの少なくともいずれか一つが前記第1の基板と前記
画素電極との間にも形成されることにより、前記電極突
起が形成されていることを特徴とする請求項1、2また
は3記載の液晶表示装置。 - 【請求項5】 前記第1の基板上に蓄積容量電極が形成
されており、該蓄積容量電極を構成する導電性薄膜が前
記第1の基板と前記画素電極との間にも形成されること
により、前記電極突起が形成されていることを特徴とす
る請求項1、2または3記載の液晶表示装置。 - 【請求項6】 前記第1の基板と前記画素電極との間に
絶縁性の平坦化膜が形成されていることを特徴とする請
求項1、2、3、4または5記載の液晶表示装置。 - 【請求項7】 前記両配向膜の表面において、前記ネマ
ティック液晶の液晶分子のプレチルト角が1°以下であ
ることを特徴とする請求項1、2、3、4、5または6
記載の液晶表示装置。 - 【請求項8】 前記第1および第2の基板の配向膜に、
配向膜の略法線方向から直線偏光の光を照射することに
より配向処理を行なったことを特徴とする請求項7記載
の液晶表示装置。 - 【請求項9】 前記第1および第2の基板の配向膜に第
1のラビング処理を施し、さらに該第1のラビング処理
とは異なる方向に第2のラビング処理を施し、前記第1
のラビング処理の強度より前記第2のラビング処理の強
度を小さくすることにより前記両配向膜の配向処理を行
なったことを特徴とする請求項7記載の液晶表示装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001007552A JP2002214613A (ja) | 2001-01-16 | 2001-01-16 | 液晶表示装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001007552A JP2002214613A (ja) | 2001-01-16 | 2001-01-16 | 液晶表示装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2002214613A true JP2002214613A (ja) | 2002-07-31 |
Family
ID=18875286
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2001007552A Pending JP2002214613A (ja) | 2001-01-16 | 2001-01-16 | 液晶表示装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2002214613A (ja) |
Cited By (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2004205986A (ja) * | 2002-12-26 | 2004-07-22 | Nippon Petrochemicals Co Ltd | フィルムのラビング方法 |
JP2005283612A (ja) * | 2004-03-26 | 2005-10-13 | Fuji Photo Film Co Ltd | 液晶表示装置 |
JP2007292930A (ja) * | 2006-04-24 | 2007-11-08 | Nec Lcd Technologies Ltd | 液晶表示装置およびその製造方法 |
JP2009181120A (ja) * | 2008-01-30 | 2009-08-13 | Samsung Electronics Co Ltd | 液晶表示装置 |
JP2010032964A (ja) * | 2008-07-31 | 2010-02-12 | Casio Comput Co Ltd | 液晶表示素子 |
JP2010175640A (ja) * | 2009-01-27 | 2010-08-12 | Toshiba Mobile Display Co Ltd | 液晶表示装置 |
JP2011107487A (ja) * | 2009-11-19 | 2011-06-02 | Panasonic Liquid Crystal Display Co Ltd | 液晶表示装置の製造方法 |
JP2011164478A (ja) * | 2010-02-12 | 2011-08-25 | Casio Computer Co Ltd | 液晶表示装置 |
US9671647B2 (en) | 2014-03-31 | 2017-06-06 | Samsung Display Co., Ltd. | Curved display device |
US10394082B2 (en) | 2014-03-31 | 2019-08-27 | Samsung Display Co., Ltd. | Curved display device |
WO2023243460A1 (ja) * | 2022-06-15 | 2023-12-21 | ソニーグループ株式会社 | 液晶表示素子および表示装置 |
-
2001
- 2001-01-16 JP JP2001007552A patent/JP2002214613A/ja active Pending
Cited By (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2004205986A (ja) * | 2002-12-26 | 2004-07-22 | Nippon Petrochemicals Co Ltd | フィルムのラビング方法 |
JP2005283612A (ja) * | 2004-03-26 | 2005-10-13 | Fuji Photo Film Co Ltd | 液晶表示装置 |
JP2007292930A (ja) * | 2006-04-24 | 2007-11-08 | Nec Lcd Technologies Ltd | 液晶表示装置およびその製造方法 |
JP2009181120A (ja) * | 2008-01-30 | 2009-08-13 | Samsung Electronics Co Ltd | 液晶表示装置 |
KR101442147B1 (ko) * | 2008-01-30 | 2014-11-03 | 삼성디스플레이 주식회사 | 액정 표시 장치 |
JP2010032964A (ja) * | 2008-07-31 | 2010-02-12 | Casio Comput Co Ltd | 液晶表示素子 |
JP2010175640A (ja) * | 2009-01-27 | 2010-08-12 | Toshiba Mobile Display Co Ltd | 液晶表示装置 |
JP2011107487A (ja) * | 2009-11-19 | 2011-06-02 | Panasonic Liquid Crystal Display Co Ltd | 液晶表示装置の製造方法 |
JP2011164478A (ja) * | 2010-02-12 | 2011-08-25 | Casio Computer Co Ltd | 液晶表示装置 |
US9671647B2 (en) | 2014-03-31 | 2017-06-06 | Samsung Display Co., Ltd. | Curved display device |
US10394082B2 (en) | 2014-03-31 | 2019-08-27 | Samsung Display Co., Ltd. | Curved display device |
WO2023243460A1 (ja) * | 2022-06-15 | 2023-12-21 | ソニーグループ株式会社 | 液晶表示素子および表示装置 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7982836B2 (en) | Liquid crystal display device | |
JP3850002B2 (ja) | 液晶電気光学装置 | |
US6501524B1 (en) | Liquid crystal display device | |
US20140046004A1 (en) | Liquid crystal display device and manufacturing method thereof | |
JP3066255B2 (ja) | 液晶表示装置 | |
US20050140867A1 (en) | Trans-reflecting type in plane switching mode liquid crystal display device having ferroelectric liquid crystal alignment layer | |
JP3042491B2 (ja) | 液晶表示パネルおよび液晶表示装置 | |
US5757454A (en) | Liquid crystal display device with homeotropic alignment in which two liquid crystal regions on the same subtrate have different pretilt directions because of rubbing | |
JP2828073B2 (ja) | アクティブマトリクス液晶表示装置 | |
JP4156342B2 (ja) | 液晶表示装置 | |
JPH11109391A (ja) | 液晶表示装置 | |
JP4541129B2 (ja) | 液晶表示装置 | |
JP2002214613A (ja) | 液晶表示装置 | |
JP3819561B2 (ja) | 液晶表示装置 | |
US20150015817A1 (en) | Liquid crystal display device | |
JP3356273B2 (ja) | 液晶表示装置 | |
JP5332548B2 (ja) | カラーフィルタ及びそれを備えた液晶表示装置 | |
JP4357622B2 (ja) | 液晶表示装置 | |
JP3175972B2 (ja) | 液晶表示装置 | |
JPH06118406A (ja) | 液晶表示装置 | |
US7463322B2 (en) | Multi-domain liquid crystal display device and method for fabricating the same | |
JP4104374B2 (ja) | カラー液晶表示装置 | |
JP4245473B2 (ja) | 液晶表示装置 | |
JP3207374B2 (ja) | 液晶表示素子 | |
JPH0829790A (ja) | 液晶表示装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20061013 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090526 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090526 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20091020 |