Nothing Special   »   [go: up one dir, main page]

JP2002287697A - 表示装置 - Google Patents

表示装置

Info

Publication number
JP2002287697A
JP2002287697A JP2001092830A JP2001092830A JP2002287697A JP 2002287697 A JP2002287697 A JP 2002287697A JP 2001092830 A JP2001092830 A JP 2001092830A JP 2001092830 A JP2001092830 A JP 2001092830A JP 2002287697 A JP2002287697 A JP 2002287697A
Authority
JP
Japan
Prior art keywords
data
line
scanning
pixel
display device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2001092830A
Other languages
English (en)
Other versions
JP4027614B2 (ja
Inventor
Toshihiro Sato
敏浩 佐藤
Yoshiyuki Kaneko
好之 金子
Yoshiaki Mikami
佳朗 三上
Takayuki Ouchi
貴之 大内
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP2001092830A priority Critical patent/JP4027614B2/ja
Priority to TW091104767A priority patent/TW541510B/zh
Priority to US10/103,789 priority patent/US6947019B2/en
Priority to KR10-2002-0016702A priority patent/KR100523458B1/ko
Publication of JP2002287697A publication Critical patent/JP2002287697A/ja
Priority to US11/213,749 priority patent/US20050280618A1/en
Application granted granted Critical
Publication of JP4027614B2 publication Critical patent/JP4027614B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09F—DISPLAYING; ADVERTISING; SIGNS; LABELS OR NAME-PLATES; SEALS
    • G09F9/00—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements
    • G09F9/30—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3275—Details of drivers for data electrodes
    • G09G3/3291—Details of drivers for data electrodes in which the data driver supplies a variable data voltage for setting the current through, or the voltage across, the light-emitting elements
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0876—Supplementary capacities in pixels having special driving circuits and electrodes instead of being connected to common electrode or ground; Use of additional capacitively coupled compensation electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0243—Details of the generation of driving signals
    • G09G2310/0248—Precharge or discharge of column electrodes before or after applying exact column voltages
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0243—Details of the generation of driving signals
    • G09G2310/0251—Precharge or discharge of pixel before applying new pixel voltage
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0262—The addressing of the pixel, in a display other than an active matrix LCD, involving the control of two or more scan electrodes or two or more data electrodes, e.g. pixel voltage dependent on signals of two data electrodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Electroluminescent Light Sources (AREA)
  • Control Of El Displays (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

(57)【要約】 【課題】画素回路のコンデンサに残留する前回走査のデ
ータ信号の残留電荷による影響を回避し、高品質の表示
を行う。 【解決手段】基板ＳＵＢ上の表示領域ＡＲ内にマトリク
ス配列された複数の走査線ＧＬとこの走査線に交差する
複数のデータ線ＤＬの交差部毎に画素を走査線ＧＬから
供給される水平走査信号で選択されるアクティブ素子
と、このアクティブ素子のターンオンでデータ線ＤＬか
ら供給されるデータ信号を保持するデータ保持素子、お
よびデータ保持素子に保持されたデータ信号にしたがっ
て電流供給線ＣＳＬから供給される電流で発光する発光
素子ＯＬＥＤとで構成した画素回路を備え、データＤＬ
線に、１つ前の走査線の走査終了後、次の走査線に対応
する画素に対するデータが送られる前にその画素回路の
コンデンサＣＰＲ又はデータ線ＤＬの少なくとも一方を
初期状態に復帰させるリセット回路ＲＳＴを設けた。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、アクティブ・マト
リクス型表示装置に係り、特に有機半導体膜などの発光
層に電流を流すことによって発光させるＥＬ（エレクト
ロルミネッセンス）素子またはＬＥＤ（発光ダイオー
ド）素子等の発光素子で構成した画素と、この画素の発
光動作を制御する画素回路を備えた表示装置に関する。
【０００２】
【従来の技術】近年、高度情報化社会の到来に伴い、パ
ーソナルコンピュータ、カーナビ、携帯情報端末、情報
通信機器あるいはこれらの複合製品の需要が増大してい
る。これらの製品の表示手段には、薄型、軽量、低消費
電力のディスプレイデバイスが適しており、液晶表示装
置あるいは自発光型のＥＬ素子またはＬＥＤなどの電気
光学素子を用いた表示装置が用いられている。
【０００３】後者の自発光型の電気光学素子を用いた表
示装置は、視認性がよいこと、広い視角特性を有するこ
と、高速応答で動画表示に適していることなどの特徴が
あり、映像表示には特に好適と考えられている。
【０００４】特に、近年の有機物を発光層とする有機Ｅ
Ｌ素子（有機ＬＥＤ素子とも言う：以下ＯＬＥＤと略称
する場合もある）を用いたディスプレイは発光効率の急
速な向上と映像通信を可能にするネットワーク技術の進
展とが相まって、ＯＬＥＤディスプレイへの期待が高
い。ＯＬＥＤは有機発光層を２枚の電極で挟んだダイオ
ード構造を有する。
【０００５】このようなＯＬＥＤ素子を用いて構成した
ＯＬＥＤディスプレイにおける電力効率を高めるために
は、後述するように、薄膜トランジスタ（以下、ＴＦＴ
とも称する）を画素のスイッチング素子としたアクティ
ブ・マトリクス駆動が有効である。
【０００６】ＯＬＥＤディスプレイをアクティブ・マト
リクス構造で駆動する技術としては、例えば、特開平４
−３２８７９１号公報、特開平８−２４１０４８号公
報、あるいは米国特許第５５５００６６号明細書などに
記載されており、また、駆動電圧関係については国際特
許公報ＷＯ９８／３６４０７号などに開示されている。
【０００７】ＯＬＥＤディスプレイの典型的な画素構造
は、第１と第２のアクティブ素子である２つの薄膜トラ
ンジスタＴＦＴ（第１のＴＦＴはスイッチングトランジ
スタ、第２のＴＦＴはドライバトランジスタ）と１つの
コンデンサ（蓄積容量：データ信号保持素子）で構成さ
れる画素駆動回路（以下、画素回路とも言う）からな
り、この画素回路によりＯＬＥＤの発光輝度を制御す
る。画素はデータ信号（または、画像信号）が供給され
るＭ本のデータ線と、走査信号が供給されるＮ本の走査
線（以下、ゲート線とも言う）をＮ行×Ｍ列のマトリク
スに配列した各交差部に配置される。
【０００８】画素の駆動には、ｍ行のゲート線に順次走
査信号（ゲート信号）を供給してスイッチングトランジ
スタを導通状態に（ターンオン）し、１フレーム期間Ｔ
ｆ内に垂直方向の走査を１回終えて、再び最初（１行
目）のゲート線にターンオン電圧を供給する。
【０００９】この駆動方式では、１本のゲート線にター
ンオン電圧が供給される時間はＴｆ／Ｎ以下となる。一
般的には、１フレーム期間Ｔｆの値としては１／６０秒
程度が用いられる。なお、１フレームを２フィールドで
表示する場合は、１フィールド期間は１フレーム期間の
１／２となる。
【００１０】あるゲート線にターンオン電圧が供給され
ている間は、そのデータ線に接続されたスイッチングト
ランジスタは全て導通状態（オン状態）となり、それに
同期してＭ列のデータ線に同時に、または順次にデータ
電圧（画像電圧）が供給される。これはアクティブ・マ
トリクス液晶装置で一般的に用いられているものであ
る。
【００１１】データ電圧はゲート線にターンオン電圧
（以下、ターンオンを単にオンとも称する。同様に、タ
ーンオフも単にオフとも称する）が供給されている間に
蓄積容量（コンデンサ）に蓄えられ（保持され）、１フ
レーム期間（もしくは、１フィールド期間、以下同様）
はほぼそれらの値に保たれる。蓄積容量の電圧値は、ド
ライバトランジスタのゲート電圧を規定する。
【００１２】したがって、ドライバトランジスタを流れ
る電流値が制御されてＯＬＥＤの発光が制御される。Ｏ
ＬＥＤに電圧が印加されて、その発光が始まるまでの応
答時間は１μｓ以下であることが通常であり、動きの早
い画像（動画像）にも追随できる。ドライバトランジス
タに電流を供給するために、電流供給線が設けられてお
り、蓄積容量に保持されたデータ信号に応じた表示用の
電流が電流供給線から供給される。
【００１３】ところで、アクティブ・マトリクス駆動で
は、１フレーム期間にわたって発光が行われることで高
効率を実現している。ＴＦＴを設けずに、ＯＬＥＤのダ
イオード電極をそれぞれ走査線、データ線に直結して駆
動する単純マトリクス駆動と比較すると、その差異は明
確である。
【００１４】単純マトリクス駆動では、走査線が選択さ
れている期間にのみＯＬＥＤに電流が流れるので、その
短い期間の発光のみで１フレーム期間の発光と同等の輝
度を得るためには、アクティブ・マトリクス駆動に比べ
て略走査線数倍の発光輝度が必要となる。それには、必
然的に駆動電圧、駆動電流を大きくしなければならず、
発熱などの消費電力の損失が大きくなって電力効率が低
下する。
【００１５】このように、アクティブ・マトリクス駆動
は、単純マトリクス駆動に比べて消費電力の低減の観点
から優位であると考えられる。
【００１６】
【発明が解決しようとする課題】上記した単純マトリク
ス型の表示装置では、基板上の表示領域に交差配置した
走査線とデータ線をそのまま当該表示領域の外部に引き
出して駆動回路に接続し、駆動回路を外部回路と接続す
るための端子パッドを設けている。しかし、このような
端子構成をアクティブ・マトリクス型の表示装置にその
まま適用することは困難である。
【００１７】ＯＬＥＤのアクティブ・マトリクス駆動で
は、１フレーム期間にわたって表示を保持するためのコ
ンデンサへの電荷供給を、当該コンデンサの一方の電極
をスイッチングトランジスタの出力端子に接続し、他方
の電極をコンデンサ用の共通電位線に接続したり、ある
いはＯＬＥＤに電流を供給する電流供給線に接続してい
る。
【００１８】図６はＯＬＥＤを用いた従来の表示装置の
１構成例を模式的に説明するブロック図、図７は図６に
おける画素構成の説明図である。この表示装置（画像表
示装置）は、ガラス等の絶縁材からなる基板ＳＵＢ上に
複数のデータ線ＤＬと複数のゲート線すなわち走査線Ｇ
Ｌとのマトリクス配列で形成した表示部ＡＲ（図中、点
線で囲った内部）の周囲にデータ駆動回路ＤＤＲ、走査
駆動回路ＧＤＲ、電流供給回路ＣＳＳを配置して構成さ
れている。
【００１９】データ駆動回路ＤＤＲはＮチャンネル型と
Ｐチャンネル型の薄膜トランジスタＴＦＴによる相補型
回路、またはＮチャンネルのみかＰチャンネルのみの単
チャンネル型の薄膜トランジスタＴＦＴで構成されるシ
フトレジスタ回路、レベルシフタ回路、アナログスイッ
チ回路などからなる。なお、電流供給回路ＣＳＳはバス
ラインのみとし、外部電源から供給するようにも構成で
きる。
【００２０】図６は表示部ＡＲにコンデンサ用の共通電
位線ＣＯＭＬを設けた方式であり、コンデンサの前記他
端の電極は、この共通電位線ＣＯＭＬに接続される。共
通電位線ＣＯＭＬは共通電位供給バスラインＣＯＭＢの
端子ＣＯＭＴから外部の共通電位源に引き出されてい
る。なお、共通電位線ＣＯＭＬを設けず、コンデンサを
電流供給線に接続した方式も既知である。
【００２１】図７に示したように、画素ＰＸはデータ線
ＤＬとゲート線ＧＬで囲まれた領域に配置されたスイッ
チングトランジスタである第１の薄膜トランジスタＴＦ
Ｔ１、ドライバトランジスタである第２の薄膜トランジ
スタＴＦＴ２、コンデンサＣＰＲ、および有機発光素子
ＯＬＥＤで構成される。
【００２２】薄膜トランジスタＴＦＴ１のゲートはゲー
ト線ＧＬに、ドレインはデータ線ＤＬに接続されてい
る。薄膜トランジスタＴＦＴ２のゲートは薄膜トランジ
スタＴＦＴ１のソースに接続され、この接続点にコンデ
ンサＣＰＲの一方の電極（＋極）が接続されている。
【００２３】図８は図７の画素構成をもつ図６の表示装
置の構成をさらに説明するブロック図である。薄膜トラ
ンジスタＴＦＴ２のドレインは電流供給線ＣＳＬに、ソ
ースは有機発光素子ＯＬＥＤの第１の電極層（ここでは
陽極）ＡＤに接続されている。そして、コンデンサＣＰ
Ｒの他端（−極）は共通電位線バスラインＣＯＭＢから
分岐した共通電位線ＣＯＭＬに接続されている。
【００２４】データ線ＤＬはデータ駆動回路ＤＤＲで駆
動され、走査線（ゲート線）ＧＬは走査駆動回路ＧＤＲ
で駆動される。また、電流供給線ＣＳＬは電流供給バス
ラインＣＳＬＢを介して図８の電流供給回路ＣＳＳある
いは端子を介して外部電流源に接続している。
【００２５】図７と図８において、１つの画素ＰＸが走
査線ＧＬで選択されて薄膜トランジスタＴＦＴ１がター
ンオンすると、データ線ＤＬから供給される画像信号が
コンデンサＣＰＲに蓄積される。そして、薄膜トランジ
スタＴＦＴ１がターンオフした時点で薄膜トランジスタ
ＴＦＴ２がターンオンし、電流供給線ＣＳＬからの電流
が有機発光素子ＯＬＥＤに流れ、ほぼ１フレーム期間に
わたってこの電流が持続する。このとき流れる電流はコ
ンデンサＣＰＲに蓄積されている信号電荷で規定され
る。
【００２６】コンデンサＣＰＲの動作レベルは共通電位
線ＣＯＭＬの電位で規定される。これにより、画素の発
光が制御される。有機発光素子ＯＬＥＤから流れ出る電
流は第２の電極層（ここでは陰極）ＣＤから図示しない
電流引抜き線に流れる。
【００２７】この方式では、画素領域の一部を貫通して
共通電位線ＣＯＭＬを設ける必要があるため、所謂開口
率の低下をもたらし、表示装置全体としての明るさ向上
を抑制してしまう。
【００２８】図９はＯＬＥＤを用いた従来の表示装置の
他の構成例を模式的に説明する図８と同様のブロック図
である。この例では、各画素を構成する薄膜トランジス
タＴＦＴ１、ＴＦＴ２およびコンデンサＣＰＲの基本配
列は図８と同様であるが、コンデンサＣＰＲの他端を電
流供給線ＣＳＬに接続した点で異なる。
【００２９】すなわち、１つの画素ＰＸが走査線ＧＬで
選択されて薄膜トランジスタＴＦＴ１がターンオンする
と、データ線ＤＬから供給される画像信号がコンデンサ
ＣＰＲに蓄積され、薄膜トランジスタＴＦＴ１がターン
オフした時点で薄膜トランジスタＴＦＴ２がターンオン
したとき、電流供給線ＣＳＬからの電流が有機発光素子
ＯＬＥＤに流れ、図８と同様に、ほぼ１フレーム期間
（または、１フィールド期間）にわたってこの電流が持
続する。このとき流れる電流はコンデンサＣＰＲに蓄積
されている信号電荷で規定される。コンデンサＣＰＲの
動作レベルは電流供給線ＣＳＬの電位で規定される。こ
れにより、画素の発光が制御される。
【００３０】図６〜図９で説明したこの種の表示装置に
おいては、有機発光素子ＯＬＥＤの第１の電極層ＡＤと
なる薄膜トランジスタＴＦＴ２のソース電極はＩＴＯ
（インジウム・チン・オキサイド）等の導電性薄膜で形
成され、かつ各画素ＰＸの第１の電極層ＡＤは個別に分
離されている。
【００３１】また、発光素子を構成する第２の電極層Ｃ
Ｄは素子の最上層に位置するため、直接外気に触れて腐
食が生じる恐れがある。通常、第２の電極層は全画素に
ついて供給のべた膜に形成されているため、外部との接
続をとるためには下層の配線（第２の電極層接続電極
層：電流引出し電極とも言う）に電気的に接続をとる必
要がある。この第２の電極層ＣＤへの電流供給のための
端子は当該第２の電極層の延長で基板の端子部（端子パ
ッド）に直接引き出されているため、その端子部近傍で
は外気との接触で腐食の発生が起こり易い。
【００３２】図１０は有機発光素子を用いた表示装置の
１画素付近の構造を説明する断面図である。この表示装
置は、ガラス基板ＳＵＢの上に低温ポリシリコンを好適
とするポリシリコン半導体層ＰＳＩ、第１の絶縁層ＩＳ
１、走査配線であるゲート配線（ゲート電極）ＧＬ、第
２の絶縁層ＩＳ２、アルミニウム配線で形成したソース
電極ＳＤ，第３の絶縁層ＩＳ３、保護膜ＰＳＶ、第１の
電極層ＡＤ、有機発光層ＯＬＥ、第２の電極層ＣＤを積
み上げて構成される。
【００３３】ポリシリコン半導体層ＰＳＩとゲート配線
ＧＬ、ソース電極ＳＤで構成される薄膜トランジスタ
（この薄膜トランジスタはドライバトランジスタ）が選
択されると、ソース電極ＳＤに接続した第１の電極層Ａ
Ｄと有機発光層ＯＬＥおよび第２の電極層ＣＤで形成さ
れる有機発光素子が発光し、その光Ｌが基板ＳＵＢ側か
ら外部に出射する。
【００３４】この種の表示装置における走査駆動回路
は、複数の走査線に順次走査信号を供給し、この走査信
号で選択された走査線に接続した画素回路にデータ駆動
回路からのデータ信号を書き込む。前記したように、画
素回路は２つの薄膜トランジスタとデータ保持素子であ
るコンデンサおよび有機発光素子を備えている。データ
駆動回路からのデータ信号は画素回路を構成する第１の
薄膜トランジスタのターンオンでデータ保持素子である
コンデンサに当該データ信号の階調に応じた電荷量とし
て保持される。
【００３５】そして、第１の薄膜トランジスタのターン
オフでターンオンする第２の薄膜トランジスタを介して
電流供給線からの電流をコンデンサに保持されたデータ
信号の階調に応じた大きさに従って有機発光素子に流
し、これを発光させる。
【００３６】走査駆動回路で選択された走査線の１行分
の走査を終えた後、次の行の走査線を選択する。これを
繰り返して垂直方向の走査を順に行い、最終行に至ると
所定の垂直ブランキング期間の後、先頭の走査線（最初
の行）に戻り、再び上記の動作を繰り返す。
【００３７】選択された行の走査線に接続した各画素の
コンデンサに書き込まれたデータ信号に対応する電荷
は、次にその行の走査がなされるまで、その電荷を保持
する。しかし、次にデータ信号が書き込まれるまでに当
該コンデンサの電荷が残留すると、次に新しいデータ信
号が書き込まれる際に、コンデンサに残留している以前
のデータ信号の電荷成分が新しいデータ信号に対応する
電荷量に影響を及ぼす。その結果、階調が不安定になっ
て、表示品質を劣化させる。
【００３８】また、画素内のコンデンサだけでなく、デ
ータ線と第２の電極層との間の容量やデータ線と走査線
の間の容量によるデータ線の電荷も影響を及ぼす。
【００３９】このようなデータ信号の書込みの動作を安
定化させるため、駆動能力の大きなバッファ回路を設け
ることも可能であるが、回路規模が大きくなり、表示装
置の素子面積の増大をまねく。決められた基板サイズ
で、その周辺に駆動回路を搭載するものでは、額縁が広
くなって有効表示領域が狭小となる。
【００４０】本発明の目的は、上記した画素回路のコン
デンサに残留する前の（その行を前回走査したときの）
データ信号の残留電荷による影響を回避し、高品質の表
示を可能とした表示装置を提供することにある。
【００４１】
【課題を解決するための手段】上記目的を達成するた
め、本発明は、データ駆動回路の出力線であるデータ線
に、１つ前の走査線の走査終了後、次の走査線に対応す
る画素に対するデータが送られる前にその画素回路のコ
ンデンサ又はデータ線の少なくとも一方を初期状態に復
帰させるリセット回路を設けた。
【００４２】この構成としたことにより、新しく書き込
まれるデータ信号が前のデータ信号に影響されることが
なく、高品質の表示装置が得られる。また、リセット回
路は単純なスイッチであることで、基板上の占有面積は
極めて少なく、有効表示領域を狭小化することがない。
本発明のより具体的な構成例を記述すると以下のとおり
である。すなわち、 （１）、基板上の表示領域内にマトリクス配列された複
数の走査線と前記複数の走査線に交差する複数のデータ
線の交差部毎に画素を有し、前記画素に表示のための電
流を供給する電流供給線を備え、前記画素は、前記走査
線から供給される走査信号で選択されるアクティブ素子
と、このアクティブ素子のターンオンで前記データ線か
ら供給されるデータ信号を保持するデータ保持素子、お
よび前記データ保持素子に保持されたデータ信号にした
がって前記電流供給線から供給される電流で発光する発
光素子とを有する画素回路を備え、前記発光素子は前記
アクティブ素子で駆動される第１の電極層と、前記第１
の電極層上に形成された有機発光層と、前記有機発光層
上に形成された第２の電極層とを有し、１つ前の前記走
査線への走査が終了した後、前記データ線にデータが送
られる前に前記データ保持素子を初期状態に復帰させる
リセット回路を設けた。
【００４３】（２）、（１）において、前記リセット回
路により前記データ保持素子及び前記データ線を初期状
態に復帰させる。
【００４４】（３）、基板上の表示領域内にマトリクス
配列された複数の走査線と前記複数の走査線に交差する
複数のデータ線の交差部毎に画素を有し、前記画素に表
示のための電流を供給する電流供給線を備え、前記画素
は、前記走査線から供給される走査信号で選択されるア
クティブ素子と、このアクティブ素子のターンオンで前
記データ線から供給されるデータ信号を保持するデータ
保持素子、および前記データ保持素子に保持されたデー
タ信号にしたがって前記電流供給線から供給される電流
で発光する発光素子とを有する画素回路を備え、前記発
光素子は前記アクティブ素子で駆動される第１の電極層
と、前記第１の電極層上に形成された有機発光層と、前
記有機発光層上に形成された第２の電極層とを有し、１
つ前の前記走査線への走査が終了した後、前記データ線
にデータが送られる前に前記データ線を初期状態に復帰
させるリセット回路を設けた。
【００４５】（４）、（３）において、前記リセット回
路は、次の前記走査線への走査を開始した後、前記デー
タ線にデータが送られる前に前記データ保持素子を初期
状態に復帰させる。
【００４６】（５）、（１）〜（４）の何れかにおい
て、前記リセット回路は、前記走査線への走査毎に前記
初期状態への復帰を行う。
【００４７】（６）、（１）〜（５）の何れかにおい
て、前記リセット回路を、前記データ駆動回路の後段、
かつ前記データ線の前段に設けた。
【００４８】（７）、（１）〜（５）の何れかにおい
て、前記リセット回路を、前記データ線の終端に設け
た。
【００４９】（８）、（１）〜（５）の何れかにおい
て、前記走査駆動回路と前記データ駆動回路を、前記基
板上における前記表示領域の外側で、かつ前記基板の隣
接する２辺のそれぞれに配置した。
【００５０】上記（１）〜（８）の構成としたことによ
り、新しく書き込まれるデータ信号が前のデータ信号に
影響されることがなく、高品質の表示装置が得られると
共に、有効表示領域の面積を狭小化することのない表示
装置を提供できる。
【００５１】なお、本発明は上記の構成および後述する
実施例の構成に限定されるものではなく、本発明の技術
思想を逸脱することなく種々の変更が可能であることは
言うまでもない。本発明の他の目的および構成は後述す
る実施の形態の記載から明らかになるであろう。
【００５２】
【発明の実施の形態】以下、本発明の実施の形態につ
き、実施例の図面を参照して詳細に説明する。図示しな
いが、以降で説明する各画素に有する有機発光層はほぼ
電流値に比例した輝度で、かつその有機材料に依存した
色（白色も含む）で発光させてモノクロあるいはカラー
表示を行わせるものと、白色発光の有機層に赤、緑、青
等のカラーフィルタを組み合わせてカラー表示を行わせ
るもの等がある。
【００５３】図１は本発明による表示装置の第１実施例
の構成を模式的に説明するブロック図である。本実施例
の表示装置は、ガラス基板ＳＵＢ上に走査駆動回路ＧＤ
Ｒとデータ駆動回路ＤＤＲを有する。
【００５４】マトリクスに形成された走査駆動回路ＧＤ
Ｒで駆動される（走査される）走査線ＧＬ、データ駆動
回路ＤＤＲで駆動されるデータ線ＧＬ、所謂陽極配線で
ある電流供給線ＣＳＬで囲まれた領域に１画素が形成さ
れる。また、基板ＳＵＢの１の辺には外部回路から走査
駆動回路ＧＤＲ、データ駆動回路ＤＤＲへの信号や電圧
を供給するための端子パッドＰＡＤ１、ＰＡＤ２が形成
されている。
【００５５】そして、データ駆動回路ＤＤＲの後段でデ
ータ線の前段に、走査線ＧＬの単位走査期間（１行の走
査期間）に、１つ前の走査線の走査終了後、次の行への
データ送出の開始前にデータ線又は前記画素回路内のコ
ンデンサのうち、少なくとも一方を初期状態に復帰させ
るリセット回路ＲＳＴを設けている。先ず、本実施例の
画素回路の構成と、その動作について説明する。
【００５６】図２は図１における１画素の画素回路の構
成図である。本実施例の概略構成は次のとおりである。
すなわち、１画素はデータ線ＤＬ（ｍ＋１）と走査線Ｇ
Ｌ（ｎ＋１）、ＧＬ（ｎ）および電流供給線ＣＳＬで囲
まれた領域に形成される。ここでは、現在走査されてい
る（選択されている）走査線をＧＬ（ｎ＋１）として説
明する。
【００５７】走査線ＧＬ（ｎ＋１）で選択されている複
数の画素のうち、画素ＰＸに着目する。アクティブ素子
である第１の薄膜トランジスタＴＦＴ１はスイッチング
トランジスタ、第２の薄膜トランジスタＴＦＴ２はドラ
イバトランジスタである。第１の薄膜トランジスタＴＦ
Ｔ１のゲートは走査線ＧＬ（ｎ＋１）に接続され、その
ドレインはデータ線ＤＬ（ｍ＋１）に、ソースは第２薄
膜トランジスタＴＦＴ２のゲートに接続されている。
【００５８】第２の薄膜トランジスタＴＦＴ２のドレイ
ンは図１に示した電流供給線バスラインＣＳＢから電流
が供給される電流供給線ＣＳＬに接続されている。そし
て、そのソースはＯＬＥＤの第１の電極層（ここでは陽
極）ＡＤに接続されている。第１の薄膜トランジスタＴ
ＦＴ１のソースと第２の薄膜トランジスタＴＦＴ２のゲ
ートの接続点にはデータ信号保持素子としてのコンデン
サＣＰＲの一方の端子が接続され、他方の端子は直前の
走査線ＧＬ（ｎ）に接続されている。
【００５９】図２に示した１画素の回路構成において、
第１の薄膜トランジスタＴＦＴ１のソースと第２の薄膜
トランジスタＴＦＴ２のゲートの接続点に接続されるコ
ンデンサＣＰＲの一方の端子は＋極であり、走査線ＧＬ
（ｎ）に接続される他方の端子は−極である。
【００６０】また、有機発光素子ＯＬＥＤは第１の電極
層ＡＤと第２の電極層（ここでは陰極）ＣＤの間に有機
発光層（図示せず）を挟んだ構成であり、第１の電極層
ＡＤは第２の薄膜トランジスタＴＦＴ２のソース電極に
接続し、第２の電極層ＣＤは全画素にわたってべた形成
されて図１の第２電極接続電極層ＣＮＴＢに接続してい
る。
【００６１】この第２電極接続電極層ＣＮＴＢは、所謂
電流引抜き配線（電極）であり、基板の下層に前記端子
パッドＰＡＤ１、ＰＡＤ２と同層に形成されており、第
２の電極層ＣＤをコンタクトホールＣＮＴで接続し、第
２電極接続電極引回しラインＣＮＴＬで前記端子パッド
ＰＡＤ１、ＰＡＤ２と同層に形成された端子ＰＡＤ４に
接続されている。
【００６２】なお、第１の電極層の配線である電流供給
線ＣＳＬも電流供給線バスラインＣＳＢと電流供給線引
回しラインＣＳＬＬで前記端子パッドＰＡＤ１、ＰＡＤ
２と同層に形成された端子ＰＡＤ３に接続されている。
上記第２電極接続電極層ＣＮＴＢは電流供給線バスライ
ンＣＳＢよりも基板の外側、かつ点線で示した基板の封
止領域ＳＬの内側に配置されている。
【００６３】このように、第２の電極層ＣＤをコンタク
トホールＣＮＴで接続する第２電極接続電極層ＣＮＴＢ
を電流供給線バスラインＣＳＢよりも基板ＳＵＢの外側
で、かつシール領域ＳＬの内側に配置したことで、フレ
キシブルプリント基板を介して１辺で外部回路と接続す
る方式における基板上のレイアウトが容易となる。
【００６４】第１の薄膜トランジスタＴＦＴ１のターン
オンでコンデサＣＰＲに書き込まれ、電荷量として保持
されたデータ信号は第１の薄膜トランジスタＴＦＴ１の
ターンオフに伴う第２の薄膜トランジスタＴＦＴ２のタ
ーンオンで電流供給線ＣＳＬからの電流を当該コンデン
サＣＰＲに保持された電荷量（データ信号の階調を示
す）で制御された電流量として有機発光素子ＯＬＥＤに
流す。
【００６５】有機発光素子ＯＬＥＤは供給される電流量
にほぼ比例した輝度で、かつ当該有機発光素子を構成す
る有機発光層材料に依存した色で発光する。カラー表示
の場合は、通常は赤、緑、青の画素毎に有機発光層材料
を変えるか、あるいは白色の有機発光層材料と各色のカ
ラーフィルタの組合せを用いる。
【００６６】なお、データ信号の与え方はアナログ量で
も、あるいは時分割のデジタル量でもよい。また、階調
制御は、赤、緑、青の各画素の面積を分割した面積階調
方式を組合せてもよい。
【００６７】図３は本発明による表示装置の第１実施例
の構成の要部を説明するブロック図である。表示領域Ａ
Ｒには前記図２で説明した構成の多数の画素がマトリク
ス状に配置されている。ここでは、データ駆動回路の部
分とデータ線のみを示してある。
【００６８】また、図４は図３の実施例の動作を説明す
るタイミング図である。図３と図４における同一参照符
号で示した各信号は同じものである。以下、図３の構成
と動作を図４のタイミング図を参照して説明する。
【００６９】データ駆動回路ＤＤＲはシフトレジスタＳ
Ｒとサンプリング回路ＳＡＰのみを示し、詳細構成は図
示を省略した。データ駆動回路ＤＤＲは、スタートパル
スＳＴと画素クロック信号（以下、単にクロックと言
う）ＣＬＫ＋とＣＬＫ−を入力し、複数のデータ線に対
するデータ信号ＤＡＴＡを順次転送する１系統のシフト
レジスタＳＲと、シフトレジスタＳＲからのデータ信号
をサンプリングしてデータ線ＤＬに供給するサンプリン
グ回路ＳＡＰを備えている。
【００７０】このサンプリング回路ＳＡＰの直後で、各
データ線ＤＬの直前にそれぞれ各データ線を所定のリセ
ットレベル（初期電位）ＲＬに復帰させるためのスイッ
チ素子ＳＷを備えたリセット回路ＲＳＴを設けている。
【００７１】シフトレジスタＳＲはデータ線毎のブロッ
ク（レジスタ）Ｒ1 ，Ｒ2 ，・・・ＲM-1 ，ＲM で構成
され、スタートパルスＳＴの入力に応じ、クロックＣＬ
Ｋ＋とＣＬＫ−に同期した出力を順次サンプリング回路
ＳＡＰに出力する。
【００７２】サンプリング回路ＳＡＰはデータ線ＤＬ
（ＤＬ1 , ＤＬ2 , ・・・ＤＬM-1 ,ＤＬM ）毎のサン
プリング回路ＳＲ（Ｓ1 ，Ｓ2 ，・・・ＳM-1 ，ＳM ）
を有し、データ信号ＤＡＴＡをシフトレジスタＳＲ（Ｒ
1 , Ｒ2 , ・・・ＲM-1 , ＲM）からの出力によりサン
プリングしてデータ線ＤＬに供給するスイッチ動作と転
送動作を行う。リセット回路ＲＳＴは各１個のｐ型の薄
膜トランジスタで構成したスイッチＳＷ1 ，ＳＷ2 ，・
・・ＳＷM-1 ，ＳＷM から構成されている。
【００７３】このデータ線へのデータ信号の供給時はリ
セット回路ＲＳＴの全スイッチＳＷ 1 ，ＳＷ2 ，・・・
ＳＷM-1 ，ＳＷM はそのリセット端子にハイレベルの信
号が印加されていてオフ状態になっている。したがっ
て、サンプリング回路Ｓ1 ，Ｓ 2 ，・・・ＳM-1 ，ＳM
からのデータ信号は、そのまま各データ線ＤＬ1 ，ＤＬ
2 ，・・・ＤＬM-1 ，ＤＬM に転送される。転送された
データ信号は、それぞれの画素に書き込まれ、そのコン
デンサに電荷として保持される。
【００７４】上記した１行（１ライン）分の画素回路に
データ信号の書込み動作が終了し、その行の走査線の選
択が終了した後、リセット回路ＲＳＴの各スイッチＳＷ
1 ，ＳＷ2 ，・・・ＳＷM-1 ，ＳＷM に共通にローレベ
ルのリセット信号Ｒを入力し、これらのスイッチをター
ンオンする。
【００７５】このリセット回路ＲＳＴの各スイッチＳＷ
1 ，ＳＷ2 ，・・・ＳＷM-1 ，ＳＷ M のターンオンで各
データ線ＤＬ1 ，ＤＬ2 ，・・・ＤＬM-1 ，ＤＬM は基
準電位であるリセットレベルＲＬとなる。このリセット
は、次の行のデータ信号が送出される前に完了し、デー
タ線およびコンデンサのリセットがなされる。
【００７６】したがって、次にデータ信号の書込み時に
は、全てのデータ線の書込みの初期状態が一定となり、
前段のデータ信号の大きさやその行の前回のデータ信号
の大きさに依存することがなく、書込まれるデータ信号
に対応するコンデンサの保持電荷にばらつきは生ぜず、
均一な画像表示が得られる。
【００７７】尚、次の行の走査線の選択がなされる前に
リセットを終える場合は、コンデンサのリセットは行え
ないので、ゲート線のリセットのみが行われる。この場
合でも、前段のデータ信号の大きさに依存することのな
い書込みが可能となる。
【００７８】本実施例では、シフトレジスタを１系統と
したが、これに代えて複数系統のシフトレジスタを用い
たものにも同様に適用できる。また、サンプリング回路
についても複数のデータ信号に対応した構成としたもの
にも同様に適用できる。
【００７９】さらに、リセット回路を構成するスイッチ
素子であるトランジスタをｎ型の薄膜トランジスタとし
た場合は、リセット信号の極性を図４に示したものを反
転した信号とすればよい。また、このスイッチ用のトラ
ンジスタをｎ型とｐ型を組み合わせたトランスファーゲ
ートを用いることもできる。
【００８０】本実施例により、画素回路のコンデンサに
新しく書き込まれるデータ信号が前のデータ信号に影響
されることがなく、高品質の表示装置が得られる。
【００８１】図５は本発明による表示装置の第２実施例
の構成の要部を説明するブロック図である。図３と同様
に表示領域ＡＲには前記図２で説明した構成の多数の画
素がマトリクス状に配置されている。また、図５でも、
データ駆動回路の部分とデータ線のみを示してある。
【００８２】本実施例は、リセット回路ＲＳＴをデータ
駆動回路ＤＤＲに対して表示領域ＡＲを挟んだ反対側
（データ線ＤＬの終端）に配置した点で第１実施例と異
なる。シフトレジスタＳＲ、サンプリング回路ＳＡＰ、
リセット回路ＲＳＴの回路構成、およびタイミングは第
１実施例と同様である。
【００８３】本実施例では、データ駆動回路ＤＤＲから
遠い位置にリセット回路ＲＳＴを設けたことで、基板上
の各種配線のレイアウトに起因するノイズの影響を低減
できる。また、定められた基板サイズ内にリセット回路
を配置する場合に、そのレイアウトが容易になる。
【００８４】なお、本発明は上記したＯＬＥＤを用いた
表示装置に限るものではなく、ＯＬＥＤと同様の発光動
作で表示を行う他の表示装置にも同様に適用できる。
【００８５】また、上記の実施例では、第１の電極層を
陽極、第２の電極層を陰極として説明したが、これらと
逆の構成、すなわち第１の電極層を陰極、第２の電極層
を陽極としたものにも同様に適用できる。また、画素回
路を２トランジスタ方式としたものに限らず、４トラン
ジスタ方式としたものにも適用できる。
【００８６】
【発明の効果】以上説明したように、本発明によれば、
新しく書き込まれるデータ信号が前のデータ信号に影響
されることがなく、高品質の表示装置が得られる。ま
た、リセット回路は単純なスイッチであることで、基板
上の占有面積は極めて少なく、有効表示領域を狭小化す
ることがない表示装置を提供することができる。
【図面の簡単な説明】
【図１】本発明による表示装置の第１実施例の構成を模
式的に説明するブロック図である。
【図２】図１における１画素の画素回路の構成図であ
る。
【図３】本発明による表示装置の第１実施例の構成の要
部を説明するブロック図である。
【図４】図３の実施例の動作を説明するタイミング図で
ある。
【図５】本発明による表示装置の第２実施例の構成の要
部を説明するブロック図である。
【図６】有機発光素子を用いた従来の表示装置の１構成
例を模式的に説明するブロック図である。
【図７】図６における画素構成の説明図である。
【図８】図７の画素構成をもつ図６の表示装置の構成を
さらに説明するブロック図である。
【図９】有機発光素子を用いた従来の表示装置の他の構
成例を模式的に説明する図８と同様のブロック図であ
る。
【図１０】有機発光素子を用いた表示装置の１画素付近
の構造を説明する断面図である。
【符号の説明】
ＳＵＢ 基板 ＧＬ ゲート線（走査線） ＤＬ データ線 ＣＳＬ 電流供給線 ＣＳＢ 電流供給線バスライン ＣＳＬＬ 電流供給線引回しライン ＣＤ 第２の電極層 ＣＮＴＢ 第２電極接続電極層 ＣＮＴＬ 第２電極接続電極引回しライン ＡＤ 第１の電極層 ＯＬＥ 有機発光層 ＯＬＥＤ 有機発光素子 ＧＤＲ 走査駆動回路 ＤＤＲ データ駆動回路 ＲＳＴ リセット回路。
フロントページの続き (51)Int.Cl.7 識別記号 ＦＩ テーマコート゛(参考） Ｈ０５Ｂ 33/14 Ｈ０５Ｂ 33/14 Ａ (72)発明者 三上 佳朗 茨城県日立市大みか町七丁目１番１号 株 式会社日立製作所日立研究所内 (72)発明者 大内 貴之 茨城県日立市大みか町七丁目１番１号 株 式会社日立製作所日立研究所内 Ｆターム(参考） 3K007 AB17 BA06 CA01 CB01 DA01 DB03 EB00 GA02 GA04 5C080 AA06 BB05 DD05 DD30 EE29 JJ02 JJ03 JJ04

Claims (8)

    【特許請求の範囲】
  1. 【請求項１】基板上の表示領域内にマトリクス配列され
    た複数の走査線と前記複数の走査線に交差する複数のデ
    ータ線の交差部毎に画素を有し、前記画素に表示のため
    の電流を供給する電流供給線を備え、 前記画素は、前記走査線から供給される走査信号で選択
    されるアクティブ素子と、このアクティブ素子のターン
    オンで前記データ線から供給されるデータ信号を保持す
    るデータ保持素子、および前記データ保持素子に保持さ
    れたデータ信号にしたがって前記電流供給線から供給さ
    れる電流で発光する発光素子とを有する画素回路を備
    え、 前記発光素子は前記アクティブ素子で駆動される第１の
    電極層と、前記第１の電極層上に形成された有機発光層
    と、前記有機発光層上に形成された第２の電極層とを有
    し、 １つ前の前記走査線への走査が終了した後、前記データ
    線にデータが送られる前に前記データ保持素子を初期状
    態に復帰させるリセット回路を設けたことを特徴とする
    表示装置。
  2. 【請求項２】前記リセット回路は前記データ保持素子及
    び前記データ線を初期状態に復帰させることを特徴とす
    る請求項１に記載の表示装置。
  3. 【請求項３】基板上の表示領域内にマトリクス配列され
    た複数の走査線と前記複数の走査線に交差する複数のデ
    ータ線の交差部毎に画素を有し、前記画素に表示のため
    の電流を供給する電流供給線を備え、 前記画素は、前記走査線から供給される走査信号で選択
    されるアクティブ素子と、このアクティブ素子のターン
    オンで前記データ線から供給されるデータ信号を保持す
    るデータ保持素子、および前記データ保持素子に保持さ
    れたデータ信号にしたがって前記電流供給線から供給さ
    れる電流で発光する発光素子とを有する画素回路を備
    え、 前記発光素子は前記アクティブ素子で駆動される第１の
    電極層と、前記第１の電極層上に形成された有機発光層
    と、前記有機発光層上に形成された第２の電極層とを有
    し、 １つ前の前記走査線への走査が終了した後、前記データ
    線にデータが送られる前に前記データ線を初期状態に復
    帰させるリセット回路を設けたことを特徴とする表示装
    置。
  4. 【請求項４】前記リセット回路は、次の前記走査線への
    走査を開始した後、前記データ線にデータが送られる前
    に前記データ保持素子を初期状態に復帰させることを特
    徴とする請求項３に記載の表示装置。
  5. 【請求項５】前記走査線への走査毎に前記初期状態への
    復帰を行うことを特徴とする請求項１から４の何れかに
    記載の表示装置。
  6. 【請求項６】前記リセット回路を前記データ駆動回路の
    後段、かつ前記データ線の前段に設けたことを特徴とす
    る請求項１から５の何れかに記載の表示装置。
  7. 【請求項７】前記リセット回路を前記データ線の終端に
    設けたことを特徴とする請求項１から５の何れかに記載
    の表示装置。
  8. 【請求項８】前記走査駆動回路と前記データ駆動回路
    は、前記基板上における前記表示領域の外側で、かつ前
    記基板の隣接する２辺のそれぞれに配置されていること
    を特徴とする請求項１から７の何れかに記載の表示装
    置。
JP2001092830A 2001-03-28 2001-03-28 表示装置 Expired - Lifetime JP4027614B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2001092830A JP4027614B2 (ja) 2001-03-28 2001-03-28 表示装置
TW091104767A TW541510B (en) 2001-03-28 2002-03-14 Display module
US10/103,789 US6947019B2 (en) 2001-03-28 2002-03-25 Display module
KR10-2002-0016702A KR100523458B1 (ko) 2001-03-28 2002-03-27 표시장치
US11/213,749 US20050280618A1 (en) 2001-03-28 2005-08-30 Display module

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001092830A JP4027614B2 (ja) 2001-03-28 2001-03-28 表示装置

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2007208832A Division JP5201712B2 (ja) 2007-08-10 2007-08-10 表示装置

Publications (2)

Publication Number Publication Date
JP2002287697A true JP2002287697A (ja) 2002-10-04
JP4027614B2 JP4027614B2 (ja) 2007-12-26

Family

ID=18947232

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001092830A Expired - Lifetime JP4027614B2 (ja) 2001-03-28 2001-03-28 表示装置

Country Status (4)

Country Link
US (2) US6947019B2 (ja)
JP (1) JP4027614B2 (ja)
KR (1) KR100523458B1 (ja)
TW (1) TW541510B (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005122206A (ja) * 2001-08-02 2005-05-12 Seiko Epson Corp 単位回路の制御に使用されるデータ線の駆動
JP2006004942A (ja) * 2004-06-16 2006-01-05 Lg Electron Inc 有機電界発光表示装置及びその製造方法
US7466311B2 (en) 2001-08-02 2008-12-16 Seiko Epson Corporation Driving of data lines used in unit circuit control
US9076382B2 (en) 2006-04-17 2015-07-07 Samsung Display Co., Ltd. Pixel, organic light emitting display device having data signal and reset voltage supplied through demultiplexer, and driving method thereof

Families Citing this family (35)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003195810A (ja) * 2001-12-28 2003-07-09 Casio Comput Co Ltd 駆動回路、駆動装置及び光学要素の駆動方法
JP4610843B2 (ja) * 2002-06-20 2011-01-12 カシオ計算機株式会社 表示装置及び表示装置の駆動方法
TW589597B (en) * 2002-07-24 2004-06-01 Au Optronics Corp Driving method and system for a light emitting device
JP3702879B2 (ja) * 2003-02-21 2005-10-05 セイコーエプソン株式会社 電気光学パネル、その駆動回路及び駆動方法、並びに電子機器
JP3952965B2 (ja) * 2003-02-25 2007-08-01 カシオ計算機株式会社 表示装置及び表示装置の駆動方法
JP3772889B2 (ja) * 2003-05-19 2006-05-10 セイコーエプソン株式会社 電気光学装置およびその駆動装置
JP4144436B2 (ja) * 2003-06-02 2008-09-03 セイコーエプソン株式会社 電気光学モジュール及び電子機器
US7557779B2 (en) * 2003-06-13 2009-07-07 Semiconductor Energy Laboratory Co., Ltd. Display device
KR101115295B1 (ko) * 2003-07-08 2012-03-13 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시장치 및 그 구동방법
JP4446707B2 (ja) * 2003-09-30 2010-04-07 三洋電機株式会社 アクティブマトリクス型表示装置
KR100591548B1 (ko) * 2003-12-30 2006-06-19 엘지.필립스 엘시디 주식회사 유기전계 발광소자
TWI227651B (en) * 2003-12-31 2005-02-01 Ritdisplay Corp Organic electroluminescent device and driving circuit thereof
JP4203656B2 (ja) * 2004-01-16 2009-01-07 カシオ計算機株式会社 表示装置及び表示パネルの駆動方法
TWI324332B (en) 2004-03-30 2010-05-01 Au Optronics Corp Display array and display panel
JP4665419B2 (ja) * 2004-03-30 2011-04-06 カシオ計算機株式会社 画素回路基板の検査方法及び検査装置
JP2005302388A (ja) * 2004-04-07 2005-10-27 Hitachi Displays Ltd 自発光表示装置
JP4794157B2 (ja) * 2004-11-22 2011-10-19 三洋電機株式会社 表示装置
JP4934964B2 (ja) * 2005-02-03 2012-05-23 ソニー株式会社 表示装置、画素駆動方法
JP2006251453A (ja) * 2005-03-11 2006-09-21 Sanyo Electric Co Ltd アクティブマトリクス型表示装置及びその駆動方法
TWI327720B (en) * 2005-03-11 2010-07-21 Sanyo Electric Co Active matrix type display device and driving method thereof
JP4986468B2 (ja) * 2005-03-11 2012-07-25 三洋電機株式会社 アクティブマトリクス型表示装置
TW200707385A (en) * 2005-07-15 2007-02-16 Seiko Epson Corp Electronic device, method of driving the same, electro-optical device, and electronic apparatus
KR20070082643A (ko) * 2006-02-17 2007-08-22 삼성전자주식회사 액정 표시 장치
KR101272332B1 (ko) * 2006-07-26 2013-06-07 삼성디스플레이 주식회사 유기 발광 표시 장치
KR100796136B1 (ko) * 2006-09-13 2008-01-21 삼성에스디아이 주식회사 유기전계발광표시장치 및 그의 구동방법
TWI476738B (zh) 2010-09-07 2015-03-11 Ind Tech Res Inst 軟性顯示面板及其組裝方法
CN102646389B (zh) * 2011-09-09 2014-07-23 京东方科技集团股份有限公司 Oled面板及oled面板驱动方法
JP6231281B2 (ja) * 2013-01-23 2017-11-15 株式会社ジャパンディスプレイ 表示装置
CN103927978A (zh) * 2013-12-31 2014-07-16 厦门天马微电子有限公司 Amoled显示面板及有机发光显示装置
CN105609049B (zh) * 2015-12-31 2017-07-21 京东方科技集团股份有限公司 显示驱动电路、阵列基板、电路驱动方法和显示装置
CN106097974A (zh) * 2016-08-25 2016-11-09 深圳市华星光电技术有限公司 一种用于驱动amoled像素的电路及方法
CN106097973B (zh) 2016-08-25 2018-05-29 深圳市华星光电技术有限公司 一种用于驱动amoled像素的电路
KR102334988B1 (ko) * 2017-09-08 2021-12-06 엘지디스플레이 주식회사 유기발광 표시장치 및 그 구동방법
CN107993579B (zh) * 2017-11-29 2019-11-12 武汉天马微电子有限公司 一种显示面板及其驱动方法、显示装置
WO2022123776A1 (ja) * 2020-12-11 2022-06-16 シャープ株式会社 表示装置

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0394467A (ja) * 1989-09-07 1991-04-19 Canon Inc 電子回路装置
JPH06161385A (ja) 1992-11-25 1994-06-07 Hitachi Ltd アクティブマトリクス表示装置
JPH08139852A (ja) * 1994-11-09 1996-05-31 Fuji Xerox Co Ltd イメージセンサの駆動方法
US5550066A (en) * 1994-12-14 1996-08-27 Eastman Kodak Company Method of fabricating a TFT-EL pixel
US6181311B1 (en) * 1996-02-23 2001-01-30 Canon Kabushiki Kaisha Liquid crystal color display apparatus and driving method thereof
US5952789A (en) * 1997-04-14 1999-09-14 Sarnoff Corporation Active matrix organic light emitting diode (amoled) display pixel structure and data load/illuminate circuit therefor
JP3832125B2 (ja) * 1998-01-23 2006-10-11 セイコーエプソン株式会社 電気光学装置及び電子機器
JP4081852B2 (ja) * 1998-04-30 2008-04-30 ソニー株式会社 有機ｅｌ素子のマトリクス駆動方法及び有機ｅｌ素子のマトリクス駆動装置
JP4337171B2 (ja) 1999-06-14 2009-09-30 ソニー株式会社 表示装置
JP2001102169A (ja) * 1999-10-01 2001-04-13 Sanyo Electric Co Ltd Ｅｌ表示装置
TW480727B (en) * 2000-01-11 2002-03-21 Semiconductor Energy Laboratro Semiconductor display device
KR100370286B1 (ko) * 2000-12-29 2003-01-29 삼성에스디아이 주식회사 전압구동 유기발광소자의 픽셀회로
TW530293B (en) * 2001-01-19 2003-05-01 Solomon Systech Ltd Driving system and method for electroluminescence

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005122206A (ja) * 2001-08-02 2005-05-12 Seiko Epson Corp 単位回路の制御に使用されるデータ線の駆動
US7466311B2 (en) 2001-08-02 2008-12-16 Seiko Epson Corporation Driving of data lines used in unit circuit control
JP2006004942A (ja) * 2004-06-16 2006-01-05 Lg Electron Inc 有機電界発光表示装置及びその製造方法
US9076382B2 (en) 2006-04-17 2015-07-07 Samsung Display Co., Ltd. Pixel, organic light emitting display device having data signal and reset voltage supplied through demultiplexer, and driving method thereof

Also Published As

Publication number Publication date
US6947019B2 (en) 2005-09-20
TW541510B (en) 2003-07-11
KR20020077138A (ko) 2002-10-11
US20020140645A1 (en) 2002-10-03
KR100523458B1 (ko) 2005-10-25
JP4027614B2 (ja) 2007-12-26
US20050280618A1 (en) 2005-12-22

Similar Documents

Publication Publication Date Title
JP4027614B2 (ja) 表示装置
US10984715B2 (en) Display device
JP3757797B2 (ja) 有機ｌｅｄディスプレイおよびその駆動方法
US7982694B2 (en) Display apparatus and drive control method
KR20070037147A (ko) 표시 장치 및 그 구동 방법
WO2020238490A1 (zh) 像素电路、显示基板、显示装置及驱动方法
JP2011221070A (ja) 発光装置および電子機器、発光装置の駆動方法
JP2004341350A (ja) アクティブマトリクス型表示装置
JP2010128183A (ja) アクティブマトリクス型の表示装置およびその駆動方法
US11574571B2 (en) Display device having switching signal line between display regions
JP2008102214A (ja) アクティブマトリクス型表示装置
JP2004109718A (ja) 画像表示装置
KR20060096857A (ko) 표시 장치 및 그 구동 방법
JP5903421B2 (ja) 表示装置
JP2009122196A (ja) アクティブマトリクス型表示装置およびその駆動方法
JP6131289B2 (ja) 表示装置
JP5201712B2 (ja) 表示装置
JP5442678B2 (ja) 表示装置
JP2004355014A (ja) 表示装置
JP5179806B2 (ja) 表示装置
CN117612476A (zh) 显示装置
JP2009216950A (ja) アクティブマトリクス型表示装置
JP2009025413A (ja) アクティブマトリクス型表示装置
JP2007025226A (ja) アクティブマトリクス型表示装置およびその駆動方法
JP2009069395A (ja) アクティブマトリクス型表示装置およびその駆動方法

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20040525

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20040726

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20040921

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20041021

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20041130

A912 Re-examination (zenchi) completed and case transferred to appeal board

Free format text: JAPANESE INTERMEDIATE CODE: A912

Effective date: 20041224

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070810

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20071010

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101019

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4027614

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111019

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111019

Year of fee payment: 4

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111019

Year of fee payment: 4

R371 Transfer withdrawn

Free format text: JAPANESE INTERMEDIATE CODE: R371

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111019

Year of fee payment: 4

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

S631 Written request for registration of reclamation of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313631

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111019

Year of fee payment: 4

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111019

Year of fee payment: 4

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313121

Free format text: JAPANESE INTERMEDIATE CODE: R313115

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111019

Year of fee payment: 4

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121019

Year of fee payment: 5

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121019

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131019

Year of fee payment: 6

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

EXPY Cancellation because of completion of term