Nothing Special   »   [go: up one dir, main page]

JP2002043758A - 多層基板及びその製造方法 - Google Patents

多層基板及びその製造方法

Info

Publication number
JP2002043758A
JP2002043758A JP2000220186A JP2000220186A JP2002043758A JP 2002043758 A JP2002043758 A JP 2002043758A JP 2000220186 A JP2000220186 A JP 2000220186A JP 2000220186 A JP2000220186 A JP 2000220186A JP 2002043758 A JP2002043758 A JP 2002043758A
Authority
JP
Japan
Prior art keywords
glass
electrode
insulating layer
multilayer substrate
containing insulating
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2000220186A
Other languages
English (en)
Other versions
JP3818030B2 (ja
Inventor
Hirotsugu Kawakami
弘倫 川上
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Priority to JP2000220186A priority Critical patent/JP3818030B2/ja
Priority to TW090115762A priority patent/TW511442B/zh
Priority to EP01116439.9A priority patent/EP1178713B1/en
Priority to US09/906,016 priority patent/US6596382B2/en
Priority to CNB011328258A priority patent/CN1178566C/zh
Priority to KR10-2001-0043997A priority patent/KR100439677B1/ko
Publication of JP2002043758A publication Critical patent/JP2002043758A/ja
Application granted granted Critical
Publication of JP3818030B2 publication Critical patent/JP3818030B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49866—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers characterised by the materials
    • H01L23/49894—Materials of the insulating layers or coatings
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/38—Improvement of the adhesion between the insulating substrate and the metal
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097—Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701—Low temperature co-fired ceramic [LTCC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15192—Resurf arrangement of the internal vias
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15313—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a land array, e.g. LGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1902—Structure including thick film passive components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19043—Component type being a resistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0306—Inorganic insulating substrates, e.g. ceramic, glass
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4626—Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials
    • H05K3/4629—Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials laminating inorganic sheets comprising printed circuits, e.g. green ceramic sheets
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/24—Structurally defined web or sheet [e.g., overall dimension, etc.]
    • Y10T428/24802—Discontinuous or differential coating, impregnation or bond [e.g., artwork, printing, retouched photograph, etc.]
    • Y10T428/24917—Discontinuous or differential coating, impregnation or bond [e.g., artwork, printing, retouched photograph, etc.] including metal layer
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/24—Structurally defined web or sheet [e.g., overall dimension, etc.]
    • Y10T428/24802—Discontinuous or differential coating, impregnation or bond [e.g., artwork, printing, retouched photograph, etc.]
    • Y10T428/24926—Discontinuous or differential coating, impregnation or bond [e.g., artwork, printing, retouched photograph, etc.] including ceramic, glass, porcelain or quartz layer

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Parts Printed On Printed Circuit Boards (AREA)
  • Inorganic Insulating Materials (AREA)
  • Laminated Bodies (AREA)

Abstract

(57)【要約】 【課題】 ガラス含有絶縁層への電極の固着強度が大き
く、はんだ付け性が良好で、しかも抗折強度の大きい多
層基板及びその製造方法を提供する。 【解決手段】 ガラス含有絶縁層９が、焼成前のガラス
成分含有率が６０体積％以下のガラス含有材料からなる
層を焼成することにより形成されており、かつ、焼成す
ることにより表面に偏析したガラス成分によって、電極
４がガラス含有絶縁層９の表面に結合された構成とす
る。また、焼成によりガラス成分を偏析させ、ガラス含
有絶縁層９の表面から深さ方向１μmの範囲におけるガ
ラス成分含有率を６０〜９０体積％にまで高める。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本願発明は、多層基板及びそ
の製造方法に関し、詳しくは、低温焼成が可能なガラス
含有材料を用いてなる多層基板及びその製造方法に関す
る。
【０００２】
【従来の技術】電子機器の高機能化や小型化にともな
い、より多くの半導体ＩＣやその他の表面実装部品を回
路基板上に実装することが必要になっている。そして、
かかる要請に応えて、電極形成用の電極ペーストを塗布
したセラミックグリーンシートを積層し、焼成すること
により製造された種々のセラミック多層基板が開発さ
れ、広く実用されるに至っている。
【０００３】また、近年、低温焼成が可能なガラス含有
材料（例えば、ガラス・セラミック系材料）を用いてな
る多層基板（低温焼成多層基板）が開発されている。
【０００４】
【発明が解決しようとする課題】ところで、多層基板を
製造するにあたり、電極形成用の電極ペーストとして、
例えばＡｇ粉末を導電成分とするＡｇペーストなどが広
く用いられている。しかしながら、高強度の基板を得る
ためにセラミックを高い割合で含有させた基板に、Ａｇ
粉もしくはＡｇ粉とケミカルボンド材と称される酸化物
で構成されているＡｇペーストを付与して同時焼成した
場合、セラミック層及び電極中のガラス成分の含有割合
が低いため、十分な電極固着強度を得ることが困難であ
るのが実情である。
【０００５】また、十分な電極固着強度を得るために、
Ａｇペースト中にガラス成分を添加して、基板との濡れ
性を向上させることにより、電極の固着強度を向上させ
る方法も考えられるが、この方法の場合、ガラス成分が
電極表面に浮き上がって、電極のはんだ付け性を低下さ
せるという問題点がある。
【０００６】本願発明は、上記問題点を解決するもので
あり、セラミック層（ガラス含有絶縁層）への電極の固
着強度が大きく、はんだ付け性が良好で、しかも抗折強
度の大きい多層基板及びその製造方法を提供することを
目的としている。
【０００７】
【課題を解決するための手段】上記目的を達成するため
に、本願発明（請求項１）の多層基板は、表面に電極が
形成されたガラス含有絶縁層が、所定枚数積層された構
造を有する多層基板において、ガラス含有絶縁層が、焼
成前のガラス成分含有率が６０体積％以下のガラス含有
材料からなる層を焼成することにより形成されており、
かつ、焼成することにより表面に偏析したガラス成分に
よって、電極がガラス含有絶縁層の表面に結合されてい
ることを特徴としている。
【０００８】本願発明（請求項１）の多層基板において
は、ガラス含有絶縁層の、焼成前のガラス成分含有率を
６０体積％以下とし、焼成することにより表面に偏析し
たガラス成分によって、電極がガラス含有絶縁層の表面
に結合されるようにしているので、ガラス含有絶縁層中
のガラス成分含有率が高くなりすぎることによる抗折強
度の低下や、電極中のガラス成分含有率が高くなりすぎ
ることによるはんだ付け性の低下を招いたりすることな
く、電極固着強度を確保することが可能になる。なお、
「焼成前のガラス成分含有率が６０体積％以下」である
とは、焼成後にガラス含有絶縁層となる材料（グリーン
シート）を構成する無機成分中のガラス成分含有率が６
０体積％以下であることを意味する概念である。
【０００９】また、請求項２の多層基板は、前記電極が
配設されたガラス含有絶縁層の表面から深さ方向１μm
の範囲におけるガラス成分含有率が６０〜９０体積％の
範囲にあることを特徴としている。
【００１０】焼成によりガラス成分を偏析させ、ガラス
含有絶縁層の表面から深さ方向１μmの範囲におけるガ
ラス成分含有率を、６０〜９０体積％にまで高めること
により、ガラス含有絶縁層全体のガラス成分含有率を高
めなくても、電極固着強度を向上させることが可能にな
る。したがって、全体としてのガラス成分含有率が高く
なりすぎることを防止して、抗折強度を高く保つことが
できるようになり、本願発明を実効あらしめることが可
能になる。
【００１１】また、請求項３の多層基板は、前記ガラス
含有絶縁層が、ガラス・セラミック系材料から形成され
ていることを特徴としている。
【００１２】本願発明においては、ガラス含有絶縁層と
して、ガラスとその他の種々の絶縁材料を配合した材料
を用いることが可能であるが、種々の電気的特性、機械
的特性を実現しようとした場合、ガラスとセラミックを
含有するガラス・セラミック系材料を用いることが望ま
しく、その場合においても、上述のような本願発明の作
用が確実に奏され、特に有意義である。
【００１３】また、請求項４の多層基板は、前記電極
が、Ａｇを主たる導電成分とする電極であることを特徴
としている。
【００１４】本願発明においては、電極材料として種々
の材料を用いることが可能であるが、電極材料としてＡ
ｇを主たる導電成分とするものを用いるようにした場
合、低抵抗で、固着強度に優れた電極を形成することが
可能になり、本願発明をさらに実効あらしめることが可
能になる。
【００１５】また、請求項５の多層基板は、前記電極と
前記ガラス含有絶縁層が同時焼成されたものであること
を特徴としている。
【００１６】電極とガラス含有絶縁層は、別々に焼成す
ることも可能であるが、同時焼成することにより、ガラ
ス含有絶縁層への電極の固着強度を向上させることが可
能になるとともに、製造工程を簡略化することが可能に
なり、有意義である。
【００１７】また、請求項６の多層基板は、引張り試験
における、前記電極のガラス含有絶縁層への初期固着強
度が、平均で５Ｎ／mm２以上であることを特徴としてい
る。
【００１８】本願発明によれば、電極のガラス含有絶縁
層への初期固着強度を向上させることが可能であり、引
張り試験における、電極のガラス含有絶縁層への初期固
着強度を、平均で５Ｎ／mm２以上とすることができるよ
うになる。
【００１９】また、請求項７の多層基板は、抗折強度が
２００ＭＰａ以上であることを特徴としている。
【００２０】本願発明によれば、ガラス含有絶縁層の機
械的強度が大幅に低下するほど、ガラス含有絶縁層中の
ガラス成分含有率が高くならないようにしているので、
実用上問題のない抗折強度、すなわち、２００ＭＰａ以
上の抗折強度を実現することが可能になる。
【００２１】また、請求項８の多層基板は、ガラス含有
絶縁層に含有されるガラス成分が、結晶化ガラスである
ことを特徴としている。
【００２２】ガラス含有絶縁層に含有されるガラス成分
として、結晶化ガラスを含有させることにより、さらに
機械的強度の向上を図ることが可能になり、本願発明を
さらに実効あらしめることが可能になる。
【００２３】また、本願発明（請求項９）の多層基板の
製造方法は、表面に電極が形成されたガラス含有絶縁層
が、所定枚数積層された構造を有する多層基板の製造方
法であって、６０体積％以下のガラス成分を含むグリー
ンシートの表面に電極形成用の電極ペーストを付与する
工程と、前記電極ペーストを付与したグリーンシートを
積層、圧着して、積層圧着体を形成する工程と、前記積
層圧着体を熱処理して、前記グリーンシート及び前記電
極ペーストを焼成するとともに、ガラス含有絶縁層の表
面に偏析するガラス成分により電極をガラス含有絶縁層
の表面に結合させる工程とを具備することを特徴として
いる。
【００２４】本願発明（請求項９）の多層基板の製造方
法は、６０体積％以下のガラス成分を含むグリーンシー
トの表面に電極形成用の電極ペーストを付与する工程
と、グリーンシートを積層、圧着して、積層圧着体を形
成する工程と、積層圧着体を熱処理して、グリーンシー
ト及び電極ペーストを焼成するとともに、ガラス含有絶
縁層の表面に偏析するガラス成分により電極をガラス含
有絶縁層の表面に結合させる工程を経て多層基板を製造
するようにしているので、電極固着強度及び抗折強度が
大きく、しかも、電極のはんだ付け性に優れた多層基板
を確実に製造することが可能になる。なお、電極ペース
トを付与したグリーンシートを積層、圧着して、積層圧
着体を形成する工程とは、グリーンシートに形成された
ビアホールを介して、各層の電極（電極ペースト）を接
続させる場合をも含む広い概念である。また、「６０体
積％以下のガラス成分を含むグリーンシート」とは、グ
リーンシートを構成する無機成分中のガラス成分含有率
が６０体積％以下であることを意味する概念である。
【００２５】また、請求項１０の多層基板の製造方法
は、前記電極が配設されたガラス含有絶縁層の表面から
深さ方向１μmの範囲におけるガラス成分含有率が６０
〜９０体積％になるように、グリーンシート中のガラス
成分含有率、ガラス組成、ガラス作製条件、グリーンシ
ートの圧着条件、及び焼成条件の少なくとも一つを調整
することを特徴としている。
【００２６】本願発明においては、機械的強度の低下を
招かないように、６０体積％以下のガラス成分を含むグ
リーンシートを用いる一方において、グリーンシート中
のガラス成分含有率、ガラス組成、ガラス作製条件、グ
リーンシートの圧着条件、及び焼成条件の少なくとも一
つを調整することにより、電極が配設されるべきガラス
含有絶縁層の表面から深さ方向１μmの範囲におけるガ
ラス成分含有率が６０〜９０体積％となるようにしてい
るので、ガラス含有絶縁層の表面のみガラス成分含有率
を高めて、電極固着強度を向上させることが可能になる
とともに、ガラス含有絶縁層全体としてのガラス成分含
有率が高くなりすぎることを防止して、抗折強度を高く
保つことが可能になり、本願発明を実効あらしめること
が可能になる。
【００２７】また、請求項１１の多層基板の製造方法
は、前記６０体積％以下のガラス成分を含むグリーンシ
ートが、ガラス・セラミック系材料を用いたグリーンシ
ートであることを特徴としている。
【００２８】本願発明においては、ガラス含有絶縁層と
なるグリーンシートとして、ガラスとその他の種々の絶
縁材料を配合した材料からなるグリーンシートを用いる
ことが可能であるが、種々の電気的特性、機械的特性を
実現しようとした場合、ガラスとセラミックを含有する
ガラス・セラミック系材料からなるグリーンシートを用
いることが望ましく、その場合においても、上述のよう
な本願発明の作用が確実に奏される。
【００２９】また、請求項１２の多層基板の製造方法
は、前記電極を形成するための電極ペーストとして、Ａ
ｇを主たる導電成分とする電極ペーストを用いることを
特徴としている。
【００３０】本願発明においては、電極材料として、種
々の材料を用いることが可能であるが、電極ペーストと
して、Ａｇを主たる導電成分とする電極ペーストを用い
て、電極を形成することにより、ガラス含有絶縁層への
固着強度が高く、しかも低抵抗の電極を備えた多層基板
を効率よく製造することが可能になる。
【００３１】また、請求項１３の多層基板の製造方法
は、前記Ａｇを主たる導電成分とする電極ペーストとし
て、ガラスを含まない電極ペーストを用いることを特徴
としている。
【００３２】Ａｇを主たる導電成分とする電極ペースト
として、ガラスを含まない電極ペーストを用いることに
より、低抵抗で、はんだ付け性に優れた電極を形成する
ことが可能になり、本願発明をより実効あらしめること
ができる。
【００３３】また、請求項１４の多層基板の製造方法
は、前記Ａｇを主たる導電成分とする電極ペーストとし
て、Ｐｂ、Ｂｉ、Ｃｒ、Ｃｕ、Ｍｎ、Ｃｏ、Ｚｎの少な
くとも１種を含有する電極ペーストを用いることを特徴
としている。
【００３４】前記Ａｇを主たる導電成分とする電極ペー
ストとして、Ｐｂ、Ｂｉ、Ｃｒ、Ｃｕ、Ｍｎ、Ｃｏ、Ｚ
ｎの少なくとも１種を含有する電極ペーストを用いるこ
とにより、さらなる電極固着強度の向上が期待できる。
【００３５】また、請求項１５の多層基板の製造方法
は、前記グリーンシートとして、結晶化ガラスを含むグ
リーンシートを用いることを特徴としている。
【００３６】グリーンシートとして、結晶化ガラスを含
有するグリーンシートを用いることにより、ガラス含有
絶縁層の機械的強度が大きく、ひいては、製品全体とし
ての機械的強度の大きい、信頼性の高い多層基板を製造
することが可能になり、本願発明をさらに実効あらしめ
ることが可能になる。
【００３７】また、請求項１６の多層基板の製造方法
は、前記積層圧着体を焼成するにあたって、前記積層圧
着体の両面又は片面に、前記積層圧着体の焼成温度では
焼結しない無機系材料からなる拘束層を積層し、その状
態で焼成を行った後、前記拘束層を除去する方法（無収
縮工法）を適用することを特徴としている。
【００３８】積層圧着体を焼成するにあたって、上述の
無収縮工法を適用することにより、平面方向の収縮がな
く、しかも、電極固着強度が大きく、かつ、抗折強度や
はんだ付け性にも優れた多層基板を製造することが可能
になり、このようにして製造される多層基板を用いるこ
とにより、実装部品が所望の位置に確実に実装されたハ
イブリッドＩＣなどの電子部品を効率よく製造すること
が可能になる。
【００３９】
【発明の実施の形態】以下、本願発明の実施形態を示し
て、その特徴とするところをさらに詳しく説明する。な
お、この実施形態では、図１に示すような多層基板を例
にとって説明する。
【００４０】図１の多層基板２は、その上側主面に、厚
膜抵抗体６、チップ型コンデンサ７、及び半導体デバイ
ス８などが実装された構造を有する多層モジュール１に
向けられるものである。この多層基板２は、図１に示す
ように、ガラス含有絶縁層（絶縁体層）９と電極（内部
電極層）４が積層された多層構造を有しており、各層の
内部電極層４は、ガラス含有絶縁層（絶縁体層）９に設
けられたビアホール３によって電気的に接続されてい
る。
【００４１】また、内部電極層４は、例えば、インダク
タ、コンデンサなどの受動素子を構成する電極、あるい
は、受動素子、グランド、内部の厚膜抵抗体６などを電
気的に接続する配線の役割を果たしている。
【００４２】また、多層基板２の上下両主面には、電極
（表面導体層）５が形成されている。電極（表面導体
層）５は、多層基板２の上側の主面では、チップ型コン
デンサ７、半導体デバイス８などの実装部品と多層基板
２とを接続するためのランドとして、あるいは厚膜抵抗
体６を他の素子に接続するための配線として機能する。
また、多層基板２の下側の主面では、多層基板２（多層
モジュール１）をマザーボードなどに接続するための入
出力端子としての機能を果たしている。
【００４３】以下、図１に示す多層基板の製造方法につ
いて説明する。 ［多層基板用のグリーンシートの作製］まず、多層基板
の製造に用いたグリーンシートの作製方法について以下
に説明する。
【００４４】まず、ＳｉＯ２、ＣａＯ、Ａｌ２Ｏ３、
Ｂ２Ｏ３からなるガラス粉末とアルミナ（Ａｌ２Ｏ３）
粉末を用意し、これらを表１に示すような比率で混合す
る。なお、ガラス粉末としては、上記のような結晶化ガ
ラス粉末以外のガラス粉末、例えば、Ｂ２Ｏ３−ＳｉＯ
２系のガラス粉末を用いることも可能であり、また、Ａ
ｌ２Ｏ３粉末以外にも、ＺｒＯ２粉末、スピネル粉末な
どの他のセラミック粉末を用いることも可能である。
【００４５】次に、配合された原料粉末（ガラス・セ
ラミック系原料粉末）に、有機バインダー及びトルエン
（溶媒）を添加、混合し、ボールミルにより十分に混練
して均一に分散させた後、減圧下で脱泡処理することに
より原料スラリーを調製する。なお、バインダー、溶
媒、可塑剤などの有機ビヒクルの構成成分や組成につい
ては、特に制約はなく、種々のものを用いることが可能
である。
【００４６】それから、原料スラリーを、例えばドク
ターブレードを用いたキャスティング法により、フィル
ム上にシート成形して、例えば、０．１mm厚のグリーン
シートを作製する。
【００４７】次に、このグリーンシートを乾燥させた
後、フィルムから剥離し、これを所定の寸法に打ち抜い
て、多層基板製造用のグリーンシートを得る。
【００４８】［拘束層用のグリーンシートの作製］次
に、無収縮工法に用いるための、拘束層用のグリーンシ
ートの製造方法について説明する。なお、拘束層用のグ
リーンシートとは、上述の多層基板用のグリーンシート
の焼成工程では焼結しない無機系材料を主成分とするグ
リーンシートであり、多層基板を構成するグリーンシー
トの積層圧着体の両面又は片面に積層され、その状態で
焼成を行った後、除去されることになる層として機能す
るものである。
【００４９】まず、Ａｌ２Ｏ３粉末を用意し、有機バ
インダー及びトルエン（溶媒）を添加混合して、ボール
ミルにより十分に混練し、均一に分散させて減圧下で脱
泡処理することにより原料スラリーを調製する。なお、
バインダー、溶媒、可塑剤などの有機ビヒクルの構成成
分や組成については、特に制約はなく、種々のものを用
いることが可能である。
【００５０】それから、原料スラリーを、例えばドク
ターブレードを用いたキャスティング法により、フィル
ム上にシート成形して、例えば、０．１mm厚のグリーン
シートを作製する。
【００５１】次に、このグリーンシートを乾燥させた
後、フィルムから剥離し、これを所定の寸法に打ち抜い
て、拘束層用のグリーンシートを得る。
【００５２】［多層基板の作製］次に、多層基板の製造
方法について説明する。 まず、ガラス含有絶縁層（絶縁体層）用のグリーンシ
ートにビアホール用の孔を形成し、孔に導体ペーストや
導体粉を充填してビアホールを形成する。
【００５３】その後、各グリーンシート上に、インダ
クタ、キャパシタなどの受動素子を形成するための電極
（ランド）や所定の配線パターンなどを形成するための
電極ペースト（この実施形態ではＡｇを導電成分とする
電極ペースト）をスクリーン印刷などの方法によって所
定のパターンとなるように印刷、形成するとともに、必
要に応じて、厚膜抗体を形成するための抵抗体材料ペー
ストをスクリーン印刷などの方法によって印刷、形成す
る。なお、この実施形態では、電極ペーストとしてＡｇ
を導電成分とする電極ペーストを用いているが、電極ペ
ーストの種類に特別の制約はなく、Ａｇ／Ｐｔ粉末やＡ
ｇ／Ｐｄ粉末などを導電成分とする電極ペーストなど、
種々の電極ペーストを用いることが可能である。
【００５４】そして、得られたグリーンシートをそれ
ぞれ所定枚数積層するとともに、その積層体の上下両面
側に、上述のようにして作製した拘束層用のグリーンシ
ートを所定枚数積層した後、圧着し、積層圧着体を形成
する。
【００５５】次に、上記積層圧着体を、必要に応じ
て、適当な大きさに切断したり、あるいは分割溝を形成
したりした後、例えば、８００〜１１００℃程度の温度
条件で焼成する。その後、拘束層を除去することによ
り、図２に示すような多層基板２が得られる。なお、図
２において、図１と同一符号を付した部分は、図１と同
一の部分を示している。
【００５６】それから、多層基板２にチップコンデン
サ７や半導体デバイス８などの実装部品を搭載すること
によって、図１に示すようなセラミック多層モジュール
１が得られる。上述の多層基板の製造方法によれば、ガ
ラス含有絶縁層への固着強度の大きい電極を備え、しか
も、抗折強度及びはんだ付け性に優れた多層基板を効率
よく製造することができる。
【００５７】［特性評価用の試料の作製］上述のように
して作製した基板用のグリーンシートを複数枚積層する
とともに、その上下両面側から挟み込むように、拘束層
用のグリーンシートを複数枚積層し、圧着することによ
り積層圧着体を形成した後、４００℃までは１．５℃／
ｍｉｎの速度で昇温し、４００℃〜９００℃までは５℃
／ｍｉｎ〜６０℃／ｍｉｎで昇温し、９００℃で５ｍｉ
ｎ〜６０ｍｉｎ保持の焼成条件で焼成を行った後、拘束
層を除去することにより、特性評価用の試料を得た。す
なわち、この実施形態では、上述のように焼成条件（４
００℃から９００℃までの昇温速度、及び９００℃での
保持時間）を調整することにより、ガラス含有絶縁層の
表面のガラス成分含有率を異ならせるようにした。
【００５８】なお、電極固着強度及びはんだ付け性を調
べるための試料としては、特に、図３に示すように、２
mm□の電極（ランド）１１を形成した基板用のグリーン
シート１２を表層に配置し、下層に電極（ランド）の形
成されていない基板用のグリーンシートを複数枚積層
し、圧着成形した後、成形体を上記と同様の焼成条件で
焼成することにより評価用の試料を作製した。
【００５９】［特性の評価］上述のようにして作製した
評価用の試料について、ガラス成分含有率、はんだ付け
性、電極固着強度、抗折強度などの特性を調べた。その
結果を表１に示す。
【００６０】
【表１】
【００６１】表１において、試料番号に＊印を付したも
のは本願発明の範囲外のものである。表１の表面から１
μmのガラス成分含有率は、ガラス成分（Ｃａ）単体と
Ａｌ ２Ｏ３単体の検量線をひくことにより、マッピング
分析にて求めた。
【００６２】はんだ付け性は、２mm□のランドを溶融は
んだ（Ｓｎ−Ｐｂはんだ）にディッピングすることによ
り評価した。電極固着強度は、はんだ付け性を評価した
２mm□ランドにＬ字型のリード線をＳｎ−Ｐｂはんだを
用いてはんだ付けした後、引張り試験を行い、破壊する
ときの値を電極固着強度とした。抗折強度は、短冊状の
試料について、３点曲げ試験を行って測定した。なお、
上記電極固着強度及び抗折強度の測定は、島津製オート
グラフを用いて行った。
【００６３】また、表１における特性の評価項目の判断
基準は以下の通りである。 （はんだ付け性）はんだ付け性については、ランドのは
んだ濡れ面積がランド面積の９５％以上の場合を良好
（○）、９５％未満の場合を不良（×）として評価し
た。 （電極固着強度）また、電極固着強度については、ラン
ドにＬ字型のリード線をＳｎ−Ｐｂはんだを用いてはん
だ付けした後の引張り試験の破壊時の値が２０Ｎ／２mm
□（５Ｎ／mm２）以上の場合を良好（○）、２０Ｎ／２
mm□（５Ｎ／mm２）未満の場合を不良（×）として評価
した。 （抗折強度）また、抗折強度については、３点曲げ試験
の結果が２００ＭＰａ以上の場合をを良好（○）、２０
０ＭＰａ未満の場合を不良（×）として評価した。
【００６４】表１から明らかなように、本願発明の実施
形態にかかる試料については、はんだ付け性、電極固着
強度、及び抗折強度のいずれについても良好な結果が得
られている。すなわち、本願発明によれば、セラミック
スの含有割合が高く、機械的強度に優れたガラス含有絶
縁層の表面にガラスを偏析させることによって、固着強
度が大きく、はんだ付け性に優れた電極を備えた多層基
板を効率よく製造することが可能になる。
【００６５】なお、表１には示していないが、ガラス含
有絶縁層の、焼成前のガラス成分含有量が６０体積％以
下の場合において、焼成後のガラス含有絶縁層の表面か
ら１μmのガラス成分含有率が６０体積％未満になる
と、電極固着強度が低下する傾向が認められた。
【００６６】また、ガラス含有絶縁層の、焼成前のガラ
ス成分含有量が６０体積％以下で、かつ、焼成後のガラ
ス含有絶縁層の表面から１μmのガラス成分含有率が６
０体積％以上である場合にも、電極ペーストとして、ガ
ラス成分を含むものを用いた場合は、電極のはんだ付け
性が低下する傾向が認められた。したがって、電極ペー
ストとしてはガラス成分を含有しないものを用いること
が望ましい。
【００６７】なお、上記実施形態では、焼成条件を調整
することにより、ガラス含有絶縁層の表面のガラス成分
含有率を異ならせるようにした場合を例にとって説明し
たが、ガラス組成やガラス作製条件、あるいはグリーン
シートの圧着条件などを調整することによっても、ガラ
ス含有絶縁層の表面のガラス成分含有率を制御すること
が可能である。
【００６８】なお、本願発明は、上記実施形態に限定さ
れるものではなく、ガラス含有絶縁層を構成する材料の
種類や組成、ガラス含有絶縁層中のガラス成分含有率、
ガラス含有絶縁層表面のガラス成分含有率、電極を構成
する導電成分の種類、具体的な焼成条件などに関し、発
明の要旨の範囲内において、種々の応用、変形を加える
ことが可能である。
【００６９】
【発明の効果】上述のように、本願発明（請求項１）の
多層基板は、ガラス含有絶縁層の、焼成前のガラス成分
含有率を６０体積％以下とし、焼成することにより表面
に偏析したガラス成分によって、電極がガラス含有絶縁
層の表面に結合されるようにしているので、ガラス含有
絶縁層中のガラス成分含有率が高くなりすぎることによ
る抗折強度の低下や、電極中のガラス成分含有率が高く
なりすぎることによるはんだ付け性の低下を招いたりす
ることなく、電極固着強度を確保することが可能にな
る。
【００７０】また、請求項２の多層基板のように、焼成
によりガラス成分を偏析させ、ガラス含有絶縁層の表面
から深さ方向１μmの範囲におけるガラス成分含有率
を、６０〜９０体積％にまで高めることにより、ガラス
含有絶縁層全体のガラス成分含有率を高めなくても、電
極固着強度を向上させることができるようになる。した
がって、全体としてのガラス成分含有率が高くなりすぎ
ることを防止して、抗折強度を高く保つことが可能にな
る。
【００７１】また、本願発明においては、ガラス含有絶
縁層として、ガラスとその他の種々の絶縁材料を配合し
た材料を用いることが可能であるが、種々の電気的特
性、機械的特性を実現しようとした場合、請求項３のよ
うに、ガラスとセラミックを含有するガラス・セラミッ
ク系材料を用いることが望ましく、その場合において
も、上述のような本願発明の効果を得ることができる。
【００７２】また、本願発明においては、電極材料とし
て種々の材料を用いることが可能であるが、請求項４の
ように、電極材料としてＡｇを主たる導電成分とするも
のを用いるようにした場合、低抵抗で、固着強度に優れ
た電極を形成することが可能になり、本願発明を実効あ
らしめることができる。
【００７３】また、電極とガラス含有絶縁層は、別々に
焼成することも可能であるが、請求項５の多層基板のよ
うに、同時焼成することにより、ガラス含有絶縁層への
電極の固着強度をさらに向上させることが可能になると
ともに、製造工程を簡略化することが可能になる。
【００７４】また、本願発明によれば、電極のガラス含
有絶縁層への初期固着強度を向上させることが可能にな
り、請求項６の多層基板のように、引張り試験におけ
る、電極のガラス含有絶縁層への初期固着強度を、平均
で５Ｎ／mm２以上とすることができるようになる。
【００７５】また、本願発明によれば、ガラス含有絶縁
層の機械的強度が大幅に低下するほど、ガラス含有絶縁
層中のガラス成分含有率が高くならないようにしている
ので、請求項７の多層基板のように、実用上問題のない
抗折強度、すなわち、２００ＭＰａ以上の抗折強度を実
現することが可能になる。
【００７６】また、請求項８の多層基板のように、ガラ
ス含有絶縁層に含有されるガラス成分として、結晶化ガ
ラスを含有させることにより、さらに機械的強度の向上
を図ることが可能になり、本願発明をさらに実効あらし
めることが可能になる。
【００７７】また、本願発明（請求項９）の多層基板の
製造方法は、６０体積％以下のガラス成分を含むグリー
ンシートの表面に電極形成用の電極ペーストを付与する
工程と、グリーンシートを積層、圧着して、積層圧着体
を形成する工程と、積層圧着体を熱処理して、グリーン
シート及び電極ペーストを焼成するとともに、ガラス含
有絶縁層の表面に偏析するガラス成分により電極をガラ
ス含有絶縁層の表面に結合させる工程を経て多層基板を
製造するようにしているので、電極固着強度及び抗折強
度が大きく、しかも、電極のはんだ付け性に優れた多層
基板を確実に製造することができる。
【００７８】また、本願発明（請求項１０）の多層基板
の製造方法においては、機械的強度の低下を招かないよ
うに、６０体積％以下のガラス成分を含むグリーンシー
トを用いる一方において、グリーンシート中のガラス成
分含有率、ガラス組成、ガラス作製条件、グリーンシー
トの圧着条件、及び焼成条件の少なくとも一つを調整す
ることにより、電極が配設されるべきガラス含有絶縁層
の表面から深さ方向１μmの範囲におけるガラス成分含
有率が６０〜９０体積％となるようにしているので、ガ
ラス含有絶縁層の表面のみガラス成分含有率を高めて、
電極固着強度を向上させることができるようになるとと
もに、ガラス含有絶縁層全体としてのガラス成分含有率
が高くなりすぎることを防止して、抗折強度を高く保つ
ことができるようになり、本願発明を実効あらしめるこ
とが可能になる。
【００７９】また、本願発明においては、ガラス含有絶
縁層となるグリーンシートとして、ガラスとその他の種
々の絶縁材料を配合した材料からなるグリーンシートを
用いることが可能であるが、種々の電気的特性、機械的
特性を実現しようとした場合、請求項１１のように、ガ
ラス・セラミック系材料からなるグリーンシートを用い
ることが望ましく、その場合においても、上述のような
本願発明の効果を得ることができる。
【００８０】また、本願発明においては、電極材料とし
て、種々の材料を用いることが可能であるが、請求項１
２の多層基板の製造方法のように、電極ペーストとし
て、Ａｇを主たる導電成分とする電極ペーストを用い
て、電極を形成することにより、電極のガラス含有絶縁
層への固着強度が高く、しかも低抵抗の電極を備えた多
層基板を効率よく製造することが可能になり、本願発明
をさらに実効あらしめることができる。
【００８１】また、請求項１３の多層基板の製造方法の
ように、Ａｇを主たる導電成分とする電極ペーストとし
て、ガラスを含まない電極ペーストを用いることによ
り、はんだ付け性に優れた電極を形成することが可能に
なり、本願発明をより実効あらしめることができる。な
お、電極は、ガラス含有絶縁層の表面に偏析したガラス
成分によりガラス含有絶縁層に結合されるので、電極固
着強度は確保される。
【００８２】また、請求項１４の多層基板の製造方法の
ように、Ａｇを主たる導電成分とする電極ペーストとし
て、Ｐｂ、Ｂｉ、Ｃｒ、Ｃｕ、Ｍｎ、Ｃｏ、Ｚｎの少な
くとも１種を含有する電極ペーストを用いることによ
り、さらなる電極固着強度の向上が期待できる。
【００８３】また、請求項１５の多層基板の製造方法の
ように、グリーンシートとして、結晶化ガラスを含有す
るグリーンシートを用いるようにした場合、ガラス含有
絶縁層の機械的強度が大きく、ひいては、製品全体とし
ての機械的強度の大きい、信頼性の高い多層基板を製造
することが可能になり、本願発明をさらに実効あらしめ
ることが可能になる。
【００８４】また、請求項１６の多層基板の製造方法の
ように、積層圧着体を焼成するにあたって、無収縮工法
を適用することにより、平面方向の収縮がなく、しか
も、電極固着強度が大きく、かつ、抗折強度やはんだ付
け性にも優れた多層基板を製造することが可能になり、
このようにして製造される多層基板を用いることによ
り、実装部品が所望の位置に確実に実装されたハイブリ
ッドＩＣなどの電子部品を効率よく製造することが可能
になる。
【図面の簡単な説明】
【図１】本願発明の一実施形態にかかる多層基板を用い
たセラミック多層モジュールの要部を示す断面図であ
る。
【図２】本願発明の一実施形態にかかる多層基板の要部
を示す断面図である。
【図３】電極固着強度評価用の電極ランドパターンを示
す平面図である。
【符号の説明】
１ セラミック多層モジュール ２ 多層基板 ３ ビアホール ４ 電極（内部電極層） ５ 電極（表面導体層） ６ 厚膜抵抗体 ７ チップ型コンデンサ ８ 半導体デバイス ９ ガラス含有絶縁層（絶縁体層） １１ 電極（ランド） １２ 基板用のグリーンシート

Claims (16)

    【特許請求の範囲】
  1. 【請求項１】表面に電極が形成されたガラス含有絶縁層
    が、所定枚数積層された構造を有する多層基板におい
    て、 ガラス含有絶縁層が、焼成前のガラス成分含有率が６０
    体積％以下のガラス含有材料からなる層を焼成すること
    により形成されており、かつ、焼成することにより表面
    に偏析したガラス成分によって、電極がガラス含有絶縁
    層の表面に結合されていることを特徴とする多層基板。
  2. 【請求項２】前記電極が配設されたガラス含有絶縁層の
    表面から深さ方向１μmの範囲におけるガラス成分含有
    率が６０〜９０体積％の範囲にあることを特徴とする請
    求項１記載の多層基板。
  3. 【請求項３】前記ガラス含有絶縁層が、ガラス・セラミ
    ック系材料から形成されていることを特徴とする請求項
    １又は２記載の多層基板。
  4. 【請求項４】前記電極が、Ａｇを主たる導電成分とする
    電極であることを特徴とする請求項１〜３のいずれかに
    記載の多層基板。
  5. 【請求項５】前記電極と前記ガラス含有絶縁層が同時焼
    成されたものであることを特徴とする請求項１〜４のい
    ずれかに記載の多層基板。
  6. 【請求項６】引張り試験における、前記電極のガラス含
    有絶縁層への初期固着強度が、平均で５Ｎ／mm２以上で
    あることを特徴とする請求項１〜５のいずれかに記載の
    多層基板。
  7. 【請求項７】抗折強度が２００ＭＰａ以上であることを
    特徴とする請求項１〜６のいずれかに記載の多層基板。
  8. 【請求項８】ガラス含有絶縁層に含有されるガラス成分
    が、結晶化ガラスであることを特徴とする請求項１〜７
    のいずれかに記載の多層基板。
  9. 【請求項９】表面に電極が形成されたガラス含有絶縁層
    が、所定枚数積層された構造を有する多層基板の製造方
    法であって、 ６０体積％以下のガラス成分を含むグリーンシートの表
    面に電極形成用の電極ペーストを付与する工程と、 前記電極ペーストを付与したグリーンシートを積層、圧
    着して、積層圧着体を形成する工程と、 前記積層圧着体を熱処理して、前記グリーンシート及び
    前記電極ペーストを焼成するとともに、ガラス含有絶縁
    層の表面に偏析するガラス成分により電極をガラス含有
    絶縁層の表面に結合させる工程とを具備することを特徴
    とする多層基板の製造方法。
  10. 【請求項１０】前記電極が配設されたガラス含有絶縁層
    の表面から深さ方向１μmの範囲におけるガラス成分含
    有率が６０〜９０体積％になるように、グリーンシート
    中のガラス成分含有率、ガラス組成、ガラス作製条件、
    グリーンシートの圧着条件、及び焼成条件の少なくとも
    一つを調整することを特徴とする請求項９記載の多層基
    板の製造方法。
  11. 【請求項１１】前記６０体積％以下のガラス成分を含む
    グリーンシートが、ガラス・セラミック系材料を用いた
    グリーンシートであることを特徴とする請求項９又は１
    ０記載の多層基板の製造方法。
  12. 【請求項１２】前記電極を形成するための電極ペースト
    として、Ａｇを主たる導電成分とする電極ペーストを用
    いることを特徴とする請求項９〜１１のいずれかに記載
    の多層基板の製造方法。
  13. 【請求項１３】前記Ａｇを主たる導電成分とする電極ペ
    ーストとして、ガラスを含まない電極ペーストを用いる
    ことを特徴とする請求項１２記載の多層基板の製造方
    法。
  14. 【請求項１４】前記Ａｇを主たる導電成分とする電極ペ
    ーストとして、Ｐｂ、Ｂｉ、Ｃｒ、Ｃｕ、Ｍｎ、Ｃｏ、
    Ｚｎの少なくとも１種を含有する電極ペーストを用いる
    ことを特徴とする請求項１２又は１３記載の多層基板の
    製造方法。
  15. 【請求項１５】前記グリーンシートとして、結晶化ガラ
    スを含むグリーンシートを用いることを特徴とする請求
    項９〜１４のいずれかに記載の多層基板の製造方法。
  16. 【請求項１６】前記積層圧着体を焼成するにあたって、
    前記積層圧着体の両面又は片面に、前記積層圧着体の焼
    成温度では焼結しない無機系材料からなる拘束層を積層
    し、その状態で焼成を行った後、前記拘束層を除去する
    方法（無収縮工法）を適用することを特徴とする請求項
    ９〜１５のいずれかに記載の多層基板の製造方法。
JP2000220186A 2000-07-21 2000-07-21 多層基板の製造方法 Expired - Lifetime JP3818030B2 (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP2000220186A JP3818030B2 (ja) 2000-07-21 2000-07-21 多層基板の製造方法
TW090115762A TW511442B (en) 2000-07-21 2001-06-28 Multilayered board and method for fabricating the same
EP01116439.9A EP1178713B1 (en) 2000-07-21 2001-07-06 Multilayered board and method for fabricating the same
US09/906,016 US6596382B2 (en) 2000-07-21 2001-07-11 Multilayered board and method for fabricating the same
CNB011328258A CN1178566C (zh) 2000-07-21 2001-07-17 多层板及其制造方法
KR10-2001-0043997A KR100439677B1 (ko) 2000-07-21 2001-07-21 다층 기판 및 그의 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000220186A JP3818030B2 (ja) 2000-07-21 2000-07-21 多層基板の製造方法

Publications (2)

Publication Number Publication Date
JP2002043758A true JP2002043758A (ja) 2002-02-08
JP3818030B2 JP3818030B2 (ja) 2006-09-06

Family

ID=18714838

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000220186A Expired - Lifetime JP3818030B2 (ja) 2000-07-21 2000-07-21 多層基板の製造方法

Country Status (6)

Country Link
US (1) US6596382B2 (ja)
EP (1) EP1178713B1 (ja)
JP (1) JP3818030B2 (ja)
KR (1) KR100439677B1 (ja)
CN (1) CN1178566C (ja)
TW (1) TW511442B (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007024615A (ja) * 2005-07-14 2007-02-01 Matsushita Electric Ind Co Ltd 電子部品

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070060969A1 (en) * 2005-09-15 2007-03-15 Burdon Jeremy W Implantable co-fired electrical feedthroughs
WO2008020534A1 (fr) * 2006-08-18 2008-02-21 Murata Manufacturing Co., Ltd. Procédé de fabrication de corps en céramique moulés
KR101105651B1 (ko) * 2007-12-07 2012-01-18 가부시키가이샤 무라타 세이사쿠쇼 적층형 전자 부품
US8178192B2 (en) * 2008-03-06 2012-05-15 Ngk Insulators, Ltd. Ceramic green sheet, ceramic green sheet laminate, production method of ceramic green sheet, and production method of ceramic green sheet laminate
JP2011035170A (ja) * 2009-07-31 2011-02-17 Olympus Corp 多層積層回路
CN103477727B (zh) * 2011-03-28 2016-08-31 株式会社村田制作所 玻璃陶瓷基板及其制造方法
WO2012137548A1 (ja) 2011-04-04 2012-10-11 株式会社村田製作所 チップ部品内蔵樹脂多層基板およびその製造方法

Family Cites Families (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4313900A (en) * 1980-06-26 1982-02-02 International Business Machines Corp. Method of forming a ceramic article with a glassy surface
US4406844A (en) * 1981-10-19 1983-09-27 International Business Machines Corporation Fabrication of semiconductor modules with ceramic substrates and detection of residual glass
US4752531A (en) * 1985-03-25 1988-06-21 E. I. Du Pont De Nemours And Company Dielectric composition
JPH0634452B2 (ja) * 1985-08-05 1994-05-02 株式会社日立製作所 セラミツクス回路基板
US4788046A (en) * 1987-08-13 1988-11-29 Ceramics Process Systems Corporation Method for producing materials for co-sintering
JPH0619926B2 (ja) * 1987-11-11 1994-03-16 株式会社日立製作所 回路基板とその製法
JPH01232797A (ja) * 1988-03-11 1989-09-18 Narumi China Corp セラミック多層回路基板
JP2992958B2 (ja) * 1989-04-17 1999-12-20 太平洋セメント株式会社 低温焼成多層配線基板用導体ペースト
JPH03102705A (ja) * 1989-09-18 1991-04-30 Murata Mfg Co Ltd 誘電体磁器組成物
US5102720A (en) * 1989-09-22 1992-04-07 Cornell Research Foundation, Inc. Co-fired multilayer ceramic tapes that exhibit constrained sintering
US5070046A (en) * 1989-10-19 1991-12-03 E. I. Du Pont De Nemours And Company Dielectric compositions
US5085720A (en) * 1990-01-18 1992-02-04 E. I. Du Pont De Nemours And Company Method for reducing shrinkage during firing of green ceramic bodies
US5206190A (en) * 1990-09-04 1993-04-27 Aluminum Company Of America Dielectric composition containing cordierite and glass
US5316985A (en) * 1991-12-09 1994-05-31 Aluminum Company Of America Suppression of crystal growth in low dielectric inorganic composition using ultrafine alumina
JP2501740B2 (ja) * 1992-12-09 1996-05-29 住友金属鉱山株式会社 低温焼成セラミックス基板
JP3351043B2 (ja) * 1993-09-10 2002-11-25 松下電器産業株式会社 多層セラミック基板の製造方法
JP3467872B2 (ja) * 1994-12-02 2003-11-17 株式会社村田製作所 多層セラミック基板の製造方法
JPH09191063A (ja) * 1996-01-10 1997-07-22 Hitachi Ltd 回路基板、その製造方法、電子デバイス実装体およびグリーンシート
JPH09199857A (ja) * 1996-01-18 1997-07-31 Hitachi Ltd 回路基板、その製造方法、電子デバイス実装体、ペースト組成物およびグリーンシート
JP3780386B2 (ja) * 1996-03-28 2006-05-31 株式会社村田製作所 セラミック回路基板及びその製造方法
JPH11335162A (ja) * 1998-05-25 1999-12-07 Murata Mfg Co Ltd セラミック基板用組成物およびセラミック回路部品
US6338893B1 (en) * 1998-10-28 2002-01-15 Ngk Spark Plug Co., Ltd. Conductive paste and ceramic printed circuit substrate using the same
US6174829B1 (en) * 1999-01-07 2001-01-16 Advanced Ceramic X Corp. Ceramic dielectric compositions
JP2008039439A (ja) * 2006-08-02 2008-02-21 Shimadzu Corp 二次元マッピング分析装置

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007024615A (ja) * 2005-07-14 2007-02-01 Matsushita Electric Ind Co Ltd 電子部品
JP4544067B2 (ja) * 2005-07-14 2010-09-15 パナソニック株式会社 電子部品

Also Published As

Publication number Publication date
US6596382B2 (en) 2003-07-22
KR100439677B1 (ko) 2004-07-12
EP1178713A3 (en) 2005-01-26
JP3818030B2 (ja) 2006-09-06
US20020029838A1 (en) 2002-03-14
KR20020008786A (ko) 2002-01-31
EP1178713A2 (en) 2002-02-06
EP1178713B1 (en) 2013-05-15
CN1178566C (zh) 2004-12-01
CN1336790A (zh) 2002-02-20
TW511442B (en) 2002-11-21

Similar Documents

Publication Publication Date Title
WO2007032167A1 (ja) セラミック多層基板およびその製造方法
JP3331083B2 (ja) 低温焼成セラミック回路基板
JP2007273914A (ja) 配線基板および配線基板の製造方法
KR20000075996A (ko) 수동 소자들이 내재된 세라믹 다층 인쇄 회로 기판
JP3818030B2 (ja) 多層基板の製造方法
JP3785903B2 (ja) 多層基板及びその製造方法
JPH0569319B2 (ja)
KR20150053188A (ko) 커패시터 내장형 저온동시소성 세라믹 기판
JPH1116418A (ja) 銅メタライズ組成物及びそれを用いたガラスセラミック配線基板
JPH05221686A (ja) 導体ペースト組成物および配線基板
JPH11284296A (ja) 配線基板
JP4077625B2 (ja) 低温焼成磁器組成物および低温焼成磁器の製造方法
JP4646362B2 (ja) 導体組成物およびこれを用いた配線基板
JP2003040670A (ja) 高熱膨張磁器組成物、高熱膨張磁器およびその製造方法、並びに多層配線基板およびその実装構造
JP2885477B2 (ja) 多層配線基板及びその製造方法
JP2004083373A (ja) 高熱膨張磁器組成物、高熱膨張磁器およびその製造方法、並びに多層配線基板およびその実装構造
JPH11186727A (ja) 配線基板およびその製造方法
JP2001143527A (ja) 導電ペースト及びそれを用いたセラミック配線基板
JP3643264B2 (ja) 導体ペーストおよびこれを用いた配線基板
JP3934910B2 (ja) 回路基板
JP4632472B2 (ja) 銅導体組成物及びこれを用いた配線基板
JPH11135899A (ja) セラミック回路基板
JP2000049431A (ja) セラミック回路基板
JP4762564B2 (ja) 導体組成物及びこれを用いた配線基板とその製造方法
JPH06232528A (ja) 混成集積回路基板及びその製法

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20050224

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20050524

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050725

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20060131

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060403

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20060406

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20060523

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20060605

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

Ref document number: 3818030

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090623

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100623

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110623

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120623

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130623

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130623

Year of fee payment: 7

EXPY Cancellation because of completion of term