JP2001223325A - 半導体装置 - Google Patents

Abstract

(57)【要約】 【課題】 半導体装置において、積層した半導体装置間
の接続状態を目視確認して容易に検査し、また半導体装
置の部品点数を減らして構成を簡略化することにより、
積層した絶縁基板間を簡便にかつ確実に導通接続するこ
とができるようにする。 【解決手段】 電子部品１２が搭載された複数の絶縁基
板１０を順次積層してなる半導体装置において、各絶縁
基板１０の周縁部から突出し、それぞれ所定形状に曲げ
て形成する１の導電性配線１１と、積層した各絶縁基板
１０のうちの最上層または最下層の周縁部から突出し、
最下層または最上層の絶縁基板１０まで延在して形成す
る２の導電性配線１１とを備え、１および２の絶縁基板
１０を周縁部で導通接続するようにした。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】この発明は、電子部品が搭載
された複数の絶縁基板を順次積層してなる半導体装置に
関し、特に各絶縁基板の周縁部にて曲げられる導電性配
線を、各絶縁基板のうちの最上層から最下層または最下
層から最上層まで延在する導電性配線によって、当該絶
縁基板の周縁部で導通接続してなる半導体装置に適用し
て好適である。

【０００２】

【従来の技術】近年、エレクトロニクス機器は、軽薄短
小傾向を強め、高機能集積化および信号処理の高速化が
進んでいる。これに伴って半導体装置の形状も、例えば
ＱＦＰ（Quad Flat Package）等のようなパッケージの
側面から導電性配線であるリード端子をガルウィング状
に引き出した形状から、例えばＢＧＡ（Ball Grid Arra
y）等のようなパッケージの下面側に金バンプ等を用い
て電極を形成した形状にすることにより、このような半
導体装置をマザー基板に実装する際の半導体装置の占有
面積を格段的に小型化し得る形状に移行してきている。

【０００３】そして、このＢＧＡよりもさらに小型化し
た半導体装置として、例えばセラミックスからなる絶縁
基板としてのリジッド基板等に電子部品である半導体チ
ップをフリップチップ実装法などの手法を用いて実装し
てなるＣＳＰ（Chip Size Package）等が注目を集めて
いる。

【０００４】

【発明が解決しようとする課題】しかしながら、上述の
ような従来の半導体装置によると、パッケージを小型化
することにより、マザー基板上におけるこのような半導
体装置１つ分の占有面積を小さくすることはできるもの
の、近年のエレクトロニクス機器への新機能追加に伴
い、マザー基板上に実装される半導体装置の実装点数が
増加し続けていることから、これに対応させてマザー基
板が大型化する問題があった。

【０００５】また、かかる半導体装置では、マザー基板
が大きくなるばかりでなく、主要な半導体装置から他の
半導体装置までのリード端子の長さが極めて長くなった
り、これに伴い信号の遅延、信号の歪み、消費電力の増
大などを招き、所定の電気的性能を得ることが困難な不
都合が生じる結果となる。特に、回路システムが、高速
化、大容量化するメディア機器にあっては、このリード
端子長の短縮は重要な課題であった。

【０００６】さらに、マザー基板を小型化したとして
も、マザー基板上における半導体装置１つ分の実装領域
に実装し得る半導体装置の点数は１つであるため、逆に
このマザー基板上に実装し得る半導体装置の点数を限定
するおそれもあった。

【０００７】かかる問題を解決する１つの方法として、
従来、例えば特開平10−223683号公報、実開昭63−6115
0号公報および特開平7−106509号公報等に開示されるよ
うに、半導体チップを搭載した絶縁フィルムや絶縁性シ
ートに、配線、はんだボール、インナーリード、バイア
ホールおよびスルーホール等を設け、この絶縁フィルム
や絶縁性シートを順次積層して、その絶縁フィルムや絶
縁性シート間を配線、はんだボール、インナーリード、
バイアホールおよびスルーホール等を介して導通接続す
るものが提案されていた。

【０００８】ところが、これでは、絶縁フィルムや絶縁
性シート間の接続状態を目視確認することが困難であ
り、また積層した絶縁フィルムや絶縁性シートの一部ま
たは全体を樹脂で封止する必要があることから、一部に
不良が生じても修理するのが困難となり、未だ不十分な
問題があった。

【０００９】また、特開平7−14979号公報等に開示され
るように、半導体メモリを搭載したリードレスのチップ
キャリアを、実装ケースの中に順次絶縁シートを介して
積層し、これら積層したチップキャリアを、その側面に
形成される端面スルーホール電極と、実装ケース内の信
号線とを接触するようにして、導通接続するものも提案
されていた。

【００１０】しかし、これでも、積層したチップキャリ
ア間の接続状態を目視確認することが困難であり、また
各チップキャリア同士を接続するために、実装ケース
や、その内部の信号線等が別途必要となる分、部品点数
が増えて構成が煩雑となり、未だ不十分な問題があっ
た。

【００１１】そこで、この発明の第１の課題は、半導体
装置において、積層した半導体装置間の接続状態を目視
確認して容易に検査し、また半導体装置の部品点数を減
らして構成を簡略化することにより、積層した絶縁基板
間を簡便にかつ確実に導通接続することにある。

【００１２】第２の課題は、導電性配線の一端部と、電
子部品の電極との接続の際に、その導電性配線が曲がる
のを防止することにある。

【００１３】第３の課題は、電子部品が搭載された複数
の絶縁基板を安定して積層することにあり、第４の課題
は、それら積層した絶縁基板が、導通接続前に崩れるの
を未然に防止することにある。

【００１４】第５の課題は、複数の導電性配線が、ばら
けるのを防止することにあり、第６の課題は、電子部品
が搭載された複数の絶縁基板を積層する際、これら絶縁
基板の位置決めを簡便にすることにある。

【００１５】第７の課題は、導通接続の際の熱により生
じる内部ひずみに起因して、各絶縁基板における隅部の
導電性配線間に発生する応力集中に、耐え得ることにあ
る。

【００１６】第８の課題は、部品点数を増やすことな
く、位置決め用のアライメントマークを形成することに
あり、第９の課題は、その位置決め用のアライメントマ
ークを簡単に形成することにある。

【００１７】

【課題を解決するための手段】そのため、請求項１に記
載の発明は、上述した第１の課題を達成すべく、電子部
品が搭載された複数の絶縁基板を順次積層してなる半導
体装置において、各絶縁基板の周縁部から突出し、それ
ぞれ所定形状に曲げて形成する１の導電性配線と、積層
した各絶縁基板のうちの最上層または最下層の周縁部か
ら突出し、最下層または最上層の絶縁基板まで延在して
形成する２の導電性配線とを備え、１および２の絶縁基
板を周縁部で導通接続してなる、ことを特徴とする。

【００１８】請求項２に記載の発明は、上述した第２の
課題を達成すべく、電子部品が、各絶縁基板の一面上に
それぞれフリップチップ実装してなる、ことを特徴とす
る。

【００１９】請求項３に記載の発明は、上述した第３の
課題を達成すべく、積層する複数の絶縁基板を、順次隣
り合う下層の電子部品上に載置してなる、ことを特徴と
する。

【００２０】請求項４に記載の発明は、上述した第４の
課題を達成すべく、隣り合う絶縁基板と電子部品とが接
着剤を介在してなる、ことを特徴とする。

【００２１】請求項５に記載の発明は、上述した第５の
課題を達成すべく、１および２の導電性配線をそれぞれ
対応する絶縁基板上に複数並べて配列するとともに、最
上層または最下層まで延在する２の導電性配線の先端部
に、これら２の導電性配線を束ねる、ばらけ防止部材を
設けてなる、ことを特徴とする。

【００２２】請求項６に記載の発明は、上述した第６の
課題を達成すべく、各絶縁基板の四隅部分に、これら絶
縁基板を積層する際の位置決め用突起を有してなる、こ
とを特徴とする。

【００２３】請求項７に記載の発明は、上述の第７の課
題を達成すべく、１および２の導電性配線のうちの隅部
の導電性配線が、それ以外の導電性配線よりも幅広でな
る、ことを特徴とする。

【００２４】請求項８に記載の発明は、上述の第８の課
題を達成すべく、幅広の導電性配線に位置決め用のアラ
イメントマークが形成されてなる、ことを特徴とする。

【００２５】請求項９に記載の発明は、上述の第９の課
題を達成すべく、アライメントマークが丸穴でなる、こ
とを特徴とする。

【００２６】

【発明の実施の形態】以下、図面を参照しつつ、この発
明の実施の形態について詳細に説明する。

【００２７】図１および図２は、この発明による半導体
装置の外観斜視図および縦断面構成図である。図示半導
体装置は、電子部品であるＩＣ，ＬＳＩ等の半導体チッ
プ１２が搭載されてなる絶縁基板１０が、順次下層の半
導体チップ１２の上にその上層の絶縁基板１０を重ねる
ように、例えば接着剤を介在して積層してなる。また、
この半導体装置における最下層の絶縁基板１０の他面側
には、この半導体装置とマザー基板等とを導通接続する
ための電極１０Ａが、所定の配列で配設してなる。

【００２８】この絶縁基板１０は、それぞれガラスエポ
キシや、ポリイミド等からなり、一面上に所定パターン
で導電性配線１１が配設され、当該導電性配線１１の一
端部１１Ａに半導体チップ１２の電極１２Ａが、フリッ
プチップ実装法あるいはＴＡＢ方式で搭載されることに
より、それぞれモジュールMO１〜MO４を形成してなる。

【００２９】また、このような多層モジュール構造でな
る半導体装置の各絶縁基板１０の導電性配線１１の他端
部１１Ｂは、この絶縁基板１０の周縁部にて突出すると
ともに、例えば当該絶縁基板１０の他面側に向かって下
向きに湾曲を有して曲げられて形成されてなる。

【００３０】一方、各絶縁基板１０のうちの、図３に示
すような最上層の絶縁基板１０、または図４に示すよう
な最下層の絶縁基板１０の導電性配線１１の他端部１１
Ｂは、この絶縁基板１０の周縁部にて突出するととも
に、対応する最下層または最上層の導電性配線１１の他
端部１１Ｂまで延在して形成されてなる。

【００３１】そして、この半導体装置では、これら各絶
縁基板１０の導電性配線１１の他端部１１Ｂと、最上層
または最下層の絶縁基板１０の導電性配線１１の他端部
１１Ｂ側とを、この半導体装置の周縁部で導通接続して
なる。

【００３２】また、この実施の形態の場合、この最上層
または最下層の絶縁基板１０から延在する導電性配線１
１の他端部１１Ｂの先端部には、例えば絶縁基板１０と
同一材料で構成された、当該導電性配線１１を束ねるた
めのばらけ防止部材１３が設けられており、これによ
り、各導電性配線１１がそれぞれ一定のピッチ精度を有
するように固定された構造となっている。

【００３３】このような積層構造にするには、半導体チ
ップ１２を絶縁基板１０に搭載したモジュールＭＯ１、
ＭＯ２、ＭＯ３、ＭＯ４を順次上層の絶縁基板１０と、
その１つ下層の半導体チップ１２とを接着剤を介して積
層した後、各層の導電性配線１１を垂直方向に順次接合
し、各層間の電気的接続を完成させる。このとき、モジ
ュールＭＯ１〜ＭＯ３の半導体チップ１２において、そ
れぞれ当該半導体チップ１２の電極と、導電性配線１１
との接合部が絶縁材料等からなる封止樹脂ＦＪによって
封止される。

【００３４】モジュールＭＯ１〜ＭＯ４を積層すること
により、最上層の絶縁基板１０から順次折り曲げられた
導電性配線１１の先端が、その１つ下層の絶縁基板１０
上の導電性配線１１の上面と接触する。そして、接触し
た導電性配線同士の接合は、はんだ付け、導電性ペース
ト材料または溶接等で行われる。

【００３５】このようにして、この半導体装置では、各
半導体チップ１２が、それぞれ各絶縁基板１０の導電性
配線１１を順次介して導通接続されるとともに、最下層
の電極１０Ａを介してマザー基板の電極に導通接続する
ようになされている。

【００３６】因みに、各層の絶縁基板１０上に形成した
導電性配線１１の配線パターンは、搭載される半導体チ
ップ１２が異なる場合には、必ずしも同一の配線パター
ンではなく、共通でない半導体チップの電極を処理する
ために、配線構成が異なるものである。

【００３７】また、絶縁基板１０および半導体チップ１
２の厚さは、数10〔μm〕〜数100〔μm〕の厚さで構成
されるものである。半導体チップ１２は、ウェハー状態
またはチップ状態で素子が形成されていない裏面をグラ
イディングやポリッシング等の機械的研磨法、ＨＦ液を
主体としたエッチング液で溶解する方法等の化学的研磨
法、またはこれらの手法を併用したＣＭＰ方法等によっ
て所望の厚さに研磨されるものである。

【００３８】さらに、各絶縁基板１０における導電性配
線１１の他端部側１１Ｂの曲げ部分は、図５（ａ）およ
び図５（ｂ）に示すように、各絶縁基板１０の端部を切
り欠いた状態で所定の治具２０によって折り曲げること
により形成することができる。

【００３９】さらに、この半導体装置では、図６に示す
ように、絶縁基板１０上の複数並べて配列される導電性
配線１１における少なくとも端部（コーナーに最も近い
ところ）に位置する導電性配線１１の幅員を、この導電
性配線１１よりも内側に位置する他の導電性配線１１の
幅員よりも広く形成するようにしてもよい。

【００４０】これにより、半導体チップ１２と絶縁基板
１０との間の膨張の差に起因して、導電性配線１１に応
力集中が発生したときに、これらが破断するのを防止で
き、高い信頼性を得ることができる。また、導電性配線
１１の幅員は、絶縁基板１０の寸法や環境条件により異
なるが、広い方の幅員は、狭い方の幅員よりも１．２倍
以上の大きさとすることが望ましい。

【００４１】さらに、図６には、絶縁基板１０の少なく
とも４隅に突起部１５を設けた構成を示す。このよう
に、突起部１５を、絶縁基板１０と一体に、その外形寸
法よりもはみ出して形成する。因みに、この図６では、
導電性配線が長く形成される最上層または最下層の絶縁
基板１０以外の層の絶縁基板１０を用いて説明したが、
これに限るところではない。

【００４２】このような構成により、導電性配線１１の
位置は、突起部１５よりも内側に位置することになる。
そして、絶縁基板１０の周縁から折り曲げられた導電性
配線１１が、外部部品と接触したり、操作中に導電性配
線を損傷することを未然に防止することができる。ま
た、この突起部１５は、導電性配線を機械的、電気的に
保護することができるばかりでなく、絶縁基板１０を積
層する際に絶縁基板１０間の位置合わせに用いることも
でき、突起部１５の先端を位置合わせの外形とすれば、
位置合わせを容易にすることもできる。

【００４３】これに加えて突起部１５は、その外形寸法
と、マザー基板の電極との接続用の電極１０Ａを有する
最下層の絶縁基板１０の外形寸法をほぼ同じ寸法にすれ
ば、積層する絶縁基板の位置合わせが容易であるばかり
でなく、折り曲げた導電性配線領域、すなわち絶縁基板
の側面領域に保護樹脂を形成する場合にも、最下層の絶
縁基板１０と他の絶縁基板１０の突起部１５の外形寸法
とをほぼ同じにすれば、容易に保護樹脂を形成できるば
かりでなく、保護樹脂の厚さも均一に形成することがで
きる。

【００４４】さらに、この半導体装置において、積層し
た絶縁基板１０間の導電性配線１１の接続は、例えばそ
の導電性配線１１にはんだ材料を配設しておき、このは
んだ材料をリフローさせることにより、折り曲げた導電
性配線１１とその下層に位置する絶縁基板１０上の導線
性配線１１とが接触しているので、はんだを溶融させる
ことにより、容易に接続することができる。

【００４５】また、例えばヒータを備えたはんだ槽内で
はんだを溶融しておき、この溶融したはんだ中に、積層
したモジュールＭＯ１〜ＭＯ４を浸漬して接続すること
もできる。

【００４６】このように、はんだ槽の内で溶融している
はんだ中に浸漬する工程では、溶融しているはんだから
半導体装置を引き上げるときには、六方体である半導体
装置の少なくとも一つのコーナーと溶融したはんだ面と
の成す角度θを３０〔°〕〜６０〔°〕にすれば、絶縁
基板１０間を接続する導電性配線１１の隣接間のショー
トを防ぐことができる。

【００４７】さらに、最下層の絶縁基板１０の他面側に
は、マザー基板と接続するための外部接続用電極１０Ａ
が形成されている。この電極１０Ａとして、図１、２お
よび４の例では、はんだボールが形成され、いわゆるＣ
ＳＰ（Chip Size Package），ＢＧＡ（Ball Grid Arra
y）の構造を示している。この最下層の絶縁基板１０お
よびその上に形成された導電性配線１１は、それより上
層の絶縁基板１０と同じ工法で製作されるものである。

【００４８】

【発明の効果】以上説明した通り、この発明によれば、
電子部品が搭載された複数の絶縁基板を順次積層してな
る半導体装置において、各絶縁基板間の導電性配線を、
これら絶縁基板の周縁部で接続することにより、接続箇
所を外部から目視確認することができ、接続箇所の検査
を極めて容易にすることができるとともに、絶縁基板間
における導通接続を確実に行うことができる。

【００４９】また、各絶縁基板間の導電性配線を、最上
層または最下層の絶縁基板の周縁から突出して延在した
導線性配線により、これら積層した絶縁基板の周縁部で
接続することにより、新たな接続用部品を追加すること
なく接続することができ、半導体装置の接続箇所を外部
から目視確認することができるため、接続箇所の検査を
極めて容易にすることができ、かくして絶縁基板間にお
ける導通接続を簡便にかつ確実に行うことができる。

【００５０】さらに、積層した絶縁基板の側面で接続を
行なっているので、万が一、積層した絶縁基板の一部に
不良が発生しても、容易にリペアーを実施することがで
きる。また、接続用の導電性配線が、絶縁基板の側面に
突出して形成されているので、はんだディップまたは、
はんだリフロー等の簡便な工程を用いて一括でかつ確実
に接続を実現できるために、低コストなモジュールを実
現することができる。

【００５１】請求項２に係る発明によれば、絶縁基板上
に導電性配線を配設するようにして、電子部品をフリッ
プチップ実装することにより、導電性配線の一端部と電
子部品の電極との接続の際に、絶縁基板によってその導
電性配線が曲がって変形するのを防止することができ
る。

【００５２】請求項３に係る発明によれば、各絶縁基板
の下層の電子部品上に、その１つ下層の絶縁基板を積層
することにより、複数の絶縁基板を積層する際の安定感
を高めることができる。

【００５３】請求項４に係る発明によれば、積層方向に
隣り合う絶縁基板と電子部品との間に接着剤を介在する
ようにしたことにより、積層した複数の絶縁基板が、導
通接続前に崩れるのを未然に防止することができる。

【００５４】請求項５に係る発明によれば、絶縁基板上
に複数の導電性配線が配列され、最上層または最下層の
絶縁基板における導電性配線の他端側の先端に、ばらけ
防止部材を設けるようにしたことにより、これら導電性
配線が、ばらけるのを防止するとともに、各導電性配線
が、それぞれ一定のピッチ精度を有するように固定する
ことができる。

【００５５】請求項６に係る発明によれば、絶縁基板の
隅部に突起部を設けるようにしたことにより、突起部を
用いて上下の絶縁基板の積層時の位置合わせを一層容易
にすることができ、高い位置合わせ精度を得ることがで
きる。また、実装体の樹脂成形時の外形基準となり、正
確な樹脂成形を行うこともできる。

【００５６】さらに、積層した絶縁基板間の導電性配線
よりも突出して突起部を設けるため、当該導電性配線に
外力が加えられ、これら導電性配線が変形したり、破損
するのを未然に防止することができる。

【００５７】請求項７に係る発明によれば、絶縁基板上
の複数の導電性配線における配列のうちの隅部の導電性
配線が、他の導電性配線よりも幅広なので、電子部品と
絶縁基板との膨張の差により、導電性配線に応力が加わ
ったときに破断するのを防止でき、接続のうえで信頼性
を向上することができる。

【００５８】請求項８に係る発明によれば、導電性配線
のうちの隅部の導電性配線にアライメントマークを設け
るようにしたことにより、複数の絶縁基板を積層する際
に、上下の絶縁基板間における位置決めをより一層簡略
化することができる。

【００５９】請求項９に係る発明によれば、アライメン
トマークを丸穴で形成することにより、当該アライメン
トマークを他の工程で一括して簡単に形成することがで
きる。

【図面の簡単な説明】

【図１】この発明による半導体装置の略斜視図である。

【図２】その半導体装置の縦断面図である。

【図３】その最上層の絶縁基板を示す略斜視図である。

【図４】その最下層の絶縁基板を示す略斜視図である。

【図５】絶縁基板から突き出た導電性配線を治具によっ
て折り曲げられる手順を示す略断面図で、（ａ）は折曲
する前、（ｂ）は折曲した後である。

【図６】絶縁基板の４隅に突起を形成するとともに、導
電性配線のうちの隅部が幅広で形成されてなる絶縁基板
を示す平面図である。

【符号の説明】

ＭＯ１ モジュール ＭＯ２ モジュール ＭＯ３ モジュール ＭＯ４ モジュール ＦＪ 封止樹脂層 １０ 絶縁基板 １０Ａ 電極 １１ 導電性配線 １１Ａ 一端部 １１Ｂ 他端部 １１Ｃ アライメントマーク １２ 半導体チップ（電子部品） １３ ばらけ防止部材 １４ 接着剤 １５ 突起部 ２０ 治具

Claims (9)

【特許請求の範囲】
1. 【請求項１】 電子部品が搭載された複数の絶縁基板を
   順次積層してなる半導体装置において、 各上記絶縁基板の周縁部から突出し、それぞれ所定形状
   に曲げて形成する第１の導電性配線と、 上記積層した各絶縁基板のうちの最上層または最下層の
   周縁部から突出し、最下層または最上層の絶縁基板まで
   延在して形成する第２の導電性配線とを備え、 上記１および２の絶縁基板を各上記絶縁基板の周縁部で
   導通接続してなる、半導体装置。
2. 【請求項２】 上記電子部品が、各上記絶縁基板の一面
   上にそれぞれフリップチップ実装してなる、請求項１に
   記載の半導体装置。
3. 【請求項３】 上記積層する複数の絶縁基板を、順次隣
   り合う下層の電子部品上に載置してなる、請求項１また
   は２に記載の半導体装置。
4. 【請求項４】 上記隣り合う絶縁基板と電子部品とが接
   着剤を介在してなる、請求項３に記載の半導体装置。
5. 【請求項５】 上記１および２の導電性配線をそれぞれ
   の上記絶縁基板上に複数並べて配列するとともに、上記
   最上層または最下層まで延在する上記２の導電性配線の
   先端部に、これら２の導電性配線を束ねる、ばらけ防止
   部材を設けてなる、請求項１、２、３または４、に記載
   の半導体装置。
6. 【請求項６】 各上記絶縁基板の四隅部分に、これら絶
   縁基板を積層する際の位置決め用突起を有してなる、請
   求項１、２、３、４または５に記載の半導体装置。
7. 【請求項７】 上記１および２の導電性配線のうちの端
   部の導電性配線が、それ以外の導電性配線よりも幅広で
   なる、請求項１または５に記載の半導体装置。
8. 【請求項８】 上記幅広の導電性配線に位置決め用のア
   ライメントマークが形成されてなる、請求項７に記載の
   半導体装置。
9. 【請求項９】 上記アライメントマークが丸穴でなる、
   請求項８に記載の半導体装置。