JP2001267898A - 誘導性負荷駆動回路 - Google Patents

Abstract

(57)【要約】 【課題】 誘導性負荷に供給する電流の過電流を検出す
る際に、フライバック電圧による誤検出を抑えることが
でき、また、過電流によるスイッチング手段の破損が発
生し難い誘導性負荷駆動回路を提供する。 【解決手段】 誘導性負荷駆動回路１は、誘導性負荷Ｌ
Ｌを駆動制御する際に、制御ロジック１７からの制御指
令信号Ｓａがハイレベルの時には、第１トランジスタ１
１および第２トランジスタ１３の各ソース電位（第１電
位Ｖ１と第２電位Ｖ２）を比較すると共に、第２トラン
ジスタ１３に流れる電流に基づき第１トランジスタ１１
に流れる電流値を判定して、過電流を検出している。ま
た、制御指令信号Ｓａがローレベルの時には、過電流検
出停止回路３１により、第２トランジスタ１３を含む第
２通電経路への通電が停止されて過電流検出が停止され
るため、フライバック電圧による過電流の誤検出を抑え
ることができる。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、モータやソレノイ
ド等の誘導性負荷に電流を供給することで誘導性負荷を
駆動するための誘導性負荷駆動回路であり、特に、過電
流を検出する機能を備えた誘導性負荷駆動回路に関す
る。

【０００２】

【従来の技術】従来より、高精度の電流制御や電流検出
を行い、負荷に電力供給することで負荷を駆動する負荷
駆動回路が知られている。そして、こうした負荷駆動回
路には、負荷に通電する電流の過電流を検出する機能を
備えたものがあり、例えば、負荷への通電経路を通電・
遮断するパワーＭＯＳＦＥＴ等からなる第１スイッチン
グ手段と、この第１スイッチング手段よりも小さい電流
を通電するパワーＭＯＳＦＥＴ等からなる第２スイッチ
ング手段とにより構成されるカレントミラー回路を用い
て過電流を検出するものが挙げられる。なお、第１スイ
ッチング手段および第２スイッチング手段は同一の駆動
指令信号によって制御されており、第２スイッチング手
段は、第１スイッチング手段に比例した電流（例えば、
第１スイッチング手段：第２スイッチング手段＝１００
０：１）を通電するよう構成されている。

【０００３】このように構成された過電流検出機能を有
する負荷駆動回路では、例えば、負荷においてグランド
ショート（接地短絡）などの異常が発生して、第１スイ
ッチング手段に過電流が流れた場合、第２スイッチング
手段の電流は、第１スイッチング手段の過電流の例えば
１０００分の１（１／１０００）となり、その電流を抵
抗等に流して異常を検出する。

【０００４】他方、こうした負荷駆動回路には、例え
ば、モータやソレノイドなどの誘導性負荷を駆動制御
（ＰＷＭ（Pulse Width Modulation）制御など）するた
めの誘導性負荷駆動回路がある。そして、誘導性負荷
は、通電される電流が急峻に変動すると、その両端にフ
ライバック電圧（逆起電力）が瞬時的に発生するという
特性がある。つまり、誘導性負荷のインダクタンス（例
えば、数１０［ｍＨ］程度）をＬとすると、誘導性負荷
の両端には、単位時間あたりの電流の変化割合に比例し
た電圧Ｖ（＝−Ｌ（ｄｉ／ｄｔ））が発生するのであ
る。

【０００５】このため、駆動指令信号に基づき第１スイ
ッチング手段がターンオフして誘導性負荷への通電を停
止する際に、通電停止によって瞬時的に誘導性負荷の両
端にフライバック電圧が発生して、第１電位Ｖ１がグラ
ンド電位（０［ｖ］）よりも低下することがある。この
とき、第２スイッチング手段についても、駆動指令信号
に基づきオフ状態となるが、第２電位Ｖ２はグランド電
位よりも低下しないことから、第１電位Ｖ１が第２電位
Ｖ２よりも低い状態となり、検出抵抗に大電流が流れ、
誤って過電流を検出することになる。

【０００６】こうした問題に対して、過電流の検出を一
定時間遅延させるフィルタを設けることで、過電流の誤
検出を防ぐよう構成された誘導性負荷駆動回路があり、
図２に概略構成を示す。図２に示す誘導性負荷駆動回路
１ａは、ｎチャネル型パワーＭＯＳＦＥＴからなる第１
トランジスタ５１に流れる第１規定値より大きい過電流
を検出するものである。

【０００７】そして、第１トランジスタ５１は、ゲート
駆動回路５５から出力される駆動指令信号Ｓｂに基づい
て、図示しない直流電源からの出力（電源電圧）Ｖｃが
供給された電源ラインＬＶからの電流を誘導性負荷ＬＬ
に供給するための第１通電経路を通電・遮断する。な
お、ゲート駆動回路５５は、制御ロジック５７が出力す
る制御指令信号Ｓａに応じて駆動指令信号Ｓｂを出力し
ており、また、制御ロジック５７は、誘導性負荷ＬＬの
電流制御を行うために、制御指令信号Ｓａを出力してい
る。

【０００８】そして、第１トランジスタ５１の電流出力
端の第１電位Ｖ１が、ｎチャネル型パワーＭＯＳＦＥＴ
からなる第２トランジスタ５３の電流出力端の第２電位
Ｖ２よりも低下すると、第１コンパレータ６１の出力信
号がハイレベルとなりｎｐｎ型トランジスタからなる第
３トランジスタ６３が駆動される。これにより、第２ト
ランジスタ５３，第３トランジスタ６３および抵抗６５
からなる第２通電経路に電流が流れ、この電流によって
抵抗６５の両端に生じる電位差が、過電流判定のために
設定された定電圧電源６９の出力電圧を上回ると、第２
コンパレータ６７の出力信号がハイレベルとなる。そし
て、第２コンパレータ６７の出力信号はフィルタ７１を
介してゲート駆動回路５５に入力されており、ゲート駆
動回路５５は、ハイレベルの信号が入力されると駆動指
令信号Ｓｂの出力を停止する。これにより、第１通電経
路における通電が停止されて、第１トランジスタ５１が
過電流から保護される。

【０００９】このとき、フィルタ７１は、第２コンパレ
ータ６７の出力信号が入力されてから一定期間（例え
ば、数μ秒〜１０数μ秒）が経過すると、ゲート駆動回
路５５に対して出力信号を出力するように構成されてい
る。つまり、図２に示す過電流検出機能を備えた誘導性
負荷駆動回路は、フィルタ７１を設けて過電流の検出時
期を遅延することで、瞬時的に発生する電圧変動では過
電流と判定しないように構成されている。このため、誘
導性負荷のフライバック電圧により発生する瞬時的な電
圧変動が原因となって、誤って過電流と判定するのを防
ぐことができる。

【００１０】

【発明が解決しようとする課題】しかしながら、図２に
示すような従来の誘導性負荷駆動回路では、第２コンパ
レータ６７の出力信号がフィルタ７１により遅延される
遅延期間においては、通電経路に過電流が流れることに
なり、この過電流によって第１トランジスタ（第１スイ
ッチング手段）５１が破損する虞がある。

【００１１】ここで、第１スイッチング手段として用い
られる半導体素子（パワーＭＯＳＦＥＴ等）は、通電可
能な電流の容量が大きいものほど高価になるため、コス
ト的に優れた負荷駆動回路を実現するには、第１スイッ
チング手段として容量が小さい半導体素子を用いること
が望ましい。このため、実際の誘導性負荷駆動回路にお
いては、スイッチング手段として、負荷の定格電流より
も僅かに大きい容量の半導体素子を用いることが多い。

【００１２】そして、このように定格電流に対して余裕
の少ないスイッチング手段を用いた誘導性負荷駆動回路
において過電流検出を行うにあたり、信号出力の遅延処
理を行うようにすると、遅延期間中に流れる過電流によ
ってスイッチング手段が破損する可能性が高くなってし
まう。

【００１３】本発明は、こうした問題に鑑みなされたも
のであり、モータやソレノイド等の誘導性負荷に供給す
る電流の過電流を検出する際に、フライバック電圧によ
る誤検出を抑えて正確に過電流を検出することができ、
また、過電流によるスイッチング手段の破損が発生し難
い誘導性負荷駆動回路を提供することを目的とする。

【００１４】

【課題を解決するための手段】本発明（請求項１）の誘
導性負荷駆動回路によれば、誘導性負荷への通電停止に
より発生するフライバック電圧によって、誤って過電流
と判定することが無くなり、正確に過電流を検出するこ
とができる。また、過電流検出時の対応処理を迅速に実
施でき、第１スイッチング手段を過電流から保護できる
ため、過電流による第１スイッチング手段の破損が発生
し難くなる。

【００１５】なお、制御指令信号が出力されない時に
は、第１スイッチング手段はオフ状態となり電流が流れ
ないことから、第１通電経路に過電流が流れることはな
いため、過電流検出を停止することによる問題は無い。
ここで、上述の誘導性負荷駆動回路におけるスイッチン
グ手段としては、例えば、バイポーラトランジスタや電
解効果トランジスタ（ＦＥＴ）などを用いることができ
るが、請求項２に記載のように、ｎチャネル型ＭＯＳＦ
ＥＴからなる第１スイッチング手段と、第１スイッチン
グ手段が流す電流よりも小さい電流を流すｎチャネル型
ＭＯＳＦＥＴからなる第２スイッチング手段とを用いる
とよい。

【００１６】つまり、ＭＯＳＦＥＴは、バイポーラトラ
ンジスタに比べて通電経路における抵抗が小さく、高速
スイッチングが可能であることから、大電流のスイッチ
ング特性に優れており、直流電源から負荷への通電経路
の通電・遮断を行うのに適している。また、ＭＯＳＦＥ
Ｔは、キャリアの種類（正孔または電子）によりｎチャ
ネル型とｐチャネル型とに分かれるが、ｎチャネル型は
ｐチャネル型に比べて安価であるため、ｎチャネル型Ｍ
ＯＳＦＥＴを用いた負荷駆動回路は低コストで実現でき
る。

【００１７】また、１つの指令信号（駆動指令信号）に
より、第１スイッチング手段および第２スイッチング手
段をそれぞれ同時に駆動制御することができるため、第
１電位と第２電位との比較により過電流の検出が可能と
なる。また、第１通電経路に流れる電流に比例した電流
を、第２通電経路に流すことが可能となり、さらに、こ
のとき第２通電経路に流れる電流は小さいことから、過
電流検出を行うに際しての電力消費量が小さくなる。

【００１８】次に、上述の誘導性負荷駆動回路は、請求
項３の記載によれば、第２スイッチング手段に流れる電
流は、第１スイッチング手段に流れる電流に比例するこ
とから、第２通電経路には、第１通電経路に比例した電
流が流れる。そして、第１通電経路に第１規定値を超え
る過電流が流れる際には、第２通電経路に流れる電流
は、第１規定値に応じて設定された第２規定値を超える
ことになり、第２通電経路に流れる電流に基づいて第１
通電経路における過電流を検出することができる。

【００１９】このように、第１電位と第２電位との比較
に加えて、第２通電経路に流れる電流に基づき第１通電
経路における電流値を判定して過電流を検出すること
で、第１電位と第２電位との比較のみによる過電流検出
に比べて、より正確に過電流を検出することができる。

【００２０】よって、本発明（請求項３）によれば、第
１通電経路における過電流をより正確に検出することが
できるため、第１スイッチング手段をより確実に保護す
ることが可能となる。また、本発明（請求項４）の誘導
性負荷駆動回路によれば、過電流検出手段を新規に開発
すること無く、過電流検出停止手段を追設することで、
フライバック電圧による影響を抑えることができること
から、過電流の誤検出を抑えられる誘導性負荷駆動回路
を低コストで実現できる。

【００２１】

【発明の実施の形態】以下に、本発明の実施例を図面と
共に説明する。図１は、誘導性負荷の駆動制御を行うた
めの誘導性負荷駆動回路の概略構成図であり、本誘導性
負荷駆動回路は、過電流検出機能を備えている。

【００２２】図１に示すように、本実施例の誘導性負荷
駆動回路は、図示しない直流電源からの出力（例えば、
電源電圧１２［ｖ］）Ｖｃが供給された電源ラインＬＶ
からの電流を誘導性負荷ＬＬに供給するための第１通電
経路を通電・遮断するｎチャネル型パワーＭＯＳＦＥＴ
からなる第１トランジスタ１１と、電源ラインＬＶから
の電流を抵抗２５に供給する第２通電経路を通電・遮断
するｎチャネル型パワーＭＯＳＦＥＴからなる第２トラ
ンジスタ１３と、第１トランジスタ１１および第２トラ
ンジスタ１３を駆動するための駆動指令信号Ｓｂを出力
するゲート駆動回路１５と、誘導性負荷ＬＬを駆動制御
するための制御指令信号Ｓａを出力する制御ロジック１
７と、を備えている。

【００２３】そして、制御ロジック１７は、ＣＭＯＳト
ランジスタを用いたプロセスを使用したマイコンで構成
され、図示しない電源装置（例えば、出力電圧５
［ｖ］）からの電力供給により動作しており、複雑な制
御処理を実施して誘導性負荷ＬＬを制御するための制御
指令信号Ｓａを出力している。

【００２４】また、ゲート駆動回路１５は、チャージポ
ンプを備えており、制御ロジック１７から出力される制
御指令信号Ｓａに応じて、第１トランジスタ１１および
第２トランジスタ１３を駆動可能な駆動指令信号Ｓｂを
出力する。つまり、ゲート駆動回路１５は、低電位の信
号（制御指令信号Ｓａ）を高電位の信号（駆動指令信号
Ｓｂ）に変換する回路であり、制御指令信号Ｓａに応じ
て、制御指令信号Ｓａよりも高電位の駆動指令信号Ｓｂ
を出力する。

【００２５】さらに、第１トランジスタ１１は、ゲート
がゲート駆動回路１５における駆動指令信号Ｓｂの出力
端子に接続され、ドレインが電源ラインＬＶに接続さ
れ、ソースが誘導性負荷ＬＬに接続されている。そし
て、駆動指令信号Ｓｂがハイレベルとなると、第１トラ
ンジスタ１１はオン状態となり、電源ラインＬＶから誘
導性負荷ＬＬへの第１通電経路に電流が流れる。

【００２６】よって、本誘導性負荷駆動回路１では、制
御ロジック１７が制御指令信号Ｓａをハイレベルとする
と、ゲート駆動回路１５が駆動指令信号Ｓｂをハイレベ
ルとし、これにより、第１トランジスタ１１がオン状態
となることで、第１通電経路を通じて電源ラインＬＶか
ら誘導性負荷ＬＬへの電力供給が行われる。

【００２７】また、第２トランジスタ１３は、ゲートが
ゲート駆動回路１５における駆動指令信号Ｓｂの出力端
子に接続され、ドレインが電源ラインＬＶに接続されて
おり、駆動指令信号Ｓｂがハイレベルとなるとオン状態
となり、また、第１トランジスタ１１に比例した小さい
電流を流すよう構成されている。

【００２８】そして、本誘導性負荷駆動回路１は、上記
構成に加えて、第１トランジスタ１１のソースに反転入
力端子（−）が接続され、第２トランジスタ１３のソー
スに非反転入力端子（＋）が接続された第１比較器（以
下、第１コンパレータという）２１と、第２トランジス
タ１３のソースにコレクタが接続されるとともに、第１
コンパレータ２１の出力端子にベースが接続されたｎｐ
ｎ型トランジスタからなる第３トランジスタ２３と、第
３トランジスタ２３のエミッタに一端が接続され、他端
が接地された抵抗２５と、第３トランジスタ２３のエミ
ッタと抵抗２５との接続点に非反転入力端子（＋）が接
続され、ゲート駆動回路１５に出力端子が接続された第
２比較器（以下、第２コンパレータという）２７と、第
２コンパレータ２７の反転入力端子（−）に正極が接続
され、負極が接地された定電圧電源２９と、を備えてい
る。

【００２９】そして、第１トランジスタ１１のソースの
電位（以下、第１電位という）Ｖ１が、第２トランジス
タ１３のソースの電位（以下、第２電位という）Ｖ２よ
りも低下すると、第１コンパレータ２１が出力する出力
信号Ｓｃがハイレベルとなり、第３トランジスタ２３が
オン状態となる。すると、電源ラインＬＶから第２トラ
ンジスタ１３、第３トランジスタ２３、抵抗２５を介し
てグランド（接地）に通じる第２通電経路に電流が流れ
る。

【００３０】ここで、例えば、誘導性負荷ＬＬにおいて
グランドショート（接地短絡）などの異常が発生する
と、第１トランジスタ１１に過電流が流れるとともに、
第１電位Ｖ１はグランド電位（０［ｖ］）となるため、
第１電位Ｖ１が第２電位Ｖ２よりも低下する。このた
め、第１コンパレータ２１は、第１電位Ｖ１と第２電位
Ｖ２とを比較することで、第１通電経路における過電流
を検出している。

【００３１】そして、第１通電経路に過電流が流れる
と、第１コンパレータ２１が第３トランジスタ２３を駆
動することにより、第２通電経路に電流が流れることに
なり、このとき第２通電経路に流れる電流は、第１通電
経路に流れる電流に比例した大きさとなる。また、抵抗
２５の両端には、第２通電経路に流れる電流に比例する
電位差が発生するため、抵抗２５の両端電圧は、第１通
電経路に流れる電流に比例した大きさになる。

【００３２】このとき、定電圧電源２９は、抵抗２５の
抵抗値と、第２通電経路における電流の第２規定値との
乗算により得られる電圧値と等しい電圧を出力する定電
圧電源にて構成されている。なお、第２規定値は、第１
通電経路にて第１規定値と等しい電流が流れる際に第２
通電経路に流れる電流値である。また、第１規定値は、
第１トランジスタ１１に流れる電流における過電流の指
標であり、第１規定値よりも大きい電流が過電流であ
る。

【００３３】そして、第２コンパレータ２７は、抵抗２
５の両端電圧が定電圧電源２９の出力電圧より大きくな
ると、ハイレベルの信号をゲート駆動回路１５に対して
出力する。つまり、第２コンパレータ２７は、第２通電
経路を流れる電流に基づき第１通電経路に流れる電流を
検出し、第１通電経路に流れる電流が第１規定値よりも
大きくなることで、過電流を検出したことをゲート駆動
回路１５に通知するのである。

【００３４】よって、本誘導性負荷駆動回路１は、第１
コンパレータ２１が、第１電位Ｖ１と第２電位Ｖ２とを
比較すると共に、さらに、第２コンパレータ２７が第２
通電経路に流れる電流に基づき第１通電経路に流れる電
流を検出することで、第１トランジスタ１１に流れる過
電流を検出している。

【００３５】このように、各トランジスタの電流出力端
における電位の比較だけではなく、第１通電経路に流れ
る電流を検出して過電流を判定することにより、より精
度良く過電流を検出することが可能となる。また、第１
コンパレータ２１が第３トランジスタ２３を駆動すると
きのみ第２通電経路に電流を流すことから、常に第２通
電経路に電流を流す場合に比べて、過電流検出に必要な
電力消費量を抑えることができる。

【００３６】そして、第２コンパレータ２７からの信号
が入力されたゲート駆動回路１５は、制御指令信号Ｓａ
の状態に拘わらず、駆動指令信号Ｓｂの出力を停止して
ローレベルとし、第１トランジスタ１１をオフ状態にす
る。これにより、第１通電経路における通電が停止され
て、第１トランジスタ１１は過電流から保護される。

【００３７】さらに、本誘導性負荷駆動回路１は、制御
指令信号Ｓａに基づき過電流検出を停止させる過電流検
出停止回路３１が備えられている。そして、この過電流
検出停止回路３１は、信号レベルを反転させるインバー
タ回路３３と、抵抗３５と、ｎｐｎ型トランジスタから
なる検出停止用トランジスタ３７とを備えている。

【００３８】まず、インバータ回路３３は、入力端子へ
入力される入力信号がハイレベル（例えば、電位５
［ｖ］）の場合にはローレベル（例えば、グランド電位
０［ｖ］）の信号を出力し、入力信号がローレベルの場
合には、ハイレベルの信号を出力するよう構成されてい
る。そして、インバータ回路３３は、入力端子が、制御
ロジック１７における制御指令信号Ｓａの出力端子に接
続されている。

【００３９】また、検出停止用トランジスタ３７は、ベ
ースが抵抗３５を介してインバータ回路３３の出力端子
と接続され、コレクタが第３トランジスタ２３のベース
に接続され、エミッタが接地されている。このため、過
電流検出停止回路３１では、制御指令信号Ｓａがローレ
ベルの場合には、インバータ回路３３の出力信号がハイ
レベルとなり、検出停止用トランジスタ３７がオン状態
となる。これにより、第３トランジスタ２３のベース電
位はローレベルに維持されることになり、第１コンパレ
ータ２１の動作に拘わらず、第３トランジスタ２３は強
制的にオフ状態に維持される。このため、第２通電経路
に電流が流れることが無くなり、第２コンパレータ２７
がハイレベルの信号を出力することはない。

【００４０】また、制御指令信号Ｓａがハイレベルの場
合には、インバータ回路３３の出力信号がローレベルと
なり、検出停止用トランジスタ３７がオフ状態となる。
これにより、第３トランジスタ２３のベース電位は第１
コンパレータ２１により決定されることになり、第１コ
ンパレータ２１が過電流を検出すると第３トランジスタ
２３はオン状態となり第２通電経路に電流が流れる。

【００４１】よって、過電流検出停止回路３１は、制御
指令信号Ｓａがローレベルとなる時には、第３トランジ
スタ２３を強制的にオフ状態にすることで、第２コンパ
レータ２７による過電流の検出を停止させる。したがっ
て、本誘導性負荷駆動回路１においては、誘導性負荷Ｌ
Ｌの駆動制御において通電を停止した際に発生するフラ
イバック電圧（逆起電力）によって第１電位Ｖ１が第２
電位Ｖ２よりも低電位となり、第１コンパレータ２１が
過電流を検出しても、過電流検出停止回路３１の動作に
より第２コンパレータ２７が過電流を検出することが無
くなるため、フライバック電圧による過電流の誤検出を
防ぐことができる。

【００４２】なお、本実施例においては、制御ロジック
１７が特許請求の範囲における制御手段に相当し、ゲー
ト駆動回路１５が駆動手段に相当し、第１トランジスタ
１１が第１スイッチング手段に相当し、第１トランジス
タ１１のゲートが第１スイッチング手段の制御端子に相
当し、第２トランジスタ１３が第２スイッチング手段に
相当し、第２トランジスタ１３のゲートが第２スイッチ
ング手段の制御端子に相当し、第１コンパレータ２１が
過電流検出手段に相当し、第２コンパレータ２７および
定電圧電源２９が保護手段に相当し、過電流検出停止回
路３１が過電流検出停止手段に相当し、第３トランジス
タ２３が第３スイッチング手段に相当し、抵抗２５が第
２電流検出手段に相当し、第１コンパレータ２１の出力
信号Ｓｃが過電流検出信号に相当する。

【００４３】以上説明したように、本実施例の誘導性負
荷駆動回路１によれば、制御指令信号Ｓａが出力されな
いときには過電流検出を行わないことから、誘導性負荷
ＬＬへの通電停止により発生するフライバック電圧によ
って、誤って過電流と判定することが無くなり、正確に
過電流を検出することができる。また、過電流検出時に
おける第１通電経路の通電停止処理を迅速に実行でき、
第１トランジスタを過電流から保護できるため、過電流
による第１トランジスタの破損が発生し難くなる。

【００４４】なお、制御指令信号Ｓａが出力されない時
には、第１トランジスタ１１はオフ状態となり電流が流
れないことから、第１通電経路に過電流が流れることは
ないため、過電流検出を停止しても問題はない。また、
誘導性負荷ＬＬへの通電開始時に発生するフライバック
電圧については、ゲート駆動回路１５がチャージポンプ
を用いて駆動指令信号Ｓｂを生成することから、駆動指
令信号Ｓｂの立ち上がり速度が比較的遅いため、フライ
バック電圧は小さくなり過電流検出に対する影響はな
い。

【００４５】また、本実施例の誘導性負荷駆動回路によ
れば、駆動指令信号Ｓｂによって第１トランジスタ１１
および第２トランジスタ１３をそれぞれ同時に駆動制御
することができるため、第１電位Ｖ１と第２電位Ｖ２と
の比較により過電流の検出が可能となる。また、第２通
電経路に流れる電流が小さい電流であることから、過電
流検出を行うに際しての電力消費量を抑えることができ
る。

【００４６】さらに、第１電位Ｖ１と第２電位Ｖ２との
比較に加えて、第２通電経路に流れる電流に基づき第１
通電経路における電流値を判定して過電流を検出するた
め、第１電位と第２電位との比較のみによる過電流検出
に比べて、より正確に過電流を検出することができる。

【００４７】また、本実施例の誘導性負荷駆動回路は、
従来から使用されている第１コンパレータ２１をそのま
ま用いることができ、また、従来の誘導性負荷駆動回路
に過電流検出停止回路３１を追設することで容易に実現
することができるため、過電流の誤検出を抑えられる誘
導性負荷駆動回路を低コストで実現できる。

【００４８】以上、本発明の一実施例について説明した
が、本発明は上記実施例に限定されるものではなく、種
々の態様を採ることができる。例えば、制御ロジック１
７へ電力供給する電源装置の出力電圧は、５［ｖ］に限
ることはなく、制御ロジック１７を駆動可能な電圧値で
あればよい。また、電源ラインＬＶに供給される電源電
圧も、１２［ｖ］に限ることはなく、誘導性負荷ＬＬに
応じた電圧値であればよい。

【００４９】そして、過電流検出の停止方法について
は、例えば、第１コンパレータ２１と第３トランジスタ
２３とを接続する信号経路を開放・短絡する信号遮断用
スイッチング手段を設けて、過電流検出停止回路３１
が、信号遮断用スイッチング手段のオン・オフ状態を制
御するように構成してもよい。

【００５０】さらに、上記実施例では、第１トランジス
タおよび第２トランジスタとしてｎチャネル型ＭＯＳＦ
ＥＴを用いた負荷駆動回路について説明したが、これら
のトランジスタは、ｐチャネル型ＭＯＳＦＥＴを用いて
構成しても良く、また、バイポーラトランジスタを用い
ても良い。さらに、上記実施例では、第１トランジスタ
および第２トランジスタが、通電経路において負荷より
も高電位側に設けられたハイサイドスイッチとして備え
られているが、これらトランジスタがローサイドスイッ
チとして備えられた負荷駆動回路に本発明を適用するこ
ともできる。

【図面の簡単な説明】

【図１】 実施例の誘導性負荷駆動回路の概略構成図で
ある。

【図２】 従来の誘導性負荷駆動回路の概略構成図であ
る。

【符号の説明】

１…誘導性負荷駆動回路、１１…第１トランジスタ、１
３…第２トランジスタ、１５…ゲート駆動回路、１７…
制御ロジック、２１…第１コンパレータ、２３…第３ト
ランジスタ、２５…抵抗、２７…第２コンパレータ、２
９…定電圧電源、３１…過電流検出停止回路、３３…イ
ンバータ回路、３５…抵抗、３７…検出停止用トランジ
スタ、ＬＬ…誘導性負荷、ＬＶ…電源ライン。

───────────────────────────────────────────────────── フロントページの続き Ｆターム(参考） 5H740 BA12 BB07 BB10 MM11 5J055 AX21 AX25 AX34 AX64 BX16 CX13 CX20 DX13 DX22 DX53 DX54 DX73 DX83 EX01 EX02 EX24 EY01 EY17 EZ07 EZ10 EZ39 EZ51 EZ55 FX04 FX13 FX18 FX32 FX38 GX01

Claims (4)

【特許請求の範囲】
1. 【請求項１】 直流電源から誘導性負荷への第１通電経
   路に設けられ、制御端子に入力される駆動指令信号に基
   づき該第１通電経路を通電・遮断する第１スイッチング
   手段と、 前記誘導性負荷を駆動制御するための制御指令信号を出
   力する制御手段と、 該制御手段からの前記制御指令信号に応じて、前記第１
   スイッチング手段を駆動するための駆動指令信号を出力
   する駆動手段と、 前記直流電源からの電流を所定の負荷に供給する第２通
   電経路に設けられ、制御端子が前記第１スイッチング手
   段の制御端子に接続されて、第１スイッチング手段に比
   例した電流を流す第２スイッチング手段と、 前記第１スイッチング手段の電流出力端の第１電位と、
   前記第２スイッチング手段の電流出力端の第２電位とを
   比較し、該第１電位が該第２電位よりも低電位となる
   と、前記第１スイッチング手段に流れる第１規定値より
   大きい過電流を検出する過電流検出手段と、 前記第１スイッチング手段に流れる過電流が検出される
   と、前記駆動手段による前記駆動指令信号の出力を停止
   させることにより、第１通電経路における通電を停止し
   て前記第１スイッチング手段を保護する保護手段と、 を備えて、前記誘導性負荷を駆動するとともに過電流検
   出を行う誘導性負荷駆動回路であって、 前記制御手段から前記制御指令信号が出力されないとき
   には、前記過電流検出手段による過電流の検出を停止さ
   せる過電流検出停止手段、を備えたことを特徴とする誘
   導性負荷駆動回路。
2. 【請求項２】 前記第１スイッチング手段は、ｎチャネ
   ル型ＭＯＳＦＥＴからなり、 前記第２スイッチング手段は、前記第１スイッチング手
   段が流す電流よりも小さい電流を流すｎチャネル型ＭＯ
   ＳＦＥＴからなること、 を特徴とする請求項１に記載の誘導性負荷駆動回路。
3. 【請求項３】 前記第２通電経路における前記第２スイ
   ッチング手段よりも下流側に設けられて、前記過電流検
   出手段により過電流が検出されると前記第２通電経路の
   通電を行う第３スイッチング手段と、 前記第２通電経路に流れる電流を検出する第２電流検出
   手段と、が備えられ、 前記保護手段は、該第２電流検出手段により検出される
   電流が前記第１規定値に応じて設定された第２規定値を
   超えると、前記駆動手段による前記駆動指令信号の出力
   を停止させること、 を特徴とする請求項１または請求項２に記載の誘導性負
   荷駆動回路。
4. 【請求項４】 前記過電流検出手段は、前記第１スイッ
   チング手段に流れる過電流を検出すると、過電流検出信
   号を出力するよう構成され、 前記過電流検出停止手段は、前記過電流検出手段よりも
   優先して前記過電流検出信号を制御することで、過電流
   の検出を停止すること、 を特徴とする請求項１から請求項３のいずれかに記載の
   誘導性負荷駆動回路。