JP2001117083A - 液晶表示装置 - Google Patents
液晶表示装置Info
- Publication number
- JP2001117083A JP2001117083A JP29268399A JP29268399A JP2001117083A JP 2001117083 A JP2001117083 A JP 2001117083A JP 29268399 A JP29268399 A JP 29268399A JP 29268399 A JP29268399 A JP 29268399A JP 2001117083 A JP2001117083 A JP 2001117083A
- Authority
- JP
- Japan
- Prior art keywords
- liquid crystal
- display device
- crystal display
- electrode
- crystal layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Liquid Crystal (AREA)
Abstract
画像を表示する液晶表示装置を提供する。 【解決手段】二つのITO透明電極5,15間に液晶層
11を有すると共に、ITO透明電極15に誘電体構造
物21が形成された液晶表示装置であって、ITO透明
電極5の上に形成され、液晶層11及び誘電体構造物2
1のいずれよりも抵抗値が大きいSiN 層49を備えた液
晶表示装置、あるいは、ITO透明電極5のスリット部
4の直下に形成された増設電極55とを備えたことを特
徴とする液晶表示装置を提供する。
Description
し、さらに詳しくは、外部から供給される画像データに
応じて、焼きつきがなく、また、迅速かつ的確に画像を
表示し得る液晶表示装置に関するものである。
l Alignment )型液晶表示装置の構造を示す断面図であ
る。図1に示されるように、該MVA型液晶表示装置
は、ガラス基板3,17と、ガラス基板3の上に形成さ
れスリット部4を有する画素電極となるITO(Indium
Tin Oxide)透明電極5と、ITO透明電極5の上に形
成された配向膜7と、ガラス基板17の上に形成された
対向電極となるITO透明電極15と、ITO透明電極
15の上に断面が略三角状の突起を成すよう設けられた
誘電体構造物21と、ITO透明電極15及び誘電体構
造物21の上に形成された配向膜13と、一対のガラス
基板3,17に配向膜7,13を内面にして挟持され液
晶分子9を含む液晶層11と、ガラス基板3,17の外
側にそれぞれ配設される偏光板1、19とを備える。
示装置においては、後述するようにITO透明電極5,
15間に電圧が印加され、液晶層11内の液晶分子9が
駆動される。従って、ITO透明電極5,15は駆動電
極とも呼ばれる。なお、ITO透明電極15の液晶層1
1側に設けられた誘電体構造物21はITO透明電極
5,15間の電界を遮蔽する働きをすると共に、配向膜
13を介した液晶層11との境界面の傾斜により液晶分
子9に所望の配向を生じさせる。従って、誘電体構造物
21が、各画素(表示領域)内の配向を分割する境界に
なる。また、ガラス基板3上においてITO透明電極5
が形成されていない領域であるスリット部4も、液晶分
子9の配向の境界になる。
はITO透明電極5,15間に電圧が印加されず、液晶
層11に含まれた負の誘電率異方性を有する液晶分子9
は垂直配向される。図2はITO透明電極5,15間に
電圧Vonを印加することにより液晶分子9を駆動した状
態を示す図である。また、図3は電圧Von印加時におけ
る誘電体構造物21の作用によった液晶分子9の配向を
示す図である。
5に土手状の誘電体構造物21が形成されるため、電圧
Von印加時にITO透明電極5,15間に生成される電
界は垂直方向に対して二方向に傾けられ、図2に示され
た矢印23のようになる。なお、この電界の方向により
液晶分子9の配向が規定されるが、より具体的には図3
に示されるように誘電体構造物21の二つの斜面にそれ
ぞれ垂直となる方向に液晶分子9が配向される。
ついては方向D1からの視角特性が良く、領域29につ
いては方向D2からの視角特性が良いため広い視野角を
得ることができ、誘電体構造物21間の表示領域は全体
として平均化されて良好な視角特性を示す。なお、領域
25ではITO透明電極5が切れているためにこのスリ
ット部4には電圧がかからず電界の方向が斜めになるた
め、液晶分子9も斜めに配向する。
圧印加の有無による液晶分子9の配向の違いを示す斜視
図である。なお、図4(a)は電圧を印加しないときの
液晶分子9の配向を示し、図4(b)は電圧を印加した
ときの液晶分子9の配向を示す。また、上記図1から図
3においてはITO透明電極5,15の一方に誘電体構
造物21が形成されていたが、図4に示されるように、
ITO透明電極5,15の双方の上に誘電体構造物21
が形成されていても同様な駆動が実現される。
ITO透明電極5,15間へ電圧を印加しない時は表示
領域において液晶分子9が垂直方向に配向され、電圧を
印加した時は表示領域において液晶分子9が誘電体構造
物21と液晶層11との境界面に垂直な方向に配向され
る。図5は、従来における実際のTFT(Thin Film Tr
ansistor)方式液晶表示装置の構造を示す断面図であ
る。図5は、図1に示された液晶表示装置のガラス基板
3上に形成されるTFTを含む断面図である。
ト電極31と、SiN 層(ゲート絶縁膜)33が形成さ
れ、さらにその上にチャネル層となるa-Siとコンタクト
層となるn+ 型a-Si及びチャネル保護膜となるSiNxが順
次堆積された層35(図示は一層で簡略化してある)
と、ドレイン電極(信号電極)37と、ソース電極39
とが形成される。また、それらの上にSiN 層(最終保護
膜)41と、画素電極となるITO透明電極5とが形成
される。
17には、その内面(液晶層11側)に、表示領域全面
にわたって形成される対向電極となるITO透明電極1
5が形成される。ここで、ゲート電極31とソース電極
39との間には、図5に示されるように容量Cgsが存
在する。
装置の等価回路を示し、図7はTFT方式液晶表示装置
の動作におけるITO透明電極5の電位変動を示す図で
ある。 図7に示されるように、時刻T1でTFTがオ
ン(図6に示されたスイッチSWがオン)しITO透明
電極5,15間の液晶層11に中心電位Vrefに対し
て正極性となるデータ電圧が印加されると、ITO透明
電極5の電位は電位V4から電位V1へ上昇する。な
お、この時液晶層11には電荷が蓄積される。
イッチSWがオフ)になると、TFTが形成された基板
側のITO透明電極5は電気的にフロート状態になる。
そしてさらにこの時、ゲート電極31の電位降下及び容
量CgsのカップリングによりITO透明電極5の電位
は電位V2まで低下する。また、時刻T3においてTF
Tがオン(図6に示されたスイッチSWがオン)し液晶
層11に中心電位Vrefに対して負極性となるデータ
電圧が印加されると、ITO透明電極5の電位は電位V
2から電位V3へ下降する。
イッチSWがオフ)になると、TFTが形成された基板
側のITO透明電極5は電気的にフロート状態になる。
そしてさらにこの時、ゲート電極31の電位降下及び容
量CgsのカップリングによりITO透明電極5の電位
は電位V4まで低下する。ここで、図7の斜線により示
された領域R1と領域R2との面積が等しくなる用に、
TFTに対向する基板上に形成されたITO透明電極1
5の電位Vrefを調整して、液晶層11にDC電圧が
印加されないようにされる(いわゆる、液晶の交流駆
動)。
1の誘電率あるいは容量がその内部に含まれた液晶分子
の動きのために印加電圧の大きさによって変動し、全て
の駆動電圧(印加電圧)において液晶層11にDC電圧
がかからないようにすることは難しい。図8は、液晶層
11へ電圧を印加した時の液晶層11の誘電率を説明す
る図である。図8に示されるように、例えば液晶層11
の領域43では液晶分子9の垂直方向からの傾きは小さ
く、実質的な誘電率が小さい一方で、領域45において
は液晶分子9の傾きが大きく、実質的な誘電率は大きく
なることがわかる。
誘電率が異なるため、より一層全ての駆動電圧において
液晶層11にDC電圧がかからないようにすることは難
しい。図9は図1に示された従来のMVA型液晶表示装
置にDC電圧を印加している時の電荷状態を示す図であ
り、図10は図9に示されたMVA型液晶表示装置にお
いてITO透明電極5,15間を短絡させた時の電荷状
態を示す図である。
装置において液晶層11の抵抗値が低い場合には、液晶
層11に含まれるイオン47が配向膜7,13に吸着さ
れてしまうので、図10に示されるようにITO透明電
極5,15間を短絡させた場合でも配向膜7,13に吸
着されたイオン47が残存してしまう。このことから、
液晶層11はイオンを含まず抵抗が高いことが必要とさ
れる。
晶層11の抵抗値とを同等にすることによって、配向膜
7,13と液晶層11との間の界面への外部からの充電
電荷の蓄積を防止できる。一方、液晶表示装置の中でも
MVA型液晶表示装置は、上記のように、液晶層11を
構成する液晶材料よりも一桁以上抵抗値が高い材料から
なる土手状の誘電体構造物21が基板上(配向膜13の
下)に形成されている点に特徴がある。
の物質が積層され電圧が印加されている場合であって、
該二つの物質において誘電率と抵抗値との積が異なる場
合には、該二つの物質の界面に所定の電荷がたまること
が知られている。従って、図9に示されたMVA型液晶
表示装置においては、誘電体構造物21と配向膜13と
の界面に電荷が蓄積されてしまうという問題が生じる。
また、このMVA型液晶表示装置においては1×1014
Ω・cm程度の高い抵抗値を有する液晶層11が使われ
ているため、図10に示されるように二つのITO透明
電極5,15が短絡された場合においても誘電体構造物
21と配向膜13との界面に蓄積された電荷は放電され
ない。このため、この電荷によって画像表示が焼きつい
てしまうという問題がある。
は、液晶層11に電圧が印加された直後の応答あるいは
低い電圧が印加されている時の応答が遅いという問題も
指摘されてきた。
点を解消するためになされたものであり、焼き付きのな
い液晶表示装置、また、迅速かつ的確に画像を表示する
液晶表示装置を提供することを目的とする。
極間に液晶層を有すると共に、少なくとも一方の電極の
上に誘電体構造物が形成された液晶表示装置であって、
少なくとも一方の電極の上に形成され、液晶層及び誘電
体構造物のいずれよりも抵抗値が大きい抵抗層を備えた
ことを特徴とする液晶表示装置を提供することにより達
成される。
とも一方の電極の上に形成されるが、ここで上とは液晶
層側であることを意味する。このような手段によれば、
二つの電極間に印加される直流電圧の大部分を抵抗層に
かけることができ、誘電体構造物と液晶層との界面にお
ける電荷の蓄積を回避することができる。
ジスタ基板に形成され他方は対向基板に形成され、薄膜
トランジスタ基板に形成された電極に設けられたスリッ
ト部と、スリット部に埋設された増設電極とをさらに備
えたものとすることができる。このような手段によれ
ば、さらに、所望の電界を液晶層内に生成することがで
き、液晶層に含まれた液晶分子の印加電圧に対する応答
性を改善することができる。
突き出るように電極上に設けられ、液晶層との接触面の
一部が斜面とされた誘電体の突起とすることができる。
また、本発明の目的は、一対の基板間に封入された液晶
層と、一対の基板の異なる基板上にそれぞれ形成されて
液晶層に電圧を印加する電極と、電極に電圧を供給する
バスラインを有する液晶表示装置であって、電極の一方
に形成されたスリット部と、スリット部に埋設された増
設電極とを備えたことを特徴とする液晶表示装置を提供
することにより達成される。
の電界を生成することができ、液晶層に含まれた液晶分
子の印加電圧に対する応答性を改善することができる。
上記液晶表示装置において、スリット部を有する電極に
対向する基板は、電極の上に、液晶層の方へ突き出るよ
うに設けられ液晶層との接触面の一部が斜面とされた誘
電体の突起をさらに備えたものとすることができる。
部を有する電極が形成された基板に薄膜トランジスタを
さらに備えたものとすることができる。また、上記液晶
表示装置の増設電極の電位は、スリット部を有する電極
に対向する他方の電極の電位と等しいものとすることが
できる。
態を図面を参照して詳しく説明する。なお、図中同一符
号は同一または相当部分を示す。 [実施の形態1]図11は、本発明の実施の形態1に係
るMVA型液晶表示装置の構造を示す断面図である。図
11に示されるように、本実施の形態に係るMVA型液
晶表示装置は、TFT方式であって、かつ図1に示され
た従来のMVA型液晶表示装置と同様な構成を有する
が、ITO透明電極5と配向膜7との間に誘電体物質で
あるSiN 層49が形成されている点で相違するものであ
る。
それぞれ液晶層11や誘電体構造物21の抵抗値や比抵
抗に比べて大きく、比抵抗は1×1016〜1×1017Ω
・cm程度とされる。なお、液晶層11や配向膜7,1
3の比抵抗は共に1×1012〜1×1013Ω・cm程度
とされ、1×1013Ω・cm以下で特に上記画像表示の
焼き付きが低減される。
アミック酸あるいはこれらを組み合わせたものからな
り、誘電体構造物21はポジ型あるいはネガ型のレジス
ト、アクリル樹脂やエポキシ樹脂などの樹脂からなる。
そして、該誘電体構造物21の比抵抗は1×1015Ω・
cm程度とされるが、一般的には無機材料であるSiN に
比べて低い値である。さらに、液晶層11は抵抗値の低
いCN系の液晶を含むものとされる。
示装置において、図11に示されるようにITO透明電
極5,15間にDC電圧を印加すると、SiN 層49の抵
抗値が誘電体構造物21の抵抗値と比べて桁違いに大き
いため、該DC電圧はほぼ全てSiN 層49にかかり誘電
体構造物21と配向膜13との界面にはほとんど電荷は
溜まらない。これにより、液晶表示装置における電荷分
布は均一になる。
かかることから配向膜7,13へのイオン47の吸着も
生じないため、液晶層11にはイオンがある程度含まれ
ていても良く、抵抗値が低い材料を用いることが可能と
なる。図12は、図11に示されたMVA型液晶表示装
置において直流電圧印加後にITO透明電極5,15を
短絡した時の状態を示す図である。図12に示されるよ
うに、電圧印加後にITO透明電極5,15を短絡した
時はマイナスの電荷がITO電極15に移動すると共
に、プラスの電荷がSiN 層49と配向膜7との界面に溜
まる。しかしながら、これらの残留電荷は液晶層11及
び配向膜7,13の抵抗値が低いため短時間で放電さ
れ、画像の焼き付きが回避される。
された焼き付き率と、SiN 層49における比抵抗の液晶
層11や配向膜7,13における比抵抗に対する比との
関係を示す図である。図13に示されるように、SiN 層
49における比抵抗が液晶層11や配向膜7,13にお
ける比抵抗より大きいほど焼き付き率は減少し、該比が
10以上で特に顕著な効果を生じることが分かる。即
ち、該比が1の時には焼き付き率が10%であるが、比
が10になると焼き付き率は3%にまで減少する。従っ
て、SiN 層49における比抵抗は液晶層11や配向膜
7,13における比抵抗に対して10倍以上とするのが
有効である。
るSiN 層49の形成方法について説明する。ここで、図
14(a)に従来のTFT方式液晶表示装置の構造が示
されるが、この図において従来はSiN 層41をパターニ
ングした後にITO透明電極5が形成されていた。これ
に対し、本実施の形態に係る液晶表示装置においては、
図14(b)に示されるように、先にITO透明電極5
が形成された後その上にSiN 層49が形成される。
5とSiN 層41との形成順序を変えるだけで図11に示
されたSiN 層49を設けることができ、新たな製造工程
を増やす必要もない。以上より、本発明の実施の形態1
に係るMVA型液晶表示装置によれば、印加電圧の直流
成分による誘電体構造物21と配向膜13との界面にお
ける電荷の蓄積を回避して、画像の焼き付きを容易に防
止することができる。 [実施の形態2]図15は、本発明の実施の形態2に係
るMVA型液晶表示装置の構造を示す図である。図15
に示されるように、実施の形態2に係るMVA型液晶表
示装置は実施の形態1に係るMVA型液晶表示装置と同
様な構造を有するが、対向基板17のITO透明電極1
5上にさらにSiN 層51が形成されている点で相違する
ものである。
装置においても、印加電圧の直流成分がSiN 層51,4
9だけにかかるようにできるため、上記実施の形態1に
係るMVA型液晶表示装置と同様に、誘電体構造物21
と配向膜13との界面における電荷の蓄積を回避して、
画像の焼き付きを防止することができる。なお、図15
に示されるように、本実施の形態に係るMVA型液晶表
示装置における誘電体構造物21は、SiN 層51の上に
形成しても下に形成しても同様の効果を得ることができ
る。
形成することによっても、本実施の形態に係るMVA型
液晶表示装置と同様の効果を得ることができる。 [実施の形態3]図16は、本発明の実施の形態3に係
るMVA型液晶表示装置の構造を示す図である。図16
に示されるように、実施の形態3に係るMVA型液晶表
示装置は図11に示された実施の形態1に係るMVA型
液晶表示装置と同様な構造を有するが、TFT基板3の
ITO透明電極5上にスリット部4の代わりに誘電体構
造物53が形成されている点で相違するものである。
とは、液晶層11内の電界を図2に示されるように斜向
させることにより液晶分子を異なる方向に配向させる手
段である点で共通するものである。従って、図16に示
された構造を有するMVA型液晶表示装置においても、
上記実施の形態1に係るMVA型液晶表示装置と同様
に、誘電体構造物21と配向膜13との界面における電
荷の蓄積を回避して、画像の焼き付きを防止することが
できる。
53を形成することによっても、本実施の形態1及び2
に係るMVA型液晶表示装置と同様の効果を得ることが
できる。 [実施の形態4]上記のように、MVA型液晶表示装置
においては、液晶層11に電圧が印加された直後の応答
あるいは低い電圧が印加されている時の応答が遅いとい
う問題がある。
装置における該応答の計算結果を示した図である。な
お、この図においては中間調を表示する3Vを印加した
時の様子が示され、図17(a)には液晶層11内の等
電位線が、図17(b)には液晶層11内の各位置にお
ける光透過率がそれぞれ示される。そして、図17
(b)に示されるように、例えば電圧印加後40ms経
過した時点での透過率は、飽和値に比してかなり小さい
値となっていることがわかる。
(b)に示された位置Cのような表示領域中央で電界
(図示していない)の向きが完全にガラス基板3,17
に対して垂直となるため、液晶分子9が傾く方向を見出
せない状態であることが原因である。しかしながら、電
圧印加後しばらく時間が経過すると図17(b)に示さ
れた位置Bの配向の境界領域に近い部分における液晶分
子9の応答により電界の向きが変化して表示領域中央の
液晶分子9も応答するが、なおも応答時間は遅いものと
なっている。
度の遅さを製造工程を増やすことなく改善できるMVA
型液晶表示装置について説明する。図18は、本発明の
実施の形態4に係るMVA型液晶表示装置の構成と動作
を示す図である。なお、図18も図17と同様な条件下
での計算結果を示す図であり、図18(a)には液晶層
11内の等電位線が、図18(b)には液晶層11内の
各位置における光透過率がそれぞれ示される。
形態に係るMVA型液晶表示装置は、TFT基板3に形
成されたITO透明電極5のスリット部4の直下に増設
電極55が備えられた点に特徴がある。なお、この増設
電極5はデータ電圧を保持するための補助容量形成用の
コモン電極、あるいはTFTのゲート電極31を形成す
るための層と連設されるが、この点については後述す
る。
置によれば、図18(b)に示されるように、電圧印加
後20msで既に従来の装置における40ms後の透過
率に達することがわかる。なお、60ms後の透過率は
従来の装置における値と同等であることから、本実施の
形態に係るMVA型液晶表示装置は、電圧印加後の初期
応答速度を改善したものといえる。
は、増設電極55とTFT基板3に設けられたITO透
明電極5との間に生成される斜め電界の影響である。す
なわち、この増設電極55によって生成される非対称の
電界が表示領域全体の液晶分子9に最初から印加される
ため、データ電圧の印加直後から液晶分子9の傾く方向
が規定される。これによりデータ電圧印加直後より液晶
分子9が配向するため、初期の応答速度が改善される。
示されたITO透明電極5のスリット部分における等電
位線のくびれを、図18(a)に示されるように増設電
極55を備えることによってより大きくすることで、ス
リット部近傍の液晶分子9の動く方向をより確実に規定
したこととなる。次に、本実施の形態に係るMVA型液
晶表示装置の製造方法について説明する。
極31と、補助容量Cs形成用の補助容量(Cs)電極
61及び表示領域におけるストライプ状の増設電極55
が形成される。ここで、補助容量Csと増設電極55と
について説明する。図19は、本実施の形態4に係るM
VA型液晶表示装置において補助容量の働きを説明する
ための図であり、図19(a)は断面構造を示し、図1
9(b)はその等価回路を示す。図19(a)に示され
るように、ITO透明電極5,15間に容量Lcが存在
し、さらに増設電極55を備えることによってITO透
明電極5と増設電極55との間に補助容量Csが形成さ
れる。
FT57がオンされることによりデータ電圧が容量Lc
に印加されたとき、容量Lcと並列接続された補助容量
Csにも同時にデータ電圧が印加され、データの保持が
図られる。図20は、上記のような補助容量Csを形成
するための補助容量(Cs)電極61及び増設電極55
のレイアウトを示す平面図である。図20に示されるよ
うに、増設電極55は、従来の補助容量(Cs)電極6
1をストライプ状に表示領域へさらに分岐させることに
より形成される。なおここで、補助容量(Cs)電極6
1の代わりにTFT57のゲート電極31を接続するゲ
ートバスライン60を表示領域に同様に分岐させること
によって増設電極55を形成しても良い。また、図20
についてさらに付言すれば、TFT57へはデータバス
ライン59を介してデータが供給される。
0)と補助容量(Cs)電極61、及び増設電極55の
材質としてはクロム、アルミニウム、チタン、モリブデ
ン等、あるいはそれらの積層膜などが用いられる。次
に、増設電極55及びゲートバスライン60の上に窒化
シリコンからなるゲート絶縁膜33が形成され、さらに
TFT57を構成するa-Si層とn + 型a-Si層とが形成さ
れてパターニングされる。そして、次にTFT57のソ
ース電極39が形成された後パターニングされる。ま
た、さらに最終保護膜41が形成された後パターニング
され、最後にITO透明電極5が形成される。ここで、
図20に示されるように、このITO透明電極5には増
設電極55の直上にストライプ状のスリット部4が形成
される。従って、平面的には増設電極55とスリット部
4とは同じ位置に形成されることになる。なお、図20
において、ITO透明電極(画素電極)5は、画素内で
スリット部4により分断されているように見えるが、実
際には一つの画素内の画素電極5は図示されない接続部
等が設けられ、電気的に接続されている。
は、まずITO透明電極15が全面に形成され、TFT
基板3上のスリット部4とスリット部4との間の直上
に、スリット部4と平行にレジスト材からなる土手状の
誘電体構造物21が形成される。なお、この誘電体構造
物21の高さは約1μmから3μm程度とされる。そし
て、これらのTFT基板3と対向基板17とはプラスチ
ックスペーサを用いて間隙が保たれる。またTFT基板
3と対向基板17とには、垂直配向性を示しポリイミド
やポリアミック酸等からなる配向膜7,13が印刷され
る。
は誘電率の異方性が負のものを用い、液晶セルの厚さd
と屈折率nとの積Δndは0.2 μmから0.5 μmまでの
範囲に設定される。また、上記において対向基板17に
形成されたITO電極15と増設電極55とは共に基準
となる電位Vrefとされ、TFT基板3に形成された
ITO透明電極5に交流電圧が印加される。なおここで
図7に示されるように、液晶層11に印加される電圧が
基準となる電位Vrefに対して対称となるよう、TF
T57での電圧降下を考慮したうえ電位Vrefが調整
される。
TO電極15と増設電極55とを同一電位にすることに
より、ITO電極15と増設電極55との間に生じる電
界を回避し液晶分子9の配向制御におけるオフセットを
回避することができる。なお、上記オフセットを考慮し
た上でITO透明電極5に印加する電圧を調整すること
とすれば、対向基板17に形成されたITO電極15と
増設電極55とを同一電位としないことも可能である。 [実施の形態5]図21は、本発明の実施の形態5に係
るMVA型液晶表示装置の構造を示す断面図である。本
実施の形態5に係るMVA型液晶表示装置は、上記実施
の形態4に係るMVA型液晶表示装置と同様な構造を有
するが、増設電極55の構造において相違するものであ
る。
係るMVA型液晶表示装置においては、TFT基板3上
に形成されたITO透明電極5のスリット部4と増設電
極55とは平面上のレイアウトについて同一の位置に形
成されるとしたが、完全に同一の位置に形成することは
量産を行う場合などにおいて困難である。そこで、本実
施の形態に係るMVA型液晶表示装置においては、図2
1に示されるように、増設電極55の幅がITO透明電
極5のスリット部4の幅より狭くされ、かつ、増設電極
55の両縁部の射影は共にスリット部4の内側に位置さ
れる。尚、好適には、図21において、幅W1と幅W2
とは共に正の同じ値とされる。
4に係るMVA型液晶表示装置と同様な効果を奏しつ
つ、全表示領域に対する光透過領域の面積比(開口率)
を向上させることができる。 [実施の形態6]図22は、本発明の実施の形態6に係
るMVA型液晶表示装置の構造を示す断面図である。本
実施の形態6に係るMVA型液晶表示装置は、上記実施
の形態4に係るMVA型液晶表示装置と同様な構造を有
するが、増設電極55の構造において相違するものであ
る。
形成されたITO透明電極5のスリット部4と増設電極
55とは、完全に同一の位置に形成することが実際上困
難であるが、上記実施の形態5に係るMVA型液晶表示
装置において、例えば実際に製造した結果図21に示さ
れた幅W1が幅W2より狭くなる場合には、ITO透明
電極5との距離がより大きい幅W2直上の液晶分子9の
応答速度が、幅W1直上の液晶分子9の応答速度に対し
て遅くなるという現象が生じる場合がある。
表示装置においては、図22に示されるように、増設電
極55の幅がITO透明電極5のスリット部4の幅より
広くされ、増設電極55の両縁部の射影は共にスリット
部4の外側に位置される。このような構造によれば、上
記実施の形態4に係るMVA型液晶表示装置と同様な効
果を奏しつつ、製造工程においてITO透明電極5に形
成されるスリット部4の位置が図22に示された範囲6
3内においてずれた場合であっても、設計上の開口率を
変化させることはなく、かつ、増設電極55を備えたこ
とによる効果を確実に担保することができる。
増設電極55との間の位置ズレは一般的に1μm程度以
内である。このため、増設電極55の幅はスリット部4
の幅に対して2μm程度広くすることが有効である。従
って、例えばスリット部4の幅が10μmである場合に
は、増設電極55の幅は12μmとすると良い。なお、
本発明の実施の形態に係るいずれのMVA型液晶表示装
置においても、一例として、スリット部4とスリット部
4との間隔は50μmとされ、誘電体構造物21の幅は
10μmとされ、誘電体構造物21とスリット部4との
平面上の距離は20μmとされる。 [実施の形態7]図23は、本発明の実施の形態7に係
るMVA型液晶表示装置の構造を示す断面図である。図
23に示されるように、本実施の形態に係るMVA型液
晶表示装置は、上記実施の形態1に係るSiN 層49と上
記実施の形態4に係る増設電極55とをともに備えたも
のである。
ば、印加電圧による誘電体構造物21と配向膜13との
界面における電荷の蓄積を回避して、画像の焼き付きを
容易に防止することができると共に、電圧印加後の初期
応答速度を向上させることができる。最後に、本発明に
係る手段について付記する。 (1)二つの電極間に液晶層を有すると共に、少なくと
も一方の電極の上に誘電体構造物が形成された液晶表示
装置であって、少なくとも一方の電極の上に形成され、
液晶層及び誘電体構造物のいずれよりも抵抗値が大きい
抵抗層を備えたことを特徴とする液晶表示装置。 (2)抵抗層は窒化シリコンからなる(1)に記載の液
晶表示装置。 (3)駆動電極の上に形成された配向膜層をさらに備
え、抵抗層の比抵抗は、液晶層と配向膜層のいずれの比
抵抗に対しても10倍以上の大きさである(1)に記載
の液晶表示装置。 (4)駆動電極の上に形成された配向膜層をさらに備
え、液晶層と配向膜層のいずれの比抵抗も1×1013Ω
・cm以下である(1)に記載の液晶表示装置。 (5)一対の基板間に封入された液晶層と、一対の基板
の異なる基板上に形成されて液晶層に電圧を印加する二
つの電極と、電極に電圧を供給するバスラインを有する
液晶表示装置であって、電極の一方に形成されたスリッ
ト部と、スリット部に埋設された増設電極とを備えたこ
とを特徴とする液晶表示装置。 (6)スリット部を有する電極が形成された基板は、薄
膜トランジスタをさらに備えた(5)に記載の液晶表示
装置。 (7)増設電極の電位は、スリット部を有する電極に対
向する他方の電極の電位と等しい(5)または(6)に
記載の液晶表示装置。 (8)液晶層に印加された電圧を保持するための容量電
極をさらに備え、増設電極は、薄膜トランジスタのゲー
トあるいは容量電極と連設された(7)に記載の液晶表
示装置。 (9)増設電極の両縁部の射影は共にスリット部の内側
に位置し、あるいは共にスリット部の外側に位置する
(5)に記載の液晶表示装置。 (10)増設電極の幅はスリット部の幅より広い(5)
または(6)に記載の液晶表示装置。 (11)増設電極の幅はスリット部の幅より狭い(5)
または(6)に記載の液晶表示装置。
抵抗層だけにかけることができるため、液晶表示装置に
おける画像の焼きつき現象を緩和させることができる。
また、本発明によれば液晶層内に所望の電界を生成する
ことができるため、画像表示速度を改善することができ
る。
lti-domain Vertical Alignment )型液晶表示装置の構
造を示す断面図である。
液晶分子を駆動した状態を示す図である。
た液晶分子の配向を示す図である。
晶分子の配向の違いを示す斜視図である。
stor)方式液晶表示装置の構造を示す断面図である。
回路を示す図である。
透明電極の電位変動を示す図である。
説明する図である。
DC電圧を印加している時の電荷状態を示す図である。
てITO透明電極間を短絡させた時の電荷状態を示す図
である。
示装置の構造を示す断面図である。
いて電圧印加後にITO透明電極を短絡した時の状態を
示す図である。
と、SiN 層における比抵抗の液晶層や配向膜における比
抵抗に対する比との関係を示す図である。
法を説明するための図である。
示装置の構造を示す図である。
示装置の構造を示す図である。
の計算結果を示した図である。
示装置の構成と動作を示す図である。
示装置において補助容量の働きを説明するための図であ
る。
設電極のレイアウトを示す平面図である。
示装置の構造を示す断面図である。
示装置の構造を示す断面図である。
示装置の構造を示す断面図である。
Claims (7)
- 【請求項1】 二つの電極間に液晶層を有すると共に、
少なくとも一方の前記電極の上に誘電体構造物が形成さ
れた液晶表示装置であって、 少なくとも一方の前記電極の上に形成され、前記液晶層
及び前記誘電体構造物のいずれよりも抵抗値が大きい抵
抗層を備えたことを特徴とする液晶表示装置。 - 【請求項2】 前記二つの電極の内、一方は薄膜トラン
ジスタ基板に形成され他方は対向基板に形成され、 前記薄膜トランジスタ基板に形成された前記電極に設け
られたスリット部と、前記スリット部に埋設された増設
電極とをさらに備えた請求項1に記載の液晶表示装置。 - 【請求項3】 前記誘電体構造物は、前記液晶層の方へ
突き出るように前記電極上に設けられ、前記液晶層との
接触面の一部が斜面とされた誘電体の突起である請求項
1に記載の液晶表示装置。 - 【請求項4】 一対の基板間に封入された液晶層と、前
記一対の基板の異なる基板上にそれぞれ形成されて前記
液晶層に電圧を印加する電極と、前記電極に電圧を供給
するバスラインを有する液晶表示装置であって、 前記電極の一方に形成されたスリット部と、 前記スリット部に埋設された増設電極とを備えたことを
特徴とする液晶表示装置。 - 【請求項5】 前記スリット部を有する前記電極に対向
する前記基板は、前記電極の上に、液晶層の方へ突き出
るように設けられ前記液晶層との接触面の一部が斜面と
された誘電体の突起をさらに備えた請求項4に記載の液
晶表示装置。 - 【請求項6】 前記スリット部を有する前記電極が形成
された前記基板は、薄膜トランジスタをさらに備えた請
求項4に記載の液晶表示装置。 - 【請求項7】 前記増設電極の電位は、前記スリット部
を有する前記電極に対向する他方の前記電極の電位と等
しい請求項4または6に記載の液晶表示装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP29268399A JP2001117083A (ja) | 1999-10-14 | 1999-10-14 | 液晶表示装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP29268399A JP2001117083A (ja) | 1999-10-14 | 1999-10-14 | 液晶表示装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2001117083A true JP2001117083A (ja) | 2001-04-27 |
Family
ID=17784960
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP29268399A Pending JP2001117083A (ja) | 1999-10-14 | 1999-10-14 | 液晶表示装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2001117083A (ja) |
Cited By (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006184334A (ja) * | 2004-12-24 | 2006-07-13 | Casio Comput Co Ltd | 液晶表示素子 |
CN1299157C (zh) * | 2001-08-02 | 2007-02-07 | 三洋电机株式会社 | 液晶显示装置 |
CN1301436C (zh) * | 2004-08-02 | 2007-02-21 | 友达光电股份有限公司 | 多重区块垂直排列型液晶显示器及其像素电极形成方法 |
KR100864920B1 (ko) * | 2001-12-29 | 2008-10-22 | 엘지디스플레이 주식회사 | 액정표시소자 |
US7733435B2 (en) | 2005-05-23 | 2010-06-08 | Sharp Kabushiki Kaisha | Active matrix substrate, display apparatus, and pixel defect correction method |
WO2010109804A1 (ja) * | 2009-03-25 | 2010-09-30 | シャープ株式会社 | 液晶表示装置 |
US7838881B2 (en) | 2005-09-22 | 2010-11-23 | Sharp Kabushiki Kaisha | Active matrix substrate, display device, television apparatus, manufacturing method of an active matrix substrate, and manufacturing method of a display device |
US7973871B2 (en) | 2004-05-27 | 2011-07-05 | Sharp Kabushiki Kaisha | Active matrix substrate, method for correcting a pixel deffect therein and manufacturing method thereof |
US7977679B2 (en) | 2007-01-16 | 2011-07-12 | Samsung Electronics Co., Ltd. | Thin film transistor array panel |
KR20160008954A (ko) | 2014-07-15 | 2016-01-25 | 제이엔씨 주식회사 | 디아민, 폴리아믹산 또는 그 유도체, 액정 배향제, 액정 배향막, 및 액정 표시 소자 |
-
1999
- 1999-10-14 JP JP29268399A patent/JP2001117083A/ja active Pending
Cited By (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1299157C (zh) * | 2001-08-02 | 2007-02-07 | 三洋电机株式会社 | 液晶显示装置 |
KR100864920B1 (ko) * | 2001-12-29 | 2008-10-22 | 엘지디스플레이 주식회사 | 액정표시소자 |
US7973871B2 (en) | 2004-05-27 | 2011-07-05 | Sharp Kabushiki Kaisha | Active matrix substrate, method for correcting a pixel deffect therein and manufacturing method thereof |
CN1301436C (zh) * | 2004-08-02 | 2007-02-21 | 友达光电股份有限公司 | 多重区块垂直排列型液晶显示器及其像素电极形成方法 |
JP2006184334A (ja) * | 2004-12-24 | 2006-07-13 | Casio Comput Co Ltd | 液晶表示素子 |
US7733435B2 (en) | 2005-05-23 | 2010-06-08 | Sharp Kabushiki Kaisha | Active matrix substrate, display apparatus, and pixel defect correction method |
US7838881B2 (en) | 2005-09-22 | 2010-11-23 | Sharp Kabushiki Kaisha | Active matrix substrate, display device, television apparatus, manufacturing method of an active matrix substrate, and manufacturing method of a display device |
US7977679B2 (en) | 2007-01-16 | 2011-07-12 | Samsung Electronics Co., Ltd. | Thin film transistor array panel |
WO2010109804A1 (ja) * | 2009-03-25 | 2010-09-30 | シャープ株式会社 | 液晶表示装置 |
CN102362219A (zh) * | 2009-03-25 | 2012-02-22 | 夏普株式会社 | 液晶显示装置 |
KR20160008954A (ko) | 2014-07-15 | 2016-01-25 | 제이엔씨 주식회사 | 디아민, 폴리아믹산 또는 그 유도체, 액정 배향제, 액정 배향막, 및 액정 표시 소자 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100379287B1 (ko) | 멀티 도메인 액정 표시장치 | |
JP2859093B2 (ja) | 液晶表示装置 | |
JP3514219B2 (ja) | マルチドメイン液晶表示装置 | |
US9494832B2 (en) | Liquid crystal display device | |
US7167225B2 (en) | Liquid crystal display with side electrodes coplanar with the pixel electrodes | |
US20090073367A1 (en) | Array substrate and display panel having the same | |
KR20010089294A (ko) | 액정 표시 장치 및 그의 제조 방법 | |
CN111208676B (zh) | 液晶显示面板及液晶显示装置 | |
JP2001235752A (ja) | マルチドメイン液晶表示装置 | |
JP2001117083A (ja) | 液晶表示装置 | |
US8269936B2 (en) | Liquid crystal display device | |
US20160195776A1 (en) | Liquid crystal display device | |
US8045079B2 (en) | Display device | |
KR100760937B1 (ko) | 횡전계방식의 액정표시장치 및 그 제조방법 | |
CN100447641C (zh) | 垂直取向型液晶显示元件 | |
JP2006201344A (ja) | 液晶表示装置用基板及び液晶表示装置 | |
JP2001083521A (ja) | 液晶表示装置 | |
JP2004037850A (ja) | 液晶表示装置 | |
JP2004037854A (ja) | 液晶表示装置 | |
CN114967246A (zh) | 液晶显示面板及显示装置 | |
JP2003029283A (ja) | 液晶表示装置 | |
JP4127623B2 (ja) | 液晶表示装置 | |
US10002890B2 (en) | Liquid crystal display | |
JP2003029284A (ja) | 液晶表示装置 | |
KR101183434B1 (ko) | 수평 전계 인가형 박막 트랜지스터 기판 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20050712 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20050713 |
|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20050722 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060810 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090602 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090609 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090803 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20091020 |