JP2001167039A

JP2001167039A - ディスクアレイ装置

Info

Publication number: JP2001167039A
Application number: JP35077999A
Authority: JP
Inventors: Masafumi Kawano; 政史川野
Original assignee: NEC Corp
Current assignee: NEC Corp
Priority date: 1999-12-09
Filing date: 1999-12-09
Publication date: 2001-06-22

Abstract

(57)【要約】【課題】ＦＣーＡＬのインタフェースがリンクダウンし
た場合、障害発生の物理ドライブを特定し、ＦＣーＡＬ
へ組み込み／切り離しができるディスクアレイ装置を提
供する。【解決手段】ハブ制御部１０６、１０９間をシリアル通
信インタフェース１１０で接続し、ハブ制御部１０６、
１０９は、コマンドデコーダ１４１と、物理ドライブ１
０７ー１〜１０７ーｎからのイネーブル信号ａ１〜ａｎ
とコマンドデコーダ１４１からの制御信号ｅ１〜ｅｎと
が入力されるＡＮＤ回路１４２ー１〜１４２ーｎとを有
し、ＡＮＤ回路１４２ー１〜１４２ーｎからの出力をハ
ブ１０５のイネーブル端子（１）〜イネーブル端子
（ｎ）に入力し、ハブ１０５のポート（１）〜ポート
（ｎ）を制御する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、ファイバチャネル
・インタフェースを有するディスクアレイ装置に関し、
特に、障害の発生した物理ドライブの特定および切り離
しを可能としたディスクアレイ装置に関する。

【０００２】

【従来の技術】従来のこの種のディスクアレイ装置に付
いて図面を参照して説明する。

【０００３】図３は、従来のディスクアレイ装置２５０
を示す構成ブロック図である。

【０００４】図３を参照するとディスクアレイ装置２５
０は、ＣＰＵ（ＣｅｎｔｒａｌＰｒｏｃｅｓｓｉｎｇ
Ｕｎｉｔ）２０１とファイバチャネル制御部２０２と
ハブ２０３とハブ制御部２０４とからなる第一ディスク
アレイ制御部２０６と、ＣＰＵ２２１とファイバチャネ
ル制御部２２２とハブ２２３とハブ制御部２２４とから
なる第二ディスクアレイ制御部２０７と、ｎ台の物理ド
ライブ２０５ー１〜２０５ーｎ（２０５ー２〜２０５ー
ｎ−１は省略して図示せず）とから構成されている。

【０００５】第一ディスクアレイ制御部２０６は、物理
ドライブ２０５ー１〜２０５ーｎに対する動作命令を発
行し且つ制御を行うＣＰＵ２０１と、ＣＰＵ２０１とＰ
ＣＩ（ＰｅｒｉｐｈｅｒａｌＣｏｍｐｏｎｅｎｔＩ
ｎｔｅｒｃｏｎｎｅｃｔ）バス２０８により接続されＣ
ＰＵ２０１からの命令を解読してハブ２０３を経由して
物理ドライブ２０５ー１〜２０５ーｎに対するアクセス
を実行するファイバチャネル制御部２０２と、物理ドラ
イブ２０５ー１〜２０５ーｎとファイバチャネル制御部
２０２とにファイバチャネル・インタフェース２１１、
２１４、２０９により接続されるハブ２０３と、ハブ２
０３とファイバチャネル・インタフェース２１０により
接続され物理ドライブ２０５ー１〜２０５ーｎのハブ２
０３への接続／切り離しを制御するハブ制御部２０４と
から構成されている。

【０００６】また、第二ディスクアレイ制御部２０７
は、物理ドライブ２０５ー１〜２０５ーｎに対する動作
命令を発行し且つ制御を行うＣＰＵ２２１と、ＣＰＵ２
２１とＰＣＩバス２２８により接続されＣＰＵ２２１か
らの命令を解読してハブ２２３を経由して物理ドライブ
２０５ー１〜２０５ーｎに対するアクセスを実行するフ
ァイバチャネル制御部２２２と、物理ドライブ２０５ー
１〜２０５ーｎとファイバチャネル制御部２２２とにフ
ァイバチャネル・インタフェース２１２、２１３、２１
５により接続されるハブ２２３と、ハブ２２３とファイ
バチャネル・インタフェース２１６により接続され物理
ドライブ２０５ー１〜２０５ーｎのハブ２２３への接続
／切り離しを制御するハブ制御部２２４とから構成され
ている。

【０００７】次に、上述のように構成されたディスクア
レイ装置２５０の動作に付いて説明する。なお、第一デ
ィスクアレイ制御部２０６と、第二ディスクアレイ制御
部２０７とは、同一動作を行う故、第一ディスクアレイ
制御部２０６に付いてのみ、以下に説明する。

【０００８】ＣＰＵ２０１が物理ドライブ２０５ー１〜
２０５ーｎに対してアクセス命令を発行する場合は、先
ず、ＰＣＩバス２０８経由でファイバチャネル制御部２
０２に対して命令を発行し、ファイバチャネル制御部２
０２は、ＣＰＵ２０１からの命令を解読し、ハブ２０３
を経由して物理ドライブ２０５ー１〜２０５ーｎに対し
てアクセス命令を出す。

【０００９】ハブ制御部２０４は、各物理ドライブ２０
５ー１〜２０５ーｎのハブ２０３への接続／切り離しを
制御し、物理ドライブ２０５ー１〜２０５ーｎがディス
クアレイ装置２５０から取り外された場合は、自動的に
物理ドライブ２０５ー１〜２０５ーｎが取り外された位
置を認識し、直ちにハブ２０３の該当するファイバチャ
ネル・インタフェース２１１、２１４のポートをバイパ
スすることにより、ファイバチャネル・インタフェース
２１１、２１４のラインはループを形成でき、他の接続
されている物理トライブ２０５ー１〜２０５ーｎにアク
セス可能となる。

【００１０】また、物理ドライブ２０５ー１〜２０５ー
ｎをディスクアレイ装置２５０に装着した場合は、ハブ
制御部２０４は、物理ドライブ２０５ー１〜２０５ーｎ
が挿入された物理的位置を自動検出し、物理ドライブ２
０５ー１〜２０５ーｎが接続されたハブ２０３のファイ
バチャネル・インタフェース２１１、２１４のポートを
ファイバチャネル・インタフェース２１０のラインに組
み込む。なお、ハブ制御部２０４は、ファイバチャネル
・インタフェース２１０のラインでハブ２０３に接続さ
れており、ファイバチャネル・インタフェース２０９の
ラインを使用してファイバチャネル制御部２０２からハ
ブ２０３のファイバチャネル・インタフェース２１１、
２１４のポート制御が可能となっている。

【００１１】更に、ハブ２０３に接続されている物理ド
ライブ２０５ー１〜２０５ーｎがフォールト状態に陥っ
た場合は、物理ドライブ２０５ー１〜２０５ーｎは、ハ
ブ２０３を介してハブ制御部２０４に対してフォールト
信号を送出し、フォールト信号を受信したハブ制御部２
０４は、フォールト情報をファイバチャネル・インタフ
ェース２０９のラインを経由してファイバチャネル制御
部２０２へ送出する。

【００１２】ファイバチャネル制御部２０２は、ＣＰＵ
２０１に対してＰＣＩバス２０８を経由して物理ドライ
ブ２０５ー１〜２０５ーｎにフォールト状態を検出した
旨を報告する。

【００１３】ＣＰＵ２０１は、フォールト状態が報告さ
れた物理ドライブ２０５ー１〜２０５ーｎをハブ２０３
から切り離すため、ファイバチャネル制御部２０２に対
してＰＣＩバス２０８経由で切り離し命令を送信し、切
り離し命令を受けたファイバチャネル制御部２０２は、
ハブ制御部２０４に対して該当する物理ドライブ２０５
ー１〜２０５ーｎのハブ２０３とのファイバチャネル・
インタフェース２１１、２１４のポートをバイパスする
ようファイバチャネル・インタフェース２０９のライン
を使用して命令する。

【００１４】バイパス命令を受信したハブ制御部２０４
は、該当する物理ドライブ２０５ー１〜２０５ーｎのフ
ァイバチャネル・インタフェース２１１、２１４のポー
トをバイパスする。

【００１５】バイパス動作完了後、該当する物理ドライ
ブ２０５ー１〜２０５ーｎの交換を実施することができ
る。

【００１６】

【発明が解決しようとする課題】以上説明したように、
従来のディスクアレイ装置は、ハブの制御を行うハブ制
御部が、物理ドライブが接続されているファイバチャネ
ル・インタフェースのループ内に接続されているため、
ファイバチャネル・インタフェースのループがリンクダ
ウンを起こした場合には、ＣＰＵはハブの制御が不可能
となり、物理ドライブの障害でリンクダウンが発生した
場合は、障害発生の物理ドライブをファイバチャネル・
インタフェースのループから切り離すことができないと
いう課題がある。

【００１７】本発明の目的は、ファイバチャネル・イン
タフェースのループがリンクダウンした場合にも、障害
発生の物理ドライブを特定し、ループから切り離すこと
ができるディスクアレイ装置を提供することにある。

【００１８】

【課題を解決するための手段】本発明のディスクアレイ
装置は、複数の物理ドライブと、複数の物理ドライブを
ファイバチャネル・インタフェースで各々接続する第一
ディスクアレイ制御部および第二ディスクアレイ制御部
とを有し、第一ディスクアレイ制御部および第二ディス
クアレイ制御部は、各々、物理ドライブに対する動作命
令を発行するＣＰＵと、ＣＰＵとＰＣＩバスにより接続
されＣＰＵからの命令を物理ドライブに対して実行する
ファイバチャネル制御部およびクロスコール制御部と、
複数の物理ドライブとファイバチャネル制御部とにファ
イバチャネル・インタフェースにより接続されるハブ
と、ハブとファイバチャネル・インタフェースにより接
続され物理ドライブのハブへの接続／切り離しを制御す
るハブ制御部とを有し、ハブ制御部は、ファイバチャネ
ル制御部から受信したコマンドを解読し制御信号を出力
するコマンドデコーダと、物理ドライブからのイネーブ
ル信号とコマンドデコーダからの制御信号とが入力され
るＡＮＤ回路とを有し、ＡＮＤ回路の出力はハブに入力
され、第一ディスクアレイ制御部のハブ制御部と前第二
ディスクアレイ制御部のハブ制御部とはシリアル通信イ
ンタフェースで接続されることを特徴とする。

【００１９】第一ディスクアレイ制御部のクロスコール
制御部は、第二ディスクアレイ制御部のハブとファイバ
チャネル・インタフェースにより接続され、第二ディス
クアレイ制御部のクロスコール制御部は、第一ディスク
アレイ制御部のハブとファイバチャネル・インタフェー
スにより接続されることを特徴とする。

【００２０】ＣＰＵは、物理ドライブに対するデータ読
み出しまたはデータ書き込み命令を発行し、また、ハブ
制御部に対して物理ドライブをファイバチャネル・アー
ビットレーション・ループからの切り離し／組み込み命
令を発行することを特徴とする。

【００２１】ファイバチャネル制御部は、ＰＣＩバスに
て受信したＣＰＵからのコマンドを解読し、ファイバチ
ャネル・アービットレーション・ループのプロトコルに
変換して物理ドライブに対して命令を出すことを特徴と
する。

【００２２】クロスコール制御部は、ＰＣＩバスにて受
信したＣＰＵからのコマンドを解読し、ファイバチャネ
ル・アービットレーション・ループのプロトコルに変換
して物理ドライブに対して命令を出すことを特徴とす
る。

【００２３】ハブは、複数の物理ドライブとファイバチ
ャネル・インタフェースにより接続される複数のポート
と、複数のポートの各々に対応したＡＮＤ回路からの入
力信号端子とを有することを特徴とする。

【００２４】ハブ制御部は、物理ドライブが未装着の場
合、物理ドライブのファイバチャネル・アービットレー
ション・ループへのハブのポートをバイパスし、物理ド
ライブが装着された場合、ファイバチャネル・アービッ
トレーション・ループへのハブのポートを組み込む制御
を行うことを特徴とする。

【００２５】第一ディスクアレイ制御部または第二ディ
スクアレイ制御部のファイバチャネル・アービットレー
ション・ループが物理ドライブの障害によりリンクダウ
ンして使用できない状態の場合、ＣＰＵは、クロスコー
ル制御部を介して第二ディスクアレイ制御部または第一
ディスクアレイ制御部のハブ制御部に対して障害発生の
物理ドライブに対するハブのポート切断命令を発行し、
ポート切断命令を受信したハブ制御部は、シリアル通信
インタフェースを経由して他方のハブ制御部に対して障
害発生の物理ドライブをハブのポートから切り離す命令
を出し、切り離し命令を受信したハブ制御部は該当する
物理ドライブをファイバチャネル・アービットレーショ
ン・ループから切り離す制御を行うことを特徴とする。

【００２６】

【発明の実施の形態】次に、本発明のディスクアレイ装
置の一実施の形態について、図面を参照して説明する。

【００２７】図１は、本発明のディスクアレイ装置１５
０を示す構成ブロック図、図２は、図１中のハブ１０５
とハブ制御部１０６との詳細を示す構成ブロック図であ
る。（なお、ハブ１１１とハブ制御部１０９とは、ハブ
１０５とハブ制御部１０６と同一構成故、その詳細図を
省略する。）図１、および図２を参照すると、ディスクアレイ装置１
５０は、第一ディスクアレイ制御部１２６と、第二ディ
スクアレイ制御部１２７と、ｎ台の物理ドライブ１０７
ー１〜１０７ーｎとから構成されている。（但し、物理
ドライブ１０７ー２〜１０７ーｎ−１、および、それら
と各構成要素との接続関係は省略して図示せず。）第一ディスクアレイ制御部１２６は、物理ドライブ１０
７ー１〜１０７ーｎに対する動作命令を発行するＣＰＵ
１０１と、ＣＰＵ１０１とＰＣＩバス１０２により接続
されＣＰＵ１０１からの命令を物理ドライブ１０７ー１
〜１０７ーｎに対して実行するファイバチャネル制御部
１０３およびクロスコール制御部１０４と、複数の物理
ドライブ１０７ー１〜１０７ーｎとファイバチャネル制
御部１０３とにファイバチャネル・インタフェース１３
１、１３３、１３５により接続されるハブ１０５と、ハ
ブ１０５とファイバチャネル・インタフェース１３９に
より接続され物理ドライブ１０７ー１〜１０７ーｎのハ
ブ１０５への接続／切り離しを制御するハブ制御部１０
６とから構成され、ハブ制御部１０６は、ファイバチャ
ネル制御部１０３から受信したコマンドを解読し制御信
号ｅ１〜ｅｎを出力するコマンドデコーダ１４１と、物
理ドライブ１０７ー１〜１０７ーｎからのイネーブル信
号ａ１〜ａｎとコマンドデコーダ１４１からの制御信号
ｅ１〜ｅｎとが入力されるＡＮＤ回路１４２ー１〜１４
２ーｎとから成り、ＡＮＤ回路１４２ー１〜１４２ーｎ
からの出力であるポートイネーブル信号ｄ１〜ｄｎは、
ポート（１）〜ポート（ｎ）の各々に対応したハブ１０
５のイネーブル端子（１）〜イネーブル端子（２）に入
力され、ハブ１０５のポート（１）〜ポート（ｎ）を制
御するよう構成されている。

【００２８】また、第二ディスクアレイ制御部１２７
は、物理ドライブ１０７ー１〜１０７ーｎに対する動作
命令を発行するＣＰＵ１１５と、ＣＰＵ１１５とＰＣＩ
バス１１４により接続されＣＰＵ１１５からの命令を物
理ドライブ１０７ー１〜１０７ーｎに対して実行するフ
ァイバチャネル制御部１１３およびクロスコール制御部
１１２と、複数の物理ドライブ１０７ー１〜１０７ーｎ
とファイバチャネル制御部１１３とにファイバチャネル
・インタフェース１３２、１３４、１３６により接続さ
れるハブ１１１と、ハブ１１１とファイバチャネル・イ
ンタフェース１４０により接続され物理ドライブ１０７
ー１〜１０７ーｎのハブ１１１への接続／切り離しを制
御するハブ制御部１０９とから構成されている。（ハブ
１１１とハブ制御部１０９とは、ハブ１０５とハブ制御
部１０６と同一構成故、その説明を省略する。）さらに、第一ディスクアレイ制御部１２６のハブ制御部
１０６と第二ディスクアレイ制御部１２７のハブ制御部
１０９とは、シリアル通信インタフェース１１０で接続
され、第一ディスクアレイ制御部１２６のクロスコール
制御部１０４は、第二ディスクアレイ制御部１２７のハ
ブ１１１とファイバチャネル・インタフェース１３７に
より接続され、第二ディスクアレイ制御部１２７のクロ
スコール制御部１１２は、第一ディスクアレイ制御部１
２６のハブ１０５とファイバチャネル・インタフェース
１３８により接続される構成となっている。

【００２９】次に、以上のように構成されたディスクア
レイ装置１５０の動作について、図１、図２を参照して
説明する。

【００３０】ＣＰＵ１０１が物理ドライブ１０７ー１〜
１０７ーｎに対してリード動作のアクセスコマンドを発
行する場合は、先ず、ＣＰＵ１０１は、ＰＣＩバス１０
２経由でファイバチャネル制御部１０３に対してリード
動作のコマンドを発行する。

【００３１】ファイバチャネル制御部１０３は、ＣＰＵ
１０１からのコマンドを解読し、ファイバチャネル・ア
ービットレーション・ループ（以下、ＦＣ−ＡＬと称
す）のプロトコルに変換して、ハブ１０５を経由して物
理ドライブ１０７ー１〜１０７ーｎに対してリード動作
のコマンドを出す。

【００３２】ハブ１０５は、物理ドライブ１０７ー１〜
１０７ーｎをＦＣ−ＡＬ内への組み込み、或いは、ＦＣ
−ＡＬからの切り離しを行い、ハブ制御部１０６は、そ
れを制御する。

【００３３】物理ドライブ１０７ー１〜１０７ーｎがＦ
Ｃ−ＡＬから切り離された場合、イネーブル信号ａ１〜
ａｎがインアクティブとなることにより、該当する物理
ドライブ１０７ー１〜１０７ーｎがディスクアレイ装置
１５０に未装着である位置を検出し、該当する物理ドラ
イブ１０７ー１〜１０７ーｎのハブ１０５のポート
（１）〜ポート（ｎ）に対応するイネーブル端子（１）
〜イネーブル端子（ｎ）にＡＮＤ回路１４２ー１〜１４
２ーｎからの出力であるポートイネーブル信号ｄ１〜ｄ
ｎをディスエーブルとして入力することにより、ポート
（１）〜ポート（ｎ）をバイパスする。

【００３４】上記とは逆に、ディスクアレイ装置１５０
に新たに物理ドライブ１０７ー１〜１０７ーｎが組み込
まれた場合は、ハブ制御部１０６は、物理ドライブ１０
７ー１〜１０７ーｎの該当するイネーブル信号ａ１〜ａ
ｎがアクティブとなることにより、該当する物理ドライ
ブ１０７ー１〜１０７ーｎの物理的位置を自動的に検出
し、該当する物理ドライブ１０７ー１〜１０７ーｎが接
続されるハブ１０５のファイバチャネル・インタフェー
ス１３１、１３３のポート（１）〜ポート（ｎ）を組み
込む。

【００３５】ハブ制御部１０６は、ファイバチャネル・
インタフェース１３９のラインでハブ１０５に接続され
ており、ファイバチャネル・インタフェース１３５のラ
インを使用してファイバチャネル制御部１０３から受信
したコマンドをコマンドデコーダ１４１で解読し、ＡＮ
Ｄ回路１４２ー１〜１４２ーｎに出力する制御信号ｅ１
〜ｅｎを制御してＡＮＤ回路１４２ー１〜１４２ーｎか
らの出力のポートイネーブル信号ｄ１〜ｄｎを制御する
ことにより、ハブ１０５のファイバチャネル・インタフ
ェース１３１、１３３のポート（１）〜ポート（ｎ）の
制御が可能となっている。

【００３６】また、ハブ制御部１０６は、ＣＰＵ１０１
からのコマンドおよび第二ディスクアレイ制御部１２７
のハブ制御部１０９のコマンドにより、ハブ１０５に対
して該当する物理ドライブ１０７ー１〜１０７ーｎのポ
ート（１）〜ポート（ｎ）を制御することができる。

【００３７】次に、一例として、物理ドライブ１０７ー
１の障害により、第一ディスクアレイ制御部１２６のハ
ブ１０５が接続されているＦＣ−ＡＬのインタフェース
がリンクダウンした場合における、障害発生の物理ドラ
イブ１０７ー１をＦＣ−ＡＬから切り離す動作に付いて
説明する。

【００３８】リンクダウンを検出したＣＰＵ１０１は、
クロスコール制御部１０４に対してＰＣＩバス１０２を
介して物理ドライブ１０７ー１のファイバチャネル・イ
ンタフェース１３１をバイパスするよう命令を出し、命
令を受信したクロスコール制御部１０４は、ＰＣＩバス
１０２を介して受信したＣＰＵ１０１からのコマンドを
解読し、ＦＣ−ＡＬのプロトコルに変換して、ファイバ
チャネル制御部１１３に対して、ハブ１０５を利用して
物理ドライブ１０７ー１のファイバチャネル・インタフ
ェース１３１のポート（１）をバイパスするように命令
を出す。

【００３９】物理ドライブ１０７ー１のポート（１）を
バイパスする命令を受信したファイバチャネル制御部１
１３は、その命令をＰＣＩバス１１４を介してＣＰＵ１
１５に伝える。

【００４０】次に、ＣＰＵ１１５は、ハブ制御部１０９
に対して、ハブ制御部１０６に物理ドライブ１０７ー１
のファイバチャネル・インタフェース１３１のポート
（１）をバイパスする指示を出すように命令する。命令
を受信したハブ制御部１０９は、シリアル通信インタフ
ェース１１０を使用して、ハブ制御部１０６に対して物
理ドライブ１０７ー１のファイバチャネル・インタフェ
ース１３１のハブ１０５上のポート（１）をバイパスす
るよう指示を出す。

【００４１】指示を受けたハブ制御部１０６は、コマン
ドデコーダ１４１でコマンドを解読し、ハブ１０５のポ
ート（１）に対応するイネーブル端子（１）をディスエ
ーブルにするように制御信号ｅ１を制御し、物理ドライ
ブ１０７ー１のファイバチャネル・インタフェース１３
１のハブ１０５のポート（１）をバイパスすることによ
り、障害発生の物理ドライブ１０７ー１をＦＣ−ＡＬか
ら切り離すことができる。

【００４２】バイパス動作を完了したことを上述とは逆
の順で、ＣＰＵ１０１に対して通知し、物理ドライブ１
０７ー１のバイパスが完了したことを受信したＣＰＵ１
０１は、通常動作通り、ファイバチャネル制御部１０３
を経由して物理ドライブ１０７ー１〜１０７ーｎに対し
てアクセス可能となる。

【００４３】

【発明の効果】以上説明したように、本発明のディスク
アレイ装置は、第一ディスクアレイ制御部と第二ディス
クアレイ制御部との間で、相互に相手方のハブ制御部に
対して該当するファイバチャネル・インタフェースのハ
ブ上のポートを制御できるため、物理ドライブの障害に
よりＦＣ−ＡＬのリンクダウンが発生した場合に、障害
発生の物理ドライブの特定ができ、障害発生の物理ドラ
イブのファイバチャネル・インタフェースのハブのポー
トをバイパスして切り離すことができるという効果があ
る。

【図面の簡単な説明】

【図１】本発明のディスクアレイ装置を示す構成ブロッ
ク図である。

【図２】図１中のハブとハブ制御部との詳細を示す構成
ブロック図である。

【図３】従来のディスクアレイ装置を示す構成ブロック
図である。

【符号の説明】

１０１、１１５ＣＰＵ１０２、１１４ＰＣＩバス１０３、１１３ファイバチャネル制御部１０４、１１２クロスコール制御部１０５、１１１ハブ１０６、１０９ハブ制御部１０７ー１〜１０７ーｎ物理ドライブ１１０シリアル通信インタフェース１２６、２０６第一ディスクアレイ制御部１２７、２０７第二ディスクアレイ制御部１３１、１３２、１３３ファイバチャネル・インタ
フェース１３４、１３５、１３６ファイバチャネル・インタ
フェース１３７、１３８ファイバチャネル・インタフェース１３９、１４０ファイバチャネル・インタフェース１４１コマンドデコーダ１４２ー１〜１４２ーｎＡＮＤ回路１５０、２５０ディスクアレイ装置２０１、２２１ＣＰＵ２０２、２２２ファイバチャネル制御部２０３、２２３ハブ２０４、２２４ハブ制御部２０５ー１〜２０５ーｎ物理ドライブ２０８、２２８ＰＣＩバス２０９、２１０、２１１ファイバチャネル・インタ
フェース２１２、２１３、２１４ファイバチャネル・インタ
フェース２１５、２１６ファイバチャネル・インタフェースａ１〜ａｎイネーブル信号ｄ１〜ｄｎポートイネーブル信号ｅ１〜ｅｎ制御信号

Claims

【特許請求の範囲】

【請求項１】複数の物理ドライブと、前記複数の物理
ドライブをファイバチャネル・インタフェースで各々接
続する第一ディスクアレイ制御部および第二ディスクア
レイ制御部とを有し、前記第一ディスクアレイ制御部お
よび前記第二ディスクアレイ制御部は、各々、前記物理
ドライブに対する動作命令を発行するＣＰＵと、前記Ｃ
ＰＵとＰＣＩバスにより接続され前記ＣＰＵからの命令
を前記物理ドライブに対して実行するファイバチャネル
制御部およびクロスコール制御部と、前記複数の物理ド
ライブと前記ファイバチャネル制御部とにファイバチャ
ネル・インタフェースにより接続されるハブと、前記ハ
ブと前記ファイバチャネル・インタフェースにより接続
され前記物理ドライブの前記ハブへの接続／切り離しを
制御するハブ制御部とを有し、前記ハブ制御部は、前記
ファイバチャネル制御部から受信したコマンドを解読し
制御信号を出力するコマンドデコーダと、前記物理ドラ
イブからのイネーブル信号と前記コマンドデコーダから
の前記制御信号とが入力されるＡＮＤ回路とを有し、前
記ＡＮＤ回路の出力は前記ハブに入力され、前記第一デ
ィスクアレイ制御部の前記ハブ制御部と前記第二ディス
クアレイ制御部の前記ハブ制御部とはシリアル通信イン
タフェースで接続されることを特徴とするディスクアレ
イ装置。
【請求項２】前記第一ディスクアレイ制御部の前記ク
ロスコール制御部は、前記第二ディスクアレイ制御部の
前記ハブと前記ファイバチャネル・インタフェースによ
り接続され、前記第二ディスクアレイ制御部の前記クロ
スコール制御部は、前記第一ディスクアレイ制御部の前
記ハブと前記ファイバチャネル・インタフェースにより
接続されることを特徴とする請求項１記載のディスクア
レイ装置。
【請求項３】前記ＣＰＵは、前記物理ドライブに対す
るデータ読み出しまたはデータ書き込み命令を発行し、
また、前記ハブ制御部に対して前記物理ドライブをファ
イバチャネル・アービットレーション・ループからの切
り離し／組み込み命令を発行することを特徴とする請求
項１記載のディスクアレイ装置。
【請求項４】前記ファイバチャネル制御部は、ＰＣＩ
バスにて受信した前記ＣＰＵからのコマンドを解読し、
ファイバチャネル・アービットレーション・ループのプ
ロトコルに変換して前記物理ドライブに対して命令を出
すことを特徴とする請求項１記載のディスクアレイ装
置。
【請求項５】前記クロスコール制御部は、ＰＣＩバス
にて受信した前記ＣＰＵからのコマンドを解読し、ファ
イバチャネル・アービットレーション・ループのプロト
コルに変換して前記物理ドライブに対して命令を出すこ
とを特徴とする請求項１または２記載のディスクアレイ
装置。
【請求項６】前記ハブは、前記複数の物理ドライブと
前記ファイバチャネル・インタフェースにより接続され
る複数のポートと、複数の前記ポートの各々に対応した
前記ＡＮＤ回路からの入力信号端子とを有することを特
徴とする請求項１記載のディスクアレイ装置。
【請求項７】前記ハブ制御部は、前記物理ドライブが
未装着の場合、前記物理ドライブのファイバチャネル・
アービットレーション・ループへの前記ハブの前記ポー
トをバイパスし、前記物理ドライブが装着された場合、
ファイバチャネル・アービットレーション・ループへの
前記ハブの前記ポートを組み込む制御を行うことを特徴
とする請求項１記載のディスクアレイ装置。
【請求項８】前記第一ディスクアレイ制御部または前
記第二ディスクアレイ制御部のファイバチャネル・アー
ビットレーション・ループが前記物理ドライブの障害に
よりリンクダウンして使用できない状態の場合、前記Ｃ
ＰＵは、前記クロスコール制御部を介して前記第二ディ
スクアレイ制御部または前記第一ディスクアレイ制御部
の前記ハブ制御部に対して障害発生の前記物理ドライブ
に対する前記ハブの前記ポート切断命令を発行し、前記
ポート切断命令を受信した前記ハブ制御部は、前記シリ
アル通信インタフェースを経由して他方の前記ハブ制御
部に対して障害発生の前記物理ドライブを前記ハブの前
記ポートから切り離す命令を出し、切り離し命令を受信
した前記ハブ制御部は該当する前記物理ドライブをファ
イバチャネル・アービットレーション・ループから切り
離す制御を行うことを特徴とする請求項１乃至７の何れ
か１項記載のディスクアレイ装置。