Nothing Special   »   [go: up one dir, main page]

JP2001044071A - セラミック電子部品の製造方法 - Google Patents

セラミック電子部品の製造方法

Info

Publication number
JP2001044071A
JP2001044071A JP11213297A JP21329799A JP2001044071A JP 2001044071 A JP2001044071 A JP 2001044071A JP 11213297 A JP11213297 A JP 11213297A JP 21329799 A JP21329799 A JP 21329799A JP 2001044071 A JP2001044071 A JP 2001044071A
Authority
JP
Japan
Prior art keywords
ceramic
conductor layer
base film
ceramic sheet
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP11213297A
Other languages
English (en)
Other versions
JP3527667B2 (ja
Inventor
Atsuo Nagai
淳夫 長井
Yoshiya Sakaguchi
佳也 坂口
Katsuyuki Miura
克之 三浦
Hidenori Kuramitsu
秀紀 倉光
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority to JP21329799A priority Critical patent/JP3527667B2/ja
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to DE60031943T priority patent/DE60031943T2/de
Priority to EP00946426A priority patent/EP1118089B1/en
Priority to PCT/JP2000/004868 priority patent/WO2001008177A1/en
Priority to CNB008015333A priority patent/CN1206677C/zh
Priority to KR1020017003882A priority patent/KR20010075388A/ko
Priority to US09/786,729 priority patent/US6602370B1/en
Priority to MYPI20003437 priority patent/MY125229A/en
Priority to TW089115023A priority patent/TW469457B/zh
Publication of JP2001044071A publication Critical patent/JP2001044071A/ja
Application granted granted Critical
Publication of JP3527667B2 publication Critical patent/JP3527667B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/30—Stacked capacitors
    • H01G4/308—Stacked capacitors made by transfer techniques
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/20—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by affixing prefabricated conductor pattern
    • H05K3/207—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by affixing prefabricated conductor pattern using a prefabricated paste pattern, ink pattern or powder pattern
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0306—Inorganic insulating substrates, e.g. ceramic, glass
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/01—Tools for processing; Objects used during processing
    • H05K2203/0147—Carriers and holders
    • H05K2203/0156—Temporary polymeric carrier or foil, e.g. for processing or transferring
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/06—Lamination
    • H05K2203/061—Lamination of previously made multilayered subassemblies
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4664—Adding a circuit layer by thick film methods, e.g. printing techniques or by other techniques for making conductive patterns by using pastes, inks or powders
    • H05K3/4667—Adding a circuit layer by thick film methods, e.g. printing techniques or by other techniques for making conductive patterns by using pastes, inks or powders characterized by using an inorganic intermediate insulating layer
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base
    • Y10T29/49163—Manufacturing circuit on or in base with sintering of base

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
  • Ceramic Capacitors (AREA)

Abstract

(57)【要約】 【課題】 ショート不良の少ないセラミック電子部品を
提供することを目的とする。 【解決手段】 ポリエチレンと誘電体粉末からなるセラ
ミックシート１０を複数枚準備し、一方、金属成分、バ
インダ、可塑剤、溶剤を含有する金属ペーストを準備
し、離型層を形成したベースフィルム１２上に金属ペー
ストを所望の形状に印刷、乾燥して導電体層１１を複数
形成し、次にセラミックシート１０を複数枚積層、加圧
して形成した無効層の上に、導電体層１１をベースフィ
ルム１２ごと導電体層１１がセラミックシート１０と直
接接触するように積層後、ベースフィルム１２を介して
加圧し、導電体層１１とセラミックシート１０を接着さ
せベースフィルム１２を導電体層１１から離型させ、同
様の条件でセラミックシート１０と導電体層１１とを交
互に積層焼成し、焼結体の導電体層２の露出した両端面
に銅などの外部電極３を焼き付け、この上にメッキを施
した後に完成品とする。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は例えば積層セラミッ
クコンデンサ等のセラミック電子部品の製造方法に関す
るものである。
【０００２】
【従来の技術】図８は、セラミック電子部品の一つであ
る積層セラミックコンデンサの一部断面斜視図であり、
１はセラミック誘電体層、２は導電体層、３は外部電極
で、導電体層２は各々外部電極３に接続されている。
【０００３】以下に従来の積層セラミックコンデンサの
製造方法について説明する。
【０００４】まず、セラミック誘電体層１となるセラミ
ックシート上に、印刷法により導電体層２となる金属ペ
ーストを所望の形状に印刷していた。次にこの金属ペー
ストを印刷したセラミックシートを複数枚準備し、導電
体層２がセラミックシートを挟んで交互に対向するよう
に複数枚積層して積層体を得る。
【０００５】その後、この積層体を焼成し、焼結体の導
電体層２が露出した両端面に外部電極３を形成してい
た。
【０００６】
【発明が解決しようとする課題】しかしながら、上記方
法によるとセラミックシートの多孔度が高い場合、金属
ペーストを直接セラミックシートに印刷するために金属
成分がセラミックシート内部まで侵入することとなる。
【０００７】近年、積層セラミックコンデンサは高容量
化を達成するために、セラミックシートの薄層化が図ら
れており、この場合にはセラミックシート中に侵入した
金属成分によって導電体層間がショートするといった問
題点を有していた。
【０００８】そこで本発明はショート不良の少ないセラ
ミック電子部品の製造方法を提供することを目的とする
ものである。
【０００９】
【課題を解決するための手段】この目的を達成するため
に本発明のセラミック電子部品の製造方法は、少なくと
もセラミック成分とポリエチレンからなるセラミックシ
ートを準備する第１の工程と、ベースフィルム上に形成
された金属成分と一種類以上の有機物からなる導電体層
を準備する第２の工程と、次に前記セラミックシートを
複数枚積層したものの上に前記ベースフィルム上に形成
した導電体層を前記セラミックシート側に積層して前記
ベースフィルム上から加圧後前記ベースフィルムを剥離
する第３の工程と、次いでこの導電体層上に前記セラミ
ックシートを配置する第４の工程と、その後このセラミ
ックシートの上に前記ベースフィルム上に形成した導電
体層を前記セラミックシート側に積層して前記ベースフ
ィルム上から加圧後前記ベースフィルムを剥離する第５
の工程と、次に前記第４の工程と前記第５の工程を繰り
返し行うことにより積層体を得る第６の工程と、前記積
層体を焼成する第７の工程とを有するセラミック電子部
品の製造方法であり、セラミックシート上に金属ペース
トを直接印刷するのではなく、ベースフィルム上に形成
した後セラミックシート上に転写するため、導電体層中
の有機成分が減少し、流動性は低くなり、セラミックシ
ート中への導電体層の侵入を最小限に抑制することがで
きるので上記目的を達成することができる。
【００１０】
【発明の実施の形態】本発明の請求項１記載の発明は、
少なくともセラミック成分とポリエチレンからなるセラ
ミックシートを準備する第１の工程と、ベースフィルム
上に形成された金属成分と一種類以上の有機物からなる
導電体層を準備する第２の工程と、次に前記セラミック
シートを複数枚積層したものの上に前記ベースフィルム
上に形成した導電体層を前記セラミックシート側に積層
して前記ベースフィルム上から加圧後前記ベースフィル
ムを剥離する第３の工程と、次いでこの導電体層上に前
記セラミックシートを配置する第４の工程と、その後こ
のセラミックシートの上に前記ベースフィルム上に形成
した導電体層を前記セラミックシート側に積層して前記
ベースフィルム上から加圧後前記ベースフィルムを剥離
する第５の工程と、次に前記第４の工程と前記第５の工
程を繰り返し行うことにより積層体を得る第６の工程
と、前記積層体を焼成する第７の工程とを有するセラミ
ック電子部品の製造方法であり、セラミックシート上に
直接金属ペーストを印刷するのではなく、セラミックシ
ートを積層した後にベースフィルム上に形成した導電体
層を積層するために、金属成分のセラミックシート中へ
の侵入が極端に抑制され、導電体層間のショート不良を
抑制することができる。
【００１１】請求項２に記載の発明は、第４の工程にお
いて、セラミックシートを配置後このセラミックシート
の上面から加圧する請求項１に記載のセラミック電子部
品の製造方法であり、積層体の形状精度を向上すること
ができる。
【００１２】請求項３に記載の発明は、第３、第５の工
程において積層前の導電体層は、有機成分が金属成分１
００ｗｔ％に対して５〜１５ｗｔ％である請求項１に記
載のセラミック電子部品の製造方法であり、セラミック
シート中に導電体層が侵入するのを抑制するものであ
る。
【００１３】請求項４に記載の発明は、第２の工程にお
いて、ベースフィルムの上に離型層を形成した後導電体
層を形成する請求項１に記載のセラミック電子部品の製
造方法であり、ベースフィルムの剥離を容易に行うこと
ができる。
【００１４】請求項５に記載の発明は、離型層をアクリ
ル樹脂、メラミン樹脂、エポキシ樹脂、シリコン樹脂の
うち少なくとも一つ以上を用いて形成した請求項４に記
載のセラミック電子部品の製造方法であり、ベースフィ
ルムの剥離を容易に行うことができる。
【００１５】請求項６に記載の発明は、少なくともセラ
ミック成分とポリエチレンからなるセラミックシートを
準備する第１の工程と、ベースフィルム上に形成された
金属成分と一種類以上の有機物からなる導電体層を準備
する第２の工程と、次に前記セラミックシートと前記ベ
ースフィルム上の導電体層とを接着させて導電体層付き
セラミックシートを得る第３の工程と、次いで前記セラ
ミックシートを複数枚積層したものの上に前記導電体層
付きセラミックシートを積層して加圧する第４の工程
と、その後この上に前記導電体層付きセラミックシート
を積層後加圧するという工程を所望の回数繰り返して積
層体を得る第５の工程と、前記積層体を焼成する第６の
工程を有するセラミック電子部品の製造方法であり、セ
ラミックシート上に直接金属ペーストを印刷するのでは
なく、セラミックシートを積層した後にベースフィルム
上に形成した導電体層を積層するために、金属成分のセ
ラミックシート中への侵入が極端に抑制され、導電体層
間のショート不良を抑制することができる。またセラミ
ックシートと導電体層を一度の加圧で積層することがで
きるので積層体形成工程を短時間で行うことができる。
【００１６】請求項７に記載の発明は、第３、第５の工
程において、積層前の導電体層は有機成分が金属成分１
００ｗｔ％に対して５〜１５ｗｔ％であり、セラミック
シート中に導電体層が侵入するのを抑制するものであ
る。
【００１７】請求項８に記載の発明は、第２の工程にお
いて、ベースフィルムの上に離型層を形成した後導電体
層を形成する請求項６に記載のセラミック電子部品の製
造方法であり、ベースフィルムの剥離を容易に行えるも
のである。
【００１８】請求項９に記載の発明は、離型層をアクリ
ル樹脂、メラミン樹脂、エポキシ樹脂、シリコン樹脂の
うち少なくとも一つ以上を用いて形成した請求項６に記
載のセラミック電子部品の製造方法であり、ベースフィ
ルムの剥離を容易に行えるものである。
【００１９】以下、本発明の実施の形態について積層セ
ラミックコンデンサを例に図面を参照しながら説明す
る。
【００２０】（実施の形態１）図１〜図６は本発明の一
実施の形態における積層セラミックコンデンサの積層工
程を示す断面図であり、１０はセラミックシート、１１
は導電体層、１２はベースフィルム、１３は金属製のプ
レス板、１４は仮積層体である。
【００２１】まず図１（ａ）に示すように、重量平均分
子量が４００，０００のポリエチレンとチタン酸バリウ
ムを主成分とする誘電体粉末からなる多孔度が５０％、
厚み１０μｍのセラミックシート１０を複数枚準備す
る。
【００２２】一方、金属成分としてニッケルを、バイン
ダとしてエチルセルロース、アクリル樹脂、ブチラール
樹脂、可塑剤としてベンジルブチルフタレート、溶剤と
して脂肪族または芳香族系溶剤を含有する金属ペースト
を準備し、図１（ｂ）に示すように、ポリエチレンテレ
フタレートなどのベースフィルム１２上に金属ペースト
を所望の形状に印刷、乾燥し、厚み２．５μｍの導電体
層１１を複数形成する。
【００２３】このベースフィルム１２は後の工程におい
て加圧や加熱を行ったとしても悪影響を及ぼさないもの
である。またこの乾燥により、導電体層１１中の大部分
の溶剤は飛散して表面が硬化し、ほとんど金属成分と可
塑剤及びバインダ成分のみとなる。具体的には導電体層
１１中の有機成分が金属成分１００ｗｔ％に対して５〜
１５ｗｔ％、好ましくは８〜１２ｗｔ％となるようにす
る。その理由は５ｗｔ％よりも少ないとセラミックシー
ト１０との接着性が悪くなり、１５ｗｔ％を超えると金
属ペーストの粘着性が過多となり、所望の形状に導電体
層１１を作成することができないからである。
【００２４】次に図２に示すように、プレス板１３の上
にセラミックシート１０を複数枚積層、加圧して形成し
た無効層の上に、導電体層１１をベースフィルム１２
毎、導電体層１１がセラミックシート１０と直接接触す
るように積層後、ベースフィルム１２を介して上、下の
プレス板１３を用いて加圧し、導電体層１１とセラミッ
クシート１０を接着させる。この加圧は、室温から導電
体層１１中の可塑剤が飛散しすぎないような温度（本実
施の形態においては１５０℃）までの温度範囲で行い、
導電体層１１に含まれるバインダ成分や可塑剤成分を軟
化させ、導電体層１１とセラミックシート１０との接着
性を向上させる。その理由は、可塑剤が飛散しすぎると
導電体層１１が硬く、脆くなり、セラミックシート１０
と導電体層１１間の接着力が低下し、積層時や焼成時に
構造欠陥を招くという問題が発生するからである。また
加圧時の温度は、導電体層１１中の可塑剤及びバインダ
の含有率が低い場合には温度を上げて可塑剤及びバイン
ダを活性化させて両者の接着性を向上させる。一方含有
率が高い場合には室温でも両者の接着性は十分得ること
ができる。
【００２５】次いで、図３に示すようにベースフィルム
１２を導電体層１１から離型させる。この時、導電体層
１１とベースフィルム１２を離型させやすくするため
に、あらかじめベースフィルム１２上にアクリル樹脂、
メラミン樹脂、エポキシ樹脂、シリコン樹脂のうち、少
なくとも一種類以上からなる離型層（図示せず）を形成
してから導電体層１１を形成することが有効である。特
にアクリル樹脂とメラミン樹脂の混合系においては所望
の離型性が得られる。またシリコン樹脂においては所望
の離型性が得られる他、耐溶剤性、耐湿性などに優れる
ために有効である。
【００２６】その後、図４，図５に示すように再び同様
の条件で、セラミックシート１０を導電体層１１上に積
層して加圧し、図２に示すように同様の条件で導電体層
１１を再び積層して加圧する。
【００２７】このようにセラミックシート１０と導電体
層１１とを導電体層１１がセラミックシート１０を介し
て交互に対向するように所望の回数積層し、図６に示す
仮積層体５を得る。
【００２８】次いで仮積層体５全体を本加圧として１５
０℃、８０ＭＰａで１分間加圧後、所望の形状に切断
し、脱脂、焼成を行う。この本加圧の条件は、セラミッ
クシート１０中のポリエチレンの融解温度以上分解温度
未満で、５〜１００ＭＰａの圧力範囲で行う。また脱脂
は、まず積層体中の可塑剤の除去、次いで温度を上げて
バインダの除去の順に行うことが好ましい。その理由
は、可塑剤とバインダとを一度に除去するために一気に
加熱すると、可塑剤とバインダとで新たな化合物が生成
し脱脂後も積層体中に残留することとなり、焼成時にこ
の化合物が燃焼して積層体から除去されることによりデ
ラミネーションなどの構造欠陥が発生し、ショート不良
の発生率が高くなるからである。
【００２９】さらに脱脂、焼成は導電体層１１となるニ
ッケルが過度に酸化されないように条件設定を行う。
【００３０】この焼成によりチタン酸バリウムを主成分
とするセラミック誘電体層１とニッケルを主成分とする
導電体層２が同時に焼結した焼結体を得る。次いでこの
焼結体の導電体層２の露出した両端面に銅などの外部電
極３を焼き付け、この上にメッキを施した後に図８に示
すような完成品に至る。
【００３１】（実施の形態２）以下、本発明の実施の形
態２について図面を参照しながら説明する。
【００３２】実施の形態１では、無効層上にセラミック
シート１０を積層後加圧し、さらにその上に導電体層１
１付きベースフィルム１２を導電体層１１がセラミック
シート１０と直接接触するように配置し、ベースフィル
ム１２を介して上、下のプレス板１３を用いて加圧し、
導電体層１１とセラミックシート１０を接着させてい
る。
【００３３】実施の形態２において実施の形態１と大き
く異なるのは、セラミックシート１０を一層積層する毎
に加圧するのではなく、セラミックシート１０は単に積
層するだけであり、その上に導電体層１１を積層後加圧
する際に、セラミックシート１０間およびセラミックシ
ート１０と導電体層１１間の接着性を同時に確保しよう
とする点にある。
【００３４】その後、実施の形態１と同様にして完成品
を得る。実施の形態１と比較すると加圧回数が半減する
こととなる。この加圧過程は約１〜３０秒／回の時間を
必要とし、積層数が多くなるほど多くの時間を要するた
めに積層工程がコスト高の一因となる。特に、導電体層
１１を卑金属で形成する場合は、積層工程の製品価格に
占める割合が大きいのでこの効果は絶大なものとなる。
【００３５】従って実施の形態２において、実施の形態
１と比較すると加圧回数を半減させることができるため
に低コスト化に寄与することができる。
【００３６】（実施の形態３）以下、本発明の実施の形
態３について図面を参照しながら説明する。
【００３７】実施の形態３において実施の形態１，２と
大きく異なるのは、セラミックシート１０と導電体層１
１付きベースフィルム１２の導電体層１１が直接接触す
るように配置し、加圧により一体化し、導電体層１１付
きセラミックシート１０を得た後、これを積層するもの
である。
【００３８】具体的には、実施の形態１，２と同様にし
て形成したセラミックシート１０とベースフィルム１２
上の導電体層１１を、図７に示すように二つのローラー
１５間にセラミックシート１０およびベースフィルム１
２および導電体層１１を同時に挟みこみ、セラミックシ
ート１０と導電体層１１とを接着させる。その後ベース
フィルム１２を剥離、所望の形状に切断して導電体層１
１付きセラミックシート１０を得る。
【００３９】次いで無効層上にこの導電体層１１付きセ
ラミックシート１０の積層、加圧を所望の積層数になる
まで繰り返して仮積層体１４を得る。この時、導電体層
１１が上にくるように積層する場合、導電体層１１が上
のプレス板１３に付着しないように、例えば導電体層１
１とプレス板１３の間に導電体層１１が付着しないよう
なシートを設けるなど配慮することが大切である。従っ
てセラミックシート１０が上にくるようにすることが望
ましい。
【００４０】この後の工程については実施の形態１と同
様である。
【００４１】本実施の形態３のようにローラー１５を用
いて導電体層１１付きのセラミックシート１０を作製す
る場合、比較的速いスピードで行うことができる。すな
わち、実施の形態３においては、実施の形態１と比較す
ると積層時の加圧回数を半減させることができるために
低コスト化に寄与することができる。
【００４２】（表１）は、実施の形態１から３と従来の
方法で製造した有効層数（導電体層２間に挟まれたセラ
ミック誘電体層１の数）が１５０層の積層セラミックコ
ンデンサについて、ショート率を示すものである。
【００４３】
【表１】
【００４４】（表１）から明らかなように、従来と比較
すると実施の形態１から３の積層セラミックコンデンサ
においてはショート率が激減していることがわかる。ま
た、ショート品に対して内部断面を解析した結果、ショ
ート個所は導電体層１１間のショートであった。
【００４５】このことから、本発明によれば導電体層１
１間のショートを激減させ、歩留まりを大幅に改善し、
かつ低コスト化に寄与することができる。
【００４６】以下、本発明のポイントについて記載す
る。 （１）上記各実施の形態においては、積層セラミックコ
ンデンサについて説明したが、積層バリスタ、積層サー
ミスタ、積層コイル、セラミック多層基板などセラミッ
クシート１０と導電体層１１とを積層して形成するセラ
ミック電子部品においては同様の効果が得られるもので
ある。 （２）導電体層１１は、貴金属でも卑金属でもショート
不良の低減効果は変わりないが、製品のコストを下げる
という意味では卑金属を用いた場合に非常に効果があ
る。 （３）本発明はセラミックシート１０の多孔度が高いも
のほどその効果は大きい。特に多孔度が３０％以上のセ
ラミックシート１０を用いる場合に優れた効果を発揮す
るものである。
【００４７】
【発明の効果】以上の本発明によると、セラミックシー
ト上に金属ペーストを直接印刷するのではなく、ベース
フィルム上に形成した後セラミックシート上に転写する
ため、導電体層中の有機成分が減少し流動性は低くな
り、セラミックシート中への導電体層の侵入を最小限に
抑制することができるので、セラミック電子部品のショ
ート不良の発生を極端に抑え、歩留まりを向上させるこ
とができる。特にセラミックシートが薄く、高積層が要
求される積層チップコンデンサの保留まりの向上に対し
て絶大な効果がある。
【図面の簡単な説明】
【図１】（ａ）本発明の一実施の形態におけるセラミッ
クシートの断面図 （ｂ）本発明の一実施の形態における導電体層の断面図
【図２】本発明の一実施の形態における積層工程を説明
するための断面図
【図３】本発明の一実施の形態における積層工程を説明
するための断面図
【図４】本発明の一実施の形態における積層工程を説明
するための断面図
【図５】本発明の一実施の形態における積層工程を説明
するための断面図
【図６】本発明の一実施の形態における仮積層体の断面
図
【図７】本発明の一実施の形態における製造工程を説明
するための断面図
【図８】一般的な積層セラミックコンデンサの一部断面
斜視図
【符号の説明】
１ セラミック誘電体層 ２ 導電体層 ３ 外部電極 １０ セラミックシート １１ 導電体層 １２ ベースフィルム １３ プレス板 １４ 仮積層体 １５ ローラー
フロントページの続き (72)発明者 三浦 克之 大阪府門真市大字門真1006番地 松下電器 産業株式会社内 (72)発明者 倉光 秀紀 大阪府門真市大字門真1006番地 松下電器 産業株式会社内 Ｆターム(参考） 5E001 AB03 AC09 AE02 AE03 AH01 AH05 AJ01 5E082 AA01 AB03 BC36 EE04 EE23 EE35 EE42 FF05 FG06 FG26 FG46 FG54 GG11 LL02 LL03 MM17 MM22 PP03

Claims (9)

    【特許請求の範囲】
  1. 【請求項１】 少なくともセラミック成分とポリエチレ
    ンからなるセラミックシートを準備する第１の工程と、
    ベースフィルム上に形成された金属成分と一種類以上の
    有機物からなる導電体層を準備する第２の工程と、次に
    前記セラミックシートを複数枚積層したものの上に前記
    ベースフィルム上に形成した導電体層を前記セラミック
    シート側に積層して前記ベースフィルム上から加圧後前
    記ベースフィルムを剥離する第３の工程と、次いでこの
    導電体層上に前記セラミックシートを配置する第４の工
    程と、その後このセラミックシートの上に前記ベースフ
    ィルム上に形成した導電体層を前記セラミックシート側
    に積層して前記ベースフィルム上から加圧後前記ベース
    フィルムを剥離する第５の工程と、次に前記第４の工程
    と前記第５の工程を繰り返し行うことにより積層体を得
    る第６の工程と、前記積層体を焼成する第７の工程とを
    有するセラミック電子部品の製造方法。
  2. 【請求項２】 第４の工程において、セラミックシート
    を配置後このセラミックシートの上面から加圧する請求
    項１に記載のセラミック電子部品の製造方法。
  3. 【請求項３】 第３、第５の工程において積層前の導電
    体層は、有機成分が金属成分１００ｗｔ％に対して５〜
    １５ｗｔ％である請求項１に記載のセラミック電子部品
    の製造方法。
  4. 【請求項４】 第２の工程において、ベースフィルムの
    上に離型層を形成した後導電体層を形成する請求項１に
    記載のセラミック電子部品の製造方法。
  5. 【請求項５】 離型層は、アクリル樹脂、メラミン樹
    脂、エポキシ樹脂、シリコン樹脂のうち少なくとも一つ
    以上を用いて形成したものである請求項４に記載のセラ
    ミック電子部品の製造方法。
  6. 【請求項６】 少なくともセラミック成分とポリエチレ
    ンからなるセラミックシートを準備する第１の工程と、
    ベースフィルム上に形成された金属成分と一種類以上の
    有機物からなる導電体層を準備する第２の工程と、次に
    前記セラミックシートト前記ベースフィルム上の導電体
    層とを接着させて導電体層付きセラミックシートを得る
    第３の工程と、次いで前記セラミックシートを複数枚積
    層したものの上に前記導電体層付きセラミックシートを
    積層して加圧する第４の工程と、その後この上に前記導
    電体層付きセラミックシートを積層後加圧するという工
    程を所望の回数繰り返して積層体を得る第５の工程と、
    前記積層体を焼成する第６の工程を有するセラミック電
    子部品の製造方法。
  7. 【請求項７】 第３、第５の工程において積層前の導電
    体層は有機成分が金属成分１００ｗｔ％に対して５〜１
    ５ｗｔ％である請求項６に記載のセラミック電子部品の
    製造方法。
  8. 【請求項８】 第２の工程においてベースフィルムの上
    に離型層を形成した後導電体層を形成する請求項６に記
    載のセラミック電子部品の製造方法。
  9. 【請求項９】 離型層は、アクリル樹脂、メラミン樹
    脂、エポキシ樹脂、シリコン樹脂のうち少なくとも一つ
    以上を用いて形成したものである請求項６に記載のセラ
    ミック電子部品の製造方法。
JP21329799A 1999-07-28 1999-07-28 セラミック電子部品の製造方法 Expired - Lifetime JP3527667B2 (ja)

Priority Applications (9)

Application Number Priority Date Filing Date Title
JP21329799A JP3527667B2 (ja) 1999-07-28 1999-07-28 セラミック電子部品の製造方法
EP00946426A EP1118089B1 (en) 1999-07-28 2000-07-21 Method of manufacturing ceramic electronic components
PCT/JP2000/004868 WO2001008177A1 (en) 1999-07-28 2000-07-21 Method of manufacturing ceramic electronic components
CNB008015333A CN1206677C (zh) 1999-07-28 2000-07-21 制造陶瓷电子元件的方法
DE60031943T DE60031943T2 (de) 1999-07-28 2000-07-21 Verfahren zur herstellung von elektronischen bauteilen
KR1020017003882A KR20010075388A (ko) 1999-07-28 2000-07-21 세라믹 전자 부품 제조 방법
US09/786,729 US6602370B1 (en) 1999-07-28 2000-07-21 Method of manufacturing ceramic electronic components
MYPI20003437 MY125229A (en) 1999-07-28 2000-07-27 Method of manufacturing ceramic electronic components
TW089115023A TW469457B (en) 1999-07-28 2000-07-27 Method of manufacturing ceramic electronic components

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP21329799A JP3527667B2 (ja) 1999-07-28 1999-07-28 セラミック電子部品の製造方法

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2001400162A Division JP2002237428A (ja) 2001-12-28 2001-12-28 セラミック電子部品の製造方法

Publications (2)

Publication Number Publication Date
JP2001044071A true JP2001044071A (ja) 2001-02-16
JP3527667B2 JP3527667B2 (ja) 2004-05-17

Family

ID=16636801

Family Applications (1)

Application Number Title Priority Date Filing Date
JP21329799A Expired - Lifetime JP3527667B2 (ja) 1999-07-28 1999-07-28 セラミック電子部品の製造方法

Country Status (9)

Country Link
US (1) US6602370B1 (ja)
EP (1) EP1118089B1 (ja)
JP (1) JP3527667B2 (ja)
KR (1) KR20010075388A (ja)
CN (1) CN1206677C (ja)
DE (1) DE60031943T2 (ja)
MY (1) MY125229A (ja)
TW (1) TW469457B (ja)
WO (1) WO2001008177A1 (ja)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW470981B (en) * 1999-09-22 2002-01-01 Matsushita Electric Ind Co Ltd Method for manufacturing ceramic electronic component
TWI228733B (en) * 2002-12-27 2005-03-01 Tdk Corp Manufacturing method of electronic component having internal electrode
WO2004095479A1 (ja) * 2003-04-18 2004-11-04 Tdk Corporation 積層電子部品用の積層体ユニットの製造方法
KR100749796B1 (ko) * 2003-04-18 2007-08-16 티디케이가부시기가이샤 적층 전자 부품용 적층체 유닛의 제조방법
CN101010757B (zh) * 2004-06-28 2010-05-12 Tdk株式会社 叠层型电子部件的制造方法
US9490055B2 (en) * 2011-10-31 2016-11-08 Murata Manufacturing Co., Ltd. Ceramic electronic component and manufacturing method thereof
US10438866B2 (en) * 2013-03-25 2019-10-08 Panasonic Intellectual Property Management Co., Ltd. Insulating sheet and manufacturing method for same
CN108054274B (zh) * 2017-11-29 2021-10-08 歌尔微电子股份有限公司 功能陶瓷元件及在功能陶瓷层上形成电极的方法
CN117202485B (zh) * 2023-09-20 2024-04-02 赛维精密科技(广东)有限公司 一种fpcb线路板、组合模切生产工艺及生产设备

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0754780B2 (ja) 1987-08-10 1995-06-07 株式会社村田製作所 積層セラミックコンデンサの製造方法
JPH0756851B2 (ja) 1988-02-16 1995-06-14 株式会社村田製作所 積層セラミック電子部品の製造方法
JPH04196007A (ja) 1990-11-27 1992-07-15 Taiyo Yuden Co Ltd 導電性ペーストと積層電子部品の製造方法
NL9101108A (nl) 1991-06-26 1993-01-18 Dsm Nv Samengestelde groene keramische laag.
US5412865A (en) * 1991-08-30 1995-05-09 Murata Manufacturing Co., Ltd. Method of manufacturing multilayer electronic component
JPH06333774A (ja) 1993-05-24 1994-12-02 Matsushita Electric Ind Co Ltd 積層磁器コンデンサの電極形成方法およびその方法を用いた積層磁器コンデンサの製造方法
JP3042464B2 (ja) 1997-10-06 2000-05-15 松下電器産業株式会社 セラミック電子部品の製造方法

Also Published As

Publication number Publication date
KR20010075388A (ko) 2001-08-09
WO2001008177A1 (en) 2001-02-01
CN1319239A (zh) 2001-10-24
DE60031943D1 (de) 2007-01-04
MY125229A (en) 2006-07-31
US6602370B1 (en) 2003-08-05
CN1206677C (zh) 2005-06-15
EP1118089A1 (en) 2001-07-25
JP3527667B2 (ja) 2004-05-17
TW469457B (en) 2001-12-21
DE60031943T2 (de) 2007-06-06
EP1118089B1 (en) 2006-11-22

Similar Documents

Publication Publication Date Title
JP3527667B2 (ja) セラミック電子部品の製造方法
JP3603655B2 (ja) 導電性ペースト及びそれを用いたセラミック電子部品の製造方法
JP2002343674A (ja) 積層セラミックコンデンサの製造方法
JP4696410B2 (ja) 積層セラミック電子部品の製造方法
JP2003031948A (ja) セラミック多層基板の製造方法
JP2000243650A (ja) 積層セラミックコンデンサおよびその製造方法
JP2970238B2 (ja) 積層セラミックコンデンサの製造方法
KR100694922B1 (ko) 세라믹 전자 부품 및 세라믹 전자 부품의 제조 방법
JP2000315618A (ja) 積層セラミック電子部品の製造方法
JPH05182861A (ja) 積層セラミック電子部品の製造方法
JP3538348B2 (ja) セラミック電子部品の製造方法
JP2002237428A (ja) セラミック電子部品の製造方法
JP3527668B2 (ja) セラミック電子部品の製造方法
JP3196713B2 (ja) セラミック電子部品の製造方法
JP2002313673A (ja) セラミック電子部品の製造方法
JP3925434B2 (ja) セラミック電子部品の製造方法
JP2998499B2 (ja) 積層セラミックコンデンサの製造方法
JP3538308B2 (ja) 積層セラミック電子部品の製造方法
JP3042463B2 (ja) セラミック電子部品の製造方法
JPS6159653B2 (ja)
JP2005079426A (ja) 積層セラミック電子部品の製造方法
JP5035471B2 (ja) 積層セラミック電子部品の製造方法
JP3437019B2 (ja) 積層セラミックコンデンサの製造方法
JP2002334814A (ja) セラミック電子部品の製造方法
JP2001196256A (ja) セラミック電子部品の製造方法

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20031224

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20040220

R151 Written notification of patent or utility model registration

Ref document number: 3527667

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080227

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090227

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100227

Year of fee payment: 6

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100227

Year of fee payment: 6

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100227

Year of fee payment: 6

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110227

Year of fee payment: 7

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110227

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120227

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130227

Year of fee payment: 9

EXPY Cancellation because of completion of term