JP2000347635A - 表示体駆動装置、表示装置、携帯電子機器及び表示体駆動方法 - Google Patents

Abstract

(57)【要約】 【解決手段】入力選択回路と、非線型動作領域識別回路
と、極性制御回路と、オフセット電流発生回路と、演算
増幅器からなり、入力信号と前記極性制御回路から前記
入力選択回路により選択された信号が、前記演算増幅器
の非線型動作領域にある場合には、前記入力信号と前記
極性制御回路の出力を入力とする前記非線形領域識別回
路により非線型動作領域にある事が識別され、前記オフ
セット電流発生回路により、オフセット電流を発生させ
ることにより、前記演算増幅器を線形動作させる。 【効果】演算増幅器の出力が電源電圧範囲内で線形動作
でき、極性反転時の入力選択回路での電流の突き抜けを
防止でき、入力選択回路において、電源電圧の数分の１
の耐圧のトランジスタを使用出来、適切なオフセット電
流を発生でき、精度が良く、回路の大きさを小さく出
来、高速動作が可能となり、トランジスタの耐圧を大き
く出来、電流を少なく出来る。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、液晶やエレクトロ
・ルミネセンスなどの表示体を駆動するための表示体駆
動装置及び駆動方法に関する。詳しくは、表示体駆動装
置の駆動出力の改善に関する。

【０００２】

【従来の技術】図２１に、フラット表示装置７００の概
略構成を示す。フラット表示装置７００は、液晶パネル
などのフラット表示体７１０、Ｘドライバ７２０、Ｙド
ライバ７３０、コントローラ７４０等を有している。Ｘ
ドライバは、コントローラ７４０からの所定の制御信号
７６０に基づいて、表示体１行分の表示データをデータ
線７６１より取り込む。Ｙドライバは、コントローラ７
４０からの指示により、表示体７１０の第１行目の走査
電極から第Ｎ行目の走査電極に対し、順次、行選択電圧
を印加する。これと対応して、Ｘドライバは、前記１行
分の、表示データに応じた電圧を、表示体７１０の第１
列から第Ｍ列の信号電極に出力する。このようにして表
示データに応じた表示が実現される。

【０００３】ここで、従来の表示体駆動装置（例えばＸ
ドライバ）を検討してみる。例えば、特開平４−１０７
５９４号公報を検討する。ここでは、第１図１０、第３
図１３に示されるように、演算増幅器が用いられてい
る。しかし、差動部に用いるトランジスタとしてＮチャ
ンネル又はＰチャンネルいずれか一方のものを用いた増
幅器のみを採用している。このため、この演算増幅器に
よれば、入力電圧に対する出力電圧の応答をみた場合、
図２２のように、例えば正の電源電位付近において、非
線型動作領域８２０が存在していた。この特性だと、高
階調値のデータに対応して高電圧を信号電極に出力しよ
うとしたとしても、それに見合った十分な電圧を印加す
ることができない。結果、要求される階調表示を得るこ
とが困難となる。図２２ではＮチャンネルトランジスタ
による差動部をもつ演算増幅器について示したが、Ｐチ
ャンネルトランジスタの場合でも図２３の様に逆の同様
な問題が存在する。

【０００４】また、隣り合った信号電極（図２１でいえ
ば、例えば７１１と７１２）に、同一の極性をもつ電圧
を印加し、次の表示周期でその反対の極性の電圧を印加
するような駆動方法に対応する表示体駆動装置（Ｘドラ
イバ）についてみると、例えば特開平８−１２２７３３
号公報に別の態様を見ることができる。ここでは、電流
を吸い込むタイプのアンプＡ（９）と電流を吐き出すタ
イプのアンプＢ（１０）を備え、ＣＬに印加すべき電圧
に応じて、スイッチＳＡ（１１）とスイッチＳＢ（１
２）を開閉制御して、アンプＡ（９）とアンプＢ（１
０）を使い分けるものが開示されている。これは、回路
的に分離された２種のアンプについて、離散的に接続切
り換えを行うものであるので次の様な問題を有してい
た。すなわち、スイッチＳＡ（１１）とスイッチＳＢ
（１２）の２つのスイッチの開閉制御は、片方がオンの
場合には理想的には他方はオフであり、その切り替わり
は同時に行われるべきである。しかし、厳密にみると、
両方のスイッチがオンあるいは両方のスイッチがオフと
いう瞬間が生じる可能性を否定することはできない。こ
の場合、出力ショートあるいは出力オープンの問題が発
生する。また仮に、上手に開閉制御が実現できたとして
も、個体差をもつ２つのアンプを組み合わせるものであ
るから、図２４に示すように、継ぎ目の電位不一致によ
る非線型部８９０を生じ、表示ムラ、表示バラツキを発
生していた。

【０００５】また、図示はしないが従来技術における、
演算増幅器への入力電圧を選択する回路では、個々のト
ランジスタに電源電圧が印加される可能性があるため、
電源電圧の耐圧を持つトランジスタを用いなければなら
ず、その結果大きな回路面積を必要としていた。

【０００６】また、１つの出力にＰチャネル又はＮチャ
ネルのどちらか一方の差動部を持つ演算増幅器を用い、
前記差動出力と前記差動出力との容量結合により動作す
る電流源により出力を形成して正／負出力を行う場合、
前記容量結合に用いる容量が必要とする面積が、出力ト
ランジスタ大きさに対し、数倍の面積を必要とするた
め、大きな回路面積の領域を必要としていた。

【０００７】また、図２５のように前記差動出力（９１
２）と、前記容量結合（９２０）により動作する電流源
（９３０）とにより出力を形成している片チャンネルタ
イプの演算増幅器（９００）においては、出力の線型動
作領域が狭くなる傾向にあるため、電源電圧Ｖｄｄを上
げるか、または、トランジスタのしきい値電圧を下げる
方法が用いらなければならなかった。また、出力に定電
流源（９３０）が必要なため、常に出力に電流を供給
し、多くの電流が必要だった。

【０００８】

【発明が解決しようとする課題】従来技術による表示体
駆動では次の点が課題として指摘される。

【０００９】すなわち、演算増幅器の非線型動作領域に
あっては、階調データに見合った電圧を液晶等に印加で
きず、要求される階調表示を得ることができなかった。

【００１０】また、異なる極性の特性をもつ演算増幅器
を組み合わせて非線型動作領域をカバーするという発想
による駆動においては、出力ショート／出力オープンが
発生しうるという問題があった。加えて、組み合わせた
演算増幅器が切換わるとき、切り替わりの継ぎ目の電位
の不一致により非線型な部分が生じる。これにより、滑
らかな階調の変化を得ることができず、表示ムラ、表示
バラツキを生ずるという問題があった。

【００１１】また、電源電圧以上の耐圧を持つトランジ
スタを用いなければならず、その結果大きな回路面積を
必要としていた。大容量を必要とする回路においても回
路面積が大きいという問題があった。定電流源（９３
０）を必要とする回路の場合には常に多くの電流消費が
されているという問題があった。

【００１２】本願発明は、これらの課題を解決し、出力
ショート／出力オープンの問題を解決しつつ、低電圧側
から高電圧側まで全般にわたって線形性を確保し、これ
により階調データに見合った電圧を的確に印加できる表
示体駆動装置を提案するものである。そして、この装置
を使うことにより、表示ムラ・表示バラツキの少ない、
要求される階調表示を得ることも目的の一つである。

【００１３】また、小耐圧のトランジスタで足りる構成
とし、あるいは、大きな容量を必要としない構成とし、
その結果、回路面積を小さくすることも課題の一つであ
る。更に、従来に消費電流を抑えることも課題の一つで
ある。

【００１４】

【課題を解決するための手段】発明者は、上記の課題を
解決するために次の特徴を有する手段を講じた。すなわ
ち、本願発明は、表示体表示の階調データに基づいて液
晶に電圧を印加し所定の駆動をする表示体駆動装置にお
いて、極性信号に基づいて極性制御信号を生成する極性
制御回路と、階調データたる入力信号と前記極性制御信
号とに基づいて、入力電圧発生回路から供給された複数
の基準電圧又は入力選択回路内で作成された複数の基準
電圧、の中から液晶駆動のための所定の基準電圧を選択
する前記入力選択回路と、前記入力信号と前記極性制御
信号とに基づいて、演算増幅器の出力電位が入力電位に
追従しなくなる非線型動作領域を識別し、非線型領域の
入力電位を前記演算増幅するときには前記演算増幅器の
出力信号の電流を補うためのオフセット電流発生制御信
号を出力する非線型領域識別回路と、前記入力選択回路
が選択した前記基準電圧を入力し、これに応じて演算増
幅した出力信号を出力端子に出力する前記演算増幅器
と、前記非線型領域識別回路が出力したオフセット電流
発生制御信号に基づいて、前記演算増幅器の出力端子に
おける電流を補うオフセット電流発生回路と、を有する
ことを特徴とする。

【００１５】これにより、オフセット電流発生回路が出
力する補足的電流により、従来非線型であった電圧領域
を線形に補正して出力端子に出力することができる。こ
れにより低電圧側から高電圧側まで全般にわたって線形
性を確保することができ、階調データに見合った電圧を
的確に印加することができる。また、従来のように定常
的に多くの電流を流す必要がない。また、トランジスタ
の性能バラツキによる出力のバラツキを、互いに補正す
るように作用するので精度のよい演算増幅出力を得るこ
とができる。加えて差動部のサイズを小さくすることも
できる。また、従来のような離散的な制御ではなく連続
的な制御であるから、高速動作が可能となる。

【００１６】前記に記載の表示体駆動装置において、前
記非線型領域識別回路は、前記演算増幅器の入出力特性
の線形性が外れる度合いに応じて前記オフセット電流の
量が変化するようオフセット電流発生制御信号を出力す
ることを特徴とする。

【００１７】これにより、非線型な領域において、線形
な特性に近づけることができる。

【００１８】前記に記載の表示体駆動装置において、前
記非線型領域識別回路は、階調データたる入力信号の値
に応じて前記オフセット電流発生制御信号を決定するこ
とを特徴とする。

【００１９】これにより、データに応じて予め先行して
オフセット電流の量を補正することができ、レスポンス
のよい線形補正ができる。

【００２０】また、前記に記載の表示体駆動装置におい
て、前記非線型領域識別回路は、階調データたる入力信
号の所定の上位ビットに基づき前記オフセット電流発生
制御信号を決定することを特徴とする。

【００２１】デジタルデータによりオフセット電流の発
生量を決定するので比較的簡易な回路構成によることが
できる。

【００２２】前記に記載の表示体駆動装置において、前
記非線型領域識別回路は、前記極性制御信号が所定の値
であるとき、前記オフセット電圧側を選択するようにト
ランジスタ（４２３、４３３）を導通制御し、前記極性
制御信号が前記所定の値とは逆極性を示す値であると
き、前記オフセット電流発生回路が電流を流さない極性
の電源電圧を選択するようトランジスタ（４２６、４３
６）を導通制御するよう構成されたこと特徴とする。

【００２３】これにより、前記出力オープン／出力ショ
ートの問題は発生することはない。

【００２４】前記に記載の表示体駆動装置において、前
記極性制御回路は、偶数列用の極性制御信号と奇数列用
の極性制御信号と含む極性制御信号を生成することを特
徴とする。

【００２５】これらの偶数列用と奇数列用の極性制御信
号は、ドット反転制御方式による液晶表示体の駆動に供
することができる。

【００２６】前記に記載の表示体駆動装置において、前
記極性制御回路は、極性信号の論理レベルに応じて論理
的に反転関係にある表示体の偶数列用の極性制御信号と
奇数列用の極性制御信号とを作成し、更に、電圧変換回
路を有することを特徴とする。

【００２７】これにより、極性制御信号を電気信号レベ
ルの異なる信号として次段に伝えることができる。

【００２８】前記に記載の表示体駆動装置において、前
記演算増幅器は互いに極性の異なるトランジスタを有す
る第１の差動部と第２の差動部を有し、前記演算増幅器
の入力が前記第１の差動部の非線型動作領域にある場合
には前記オフセット電流発生回路と前記第２の差動部と
が増幅動作し、入力信号が前記第２の差動部の非線型動
作領域にある場合には前記オフセット電流発生回路と前
記第１の差動部とが増幅動作し、前記第１の差動部と前
記第２の差動部のいずれもが線形動作する領域にある場
合には、前記第１の差動部と前記第２の差動部とが増幅
動作しつつ、前記第１の差動部と前記第２の差動部によ
り出力を引き合う増幅動作をすることを特徴とする。

【００２９】これにより、演算増幅器毎の特性バラツキ
があったとしても、お互いカバーしあって、全体として
線形な特性を得ることができる。

【００３０】前記に記載の表示体駆動装置において、前
記オフセット電流発生回路は前記演算増幅器の内部に設
けられたことを特徴とする。

【００３１】オフセット電流発生回路は、オフセット電
流を補うべき出力端子の直近にあるから、回路配線をシ
ンプルにすることができ、かつ、配線インピーダンスも
小さくすることができる。

【００３２】前記に記載の表示体駆動装置において、前
記演算増幅器はＰチャネルトランジスタの差動部及びＮ
チャネルトランジスタの差動部を有し、前記非線型領域
識別回路及びオフセット電流発生回路は、前記演算増幅
器から出力すべき電位が低電位側であるときには前記演
算増幅器の出力端子へ電荷を供給するようにオフセット
電流を供給し、高電位側であるときには前記出力端子か
ら電荷を抜くように前記オフセット電流を補うことを特
徴とする。

【００３３】これにより、常にオフセット電流を流す必
要はなく、最小限のオフセット電流を流すことで目的が
達成できる。

【００３４】前記に記載の表示体駆動装置は、半導体集
積回路であることを特徴とする。コンパクト化に寄与
し、かつ表示装置を構成する際の実装等に便利である。

【００３５】また本願発明は、前記記載の表示体駆動装
置と液晶表示体とを備える表示装置、又は、前記記載の
表示装置を備える携帯電子機器も含む。

【００３６】表示装置及び携帯電子機器が要求する、回
路の小ささ、消費電流の低さ、表示ムラ・表示バラツキ
の少なさに、本願発明は応えることができる。

【００３７】更に、表示体表示の階調データに基づいて
電圧を液晶に印加し所定の駆動をする表示体駆動装置に
おいて、極性信号に基づいて極性制御信号を生成する極
性制御回路と、階調データたる入力信号と前記極性制御
信号とに基づいて、入力電圧発生回路から供給された複
数の基準電圧又は入力選択回路内で作成された複数の基
準電圧、の中から液晶駆動のための所定の基準電圧を選
択する前記入力選択回路と、前記入力選択回路が選択し
た前記基準電圧を入力し、これに基づいて演算増幅器の
出力電位が入力電位に追従しなくなる非線型動作領域を
識別し、非線型領域の入力電位を前記演算増幅するとき
には前記演算増幅器の出力信号の電流を補うためのオフ
セット電流発生制御信号を出力する非線型領域識別回路
と、前記入力選択回路が選択した前記基準電圧を入力
し、これに応じて演算増幅した出力信号を出力端子に出
力する前記演算増幅器と、前記非線型領域識別回路が出
力したオフセット電流発生制御信号に基づいて、前記演
算増幅器の出力端子における電流を補うオフセット電流
発生回路と、を有することを特徴とする。

【００３８】これによれば、非線型領域識別回路は、演
算増幅器に入力される電圧を直接取込み非線型領域を判
定する。このため、より正確な線形補正をすることがで
きる。

【００３９】

【発明の実施の形態】（最良の実施の形態）本発明の表
示体駆動装置は、主として液晶表示体を、更に詳しくは
ＴＦＴ液晶パネル等のアクティブ・マトリクス液晶表示
体を、駆動し表示するための駆動装置として用いられ
る。また、エレクトロ・ルミネセンス（ＥＬ）の駆動に
適用してもよい。このような表示体駆動装置の最良の実
施の形態は図４に示される。図４において、前記表示体
駆動装置は、極性制御回路３５、入力電圧発生回路３
９、入力選択回路３３、非線型領域識別回路３４、オフ
セット電圧発生回路４０及び演算増幅器３７を有する。

【００４０】この表示体駆動装置は、入力信号１及び極
性信号２を扱い、出力信号８を出力する。

【００４１】入力信号１は、表示体の１画素毎の表示上
の階調値を表す信号である。通常、複数ビットからなる
データ信号であり、原始的にはコントローラ７４０から
送出され、所定の制御信号のタイミングに従い入力され
る。

【００４２】極性信号２は、信号電極に出力される電圧
がセンター電圧（図示なし）に対し正負どちらの極性の
電圧であるかを表すものである。液晶は交流駆動をする
必要がある。交流駆動には、ライン反転制御やドット反
転制御の駆動方式が提案されている。ここで、互いに隣
り合った列の信号電極に出力された電圧ついて検討して
みるに、ライン反転制御方式によって液晶表示体の駆動
をする場合には、互いに同じ極性の電圧を印加してい
る。一方、ドット反転制御方式によって駆動をする場合
には、正負の逆極性の電圧をそれぞれ印加している。従
って、ドット反転制御で駆動する場合には、偶数列と奇
数列とが逆極性となるようにお互い関連性を持たせなが
ら電圧の極性制御をする必要がある。この場合、極性信
号に基づいて、偶数列に向けて送られる正負極性信号や
奇数列に向けて送られる正負極性信号を別個に作成して
おくと便利である。

【００４３】出力信号８は、液晶パネル７１０等の表示
体の信号電極に出力され、これによって液晶等を駆動す
る。

【００４４】極性制御回路３５は、極性信号２に基づい
て極性制御のための信号を生成する回路である。例え
ば、図９や図１０などに示すような回路がある。ここで
は、極性信号ＰＯＬ（８１、１００）の論理レベルに応
じて、偶数列用の極性制御信号（９６、９７、１１４、
１１５）や、奇数列用の極性制御信号（９４、９５、１
１２、１１３）を作成する。図９、図１０その他の何れ
の回路でもよいが、最良の実施形態としては図１０に示
す回路を用いる。タイミング信号ＬＰ（１０１）との関
係をも加味した上で極性制御ができるからである。

【００４５】入力電圧発生回路３９は、液晶表示体を駆
動するための、複数の基準電圧を発生する回路である。
入力電圧発生回路３９からは、互いに異なる値をもつ複
数の基準電圧、例えばＶ０、Ｖ１、Ｖ２、Ｖ３、Ｖ４、
Ｖ５、Ｖ６及びＶ７、が出力される。ここでは、電源電
位と接地間とを抵抗で分割した電位を基準電圧として用
いてもよい。また、温度補正のために、駆動対象である
液晶等の温度係数に応じて補正した基準電圧を作成し出
力してもよい。更に、ユーザの指示によって出力電圧を
変更しコントラスト調整をする機能を含ませてもよい。

【００４６】入力選択回路３３は、入力信号と極性制御
信号とに基づいて、入力電圧発生回路３９から供給され
た複数の基準電圧あるいは入力選択回路内で作成された
複数の基準電圧の中から液晶駆動の為の所定の基準電圧
を選択する回路である。例えば、図１２や図１４などに
示すような回路がある。ここでは、入力信号Ｄ＜０＞、
Ｄ＜１＞、ＸＤ＜０＞、ＸＤ＜１＞を入力し、これに基
づいてデコードをし、Ｖ０乃至Ｖ７のうち一の基準電圧
を選択している。更に、極性制御信号ＰＯＬＰ、ＰＯＬ
Ｎによって極性に応じた出力を実現している。図１２、
図１４その他の何れの回路でもよいが、最良の実施形態
としては図１２に示す回路を用いる。図１４と比べて、
ウエルの分割が少なくて済むので、チップ面積を小さく
出来、コスト安となるからである。

【００４７】オフセット電圧発生回路４０は、オフセッ
ト電流制御用の電圧源であり、異なる値をもつ複数の電
圧を出力する。前記オフセット電圧発生回路４０は、電
源電位と接地間とを抵抗で分割した電位を出力として用
いてもよい。駆動対象である液晶等の温度係数に応じて
補正した電圧を出力してもよい。

【００４８】非線型領域識別回路３４は、次段で用いる
演算増幅器の入力電圧に対する出力電圧の特性に対応し
た動作をする。すなわち、前記入出力特性のうち非線型
に動作する領域、例えば図１９の０Ｖ付近及び１０Ｖ付
近、図２２の領域８２０及び図２３の領域８５０、の電
圧を出力する場合と、線形に動作する領域の電圧を出力
する場合とを識別する。そして、非線型領域の電圧を出
力すべきときには、図１９、図２２及び図２３等で示さ
れる線形性から外れる度合いに応じて出力信号の電流量
を補うように信号を出力するものである。

【００４９】非線型領域識別回路は図１５、図１６その
他の何れの回路でもよいが、最良の実施形態としては図
１５に示す回路を用いる。因みに図１５は偶数列用の非
線型領域識別回路のみ記載している。図１５の回路に依
れば、トランジスタ４２１、４２２、４２４、４２５か
ら構成されるデコード回路と、電流補充のための接続制
御を行うトランジスタ４２３とを回路設計上独立させる
ことができるので、接続制御を行うトランジスタ４２３
に影響を与えることなくデコード回路部分の設計変更を
行うことができる等の利点がある。尚、トランジスタ４
３１、４３２、４３４、４３５とトランジスタ４３３と
の関係についても同様である。

【００５０】演算増幅器７は、演算増幅部本体とオフセ
ット電流発生回路６とを有する。演算増幅器７の実施の
形態は例えば図１８に示される。演算増幅器７は差動部
１、差動部２、出力部を有する演算増幅部本体と、オフ
セット電流発生回路６を有する。演算増幅器７は、入力
端子５０２で入力選択回路から出力された電位を入力
し、これに応じて演算増幅し出力端子５０６に出力信号
８を出力する。出力信号が入力電位に追従しなくなる非
線型動作領域に入ると、オフセット電流発生回路６で補
足的に出力端子５０６に電流を流してやり、結果的に非
線型動作領域であっても出力が入力に追従するようにな
る。

【００５１】ここで演算増幅器７の動作特性について少
し具体的に説明していく。差動部１において、入力端子
５０２が電源端子ＶＤＤ５０１の電位に近くなるに従
い、出力端子ＯＵＴ５０６も電源端子ＶＤＤ５０１の電
位に近くなる。

【００５２】このとき、トランジスタ５１３のソース電
位も同時に電源端子ＶＤＤ５０１の電位に近くなる。こ
れに従い、トランジスタ５２１のゲート電位がトランジ
スタ５１３のソース電位よりも低くなることが出来なく
なり、トランジスタ５２１は、常時オフ状態となる。こ
のため、出力端子ＯＵＴ５０６がある一定の電位よりも
上がらなくなる。

【００５３】また、差動部２において、入力端子ＩＮ５
０２が負の電源端子ＶＳＳ５０３の電位に近くなるに従
い、出力端子ＯＵＴ５０６も前記端子ＶＳＳ５０３の電
位に近くなる。

【００５４】このとき、トランジスタ５１８のソース電
位も同時に前記端子ＶＳＳ５０３の電位に近くなるた
め、トランジスタ５２２のゲート電位がトランジスタ５
１８のソース電位よりも高くなることが出来なくなり、
トランジスタ５２２は、常時オフ状態となる。このた
め、出力端子ＯＵＴ５０６がある一定の電位よりも下が
らなくなる。

【００５５】図１８の演算増幅器で、例えば、電源端子
ＶＤＤ５０１の電位を１０Ｖとし、負の電源端子ＶＳＳ
５０３の電位を０Ｖとし、端子ＯＦＦ＿Ｐ５０７を電源
端子ＶＤＤ５０１と同一の電位に固定し、端子ＯＦＦ＿
Ｎ５０８を前記端子ＶＳＳ５０３と同一の電位に固定す
る。すなわち、オフセット電流発生回路が無いあるいは
機能していない場合である。図１９は、この場合の演算
増幅器において、試験的に、時点０ｍｓから１０ｍｓの
間に入力電圧を０Ｖから１０Ｖにスイープ変化させた場
合に出力端子５０６が如何に追従するかを表している。
図１９に示すよう、出力が０Ｖ付近と１０Ｖ付近で追従
して変化していないことが分かる。

【００５６】一方、オフセット電流発生回路を有効あら
しめた場合はどうか検討してみる。すなわち、非線型領
域識別回路を機能させ、演算増幅器が追従しなくなる非
線型動作領域において、端子ＯＦＦ＿Ｐ５０７と端子Ｏ
ＦＦ＿Ｎ５０８を制御し、トランジスタ５２１とトラン
ジスタ５２２に電流を流し、出力端子に補足的に電流を
流す場合である。この場合の入力に対する出力の追従特
性を示したのが図２０である。図１９に示した特性とは
異なり、０Ｖおよび１０Ｖ付近でも、出力が、入力に追
従して変化していることが分かる。

【００５７】最良の実施の形態たる図４の動作について
再度整理する。極性制御回路３５は極性信号２に応じて
極性制御信号を出力する。入力選択回路は、前記極性制
御信号と、入力信号と、入力電圧発生回路３９の出力で
ある複数の基準電圧を入力し、これらの信号に基づいて
所定の基準電圧を選択し演算増幅器に出力する。一方、
非線型領域識別回路は、オフセット電圧発生回路からの
複数の電圧を入力しつつ、極性制御回路からの極性制御
信号と入力信号とに基づいて、非線型動作領域を識別
し、出力信号の電流を補うようなオフセット電流が必要
かどうかを判定する。このようなオフセット電流が必要
な場合には、演算増幅器内部のオフセット電流発生回路
６にその旨の制御信号が出力される。演算増幅器は、入
力選択回路３３から出力された出力電圧と、制御信号を
受けたオフセット電流発生回路３６が出力する補足的電
流により、電圧および電流の増幅を行い、従来非線型で
あった電圧を線形に補正した電圧を出力信号３８として
出力することが出来る。

【００５８】これによって、演算増幅器において出力が
入力に追従しなくなる領域を無くすることが出来る。ま
た、線形動作領域のように通常の場合には、図４の演算
増幅器の入力端子５０２と出力端子５０６が概略同じ電
位になることを前提としているので、トランジスタ５２
１及びトランジスタ５２２に流す電流を少なくあるいは
無くすることができるため、従来技術のように定常的に
多くの電流を流す必要がない。

【００５９】また、差動部１において、Ｎチャネルトラ
ンジスタで構成される差動部および差動部２においてＰ
チャネルトランジスタで構成される差動対と演算増幅器
では、両方で構成される差動部を用いているため、トラ
ンジスタの性能バラツキによる出力バラツキを、トラン
ジスタ５２１およびトランジスタ５２２に流れる電流に
より互いに補正するため、演算増幅器の出力バラツキを
小さくすることが出来る。

【００６０】また、精度の向上により差動部のサイズを
小さくすることが可能である。

【００６１】さらに、電源電圧範囲において入力に出力
が追従できるため、従来技術のように演算増幅器の出力
について切替え用のスイッチを用いて切り換える必要も
無い。従来技術のように離散的な切り換え制御でなく連
続的に制御しているので高速動作が可能となる。また、
従来技術のようにトランジスタのしきい値電圧をわざわ
ざ下げる必要も無い。

【００６２】（他の実施の形態）図１は本発明の第２の
実施の形態を示す。図１において、表示体駆動装置は、
極性制御回路５、入力選択回路３、非線型領域識別回路
４及び演算増幅器７を有する。

【００６３】入力選択回路３は例えば図１１や図１３に
示されるような回路で実現される。入力選択回路３は液
晶表示体を駆動するための、互いに異なる値をもつ複数
の基準電圧を作成する回路を含む。ここでは、電源電位
と接地間とを抵抗で分割した電位を基準電圧として作成
しもよい。また、温度補正のために、駆動対象である液
晶等の温度係数に応じて補正した基準電圧を作成し出力
してもよい。更に、ユーザの指示によって出力電圧を変
更しコントラスト調整をする機能を含ませてもよい。入
力選択回路３は、入力信号と極性制御信号とに基づい
て、入力選択回路内で作成された複数の基準電圧の中か
ら液晶駆動の為の所定の基準電圧を選択する回路であ
る。ここでは、入力信号Ｄ＜０＞、Ｄ＜１＞、ＸＤ＜０
＞、ＸＤ＜１＞を入力し、これに基づいてデコードを
し、Ｖ０〜Ｖ３及びＶ４〜Ｖ７のうちそれぞれ１つの基
準電圧を選択している。更に、極性制御信号ＰＯＬＰ、
ＰＯＬＮによって極性に応じた出力を実現している。極
性制御回路５及び演算増幅器７の構成は、最良の実施形
態と同様である。

【００６４】極性制御回路５は極性信号２に応じて極性
制御信号を出力する。入力選択回路は、前記極性制御信
号と、入力信号とを入力し、これらの信号に基づいて内
部で作成された複数の基準電圧のうち所定の電圧を選択
し演算増幅器に出力する。一方、非線型領域識別回路
は、極性制御回路からの極性制御信号と入力信号とに基
づいて、非線型動作領域を識別し、出力信号の電流を補
うようなオフセット電流が必要かどうかを判定する。こ
のようなオフセット電流が必要な場合には、前記非線型
識別回路から、演算増幅器内部のオフセット電流発生回
路６にその旨の制御信号が出力される。演算増幅器は、
入力選択回路３から出力された出力電圧と、制御信号を
受けたオフセット電流発生回路６が出力する補足的電流
により、電圧および電流の増幅を行い、従来非線型であ
った電圧を線形に補正した電圧を出力信号８として出力
することが出来る。

【００６５】図２は本発明の第３の実施の形態を示す。
第３の実施の形態は、図１に示す第２の実施の形態に対
し、入力電圧発生回路１９を更に設け、図１２や図１４
の如き入力選択回路１３に複数の基準電圧を供給するも
のである。これにより、オフセット電流発生回路６が出
力する補足的電流により、電圧および電流の増幅を行
い、従来非線型であった電圧を線形に補正した電圧を出
力信号８として出力することが出来る。

【００６６】図３は本発明の第４の実施の形態を示す。
第４の実施の形態は、図１に示す第２の実施の形態に対
し、オフセット電圧発生回路３０を更に設け、非線型領
域識別回路２４に対し、オフセット電流制御用の、異な
る値をもつ複数の電圧を出力するものである。これによ
り、オフセット電流発生回路２６が出力する補足的電流
により、電圧および電流の増幅を行い、従来非線型であ
った電圧を線形に補正した電圧を出力信号２８として出
力することが出来る。

【００６７】図５は本発明の第５の実施の形態を示す。
第５の実施の形態は、図１に示す第２の実施の形態と比
較して、非線型領域識別回路４４は入力選択回路４３の
出力電圧をもとに識別を行っている点が異なる。

【００６８】非線型領域識別回路４４の例としては、図
１７の様な回路を用いることができる。ＩＮ４８３は入
力選択回路からの信号を入力する端子である。ＯＦＦＮ
４８６とＯＦＦＰ４８７は、オフセット電流制御用の信
号を出力する端子である。入力端子ＶＲＥＦＰ４８２と
入力端子ＶＲＥＦＮ４８５は、オフセット電圧入力端子
である。ＶＤＤ４８１とＧＮＤ４８４は、電源端子であ
る。トランジスタ４９１、４９４及び４９５はＰチャネ
ルトランジスタであり、トランジスタ４９２、４９３及
び４９６はＮチャネルトランジスタである。

【００６９】例えば、入力信号ＩＮ４８３の電位が下降
してきた場合について想定する。トランジスタ４９３の
ゲートの電位はこれに対応して下降する。このことによ
り、トランジスタ４９３のソース−ドレイン間に流れる
電流は減少する。このとき、トランジスタ４９１のゲー
トに接続されているＶＲＥＦ４８２は変化しないため、
トランジスタ４９１は定電流を流そうと働くので、トラ
ンジスタ４９１のドレイン−ソース間の抵抗は減少す
る。よって、信号ＯＦＦＮ４８６はＶＤＤ４８１に近づ
くように上昇をする。

【００７０】また、別の角度からの説明をする。ＶＲＥ
ＦＰ４８２に適切な電位が与えられている時、入力信号
ＩＮ４８３が前記演算増幅器の線形領域に対応する領域
にあるときは、ＯＦＦＮ４８６がＮチャネルトランジス
タのしきい値電位よりも、少しだけ（例えば０．１Ｖ）
高い電位になるように各々のトランジスタサイズを設定
し、入力信号ＩＮ４８３が前記演算増幅器のＧＮＤ４８
４電位付近にある非線型動作領域にあるときには、ＯＦ
ＦＮ４８６の電位がＮチャネルトランジスタのしきい値
よりも大きく（例えば１．０Ｖ）高い電位になるよう
に、それぞれのトランジスタサイズを与えることによ
り、ＯＦＦＮ４８３につながるＮｃｈのトランジスタに
は、線形領域では、ほとんど電流を流さずにでき、非線
型領域では、大きな電流を流すことが出きる。

【００７１】ＶＲＥＦＮ４８５に適切な電位が与えられ
ている時、入力信号ＩＮ４８３が前記演算増幅器の線形
領域に対応する領域にあるときは、ＯＦＦＰ４８７がＰ
チャネルトランジスタのしきい値電位よりも、少しだけ
（例えば０．１Ｖ）低い電位になるように各々のトラン
ジスタサイズを設定し、入力信号ＩＮ４８３が前記演算
増幅器のＶＤＤ４８１電位付近にある非線型動作領域に
あるときには、ＯＦＦＰ４８７の電位がＰチャネルトラ
ンジスタのしきい値よりも大きく（例えば１．０Ｖ）低
い電位になるように、それぞれのトランジスタサイズを
与えることにより、ＯＦＦＰ４８７につながるＰｃｈの
トランジスタには、線形領域では、ほとんど電流を流さ
ずにでき、非線型領域では、大きな電流を流すことが出
きる。これにより、オフセット電流発生回路４６が出力
する補足的電流により、電圧および電流の増幅を行い、
従来非線型であった電圧を線形に補正した電圧を出力信
号４８として出力することが出来る。

【００７２】図６は本発明の第６の実施の形態を示す。
第６の実施の形態は、図５に示す第５の実施の形態に対
し、入力電圧発生回路５９を更に設け、図１２や図１４
の如き入力選択回路５３に複数の基準電圧を供給するも
のである。これにより、オフセット電流発生回路５６が
出力する補足的電流により、電圧および電流の増幅を行
い、従来非線型であった電圧を線形に補正した電圧を出
力信号５８として出力することが出来る。

【００７３】図７は本発明の第７の実施の形態を示す。
第７の実施の形態は、図５に示す第５の実施の形態に対
し、オフセット電圧発生回路７０を更に設け、非線型領
域識別回路６４に対し、オフセット電流制御用の、異な
る値をもつ複数の電圧を出力するものである。これによ
り、オフセット電流発生回路６６が出力する補足的電流
により、電圧および電流の増幅を行い、従来非線型であ
った電圧を線形に補正した電圧を出力信号６８として出
力することが出来る。

【００７４】図８は本発明の第８の実施の形態を示す。
第８の実施の形態は、図６に示す第６の実施の形態に対
し、オフセット電圧発生回路８０を更に設け、非線型領
域識別回路７４に対し、オフセット電流制御用の、異な
る値をもつ複数の電圧を出力するものである。これによ
り、オフセット電流発生回路７６が出力する補足的電流
により、電圧および電流の増幅を行い、従来非線型であ
った電圧を線形に補正した電圧を出力信号７８として出
力することが出来る。

【００７５】図９は、本発明の極性制御回路の第１例で
ある。図９に示すように、極性信号であるＰＯＬ８１
は、フリップフロップ８２のクロック入力に接続され、
前記フリップフロップ８２の反転出力であるＸＱは、前
記フリップフロップ８２の入力Ｄに接続されている。前
記ＰＯＬ８１の状態変化により、前記フリップフロップ
８２のＱおよびＸＱはそれぞれ、高電圧レベル（以下、
Ｈレベルまたは単にＨと称す），低電圧レベル（以下、
Ｌレベルまたは単にＬと称す）およびＬレベル，Ｈレベ
ルと変化する。前記フリップフロップ８２の出力Ｑは、
論理回路８６の入力とバッファ８３の入力に接続され
る。前記バッファ８３の出力はバッファ８４の入力に接
続される。前記バッファ８４の出力はバッファ８５の入
力に出力される。バッファ８５の出力は前記論理回路８
６と論理回路８７に接続される。

【００７６】前記論理回路８６は、論理積を実現する回
路でも良く、前記論理回路８７は、論理和を実現する回
路でもよい。前記バッファ８３、前記バッファ８４及び
前記バッファ８５は、信号の遅延を目的としている。し
たがって、バッファでなくとも、インバーターや、遅延
素子といった回路でもよい。また、前記遅延素子は、何
段になってもよい。

【００７７】前記論理回路８６の出力は、その立ち上り
が、前記論理回路８７の出力に対し、前記バッファ８
３、前記バッファ８４及び前記バッファ８５の遅延時間
分だけ遅れる。また、立ち下がりは、前記バッファ８
３、前記バッファ８４及び前記バッファ８５の遅延時間
分だけ早くなる。

【００７８】前記極性信号の電源系と、極性制御信号と
して要求される信号の電源系が異なる場合には、内部前
記論理回路８６の出力にレベルシフタ８８を接続し、前
記論理素子８７の出力に、レベルシフタ８９を接続す
る。

【００７９】前記レベルシフタ８８の出力はバッファ９
０の入力に接続され、前記レベルシフタ８９の出力はバ
ッファ９１に接続される。

【００８０】前記極性信号の電源系と、極性制御信号と
して要求される信号の電源系が同じ場合には、前記論理
回路８６の出力を前記バッファ９０の入力に接続し、前
記論理回路８７の出力を前記バッファ９１の入力に接続
してもよい。

【００８１】前記バッファ９０の出力は奇数出力のＰチ
ャネルトランジスタの極性制御端子のＰＯＬ＿Ｐ＿ＯＤ
Ｄ９４と論理回路９２に接続され、前記バッファ９１の
出力は奇数出力のＮチャネルトランジスタの極性制御端
子のＰＯＬ＿Ｎ＿ＯＤＤ９５と論理回路９３に接続され
る。

【００８２】前記論理回路９２と前記論理回路９３の他
方の入力には、出力形式選択信号であるＭＯＤＥ９８が
接続される。ここで、例として示すＭＯＤＥ９８による
入力信号は、前記極性制御信号として要求される電源系
と同じ場合である。図示はしないが、もし、ＭＯＤＥ９
８と前記極性制御信号として要求される電源系と異なる
場合には、ＭＯＤＥ９８と論理回路９２及び論理回路９
３との間に、レベルシフタを付加しても良い。前記論理
回路９２の出力は、偶数出力のＰチャネルトランジスタ
の極性制御端子のＰＯＬ＿Ｐ＿ＥＶＥＮ９６に接続され
る。前記論理回路９２の出力は、偶数出力のＮチャネル
トランジスタの極性制御端子のＰＯＬ＿Ｎ＿ＥＶＥＮ９
７に接続される。

【００８３】前記論理回路９２と前記論理回路９３が排
他的論理和の機能を持つとき前記ＭＯＤＥ９８がＨの時
は、前記バッファ９０と前記バッファ９１の出力を論理
反転し、隣り合った出力が逆の極性を出力する様に制御
できる。

【００８４】また、前記ＭＯＤＥ９８がＬの時は、前記
バッファ９０と前記バッファ９１の出力をそのまま出力
するため、隣り合った出力が同じ極性を出力する様に制
御できる。また、ＭＯＤＥ９８を入力しない場合、前記
論理回路９２と前記論理回路９３をインバータにするこ
とで、隣り合った出力が逆の極性を出力する様に制御し
てもよい。また、前記論理回路９２と前記論理回路９３
をバッファにすることで、隣り合った出力が同じ極性を
出力する様に制御してもよい。

【００８５】図１０は、本発明の極性制御回路の第２例
である。図１０に示すように、極性信号であるＰＯＬ１
００はフリップフロップ１０２のＤ入力に接続される。
前記フリップフロップ１０２のクロック入力は、極性タ
イミング信号であるＬＰ１０１に接続される。前記ＬＰ
１０１の状態変化により、前記フリップフロップ１０２
のＱおよびＸＱはそれぞれ、前記ＰＯＬ１００と同一の
論理状態および前記ＰＯＬ１００とは逆の論理状態へと
変化する。

【００８６】前記フリップフロップ１０２の出力Ｑは、
論理回路１０４の入力と、論理回路１０５の接続され
る。前記ＬＰ１０１はインバータ１０３の入力へ接続さ
れ、前記インバータ１０３の出力は前記論理回路１０４
と前記論理回路１０５の他方の入力に接続され、前記Ｌ
Ｐ１０１のＨの期間分だけ立ち上りを遅らせることがで
きる。前記論理回路１０４と前記論理回路１０５は、論
理積を実現する回路でも良い。

【００８７】前記極性信号の電源系と、極性制御信号と
して要求される信号の電源系が異なる場合には、内部前
記論理回路１０４の出力にレベルシフタ１０６を接続
し、前記論理素子１０５の出力に、レベルシフタ１０７
を接続する。前記レベルシフタ１０６の出力は、バッフ
ァ１０８の入力に接続され、前記レベルシフタ１０７の
出力はバッファ１０９に接続される。

【００８８】前記極性信号の電源系と、極性制御信号と
して要求される信号の電源系が同じ場合には、前記論理
回路１０４の出力を前記バッファ１０８の入力に接続
し、前記論理回路１０５の出力を前記バッファ１０９の
入力に接続してもよい。

【００８９】前記バッファ１０８の出力は、奇数出力の
Ｐチャネルトランジスタの極性制御端子のＰＯＬ＿Ｐ＿
ＯＤＤ１１２と論理回路１１０に接続され、前記バッフ
ァ１０９の出力は、奇数出力のＮチャネルトランジスタ
の極性制御端子のＰＯＬ＿Ｎ＿ＯＤＤ１１３と論理回路
１１１に接続される。

【００９０】前記論理回路１１０と前記論理回路１１１
の他方の入力には、出力形式選択信号であるＭＯＤＥ１
１８が接続され、前記論理回路１１０の出力は、偶数出
力のＰチャネルトランジスタの極性制御端子のＰＯＬ＿
Ｐ＿ＥＶＥＮ１１４に接続され、前記論理回路１１０の
出力は、偶数出力のＮチャネルトランジスタの極性制御
端子のＰＯＬ＿Ｎ＿ＥＶＥＮ１１５に接続される。前記
論理回路１１０と前記論理回路１１１が排他的論理和の
機能を持つとき前記ＭＯＤＥ９８がＨの時は、前記バッ
ファ１０８と前記バッファ１０９の出力を論理反転し、
隣り合った出力が逆の極性を出力する様に制御できる。

【００９１】また、前記ＭＯＤＥ９８がＬの時は、前記
バッファ１０８と前記バッファ１０９の出力をそのまま
出力するため、隣り合った出力が同じ極性を出力する様
に制御できる。

【００９２】また、ＭＯＤＥ９８を入力しない場合、前
記論理回路１１０と前記論理回路１１１をインバータに
することで、隣り合った出力が逆の極性を出力する様に
制御してもよい。

【００９３】また、前記論理回路１１０と前記論理回路
１１１をバッファにすることで、隣り合った出力が同じ
極性を出力する様に制御してもよい。

【００９４】図１１は、本発明の入力選択回路の第１例
である。図１１に示すように入力端子ＶＤＤ１２１と入
力端子ＧＮＤ１２２は電源端子であり、抵抗１２３〜抵
抗１２９は、電源電圧を分割する分割抵抗である。Ｄ＜
０＞１３１、ＸＤ＜０＞１３２、Ｄ＜１＞１３３及びＸ
Ｄ＜１＞１３４はそれぞれ入力信号である。前記Ｄ＜０
＞１３１と前記ＸＤ＜０＞１３２、前記Ｄ＜１＞１３３
と前記ＸＤ＜１＞１３４は、それぞれ、逆の論理を構成
する。トランジスタ１４１、１４２、１５１、１５２、
１６１、１６２、１７１及び１７２はＰチャネルトラン
ジスタである。トランジスタ１４３、１４４、１５３、
１５４、１６３、１６４、１７３及び１７４はＮチャネ
ルトランジスタである。また、トランジスタ１８１はＰ
チャネルトランジスタであり、トランジスタ１８２はＮ
チャネルトランジスタである。

【００９５】ここで、前記Ｄ＜０＞１３１の論理がＨで
前記Ｄ＜１＞１３３の論理がＨのとき、前記トランジス
タ１５１、１７１、１４４及び１６４がオンになるた
め、Ｐ点は、ＶＤＤ１２１の電位となり、Ｎ点はＧＮＤ
１２２電位となる。

【００９６】前記Ｄ＜０＞１３１の論理がＬで前記Ｄ＜
１＞１３３の論理がＨのとき、前記トランジスタ１４
１、１７２、１５４及び１６３がオンになるため、前記
Ｐ点は、前記抵抗１２３と抵抗１２４の接続ノードの電
位となり、前記Ｎ点は抵抗１２８と前記抵抗１２９の接
続ノードの電位となる。同様にして、前記Ｄ＜０＞１３
１の論理がＨで前記Ｄ＜１＞１３３の論理がＬのとき、
前記Ｐ点は、前記抵抗１２４と抵抗１２５の接続ノード
の電位となり、前記Ｎ点は抵抗１２７と前記抵抗１２８
の接続ノードの電位となり、前記Ｄ＜０＞１３１の論理
がＬで前記Ｄ＜１＞１３２の論理がＬのとき、前記Ｐ点
は、前記抵抗１２５と抵抗１２６の接続ノードの電位と
なり、前記Ｎ点は抵抗１２６と前記抵抗１２７の接続ノ
ードの電位となる。この様にして、前記Ｐ点と前記Ｎ点
には、入力信号により前記ＶＤＤ１２１と前記ＧＮＤ１
２２が抵抗分割された電圧を選択的に出力できる。

【００９７】極性制御回路からの信号であるＰＯＬＰ１
３５とＰＯＬＮ１３６が、Ｌの場合、前記Ｐ点の電位が
ＯＵＴ１３７に出力され、前記ＰＯＬＰ１３５と前記Ｐ
ＯＬＮ１３６が、Ｈの場合、前記Ｎ点の電位が前記ＯＵ
Ｔ１３７に出力される。

【００９８】また、前記Ｐ点および前記Ｎ点に存在する
ドレイン容量と、その他配線等によって存在する寄生容
量が、前記ＯＵＴ１３７端子に存在する容量よりも十分
大きいとき、前記Ｐ点は前記ＶＤＤ１２１の電位と前記
ＧＮＤ１２２の電位差の半分の値よりも低くなる事はな
い。また前記Ｎ点も、前記ＶＤＤ１２１と前記ＧＮＤ１
２２の電位差の半分の値よりも高くなることがない。こ
のため、前記トランジスタ１４１から前記トランジスタ
１７４は、前記ＶＤＤ１２１と前記ＧＮＤ１２２の電位
差の半分の耐圧のトランジスタを用いることができる。

【００９９】また、入力信号は、前記Ｄ＜０＞１３１、
前記ＸＤ＜０＞１３２、前記Ｄ＜１＞１３３、前記ＸＤ
＜１＞１３４の４本でなくともよく、入力信号を増やす
ことで、前記ＯＵＴ１３７に出力できる電位の数を増や
すことが出来る。

【０１００】図１２は、本発明の入力選択回路の第２例
である。図１２に示すように入力端子Ｖ０（１９１）か
らＶ７（１９８）は、前記入力電圧発生回路からの入力
をする。Ｄ＜０＞２０１、ＸＤ＜０＞２０２、Ｄ＜１＞
２０３及びＸＤ＜１＞２０４は、それぞれ入力信号であ
る。前記Ｄ＜０＞２０１と前記ＸＤ＜０＞２０２、前記
Ｄ＜１＞２０３と前記ＸＤ＜１＞２０４とは、それぞ
れ、逆の論理を構成する。トランジスタ２１１、２１
２、２２１、２２２、２３１、２３２、２４１及び２４
２は、Ｐチャネルトランジスタである。トランジスタ２
１３、２１４、２２３、２２４、２３３、２３４、２４
３及び２４４は、Ｎチャネルトランジスタである。ま
た、トランジスタ２５１はＰチャネルトランジスタであ
り、トランジスタ２５２はＮチャネルトランジスタであ
る。

【０１０１】ここで、前記Ｄ＜０＞２０１の論理がＨで
前記Ｄ＜１＞２０３の論理がＨのとき、前記トランジス
タ２２１と前記トランジスタ２４１と前記トランジスタ
２１４と前記トランジスタ２３４がオンになるため、Ｐ
点は、前記Ｖ０（１９１）の電位となり、Ｎ点は、前記
Ｖ７（１９８）の電位となる。前記Ｄ＜０＞２０１の論
理がＬで前記Ｄ＜１＞２０３の論理がＨのとき、前記ト
ランジスタ２１１と前記トランジスタ２４２と前記トラ
ンジスタ２２４と前記トランジスタ２３３がオンになる
ため、前記Ｐ点は、前記Ｖ１（１９２）の電位となり、
前記Ｎ点は、前記Ｖ６（１９７）の電位となる。同様に
して、前記Ｄ＜０＞２０１の論理がＨで前記Ｄ＜１＞２
０３の論理がＬのとき、前記Ｐ点は、前記Ｖ２（１９
３）の電位となり、前記Ｎ点は、前記Ｖ５（１９６）の
電位となり、前記Ｄ＜０＞２０１の論理がＬで前記Ｄ＜
１＞２０３の論理がＬのとき、前記Ｐ点は、前記Ｖ３
（１９４）の電位となり、前記Ｎ点は、前記Ｖ４（１９
５）の電位となる。この様にして、前記Ｐ点と前記Ｎ点
には、入力信号により前記Ｖ０（１９１）から前記Ｖ７
（１９８）の入力電圧を選択的に出力できる。

【０１０２】極性制御回路からの信号であるＰＯＬＰ２
０５とＰＯＬＮ２０６が、Ｌの場合、前記Ｐ点の電位が
ＯＵＴ２０７に出力され、前記ＰＯＬＰ２０５と前記Ｐ
ＯＬＮ２０６が、Ｈの場合、前記Ｎ点の電位が前記ＯＵ
Ｔ２０７に出力される。

【０１０３】また、前記Ｐ点および前記Ｎ点に存在する
ドレイン容量と、その他配線等によって存在する寄生容
量が、前記ＯＵＴ２０７端子に存在する容量よりも十分
大きいとき、前記Ｐ点は前記Ｖ０（１９１）と前記Ｖ７
（１９８）の電位差の半分よりも低くなる事はなく、前
記Ｎ点も、前記Ｖ０（１９１）と前記Ｖ７（１９８）の
電位差の半分よりも高くなることがないため、前記トラ
ンジスタ２１１から前記トランジスタ２４４は、前記Ｖ
０（１９１）とＶ７（１９８）の電位差の半分の耐圧の
トランジスタを用いることができる。

【０１０４】また、入力信号は、前記Ｄ＜０＞２０１、
前記ＸＤ＜０＞２０２、前記Ｄ＜１＞２０３、前記ＸＤ
＜１＞２０４の４本でなくともよく、また、入力電圧発
生回路からの入力端子Ｖ０ （１９１）からＶ７（１９
８）も８本でなくともよく、入力信号と入力電圧発生回
路からの入力端子数を増やすことで、ＯＵＴ２０７に出
力できる電位の数を増やすことが出来る。

【０１０５】また、前記入力電圧発生回路からの入力端
子間を抵抗分割し前記入力電圧発生回路からの入力電圧
を擬似的に増やしてもよい。

【０１０６】図１３は、本発明の入力選択回路の第３例
である。図１３に示すように入力端子ＶＤＤ２６１と入
力端子ＧＮＤ２６２は、電源端子であり、抵抗２６３か
ら抵抗２６９は電源電圧を分割する分割抵抗である。Ｄ
＜０＞２７１、ＸＤ＜０＞２７２、Ｄ＜１＞２７３、Ｘ
Ｄ＜１＞２７４、Ｄ＜２＞２７８及びＸＤ＜２＞２７９
は、それぞれ入力信号である。前記Ｄ＜０＞２７１と前
記ＸＤ＜０＞２７２、前記Ｄ＜１＞２７３と前記ＸＤ＜
１＞２７４、前記Ｄ＜２＞２７８と前記ＸＤ＜２＞２７
９とは、それぞれ、逆の論理を構成する。

【０１０７】トランジスタ２８１、２８２、２９１、２
９２、３０１、３０２、３１１及び３１２は、Ｐチャネ
ルトランジスタである。前記トランジスタ２８１、２９
１、３１１及び３１２のＷＥＬＬ電位は、ＶＤＤ２６１
で与えられる電位である。前記トランジスタ２８２、２
９２、３０１及び３０２のＷＥＬＬ電位は、前記抵抗２
６４と前記抵抗２６５の接続ノードで与えられる電位で
ある。トランジスタ２８３、２８４、２９３、２９４、
３０３、３０４、３１３及び３１４は、Ｎチャネルトラ
ンジスタである。前記トランジスタ２８４、２９４、３
０３及び３０４のＷＥＬＬ電位は、ＧＮＤ２６２で与え
られる電位である。前記トランジスタ２８３、２９３、
３１３及び３１４のＷＥＬＬ電位は、前記抵抗２６７と
前記抵抗２６８の接続ノードで与えられる電位である。
また、トランジスタ３２１、３２３、３２４は、Ｐチャ
ネルトランジスタである。トランジスタ３２２、３２５
及び３２６は、Ｎチャネルトランジスタである。

【０１０８】前記Ｄ＜０＞２７１の論理がＨで前記Ｄ＜
１＞２７３の論理がＨのとき、前記トランジスタ２９
１、３１１、２８４及び３０４がオンになるため、Ｐ１
点は、ＶＤＤ２６１の電位となり、Ｎ１点はＧＮＤ２６
２の電位となる。前記Ｄ＜０＞２７１の論理がＬで前記
Ｄ＜１＞２７３の論理がＨのとき、前記トランジスタ２
８１、３１２、２９４及び３０３がオンになるため、前
記Ｐ１点は、前記抵抗２６３と抵抗２６４の接続ノード
の電位となる。前記Ｎ１点は抵抗２６８と前記抵抗２６
９の接続ノードの電位となる。

【０１０９】同様にして、前記Ｄ＜０＞２７１の論理が
Ｈで前記Ｄ＜１＞２７３の論理がＬのとき、Ｐ２点は、
前記抵抗２６４と抵抗２６５の接続ノードの電位とな
る。Ｎ２点は抵抗２６７と前記抵抗２６８の接続ノード
の電位となる。前記Ｄ＜０＞２７１の論理がＬで前記Ｄ
＜１＞２７３の論理がＬのとき、前記Ｐ２点は、前記抵
抗２６５と抵抗２６６の接続ノードの電位となる。前記
Ｎ２点は抵抗２６６と前記抵抗２６７の接続ノードの電
位となる。また、前記Ｄ＜２＞２７８の論理がＨのと
き、トランジスタ３２３とトランジスタ３２６がオンに
なる。このとき前記Ｐ１の電位がＰ３に出力され、前記
Ｎ１の電位がＮ３に出力される。前記Ｄ＜２＞２７８の
論理がＬのとき、トランジスタ３２４とトランジスタ３
２５がオンになり、前記Ｐ２の電位が前記Ｐ３に出力さ
れ、前記Ｎ２の電位がＮ３に出力される。

【０１１０】この様にして、前記Ｐ３点と前記Ｎ３点に
は、入力信号により前記ＶＤＤ２６１と前記ＧＮＤ２６
２が抵抗分割された電圧を選択的に出力できる。

【０１１１】極性制御回路からの信号であるＰＯＬＰ２
７５とＰＯＬＮ２７６が、Ｌの場合、前記Ｐ３点の電圧
がＯＵＴ２７７に出力され、前記ＰＯＬＰ２７５と前記
ＰＯＬＮ２７６が、Ｈの場合、前記Ｎ３点の電圧が前記
ＯＵＴ２７７に出力される。

【０１１２】また、前記Ｐ３点および前記Ｎ３点に存在
するドレイン容量と、その他配線等によって存在する寄
生容量が、前記ＯＵＴ２７７端子に存在する容量よりも
十分大きいとき、前記Ｐ３点は前記ＶＤＤ２６１と前記
ＧＮＤ２６２の電位差の半分よりも低くなる事はなく、
前記Ｎ３点も、前記ＶＤＤ２６１と前記ＧＮＤ２６２の
電位差の半分よりも高くなることがないため、前記トラ
ンジスタ３２３から前記トランジスタ３２６は、前記Ｖ
ＤＤ２６１の電位と前記ＧＮＤ２６２の電位差の半分の
耐圧のトランジスタを用いることができる。

【０１１３】同様に前記Ｐ１点と前記Ｐ２点および前記
Ｎ１点と前記Ｎ２点に存在するドレイン容量と、その他
配線等によって存在する寄生容量が、前記Ｐ３点と前記
Ｎ３点に存在する容量よりも十分大きいとき、前記Ｐ１
点と前記Ｐ２点はＶＤＤ２６１の電位と前記抵抗２６５
と前記抵抗２６６接続ノードの電位差の半分よりも低く
なる事はなく、前記Ｎ１点と前記Ｎ２点も、前記抵抗２
６６と前記抵抗２６７の接続ノードの電位と前記ＧＮＤ
２６２の電位差の半分よりも高くなることがないため、
前記トランジスタ２８１から前記トランジスタ３１４
は、前記ＶＤＤ２６１の電位と前記ＧＮＤ２６２の電位
差の４分の１の耐圧のトランジスタを用いることができ
る。

【０１１４】この様に、適切な、入力電圧に対しＷＥＬ
Ｌを分割して、入力電圧の選択を行うことで、小さい耐
圧のトランジスタを使用できるため、トランジスタを微
細化できる。

【０１１５】また、入力信号は、前記Ｄ＜０＞１３１、
前記ＸＤ＜０＞１３２、前記Ｄ＜１＞１３３、前記ＸＤ
＜１＞１３４の４本でなくともよく、入力信号を増やす
ことで、ＯＵＴ１３７に出力できる電位の数を増やすこ
とが出来る。

【０１１６】図１４は、本発明の入力選択回路の第４例
である。図１４に示すように入力端子Ｖ０（３３１）か
らＶ７（３３８）は、前記入力電圧発生回路からの入力
端子である。Ｄ＜０＞３４１、ＸＤ＜０＞３４２、Ｄ＜
１＞３４３、ＸＤ＜１＞３４４、Ｄ＜２＞３４８及びＸ
Ｄ＜２＞３４９は、それぞれ入力信号である。前記Ｄ＜
０＞３４１と前記ＸＤ＜０＞３４２、前記Ｄ＜１＞３４
３と前記ＸＤ＜１＞３４４、前記Ｄ＜２＞３４８と前記
ＸＤ＜２＞３４９は、それぞれ、逆の論理を構成する。
トランジスタ３５１、３５２、３６１、３６２、３７
１、３７２、３８１及び３８２は、Ｐチャネルトランジ
スタである。前記トランジスタ３６１、３８１、３５１
及び３８２のＷＥＬＬ電位は、Ｖ０（３３１）で与えら
れる電位である。前記トランジスタ３５２、３６２、３
７１及び３７２のＷＥＬＬ電位は、Ｖ２（３３３）で与
えられる電位である。トランジスタ３５３、３５４、３
６３、３６４、３７３、３７４、３８３及び３８４は、
Ｎチャネルトランジスタである。前記トランジスタ３５
４、３６４、３７３及び３７４のＷＥＬＬ電位は、Ｖ７
（３３８）で与えられる電位である。前記トランジスタ
３５３、３６３、３８３及び３８４のＷＥＬＬ電位は、
Ｖ５（３３６）で与えられる電位である。また、トラン
ジスタ３９１、３９３及び３９４は、Ｐチャネルトラン
ジスタである。トランジスタ３９２、３９５及び３９６
は、Ｎチャネルトランジスタである。

【０１１７】前記Ｄ＜０＞３４１の論理がＨで前記Ｄ＜
１＞３４３の論理がＨのとき、前記トランジスタ３６１
と前記トランジスタ３８１と前記トランジスタ３５４と
前記トランジスタ３７４がオンになるため、Ｐ１点は、
Ｖ０（３３１）の電位となり、Ｎ１点はＶ７（３３８）
の電位となる。前記Ｄ＜０＞３４１の論理がＬで前記Ｄ
＜１＞３４３の論理がＨのとき、前記トランジスタ３５
１と前記トランジスタ３８２と前記トランジスタ３６４
と前記トランジスタ３７３がオンになるため、前記Ｐ１
点は、前記Ｖ１（３３２）の電位となり、前記Ｎ１点は
前記Ｖ６（３３７）の電位となる。同様にして、前記Ｄ
＜０＞３４１の論理がＨで前記Ｄ＜１＞３４３の論理が
Ｌのとき、Ｐ２点は、Ｖ２（３３３）の電位となり、Ｎ
２点はＶ５（３３６）の電位となり、前記Ｄ＜０＞２７
１の論理がＬで前記Ｄ＜１＞２７３の論理がＬのとき、
前記Ｐ２点は、Ｖ３（３３４）の電位となり、前記Ｎ２
点はＶ４（３３５）の電位となる。

【０１１８】また、前記Ｄ＜２＞３４８の論理がＨのと
き、前記トランジスタ３９３と前記トランジスタ３９６
がオンになり、前記Ｐ１の電位がＰ３に出力され、前記
Ｎ１の電位がＮ３に出力され、前記Ｄ＜２＞３４８の論
理がＬのとき、トランジスタ３９４とトランジスタ３９
５がオンになり、前記Ｐ２の電圧が前記Ｐ３に出力さ
れ、前記Ｎ２の電圧がＮ３に出力される。

【０１１９】この様にして、前記Ｐ３点と前記Ｎ３点に
は、入力信号によりＶ０（３３１）からＶ７（３３８）
の入力電圧を選択的に出力できる。

【０１２０】極性制御回路からの信号であるＰＯＬＰ３
４５とＰＯＬＮ３４６が、Ｌの場合、前記Ｐ３点の電位
がＯＵＴ３４７に出力され、前記ＰＯＬＰ３４５と前記
ＰＯＬＮ３４６が、Ｈの場合、前記Ｎ３点の電位が前記
ＯＵＴ３４７に出力される。

【０１２１】また、前記Ｐ３点および前記Ｎ３点に存在
するドレイン容量と、その他配線等によって存在する寄
生容量が、前記ＯＵＴ３４７端子に存在する容量よりも
十分大きいとき、前記Ｐ３点は、Ｖ０（３３１）とＶ７
（３３８）の電位差の半分よりも低くなる事はなく、前
記Ｎ３点も、前記Ｖ０（３３１）と前記Ｖ７（３３８）
の電位差の半分よりも高くなることがないため、前記ト
ランジスタ３９３から前記トランジスタ３９６は、前記
Ｖ０（３３１）の電位と前記Ｖ７（３３８）の電位差の
半分の耐圧のトランジスタを用いることができる。

【０１２２】同様に前記Ｐ１点と前記Ｐ２点および前記
Ｎ１点と前記２点に存在するドレイン容量と、その他配
線等によって存在する寄生容量が、前記Ｐ３点と前記Ｎ
３点に存在する容量よりも十分大きいとき、前記Ｐ１点
と前記Ｐ２点はＶ０（３３１）の電位と前記Ｖ３（３３
４）の電位差の半分よりも高くなることがなく、前記Ｎ
１点と前記Ｎ２点も、前記Ｖ４（３３５）の電位と前記
Ｖ７（３３８）の電位差の半分よりも高くなることがな
いため、前記トランジスタ３５１から前記トランジスタ
３８４は、前記Ｖ０（３３１）と前記Ｖ７（３３８）の
電位差の４分の１の耐圧のトランジスタを用いることが
できる。

【０１２３】この様に、適切な、入力電圧に対しＷＥＬ
Ｌを分割して、入力電圧の選択を行うことで、小さい耐
圧のトランジスタを使用できるため、トランジスタを微
細化できる。

【０１２４】また、入力信号は、前記Ｄ＜０＞３４１、
ＸＤ＜０＞３４２、前記Ｄ＜１＞３４３、前記ＸＤ＜１
＞３４４の４本でなくともよく、入力信号を増やすこと
で、ＯＵＴ３４７に出力できる電位の数を増やすことが
出来る。

【０１２５】また、前記入力電圧発生回路からの入力端
子間を抵抗分割し前記入力電圧発生回路からの入力電圧
を擬似的に増やしてもよい。

【０１２６】図１５は本発明の非線型識別回路の偶数端
子用回路の第１例である。図１５に示すように入力端子
ＶＲＥＦＰ１（４０１）と入力端子ＶＲＥＦＰ２（４０
２）と、ＶＲＥＦＮ１（４０４）とＶＲＥＦＮ２（４０
５）オフセット電流制御用の電圧を入力する端子であ
り、オフセット電圧発生回路からの信号を入力する端子
である。ＶＤＤ４０３とＧＮＤ４０６は、電源端子であ
る。Ｄ＜４＞４０７、ＸＤ＜４＞４０８、Ｄ＜５＞４０
９及びＸＤ＜５＞４１０はそれぞれ入力信号である。前
記Ｄ＜４＞４０７と前記ＸＤ＜４＞４０８、前記Ｄ＜５
＞４０９と前記ＸＤ＜５＞４１０は、それぞれ、逆の論
理を構成する。トランジスタ４２１、４２２、４２４、
４２５及び４２３は、Ｐチャネルトランジスタである。
トランジスタ４３１、４３２、４３４、４３５及び４３
３は、Ｎチャネルトランジスタである。

【０１２７】前記Ｄ＜４＞４０７の論理がＨで前記Ｄ＜
５＞４０９の論理がＨのとき、前記トランジスタ４２
１、４２２、４３１及び４３２がオンになるため、Ｐ点
は、ＶＲＥＦＰ１（４０１）の電位となり、Ｎ点はＶＲ
ＥＦＮ１（４０４）の電位となる。前記Ｄ＜４＞４０７
の論理がＬで前記Ｄ＜５＞４０５の論理がＨのとき、前
記トランジスタ４２４、４２５、４３４及び４３５がオ
ンになるため、前記Ｐ点は、前記ＶＲＥＦＰ２（４０
２）の電位となり、前記Ｎ点は前記ＶＲＥＦＮ２（４０
５）の電位となる。この他の論理のときは、前記Ｐ点と
前記Ｎ点は、ハイインピーダンス状態となる。

【０１２８】ＰＯＬＰ＿ＯＤＤ４１１とＰＯＬＰ＿ＥＶ
ＥＮ４１２とＰＯＬＮ＿ＥＶＥＮ４１３とＰＯＬＰ＿Ｏ
ＤＤ４１４は前記極性制御回路からの入力端子である。
信号は周期的に変化する。

【０１２９】前記ＰＯＬＰ＿ＥＶＥＮ４１２の論理がＨ
のとき、ＰＯＬＰ＿ＯＤＤ４１１の論理はＬであり、出
力端子ＯＦＦＰ＿ＥＶＥＮ４１５にはＶＤＤ４０３の電
位が出力される。前記ＰＯＬＰ＿ＥＶＥＮ４１２の論理
がＬのとき、ＰＯＬＰ＿ＯＤＤ４１１の論理はＨであ
り、前記出力端子ＯＦＦＰ＿ＥＶＥＮ４１５には、前記
点Ｐの電位が出力される。前記ＰＯＬＮ＿ＥＶＥＮ４１
３の論理がＬのとき、前記ＰＯＬＮ＿ＯＤＤ４１１の論
理はＨであり、出力端子ＯＦＦＮ＿ＥＶＥＮ４１６には
ＧＮＤ４０３の電位が出力される。前記ＰＯＬＮ＿ＥＶ
ＥＮ４１３の論理がＨのとき、前記ＰＯＬＰ＿ＯＤＤ４
１１の論理はＬであり、前記出力端子ＯＦＦＮ＿ＥＶＥ
Ｎ４１６には、前記点Ｎの電位が出力される。

【０１３０】このように、入力信号により、複数の電位
が選択でき、非選択時には、電源電圧を出力することが
出来る。

【０１３１】また、前記ＰＯＬＰ＿ＥＶＥＮ４１２と前
記ＰＯＬＰ＿ＯＤＤ４１１の端子を入れ替え、かつ、前
記ＰＯＬＮ＿ＥＶＥＮ４１３とＰＯＬＮ＿ＯＤＤ４１４
の端子を入れ替えることにより、奇数端子出力用の非線
型動作領域識別回路を構成することもできる。

【０１３２】図１６は本発明の非線型識別回路の偶数端
子用回路の第２例である。図１６に示すように入力端子
ＶＲＥＦＰ１（４４１）と入力端子ＶＲＥＦＰ２（４４
２）と、ＶＲＥＦＮ１（４４４）とＶＲＥＦＮ２（４４
５）は、オフセット電流制御用の電圧を入力する端子で
あり、前記オフセット電圧発生回路からの信号を入力す
る端子である。ＶＤＤ４４３とＧＮＤ４４６は、電源端
子である。Ｄ＜４＞４４７、ＸＤ＜４＞４４８、Ｄ＜５
＞４４９及びＸＤ＜５＞４５０はそれぞれ入力信号であ
る。前記Ｄ＜４＞４４７と前記ＸＤ＜４＞４４８、前記
Ｄ＜５＞４４９と前記ＸＤ＜５＞４５０はそれぞれ、逆
の論理を構成する。トランジスタ４６１、４６２、４６
４、４６５、４６３及び４６７はＰチャネルトランジス
タである。トランジスタ４７１、４７２、４７４、４７
５、４７３及び４７７は、Ｎチャネルトランジスタであ
る。ＰＯＬＰ＿ＥＶＥＮ４１１とＰＯＬＰ＿ＯＤＤ４１
２とＰＯＬＮ＿ＥＶＥＮ４１３とＰＯＬＰ＿ＯＤＤ４１
４は前記極性制御回路からの入力端子である。これらの
信号は周期的に変化する。ＰＯＬＰ＿ＥＶＥＮ４１１と
ＰＯＬＰ＿ＯＤＤ４１２は、論理的に逆の極性であり、
ＰＯＬＮ＿ＥＶＥＮ４５３とＰＯＬＮ＿ＯＤＤ４５４
は、論理的に逆の特性である。

【０１３３】前記Ｄ＜４＞４４７の論理がＨで前記Ｄ＜
５＞４４９の論理がＨで前記ＰＯＬＰ＿ＥＶＥＮ４５２
の論理がＬのとき、前記トランジスタ４６１と前記トラ
ンジスタ４６２と前記トランジスタ４６３がオンになる
ため、ＯＦＦＰ＿ＥＶＥＮ４５５は、前記ＶＲＥＦＰ１
（４４１）の電位となる。前記Ｄ＜４＞４４７の論理が
Ｌで前記Ｄ＜５＞４４９の論理がＨで前記ＰＯＬＰ＿Ｅ
ＶＥＮ４５２の論理がＬのとき、前記トランジスタ４６
４と前記トランジスタ４６５と前記トランジスタ４６７
がオンになるため、前記ＯＦＦＰ＿ＥＶＥＮ４５５は、
前記ＶＲＥＦＰ２ ４４２の電位となる。また、前記Ｐ
ＯＬＰ＿ＯＤＤ ４５１の論理がＬのとき前記ＯＦＦＰ
＿ＥＶＥＮ４５５は、前記ＶＤＤ４４３の電位となる。
前記Ｄ＜４＞４４７の論理がＨで前記Ｄ＜５＞４４９の
論理がＨで前記ＰＯＬＮ＿ＥＶＥＮ４５３の論理がＨの
とき、前記トランジスタ４７１と前記トランジスタ４７
２と前記トランジスタ４７３がオンになるため、ＯＦＦ
Ｎ＿ＥＶＥＮ４５６は、前記ＶＲＥＦＮ１（４４４）の
電位となる。前記Ｄ＜４＞４４７の論理がＬで前記Ｄ＜
５＞４４９の論理がＨで前記ＰＯＬＮ＿ＥＶＥＮ４５３
の論理がＨのとき、前記トランジスタ４７４と前記トラ
ンジスタ４７５と前記トランジスタ４７７がオンになる
ため、前記ＯＦＦＮ＿ＥＶＥＮ４５６は、前記ＶＲＥＦ
Ｎ２（４４５）の電位となる。また、前記ＰＯＬＮ＿Ｏ
ＤＤ ４５４の論理がＨのとき前記ＯＦＦＮ＿ＥＶＥＮ
４５６は、前記ＧＮＤ４４６の電位となる。

【０１３４】このように、入力信号により、複数の電位
が選択でき、非選択時には、電源電圧を出力することが
出来る。

【０１３５】また、前記ＰＯＬＰ＿ＥＶＥＮ４５２と前
記ＰＯＬＰ＿ＯＤＤ４５１の端子を入れ替え、かつ、前
記ＰＯＬＮ＿ＥＶＥＮ４５３とＰＯＬＮ＿ＯＤＤ４５４
の端子を入れ替えることにより、奇数端子出力用の非線
型動作領域識別回路を構成することもできる。

【０１３６】図１８は本発明の演算増幅器およびその内
部であるオフセット電流発生回路の１例を示す。図１８
に示すように入力端子ＶＤＤ５０１は、前記演算増幅器
および前記オフセット電流発生回路の正の電源を供給
し、ＶＳＳ５０３は前記演算増幅器および前記オフセッ
ト電流発生回路の負の電源を供給する。端子ＩＮ５０２
と端子ＶＲＥＦ＿Ｐ５０５と端子ＶＲＥＦ＿Ｎ５０４
は、前記演算増幅器の入力端子である。端子ＯＦＦ＿Ｐ
５０７と端子ＯＦＦ＿Ｎ５０８は、前記オフセット電流
発生回路の入力端子である。端子ＯＵＴ５０６は、前記
演算増幅器および前記オフセット電流発生回路の出力端
子である。

【０１３７】トランジスタ５１４とトランジスタ５１５
はＰチャネルトランジスタである。トランジスタ５１
２、５１３及び５１１は、Ｎチャネルトランジスタであ
る。前記トランジスタ５１２と前記トランジスタ５１３
により差動対を構成し、前記トランジスタ５１１、５１
２、５１３、５１４及び５１５により、差動部１を構成
する。

【０１３８】前記トランジスタ５１１のゲートには、前
記端子ＶＲＥＦ＿Ｎ５０４が接続され、前記差動部１の
電流制御を行う。前記トランジスタ５１１のソースに
は、前記端子ＶＳＳ５０３が接続され、前記トランジス
タ５１１のドレインには、前記トランジスタ５１２のソ
ースと前記トランジスタ５１３のソースが接続される。
前記トランジスタ５１２のゲートには、前記端子ＩＮ５
０２が接続さる。前記トランジスタ５１２のドレインに
は、前記トランジスタ５１４のドレインと前記トランジ
スタ５１４のゲートと前記トランジスタ５１５のゲート
が接続される。前記トランジスタ５１３のゲートには、
前記端子ＯＵＴ５０６が接続される。前記トランジスタ
５１３のドレインには、前記トランジスタ５１５のドレ
インが接続される。前記トランジスタ５１４のソースに
は、前記端子ＶＤＤ５０１が接続される。前記トランジ
スタ５１５のソースには、前記端子ＶＤＤ５０１が接続
される。前記トランジスタ５１４と前記トランジスタ５
１５は、カレントミラー回路を構成し、前記トランジス
タ５１４と前記トランジスタ５１５に流れる電流が同じ
になる様に構成されている。

【０１３９】トランジスタ５１９とトランジスタ５２０
はＮチャネルトランジスタである。トランジスタ５１７
とトランジスタ５１８とトランジスタ５１６は、Ｐチャ
ネルトランジスタである。前記トランジスタ５１７と前
記トランジスタ５１８により差動対を構成し、前記トラ
ンジスタ５１６と前記トランジスタ５１７と前記トラン
ジスタ５１８と前記トランジスタ５１９と前記トランジ
スタ５２０により、差動部２を構成する。

【０１４０】前記トランジスタ５１６のゲートには、前
記端子ＶＲＥＦ＿Ｐ５０５が接続され、前記差動部２の
電流制御を行う。前記トランジスタ５１６のソースに
は、前記端子ＶＤＤ５０１が接続され、前記トランジス
タ５１６のドレインには、前記トランジスタ５１７のソ
ースと前記トランジスタ５１８のソースが接続される。
前記トランジスタ５１７のゲートには、前記端子ＩＮ５
０２が接続される。前記トランジスタ５１７のドレイン
には、前記トランジスタ５１９のドレインと前記トラン
ジスタ５１９のゲートと前記トランジスタ５２０のゲー
トが接続される。前記トランジスタ５１８のゲートに
は、前記端子ＯＵＴ５０６が接続され、前記トランジス
タ５１８のドレインには、前記トランジスタ５２０のド
レインが接続される。前記トランジスタ５１９のソース
には、前記端子ＶＳＳ５０３が接続され、前記トランジ
スタ５２０のソースには、前記端子ＶＳＳ５０３が接続
される。

【０１４１】前記トランジスタ５１９と前記トランジス
タ５２０は、カレントミラー回路を構成し、前記トラン
ジスタ５１９と前記トランジスタ５２０に流れる電流が
同じになる様に構成されている。

【０１４２】トランジスタ５２１は、Ｐチャネルトラン
ジスタであり、トランジスタ５２２はＮチャネルトラン
ジスタである。

【０１４３】容量５２３と容量５２４は、本演算増幅器
の出力位相補償用の容量である。

【０１４４】前記トランジスタ５２１と前記トランジス
タ５２２と前記容量５２３と前記容量５２４により、出
力部を形成する。

【０１４５】前記トランジスタ５２１のゲートは、前記
トランジスタ５１３のドレインに接続される。前記トラ
ンジスタ５２１のドレインは、前記端子ＯＵＴ５０６に
接続される。前記トランジスタ５２１のソースは、前記
端子ＶＤＤ５０１に接続される。前記トランジスタ５２
２のゲートは、前記トランジスタ５１８のドレインに接
続される。前記トランジスタ５２２のドレインは、前記
端子ＯＵＴ５０６に接続される。前記トランジスタ５２
２のソースは、前記端子ＶＳＳ５０３に接続される。

【０１４６】前記容量５２３と前記容量５２４は、一方
の端子が、それぞれ、前記トランジスタ５２３のゲート
と前記トランジスタ５２２のゲートに接続され、他方の
端子は、前記端子ＯＵＴ５０６に接続される。前記容量
５２３と前記容量５２４は無くてもよい。

【０１４７】トランジスタ５２５は、Ｐチャネルトラン
ジスタであり、トランジスタ５２６は、Ｎチャネルトラ
ンジスタである。前記トランジスタ５２５と前記トラン
ジスタ５２６により、オフセット電流発生回路を構成す
る。

【０１４８】前記トランジスタ５２５のゲートは、前記
端子ＯＦＦ＿Ｐ５０７に接続される。前記トランジスタ
５２５のドレインは、前記端子ＯＵＴ５０６に接続され
る。前記トランジスタ５２５のソースは、前記端子ＶＤ
Ｄ５０１に接続される。前記トランジスタ５２６のゲー
トは、前記端子ＯＦＦ＿Ｎ５０８に接続される。前記ト
ランジスタ５２６のドレインは前記端子ＯＵＴ５０６に
接続される。前記トランジスタ５２６のソースは、前記
端子ＶＳＳ５０３に接続される。

【０１４９】

【発明の効果】この発明によれば、隣り合った出力が反
対の極性を出力するような表示装置用回路装置におい
て、演算増幅器の出力が電源電圧範囲内で線形動作でき
る。

【０１５０】また、極性反転時の入力選択回路での電流
の突き抜け（ショート）を防止できる。

【０１５１】また、入力選択回路において、電源電圧の
半分の耐圧のトランジスタを使用出来るため回路を小さ
くできる。

【０１５２】また、入力選択回路において、電源電圧の
数分の１の耐圧のトランジスタを使用出来るため回路を
小さくできる。

【０１５３】また、容量結合による駆動を行わないた
め、回路を小さく出来る。

【０１５４】また、演算増幅器の非線型動作領域におい
て、適切なオフセット電流を発生できる。

【０１５５】また、演算増幅器が、ＰチャネルとＮチャ
ネルの両方のトランジスタにより構成されるため、精度
が良く、精度が保証されることにより、演算増幅器の差
動部のサイズが、従来と同じ程度で良く、回路のサイズ
を小さく出来る。

【０１５６】さらに、電源電圧範囲において入力に出力
が追従できるため、切替え用のスイッチを用いる必要が
無くなり、高速動作が可能となり、また、トランジスタ
のしきい値電圧を下げる必要が無いため、トランジスタ
の耐圧を大きくすることが出来る。

【０１５７】また、オフセット電流の出力時にのみ、定
電流を流す様になったことにより、電流を少なく出来
る。

【図面の簡単な説明】

【図１】図１は、本発明の第２の実施形態を表すブロッ
ク図である。

【図２】図２は、本発明の第３の実施形態を表すブロッ
ク図である。

【図３】図３は、本発明の第４の実施形態を表すブロッ
ク図である。

【図４】図４は、本発明の最良の実施の形態を表すブロ
ック図である。

【図５】図５は、本発明の第５の実施形態を表すブロッ
ク図である。

【図６】図６は、本発明の第６の実施形態を表すブロッ
ク図である。

【図７】図７は、本発明の第７の実施形態を表すブロッ
ク図である。

【図８】図８は、本発明の第８の実施形態を表すブロッ
ク図である。

【図９】図９は、本発明の極性制御回路の第１例であ
る。

【図１０】図１０は、本発明の極性制御回路の第２例で
ある。

【図１１】図１１は、本発明の入力選択回路の第１例で
ある。

【図１２】図１２は、本発明の入力選択回路の第２例で
ある。

【図１３】図１３は、本発明の入力選択回路の第３例で
ある。

【図１４】図１４は、本発明の入力選択回路の第４例で
ある。

【図１５】図１５は、本発明の非線型領域識別回路の第
１例である。

【図１６】図１６は、本発明の非線型領域識別回路の第
２例である。

【図１７】図１７は、本発明の非線型領域識別回路の第
３例である。

【図１８】図１８は、本発明の演算増幅器及びその内部
のオフセット電流発生回路の例である。

【図１９】図１９は、オフセット電流発生回路無き場合
の演算増幅器の入出力特性を表すグラフである。

【図２０】図２０は、オフセット電流発生回路が機能し
ている場合の演算増幅器の入出力特性を表すグラフであ
る。

【図２１】図２１は、フラット表示装置の概略構成を示
す図である。

【図２２】図２２は、従来のNチャネルトランジスタに
よる差動部をもつ演算増幅器の入出力特性を示すグラフ
である。

【図２３】図２３は、従来のＰチャネルトランジスタに
よる差動部をもつ演算増幅器の入出力特性を示すグラフ
である。

【図２４】図２４は、従来の技術による入出力特性にお
ける継ぎ目の電位不一致を示すグラフである。

【図２５】図２５は、従来の片チャネルタイプの演算増
幅器の回路を示す図である。

【符号の説明】

1 入力信号 2 極性信号 3 入力選択回路 4 非線型領域識別回路 5 極性制御回路 6 オフセット電流発生回路 7 演算増幅器 8 出力信号 13 入力選択回路 14 非線型領域識別回路 15 極性制御回路 19 入力電圧発生回路 23 入力選択回路 24 非線型領域識別回路 25 極性制御回路 30 オフセット電圧発生回路 33 入力選択回路 34 非線型領域識別回路 35 極性制御回路 39 入力電圧発生回路 40 オフセット電圧発生回路 43 入力選択回路 44 非線型領域識別回路 45 極性制御回路 53 入力選択回路 54 非線型領域識別回路 55 極性制御回路 59 入力電圧発生回路 63 入力選択回路 64 非線型領域識別回路 65 極性制御回路 70 オフセット電圧発生回路 73 入力選択回路 74 非線型領域識別回路 75 極性制御回路 79 入力電圧発生回路 80 オフセット電圧発生回路 81 ＰＯＬ 82 フリップフロップ 83,84,85,90,91 バッファ 86,87,92,93 論理回路 88,99 レベルシフタ 94 ＰＯＬ＿Ｐ＿ＯＤＤ 95 ＰＯＬ＿Ｎ＿ＯＤＤ 96 ＰＯＬ＿Ｐ＿ＥＶＥＮ 97 ＰＯＬ＿Ｎ＿ＥＶＥＮ 98 ＭＯＤＥ 100 ＰＯＬ 101 ＬＰ 102 フリップフロップ 103 インバータ 104,105,110,111 論理回路 106,107 レベルシフタ 108,109 バッファ 112 ＰＯＬ＿Ｐ＿ＯＤＤ 113 ＰＯＬ＿Ｎ＿ＯＤＤ 114 ＰＯＬ＿Ｐ＿ＥＶＥＮ 115 ＰＯＬ＿Ｎ＿ＥＶＥＮ 118 ＭＯＤＥ 121 ＶＤＤ 122 ＧＮＤ 123,124,125,126,127,128,129 抵抗 131 Ｄ＜０＞ 132 ＸＤ＜０＞ 133 Ｄ＜１＞ 134 ＸＤ＜１＞ 135 ＰＯＬＰ 136 ＰＯＬＮ 137 ＯＵＴ 141,142,151,152,161,162,171,172,181 Ｐチャネルト
ランジスタ 143,144,153,154,163,164,173,174,182 Ｎチャネルト
ランジスタ 191 Ｖ０ 192 Ｖ１ 193 Ｖ２ 194 Ｖ３ 195 Ｖ４ 196 Ｖ５ 197 Ｖ６ 198 Ｖ７ 201 Ｄ＜０＞ 202 ＸＤ＜０＞ 203 Ｄ＜１＞ 204 ＸＤ＜１＞ 205 ＰＯＬＰ 206 ＰＯＬＮ 207 ＯＵＴ 211,212,221,222,231,232,241,242,251 Ｐチャネルト
ランジスタ 213,214,223,224,233,234,243,244,252 Ｎチャネルト
ランジスタ 261 ＶＤＤ 262 ＧＮＤ 263,264,265,266,267,268,269 抵抗 271 Ｄ＜０＞ 272 ＸＤ＜０＞ 273 Ｄ＜１＞ 274 ＸＤ＜１＞ 275 ＰＯＬＰ 276 ＰＯＬＮ 277 ＯＵＴ 278 Ｄ＜２＞ 279 ＸＤ＜２＞ 281,282,291,292,301,302,311,312,321,323,324 Ｐチ
ャネルトランジスタ 283,282,293,294,303,304,313,314,322,325,326 Ｎチ
ャネルトランジスタ 331 Ｖ０ 332 Ｖ１ 333 Ｖ２ 334 Ｖ３ 335 Ｖ４ 336 Ｖ５ 337 Ｖ６ 338 Ｖ７ 341 Ｄ＜０＞ 342 ＸＤ＜０＞ 343 Ｄ＜１＞ 344 ＸＤ＜１＞ 345 ＰＯＬＰ 346 ＰＯＬＮ 347 ＯＵＴ 348 Ｄ＜２＞ 349 ＸＤ＜２＞ 351,352,361,362,371,372,381,382,391,393,394 Ｐチ
ャネルトランジスタ 353,354,363,364,373,374,383,384,392,395,396 Ｎチ
ャネルトランジスタ 401 ＶＲＥＦＰ１ 402 ＶＲＥＦＰ２ 403 ＶＤＤ 404 ＶＲＥＦＮ１ 405 ＶＲＥＦＮ２ 406 ＧＮＤ 407 Ｄ＜４＞ 408 ＸＤ＜４＞ 409 Ｄ＜５＞ 410 ＸＤ＜５＞ 411 ＰＯＬＰ＿ＯＤＤ 412 ＰＯＬＰ＿ＥＶＥＮ 413 ＰＯＬＮ＿ＥＶＥＮ 414 ＰＯＬＮ＿ＯＤＤ 415 ＯＦＦＰ＿ＥＶＥＮ 416 ＯＦＦＮ＿ＥＶＥＮ 421,422,423,424,425,426 Ｐチャネルトランジスタ 431,432,433,434,435,436 Ｎチャネルトランジスタ 441 ＶＲＥＦＰ１ 442 ＶＲＥＦＰ２ 443 ＶＤＤ 444 ＶＲＥＦＮ１ 445 ＶＲＥＦＮ２ 446 ＧＮＤ 447 Ｄ＜４＞ 448 ＸＤ＜４＞ 449 Ｄ＜５＞ 450 ＸＤ＜５＞ 451 ＰＯＬＰ＿ＯＤＤ 452 ＰＯＬＰ＿ＥＶＥＮ 453 ＰＯＬＮ＿ＥＶＥＮ 454 ＰＯＬＮ＿ＯＤＤ 455 ＯＦＦＰ＿ＥＶＥＮ 456 ＯＦＦＮ＿ＥＶＥＮ 461,462,463,464,465,466,467 Ｐチャネルトランジス
タ 471,472,473,474,475,476,477 Ｎチャネルトランジス
タ 481 ＶＤＤ 482 ＶＲＥＦＰ 483 ＩＮ 484 ＧＮＤ 485 ＶＲＥＦＮ 486 ＯＦＦＮ 487 ＯＦＦＰ 491,494,495 Ｐチャネルトランジスタ 492,493,496 Ｎチャネルトランジスタ 501 ＶＤＤ 502 ＩＮ 503 ＶＳＳ 504 ＶＲＥＦ＿Ｎ 505 ＶＲＥＦ＿Ｐ 506 ＯＵＴ 507 ＯＦＦ＿Ｐ 508 ＯＦＦ＿Ｎ 511,512,513,519,520,522 Ｎチャネルトランジスタ 514,515,516,517,518,521 Ｐチャネルトランジスタ 523,524 容量 525 Ｐチャネルトランジスタ 526 Ｎチャネルトランジスタ

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.⁷ 識別記号 ＦＩ テーマコート゛(参考） Ｇ０９Ｇ 3/20 ６４１ Ｇ０９Ｇ 3/20 ６４１Ｄ 3/30 3/30 Ｋ

Claims (34)

【特許請求の範囲】
1. 【請求項１】 表示体表示の階調データに基づいて液晶
   に電圧を印加し所定の駆動をする表示体駆動装置におい
   て、 極性信号に基づいて極性制御信号を生成する極性制御回
   路と、 階調データたる入力信号と前記極性制御信号とに基づい
   て、入力電圧発生回路から供給された複数の基準電圧又
   は入力選択回路内で作成された複数の基準電圧、の中か
   ら液晶駆動のための所定の基準電圧を選択する前記入力
   選択回路と、 前記入力信号と前記極性制御信号とに基づいて、演算増
   幅器の出力電位が入力電位に追従しなくなる非線型動作
   領域を識別し、非線型領域の入力電位を前記演算増幅す
   るときには前記演算増幅器の出力信号の電流を補うため
   のオフセット電流発生制御信号を出力する非線型領域識
   別回路と、 前記入力選択回路が選択した前記基準電圧を入力し、こ
   れに応じて演算増幅した出力信号を出力端子に出力する
   前記演算増幅器と、 前記非線型領域識別回路が出力したオフセット電流発生
   制御信号に基づいて、前記演算増幅器の出力端子におけ
   る電流を補うオフセット電流発生回路と、を有すること
   を特徴とする表示体駆動装置。
2. 【請求項２】 請求項１に記載の表示体駆動装置におい
   て、前記非線型領域識別回路は、前記演算増幅器の入出
   力特性の線形性が外れる度合いに応じて前記オフセット
   電流の量が変化するようオフセット電流発生制御信号を
   出力することを特徴とする表示体駆動装置。
3. 【請求項３】 請求項２に記載の表示体駆動装置におい
   て、前記非線型領域識別回路は、階調データたる入力信
   号の値に応じて前記オフセット電流発生制御信号を決定
   することを特徴とする表示体駆動装置。
4. 【請求項４】 請求項３に記載の表示体駆動装置におい
   て、前記非線型領域識別回路は、階調データたる入力信
   号の所定の上位ビットに基づき前記オフセット電流発生
   制御信号を決定することを特徴とする表示体駆動装置。
5. 【請求項５】 請求項３に記載の表示体駆動装置におい
   て、前記非線型領域識別回路は、オフセット電圧発生回
   路から供給するオフセット電圧を更に入力とすることを
   特徴とする表示体駆動装置。
6. 【請求項６】 請求項３に記載の表示体駆動装置におい
   て、 前記非線型領域識別回路は、前記極性制御信号が所定の
   値であるとき、前記オフセット電圧側を選択するように
   トランジスタ（４２３、４３３）を導通制御し、前記極
   性制御信号が前記所定の値とは逆極性を示す値であると
   き、前記オフセット電流発生回路が電流を流さない極性
   の電源電圧を選択するようトランジスタ（４２６、４３
   ６）を導通制御するよう構成されたこと特徴とする表示
   体駆動装置。
7. 【請求項７】 請求項１に記載の表示体駆動装置におい
   て、前記極性制御回路は、偶数列用の極性制御信号と奇
   数列用の極性制御信号と含む極性制御信号を生成するこ
   とを特徴とする表示体駆動装置。
8. 【請求項８】 請求項１に記載の表示体駆動装置におい
   て、前記極性制御回路は、極性信号の論理レベルに応じ
   て論理的に反転関係にある表示体の偶数列用の極性制御
   信号と奇数列用の極性制御信号とを作成し、更に、電圧
   変換回路を有することを特徴とする表示体駆動装置。
9. 【請求項９】 請求項１に記載の表示体駆動装置におい
   て、前記極性制御回路は、タイミング信号（１０１）を
   も入力とし、該タイミング信号との関連の下で極性制御
   信号が出力されることを特徴とする表示体駆動装置。
10. 【請求項１０】 請求項１に記載の表示体駆動装置にお
    いて、 前記演算増幅器は互いに極性の異なるトランジスタを有
    する第１の差動部と第２の差動部を有し、 前記演算増幅器の入力が前記第１の差動部の非線型動作
    領域にある場合には前記オフセット電流発生回路と前記
    第２の差動部とが増幅動作し、入力信号が前記第２の差
    動部の非線型動作領域にある場合には前記オフセット電
    流発生回路と前記第１の差動部とが増幅動作し、 前記第１の差動部と前記第２の差動部のいずれもが線形
    動作する領域にある場合には、前記第１の差動部と前記
    第２の差動部とが増幅動作しつつ、前記第１の差動部と
    前記第２の差動部により出力を引き合う増幅動作をする
    ことを特徴とする表示体駆動装置。
11. 【請求項１１】 請求項１０に記載の表示体駆動装置に
    おいて、前記オフセット電流発生回路は前記演算増幅器
    の内部に設けられたことを特徴とする表示体駆動装置。
12. 【請求項１２】 請求項１に記載の表示体駆動装置にお
    いて、前記演算増幅器はＰチャネルトランジスタの差動
    部及びＮチャネルトランジスタの差動部を有し、 前記非線型領域識別回路及びオフセット電流発生回路
    は、前記演算増幅器から出力すべき電位が低電位側であ
    るときには前記演算増幅器の出力端子へ電荷を供給する
    ようにオフセット電流を供給し、高電位側であるときに
    は前記出力端子から電荷を抜くように前記オフセット電
    流を補うことを特徴とする表示体駆動装置。
13. 【請求項１３】 請求項１記載の表示体駆動装置は、半
    導体集積回路であることを特徴とする表示体駆動装置。
14. 【請求項１４】 請求項１記載の表示体駆動装置は、Ｘ
    ドライバであることを特徴とする表示体駆動装置。
15. 【請求項１５】 請求項１記載の表示体駆動装置は、ア
    クティブマトリクス型表示体を駆動するソースドライバ
    であることを特徴とする表示体駆動装置。
16. 【請求項１６】 請求項１記載の表示体駆動装置と、液
    晶表示体とを備える表示装置。
17. 【請求項１７】 請求項１に記載の表示装置を備える携
    帯電子機器。
18. 【請求項１８】 表示体表示の階調データに基づいて電
    圧を液晶に印加し所定の駆動をする表示体駆動装置にお
    いて、 極性信号に基づいて極性制御信号を生成する極性制御回
    路と、 階調データたる入力信号と前記極性制御信号とに基づい
    て、入力電圧発生回路から供給された複数の基準電圧又
    は入力選択回路内で作成された複数の基準電圧、の中か
    ら液晶駆動のための所定の基準電圧を選択する前記入力
    選択回路と、 前記入力選択回路が選択した前記基準電圧を入力し、こ
    れに基づいて演算増幅器の出力電位が入力電位に追従し
    なくなる非線型動作領域を識別し、非線型領域の入力電
    位を前記演算増幅するときには前記演算増幅器の出力信
    号の電流を補うためのオフセット電流発生制御信号を出
    力する非線型領域識別回路と、 前記入力選択回路が選択した前記基準電圧を入力し、こ
    れに応じて演算増幅した出力信号を出力端子に出力する
    前記演算増幅器と、 前記非線型領域識別回路が出力したオフセット電流発生
    制御信号に基づいて、前記演算増幅器の出力端子におけ
    る電流を補うオフセット電流発生回路と、を有すること
    を特徴とする表示体駆動装置。
19. 【請求項１９】 請求項１８に記載の表示体駆動装置に
    おいて、前記非線型領域識別回路は、前記演算増幅器の
    入出力特性の線形性が外れる度合いに応じて前記オフセ
    ット電流の量が変化するようオフセット電流発生制御信
    号を出力することを特徴とする表示体駆動装置。
20. 【請求項２０】 請求項１８に記載の表示体駆動装置に
    おいて、前記極性制御回路は、偶数列用の極性制御信号
    と奇数列用の極性制御信号と含む極性制御信号を生成す
    ることを特徴とする表示体駆動装置。
21. 【請求項２１】 請求項１８に記載の表示体駆動装置に
    おいて、前記極性制御回路は、極性信号の論理レベルに
    応じて論理的に反転関係にある表示体の偶数列用の極性
    制御信号と奇数列用の極性制御信号とを作成し、更に、
    電圧変換回路を有することを特徴とする表示体駆動装
    置。
22. 【請求項２２】 請求項１８に記載の表示体駆動装置に
    おいて、前記極性制御回路は、タイミング信号（１０
    １）をも入力とし、該タイミング信号との関連の下で極
    性制御信号が出力されることを特徴とする表示体駆動装
    置。
23. 【請求項２３】 請求項１８に記載の表示体駆動装置に
    おいて、 前記演算増幅器は互いに極性の異なるトランジスタを有
    する第１の差動部と第２の差動部を有し、 前記演算増幅器の入力が前記第１の差動部の非線型動作
    領域にある場合には前記オフセット電流発生回路と前記
    第２の差動部とが増幅動作し、入力信号が前記第２の差
    動部の非線型動作領域にある場合には前記オフセット電
    流発生回路と前記第１の差動部とが増幅動作し、 前記第１の差動部と前記第２の差動部のいずれもが線形
    動作する領域にある場合には、前記第１の差動部と前記
    第２の差動部とが増幅動作しつつ、前記第１の差動部と
    前記第２の差動部により出力を引き合う増幅動作をする
    ことを特徴とする表示体駆動装置。
24. 【請求項２４】 請求項２３に記載の表示体駆動装置に
    おいて、前記オフセット電流発生回路は前記演算増幅器
    の内部に設けられたことを特徴とする表示体駆動装置。
25. 【請求項２５】 請求項１８に記載の表示体駆動装置に
    おいて、前記演算増幅器はＰチャネルトランジスタの差
    動部及びＮチャネルトランジスタの差動部を有し、 前記非線型領域識別回路及びオフセット電流発生回路
    は、前記演算増幅器から出力すべき電位が低電位側であ
    るときには前記演算増幅器の出力端子へ電荷を供給する
    ようにオフセット電流を供給し、高電位側であるときに
    は前記出力端子から電荷を抜くように前記オフセット電
    流を補うことを特徴とする表示体駆動装置。
26. 【請求項２６】 表示体表示の階調を得るために、階調
    データに基づいて基準電圧を選択し前記基準電圧を演算
    増幅し、階調データに応じて光学変調素子に印加する電
    圧を変えて所定の駆動をする表示体駆動方法であって、 前記演算増幅の入力が低電位側又は高電位側であるとき
    に、前記演算増幅の出力にオフセット電流を補うことを
    特徴とする表示体駆動方法。
27. 【請求項２７】 請求項２６に記載の表示体駆動方法に
    おいて、前記演算増幅の入力が低電位側あるい高電位側
    に近づくにしたがって前記オフセット電流の発生量が大
    きくなることを特徴とする表示体駆動方法。
28. 【請求項２８】 Ｐチャネルトランジスタの差動部及び
    Ｎチャネルトランジスタの差動部を有する演算増幅器を
    用いる請求項２６に記載の表示体駆動方法であって、 前記演算増幅器から出力すべき電位が低電位側であると
    きには前記演算増幅器の出力へ電荷を供給するようにオ
    フセット電流を供給し、高電位側であるときには前記出
    力から電荷を抜くように前記オフセット電流を補うこと
    を特徴とする表示体駆動方法。
29. 【請求項２９】 前記光学変調素子は液晶であることを
    特徴とする請求項２６に記載の表示体駆動方法。
30. 【請求項３０】 前記光学変調素子は液晶であることを
    特徴とする請求項２７に記載の表示体駆動方法。
31. 【請求項３１】 前記光学変調素子は液晶であることを
    特徴とする請求項２８に記載の表示体駆動方法。
32. 【請求項３２】 前記光学変調素子はエレクトロ・ルミ
    ネセンスであることを特徴とする請求項２６に記載の表
    示体駆動方法。
33. 【請求項３３】 前記光学変調素子はエレクトロ・ルミ
    ネセンスであることを特徴とする請求項２７に記載の表
    示体駆動方法。
34. 【請求項３４】 前記光学変調素子はエレクトロ・ルミ
    ネセンスであることを特徴とする請求項２８に記載の表
    示体駆動方法。