JP2000214483A - 電気光学装置 - Google Patents

Abstract

(57)【要約】 【課題】 複数の画素部を有する電気光学装置における
開口率を増大させることが可能な電気光学装置を提供す
る。 【解決手段】 液晶を駆動するＴＦＴ３０において、ド
レイン領域Ｄをコンタクトホール１１を介して金属電極
１５に接続し、当該金属電極１５をコンタクトホール８
を介して画素電極９に接続する。このとき、金属電極１
５を、コンタクトホール１１の形成位置に対して画素部
の周辺側に延長して形成し、当該延長した金属電極１５
の部分にコンタクトホール８を形成する。 液晶の配向
性に影響を及ぼすコンタクトホール８を画素の中央から
遠い位置に形成するので、配向が連続な領域を示すディ
スクリネーションラインをより外側に形成することがで
き、画素部としての開口率が向上する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、電気光学装置の技
術分野に属し、より詳細には、液晶素子を電気光学素子
として画像等の表示を行う電気光学装置に含まれる各画
素部の構成の技術分野に属する。

【０００２】

【従来の技術】従来、電気光学素子を含んだ画素部をマ
トリクス状に配置して形成される電気光学装置として、
例えば、各画素部毎に形成された画素電極により電圧を
印加して駆動される液晶層を備えるアクティブマトリク
ス型の液晶表示装置が一般に広く知られている。

【０００３】この液晶表示装置は、当該液晶表示装置に
含まれる複数の画素部毎に、上記画素電極に駆動電圧を
印加して夫々の画素部毎に液晶素子を駆動するスイッチ
ング素子を備えており、更に当該スイッチング素子とし
ては、小型化の必要性等に起因して、いわゆる薄膜トラ
ンジスタ（以下、単にＴＦＴ（Thin Film Transisto
r）と称する。）が用いられることが多い。

【０００４】ここで、当該薄膜トランジスタの構成とし
て代表的なものには、例えば、ポリシリコン層等の薄膜
半導体層にドナーイオン又はアクセプタイオンを注入す
ることにより当該薄膜半導体層内にドレイン領域、ソー
ス領域及びチャネル領域を形成し、当該ドレイン領域に
ついてはドレイン電極を介して上記画素電極に接続さ
れ、一方ソース領域はソース電極を介してデータ信号が
供給されるデータ線に接続され、更に、チャネル領域に
は、ゲート絶縁膜を介してその直上に形成されているゲ
ート電極（走査線）から走査信号が印加されるように形
成されたものがある。

【０００５】そして、当該走査信号によりチャネル領域
に電子又は正孔が通過するためのチャネルが形成され、
当該チャネルによりソース領域に供給されているデータ
信号がドレイン領域に伝送され、更にドレイン電極を介
して画素電極に当該データ信号が印加されて液晶素子が
駆動されるのである。

【０００６】ここで、上記ドレイン領域、ドレイン電極
及び画素電極は、相互に層間絶縁膜を挟んで薄膜化され
て形成されるので、ドレイン領域とドレイン電極及びド
レイン電極と画素電極を夫々電気的に導通させるために
は、夫々の領域又は電極が形成されている層の間を接続
するいわゆる層間コンタクトが必要である。

【０００７】このとき、従来の液晶表示装置において
は、ドレイン領域とドレイン電極を第１の層間コンタク
トで接続した上で、当該ドレイン電極を画素部の中心方
向に延長し、当該延長した位置に当該ドレイン電極と画
素電極とを接続する第２の層間コンタクトを形成する構
成が一般的であった。

【０００８】これは、上記第１の層間コンタクトの真上
に第２の層間コンタクトを形成すると、当該層間コンタ
クトをフォトリソグラフィ技術により形成する場合のウ
エットエッチングの際に当該ウエットエッチングのため
のエッチング液がドレイン領域まで浸透して当該ドレイ
ン領域が侵食されてしまうことがあるためである。

【０００９】

【発明が解決しようとする課題】しかしながら、上記従
来の各層間コンタクトの配置によると、第１の層間コン
タクトが画素部内において実際の表示に関る領域に近い
位置に形成されることとなるため、液晶の配向性に悪影
響を与える場合があるという問題点があった。

【００１０】すなわち、当該第１の層間コンタクトは、
画素電極にデータ信号を印加するためのものであるた
め、液晶駆動時には必然的に画素電極と同電位となる
が、この場合には結果として当該第１の層間コンタクト
の近辺の液晶に対して横方向から電圧を印加することと
なり、これにより当該近辺の液晶の配向性が乱されてし
まうのである。

【００１１】そして、このことは、液晶の配向の非連続
面を示すいわゆるディスクリネーションラインが画素部
内のより中心方向に形成されることとなり、結果として
画素部としての開口率が低下してしまうという問題点に
繋がる。

【００１２】更に、この画素部の開口率の低下は、液晶
表示装置としての輝度の低下に繋がるものであり、この
ような場合に極力開口率を増大させる必要がある。

【００１３】そこで、本発明は、上記の各問題点に鑑み
て為されたもので、その課題は、複数の画素部を有する
電気光学装置における開口率を増大させることが可能な
電気光学装置を提供することにある。

【００１４】

【課題を解決するための手段】上記の課題を解決するた
めに、本発明は、複数の走査線と、複数のデータ線と、
各前記走査線と各前記データ線に接続されたスイッチン
グ素子と、前記スイッチング素子に電気的に接続された
画素電極とを有する電気光学装置であって、前記スイッ
チング素子は、当該スイッチング素子上に形成されてい
る第１層間絶縁膜等の第１絶縁膜に形成された第１コン
タクトホールを介して当該第１絶縁膜上に形成されてい
る金属電極等の第１電極に接続されていると共に、当該
第１電極は、前記第１絶縁膜及び当該第１電極上に形成
された第２層間絶縁膜等の第２絶縁膜に形成された第２
コンタクトホールを介して当該第２絶縁膜上に形成され
た前記画素電極に接続され、更に前記第２コンタクトホ
ールが前記第１コンタクトホールよりも前記画素電極の
周辺側に配置されて構成されている。

【００１５】この発明によれば、画素電極と第１電極を
接続する第２コンタクトホールが、第１電極とスイッチ
ング素子を接続する第１コンタクトホールよりも画素電
極の周辺側に配置されているので、電気光学素子の駆動
特性に影響を及ぼす第２コンタクトホールが画素部の中
心から離れた位置に形成されていることにより、当該第
２コンタクトホールの存在が当該電気光学素子の駆動特
性に与える影響を低減することができる。

【００１６】また、本発明は、上記の発明の構成に加え
て、前記第２コンタクトホールは、前記第１電極におけ
る平坦部分上に形成されている。

【００１７】よって、当該第２コンタクトホールを小型
化しても第１電極との間で十分な電気的導通が取れるこ
ととなり、第２コンタクトホールの存在が電気光学素子
の駆動特性に与える影響を更に低減することができる。

【００１８】更に、本発明は、上記の各発明の構成に加
えて、前記電気光学素子は液晶素子であると共に、前記
スイッチング素子は薄膜化されたトランジスタ素子であ
り、当該トランジスタ素子のドレイン領域が前記第１コ
ンタクトホールを介して前記第１電極に接続されて構成
されている。

【００１９】よって、液晶素子を用いた電気光学素子に
おいて、当該液晶の配向の連続性に与える第２コンタク
トホールの影響を低減して画素部における開口率を向上
させることができる。

【００２０】更にまた、本発明は、上記の各発明の構成
に加えて、前記トランジスタ素子に含まれる半導体層が
前記走査線と絶縁され且つ当該走査線と複数回交差する
ことにより複数個のトランジスタが直列接続されて当該
トランジスタ素子が形成されている。

【００２１】よって、液晶素子を駆動するためにスイッ
チング素子のドレイン領域に印加することが必要なドレ
イン電圧を低減することができ、トランジスタ素子のい
わゆるオフ電流を低減することができる。

【００２２】また、半導体層が走査線と複数回交差する
ことにより形成される複数のチャネル領域を有するトラ
ンジスタ素子であっても第２コンタクトホールが液晶素
子の配向の連続性に与える影響を低減して開口率を向上
させることができる。

【００２３】更に、本発明は、上記の各発明の構成に加
えて、少なくとも、前記走査線、前記データ線、前記ス
イッチング素子、前記第１コンタクトホール及び前記第
２コンタクトホールが不透明体により形成されていると
共に、当該各不透明体により前記電気光学装置に外部か
ら入射する光を遮光する遮光領域が形成されており、更
に前記液晶素子における液晶の非連続面を示す非連続面
線が当該遮光領域内に形成されて構成される。

【００２４】よって、各不透明体により非連続面線を遮
光する遮光膜が形成されているので、スイッチング素子
等が形成されている基板に液晶を挟んで対向する対向基
板上に遮光膜を形成する必要がなく、より高開口率化す
ることができる。

【００２５】

【発明の実施の形態】次に本発明に好適な実施の形態に
ついて説明する。

【００２６】なお、以下に説明する各実施形態は、液晶
の配向性を電気的に変化させることにより画像等を表示
する液晶表示装置内の液晶パネルに対して本発明を適用
した場合の実施の形態である。

【００２７】（Ｉ）第１実施形態 先ず、本発明の第１実施形態について、図１乃至図６を
用いて説明する。

【００２８】なお、図１は液晶パネルの画像表示領域を
構成するマトリクス状に形成された複数の画素における
各種素子、配線等の等価回路を示し、図２は第１実施形
態に係るデータ線、走査線、画素電極等が形成されたＴ
ＦＴアレイ基板中の一の画素部及びその近傍の構成を模
式的に示す平面図であり、図３は図２のＡ−Ａ’断面図
（図３（ａ））、Ｂ−Ｂ’断面図（図３（ｂ））及びＣ
−Ｃ’断面図（図３（ｃ））を夫々模式的に示す断面図
であり、図４はＴＦＴアレイ基板上の２次元的な配線レ
イアウト等を周辺回路と共に示す平面図であり、図５は
ＴＦＴアレイ基板をその上に形成された各構成要素と共
に対向基板の側から見た平面図であり、図６は対向基板
を含めて示す図５のＨ−Ｈ’断面図である。

【００２９】ここで、図３においては、各層や各部材を
図面上で認識可能な程度の大きさとするため、各層や各
部材毎に縮尺を異ならせて示している。

【００３０】始めに、複数の上記画素部の概要構成につ
いて、図１を用いて説明する。

【００３１】図１に示すように、第１実施形態における
液晶パネルの画像表示領域を構成するマトリクス状に形
成された複数の画素部内には、画素電極９を制御するた
めのＴＦＴ３０が形成されており、画像信号を供給する
データ線６が当該ＴＦＴ３０のソース電極に電気的に接
続されている。

【００３２】このとき、データ線６に書き込まれる画像
信号Ｓ１、Ｓ２、…、Ｓｎは、この順に線順次に供給し
てもよいし、或いは相隣接する複数のデータ線６同士に
対して、グループ毎に供給するようにすることもでき
る。

【００３３】一方、ＴＦＴ３０のゲート電極には、走査
線３が電気的に接続されており、予め設定された所定の
タイミングで、走査線３にパルス的に走査信号Ｇ１、Ｇ
２、…、Ｇｍを、この順に線順次で印加するように構成
されている。

【００３４】更に、画素電極９は、ＴＦＴ３０のドレイ
ン電極に電気的に接続されており、薄膜スイッチング素
子としてのＴＦＴ３０を一定期間だけオン状態とするこ
とにより、データ線６から供給される画像信号Ｓ１、Ｓ
２、…、Ｓｎが所定のタイミングで当該画素電極９に供
給される。

【００３５】そして、当該画像信号Ｓ１、Ｓ２、…、Ｓ
ｎにより、対向基板（詳細は後述する。）に形成された
対向電極（詳細は後述する。）との間で当該画像信号Ｓ
１、Ｓ２、…、Ｓｎに対応した電圧が一定期間保持さ
れ、この電圧が液晶に印加されることとなる。

【００３６】そして、当該画像信号Ｓ１、Ｓ２、…、Ｓ
ｎに対応した電圧が印加された液晶は、当該印加された
電圧のレベルにより分子集合の配向性や秩序が変化する
ことにより、光を変調し、階調表示を可能にする。

【００３７】このとき、ノーマリーホワイトモードであ
れば、印加された電圧に応じて入射光がこの液晶部分を
通過不可能とされ、一方ノーマリーブラックモードであ
れば、印加された電圧に応じて入射光がこの液晶部分を
通過可能とされ、全体として液晶パネルからは画像信号
に応じたコントラストを持つ光が出射される。

【００３８】ここで、上記保持された画像信号Ｓ１、Ｓ
２、…、Ｓｎがリークするのを防ぐために、上記画素電
極９と対向電極との間に形成される液晶容量と並列に蓄
積容量７０が付加されている。そして、画素電極９に印
加された画像信号Ｓ１、Ｓ２、…、Ｓｎに対応する電圧
は、上記ソース電極の電圧が印加された時間よりも約３
桁程度長い時間だけ蓄積容量７０により保持される。

【００３９】この構成により、上記画像信号Ｓ１、Ｓ
２、…、Ｓｎの保持特性は更に改善され、コントラスト
比の高い液晶パネルが実現できる。

【００４０】なお、蓄積容量７０を形成する方法として
は、容量を形成するための配線である図示しない容量線
を用いてもよいし、本第１実施形態の如く前段の走査線
３との間で容量を形成してもよい。

【００４１】次に、本発明に係る一の画素部及びその近
傍の具体的な構成について、図２及び図３を用いて詳説
する。

【００４２】先ず、図２に示すように、液晶パネルのＴ
ＦＴアレイ基板上には、マトリクス状に複数の透明な画
素電極９が設けられており、画素電極９の縦横の境界に
各々沿ってデータ線６及び走査線３が設けられている。

【００４３】このうち、データ線６は、コンタクトホー
ル５を介して、ポリシリコン膜からなると共にＴＦＴ３
０を形成する半導体層１のうちの後述するソース領域に
電気的に接続されている。

【００４４】一方、画素電極９は、第２コンタクトホー
ルとしてのコンタクトホール８、島状に形成された第１
電極としての金属電極１５及び第１コンタクトホールと
してのコンタクトホール１１を介して半導体層１のうち
の後述するドレイン領域に電気的に接続されている。

【００４５】また、半導体層１のうち後述のチャネル領
域Ｃ１及びＣ２（図２中右下りの斜線の領域。本第１実
施形態においては、ＴＦＴ３０としては、いわゆるデュ
アルゲート型のＴＦＴ３０が形成されている。）に対向
するように走査線３（ゲート電極）が配置されている。

【００４６】ここで、上記画素電極９、金属電極１５及
びドレイン領域は、相互に異なる層に形成されると共
に、夫々が後述する層間絶縁膜により絶縁されており、
更に画素電極９と金属電極１５とがコンタクトホール８
を用いて接続され、金属電極１５とドレイン領域とがコ
ンタクトホール１１を用いて接続されている。

【００４７】そして、第１実施形態の画素部において
は、コンタクトホール１１が形成されている部分から、
金属電極１５を、当該コンタクトホール１１に対して画
素電極９の中心（すなわち、画素部の中心）と反対方向
（すなわち、画素電極９の中心から遠い周辺部の方向。
図２においては、左方向）に延長して形成し、当該延長
した金属電極１５の部分上にコンタクトホール８を形成
している。

【００４８】この構成により、液晶に接することとなる
コンタクトホール８が画素部の中心から離れた位置にあ
るので、第１実施形態の画素部におけるディスクリネー
ションラインＤＬとしては、開口部Ｒから離れた図２に
点線で示す位置に形成される。

【００４９】なお、対向基板２０における開口部Ｒ以外
の部分は、外光の漏れ込み等を防止するために、いわゆ
るブラックマトリクス（ＢＭ）が形成されている。

【００５０】更に、第１実施形態の画素部においては、
前段の走査線３の一部を対応するデータ線６の下部に
（図２において下方に）延長して形成することにより、
蓄積容量７０を構成する一の容量電極７０ａとしてい
る。

【００５１】同様に、半導体層１の一部をデータ線６の
下部及び前段の走査線３の下部に（図２において上方及
び左方に）延長して形成することにより、蓄積容量７０
を構成する他の容量電極７０ｂとしている。

【００５２】次に、図２に示す各部の断面構造について
図３を用いて説明すると、先ず、図２中Ａ−Ａ鋳f面に
ついては、図３（ａ）に示すように、液晶パネルは、透
明なＴＦＴアレイ基板１０と、これに対向配置される透
明な対向基板２０とを備えている。

【００５３】このとき、ＴＦＴアレイ基板１０は、例え
ば石英基板からなり、対向基板２０は、例えばガラス基
板や石英基板からなる。

【００５４】そして、ＴＦＴアレイ基板１０には、画素
電極９が設けられており、その上側には、ラビング処理
等の所定の配向処理が施された図示しない配向膜が設け
られている。

【００５５】ここで、画素電極９としては、例えば、Ｉ
ＴＯ膜（インジウム・ティン・オキサイド膜）などの透
明導電性薄膜が用いられている。また配向膜としては、
例えば、ポリイミド薄膜などの有機薄膜が用いられてい
る。

【００５６】一方、対向基板２０には、その全面に渡っ
て対向電極（共通電極）２１が設けられており、その下
側には、ラビング処理等の所定の配向処理が施された図
示しない配向膜が設けられている。

【００５７】このとき、対向電極２１としては、例え
ば、画素電極９と同様にＩＴＯ膜などの透明導電性薄膜
が用いられており、配向膜は、同様にポリイミド薄膜な
どの有機薄膜が用いられている。

【００５８】なお、対向基板２０には、所定の大きさ及
び膜厚を有する上記ブラックマトリクス（遮光膜）が形
成されている。

【００５９】更にＴＦＴアレイ基板１０上には、図３に
示すように、各画素電極９に対応する位置に、当該画素
電極９をスイッチング制御する上記ＴＦＴ３０が設けら
れている。

【００６０】ここで、当該ＴＦＴ３０内には、上記半導
体層１に対してドナー又はアクセプタとしてのイオンを
注入する等の方法により上記ドレイン領域Ｄとソース領
域Ｓが形成されている。

【００６１】そして、当該ドレイン領域Ｄがコンタクト
ホール１１、金属電極１５及びコンタクトホール８を介
して画素電極９に接続されている。

【００６２】また、当該ソース領域Ｓがコンタクトホー
ル５を介してデータ線６に接続されている。

【００６３】更に、ドレイン領域Ｄ及びソース領域Ｓの
上には、チャネル領域Ｃ１及びＣ２と走査線３（ゲート
電極）との間を絶縁するゲート絶縁膜１２が形成されて
いる。

【００６４】更にまた、金属電極１５又はデータ線６と
ゲート絶縁膜１２との間には第１層間絶縁膜１３が形成
されており、コンタクトホール５及び１１は、当該ゲー
ト絶縁膜１２及び第１層間絶縁膜１３を貫通して夫々ド
レイン領域Ｄ又はソース領域Ｓに到達するように構成さ
れている。

【００６５】また、上記第１層間絶縁膜１３の上には、
画素電極９と金属電極１５又はデータ線６とを絶縁する
ための第２層間絶縁膜１４が形成されている。そして、
コンタクトホール８は、当該第２層間絶縁膜１４を貫通
して金属電極１５に到達するように形成されている。

【００６６】ここで、当該第２層間絶縁膜１４は、画素
電極９と金属電極１５又はデータ線６とを絶縁すると共
に、画素電極９を平坦に形成するためＴＦＴ３０が形成
されている領域を平坦化させる平坦化膜の機能をも担っ
ている。

【００６７】なお、第１層間絶縁膜１３又は第２層間絶
縁膜１４の材料としては、例えば、ＮＳＧ（ノンドープ
トシリケートガラス）、ＰＳＧ（リンシリケートガラ
ス）、ＢＳＧ（ボロンシリケートガラス）、ＢＰＳＧ
（ボロンリンシリケートガラス）などの高絶縁性ガラス
又は酸化シリコン膜、窒化シリコン膜等が用いられる。

【００６８】この図３（ａ）においては、上述したよう
に、金属電極１５が画素部の中心方向と反対方向に延長
して形成されており、当該延長された部分にコンタクト
ホール８が形成されている。

【００６９】一方、画素電極９と対向電極２１とが対面
するように配置されたＴＦＴアレイ基板１０と対向基板
２０との間には、後述のシール材５２（図５及び図６参
照）により囲まれた空間に液晶が封入され、液晶層５０
が形成される。

【００７０】この液晶層５０は、画素電極９からの電界
が印加されていない状態で配向膜により所定の配向状態
を採るように封入されている。より具体的に液晶層５０
は、例えば、一種又は数種類のネマティック液晶を混合
した液晶からなる。

【００７１】また、シール材５２は、ＴＦＴアレイ基板
１０及び対向基板２０をそれらの周辺で貼り合わせるた
めの、例えば光硬化性樹脂や熱硬化性樹脂からなる接着
剤であり、両基板間の距離を所定値とするためのグラス
ファイバー或いはガラスビーズ等のスペーサが混入され
ている。

【００７２】次に、図２中Ｂ−Ｂ’断面図については、
図３（ｂ）に示すように、ＴＦＴアレイ基板１０上に形
成されている半導体層１の一部に、ポリシリコンからな
るチャネル領域Ｃ１が形成されており、当該チャネル領
域Ｃ１の上部にはゲート絶縁膜１２を挟んで走査線３が
配置されている。

【００７３】この構成により、ＴＦＴ３０の動作時にお
いては、走査信号Ｇ１、Ｇ２、…、Ｇｍが印加されたタ
イミングにおいてチャネル領域Ｃ１（及びＣ２）に電子
又は正孔が誘起され（すなわち、ＴＦＴ３０がオン状態
となり）、データ線６から供給される画像信号Ｓ１、Ｓ
２、…、Ｓｎをドレイン領域Ｄに伝送することとなる。

【００７４】一方、走査線３上に形成されている第１層
間絶縁膜１３上には上述した金属電極１５が形成されて
おり、その上の第２層間絶縁膜１４中にコンタクトホー
ル８が形成され、更に当該第２層間絶縁膜１４上の画素
部に対応する位置に画素電極９が形成されている。

【００７５】なお、図３（ｂ）においては、対向基板２
０の構成については、上記図３（ａ）に示す場合と同様
であるので、記載を省略している。

【００７６】次に、図２中Ｃ−Ｃ’断面図については、
図３（ｃ）に示すように、半導体層１の一部がデータ線
６下に延長されており、これが蓄積容量７０を構成する
一の容量電極７０ｂとなっている。

【００７７】一方、ゲート絶縁膜１２を挟んで当該容量
電極７０ｂ上には、前段の走査線３を延長することによ
り形成された容量電極７０ａが積層されている。

【００７８】そして、これら容量電極７０ａと７０ｂと
でゲート絶縁膜１２を挟むことで、当該ゲート絶縁膜１
２を誘電体膜とした蓄積容量７０が形成されるのであ
る。

【００７９】なお、容量電極７０ｂは、前段の走査線３
自体の下まで延長されており、この部分でも、間にゲー
ト絶縁膜１２を挟んで当該容量電極７０ｂと走査線３と
で蓄積容量７０が形成されている。

【００８０】このように広い面積を有する蓄積容量７０
を形成することにより、上述したように、データ線６か
ら印加された画像信号Ｓ１、Ｓ２、…、Ｓｎに対応する
電圧を、その印加時間よりも約３桁程度長い時間だけ保
持することが可能となる。

【００８１】なお、図３（ｃ）においても、対向基板２
０の構成については、上記図３（ａ）に示す場合と同様
であるので、記載を省略している。

【００８２】次に、図４を用いて、第１実施形態の液晶
パネルにおけるＴＦＴアレイ基板１０上の２次元的レイ
アウトの一例を、当該ＴＦＴアレイ基板１０上に設けら
れる周辺回路と共に示す。

【００８３】図４に示すように、上述した画素部を複数
個マトリクス上に含む画像表示領域の周辺のＴＦＴアレ
イ基板１０上には、データ線６を駆動するデータ線駆動
回路１０１、走査線３を駆動する走査線駆動回路１０
４、配線１０５、データ線６にプリチャージ信号を供給
するプリチャージ回路１０８が、ＴＦＴアレイ基板１０
内の周辺回路として設けられている。

【００８４】このうち、データ線駆動回路１０１及び走
査線駆動回路１０４は、複数のデータ線６及び走査線３
に各々電気的に接続されている。そして、データ線駆動
回路１０１には、図示しない制御回路から即時表示可能
な形式に変換された上記画像信号が入力される。

【００８５】その後、上記走査線駆動回路１０４がパル
ス的に走査線３に順番に上記走査信号を送出するのに対
応して、データ線駆動回路１０１が上記画像信号に応じ
た信号電圧をデータ線６に送る。

【００８６】このとき、データ線駆動回路１０１に加え
て、データ線駆動回路からの駆動信号に応じて画像信号
線からの画像信号をサンプリングするサンプリング回路
（図示せず）を設けるように構成してもよい。

【００８７】一方、プリチャージ回路１０８は、プリチ
ャージを行うように、即ち、データ線６に対し画像信号
の電圧を小さな負荷で書き込めるようにデータ線６に所
定電圧レベルのプリチャージ信号を画像信号に先行して
夫々供給するように構成されている。

【００８８】また、複数の画素部を含む画像表示領域の
周囲には、遮光用の周辺見切り５３が形成されている。
この周辺見切り５３は、ＴＦＴアレイ基板１０上の表示
領域と表示領域周辺の非表示領域とを区分するための遮
光膜である。

【００８９】なお、画像表示領域を構成する複数の画素
部のうち、図４中最上段の一行を構成する蓄積容量７０
のドレイン領域Ｄに接続されていない他端は、定電位線
７１を介して走査線駆動回路１０４に接続されており、
常に定電位に保持されている。

【００９０】次に、以上説明したように構成された液晶
パネルの実際の全体構成を、図５及び図６を用いて説明
する。

【００９１】なお、図５はＴＦＴアレイ基板１０をその
上に形成された各構成要素と共に対向基板２０の側から
見た平面図であり、図６は対向基板２０を含めて示す図
５のＨ−Ｈ’断面図である。

【００９２】図５に示すように、ＴＦＴアレイ基板１０
の上には、シール材５２がその縁に沿って設けられてお
り、その内側に並行して遮光性の周辺見切り５３が設け
られている。

【００９３】一方、シール材５２の外側の領域には、デ
ータ線駆動回路１０１及び実装端子１０２がＴＦＴアレ
イ基板１０の一辺に沿って設けられており、走査線駆動
回路１０４が、この一辺に隣接する２辺に沿って設けら
れている。

【００９４】このとき、走査線３に供給される走査信号
の遅延が問題にならないのならば、走査線駆動回路１０
４は片側だけでも良いことは言うまでもない。

【００９５】また、データ線駆動回路１０１を画像表示
領域の辺に沿って両側に配列してもよい。より具体的に
は、例えば、奇数列のデータ線６には画像表示領域の一
方の辺に沿って配設されたデータ線駆動回路から画像信
号を供給し、偶数列のデータ線６には当該画像表示領域
の反対側の辺に沿って配設されたデータ線駆動回路から
画像信号を供給するようにしてもよい。

【００９６】このようにデータ線６を櫛歯状に駆動する
ようにすれば、データ線駆動回路１０１の占有面積を拡
張することができるため、複雑な回路を構成することが
可能となる。

【００９７】更に、ＴＦＴアレイ基板１０の残る一辺に
は、画像表示領域の両側に設けられた走査線駆動回路１
０４間をつなぐための複数の配線１０５が設けられてお
り、更に、周辺見切り５３の下に図示しないプリチャー
ジ回路１０８（図４参照）が設けられている。

【００９８】また、対向基板２０のコーナー部の少なく
とも１箇所においては、ＴＦＴアレイ基板１０と対向基
板２０との間で電気的導通をとるための導通材１０６が
設けられている。

【００９９】そして、図６に示すように、図５に示した
シール材５２とほぼ同じ輪郭を持つ対向基板２０が当該
シール材５２によりＴＦＴアレイ基板１０に固着されて
いる。

【０１００】以上説明したように、第１実施形態の液晶
パネルによれば、画素電極９とドレイン領域Ｄとを接続
する金属電極１５と当該画素電極９とを接続するコンタ
クトホール８が、コンタクトホール１１に対して画素部
内の周辺部となる領域に形成されているので、液晶層５
０の配向性に影響を及ぼすコンタクトホール８が画素部
の中心から離れた位置に形成されていることにより、デ
ィスクリネーションラインＤＬが画素部の周縁に近い部
位に形成されることとなり、液晶層５０の配向性が乱れ
る領域を極限化して画素部の開口率を向上させることが
できる。

【０１０１】また、コンタクトホール８が金属電極１５
における平坦部分上に形成されているので、当該コンタ
クトホール８を小型化しても金属電極１５との間で十分
な電気的導通が取れることとなり、従って、コンタクト
ホール８を小型化してディスクリネーションラインＤＬ
を更に画素部の外側に移行させることができ、画素部の
開口率を更に向上させることができる。

【０１０２】更に、ＴＦＴ３０が二つのチャネル領域Ｃ
１及びＣ２を有しているので、チャネル領域が一つの場
合に比して液晶層５０を駆動するためにドレイン領域Ｄ
に印加することが必要なドレイン電圧を低減することが
でき、ＴＦＴ３０のいわゆるオフ電流を低減することが
できる。

【０１０３】更にまた、複数のチャネル領域Ｃ１及びＣ
２を有するＴＦＴ３０であってもコンタクトホール８が
液晶層５０の配向性の均一性に与える影響を低減して開
口率を向上させることができる。

【０１０４】更に、複数のチャネル領域Ｃ１及びＣ２が
半導体層１を平面内で折り曲げて配置することにより形
成されているので、複数のチャネル領域Ｃ１及びＣ２、
ドレイン領域Ｄ及びソース領域Ｓが相互に近接して形成
されていることとなり、ＴＦＴ３０が占める画素部内の
領域を極小化することができるので、画素部における開
口率を更に向上させることができる。

【０１０５】（II）第２実施形態 次に本発明に係る他の実施形態である第２実施形態につ
いて、図７及び図８を用いて説明する。

【０１０６】なお、図７は第２実施形態に係るデータ
線、走査線、画素電極等が形成されたＴＦＴアレイ基板
中の一の画素部及びその近傍の構成を模式的に示す平面
図であり、図８は図７のＡ−Ａ’断面図（図８
（ａ））、Ｂ−Ｂ’断面図（図８（ｂ））及びＣ−Ｃ’
断面図（図８（ｃ））を夫々模式的に示す断面図であ
る。

【０１０７】上述の第１実施形態においては、ＴＦＴ３
０としてデュアルゲート型のＴＦＴを用いた場合の各素
子の配置例について説明したが、本第２実施形態では、
ＴＦＴとして三つのチャネル領域を備えたいわゆるトリ
プルゲート型のＴＦＴを用いる。

【０１０８】また、図７及び図８において、上記第１実
施形態と同様の部材については、同様の部材番号を付し
て細部の説明は省略する。

【０１０９】更に、第２実施形態においては、画素部に
おける素子の配置以外の構成（液晶パネルとしての二次
元配置等）及び動作は第１実施形態と同様であるので、
これも細部の説明は省略する。

【０１１０】先ず、図７に示すように、第２実施形態の
ＴＦＴ３０’は、半導体層１を走査線３の下を三回横切
るように折り曲げて配置することにより、三つのチャネ
ル領域Ｃ１、Ｃ２及びＣ３（図７中右下りの斜線の領
域）を形成している。

【０１１１】従って、ＴＦＴ３０’では、ドレイン領域
Ｄ、チャネル領域Ｃ１、Ｃ２及びＣ３並びにソース領域
Ｓが相互に半導体層１で接続される構成となっている。

【０１１２】そして、ドレイン領域Ｄは、コンタクトホ
ール１１を介して島状の金属電極１５に接続されてお
り、更に金属電極１５がコンタクトホール８を介して画
素電極９に接続されている。

【０１１３】このとき、第２実施形態の画素部において
は、第１実施形態と同様に、コンタクトホール１１が形
成されている部分から、金属電極１５を、当該コンタク
トホール１１に対して画素電極９の中心と反対方向（図
７においては、左方向）に延長して形成し、当該延長し
た金属電極１５の部分上にコンタクトホール８が形成さ
れている。この場合、コンタクトホール８はチャネル領
域Ｃ２とチャネル領域Ｃ３とを接続する半導体層１の上
方に形成されている。

【０１１４】この構成により、第１実施形態と同様に、
液晶に接することとなるコンタクトホール８が画素部の
中心から離れた位置に形成されているので、第２実施形
態の画素部におけるディスクリネーションラインＤＬと
しては、その開口部から離れた図７に点線で示す位置に
形成される。

【０１１５】更に、第２実施形態の画素部においては、
第１実施形態と同様に、前段の走査線３の一部を対応す
る延長して形成することにより、蓄積容量７０を構成す
る一の容量電極７０ａとし、更に、半導体層１の一部を
延長して形成することにより、蓄積容量７０を構成する
他の容量電極７０ｂとしている。

【０１１６】次に、図７に示す各部の断面構造について
図８を用いて説明すると、先ず、図７中Ａ−Ａ’断面図
については、図８（ａ）に示すように、ドレイン領域Ｄ
はコンタクトホール１１、金属電極１５及びコンタクト
ホール８を介して画素電極９に接続されている。

【０１１７】また、ソース領域Ｓはコンタクトホール５
を介してデータ線６に接続されている。

【０１１８】そして、図８（ａ）においては、島状の金
属電極１５が画素部の中心方向と反対方向に延長して形
成されており、当該延長された部分にコンタクトホール
８が形成されている。

【０１１９】なお、図８（ａ）においては、対向基板２
０の構成については、上記第１実施形態に示す場合と同
様であるので、記載を省略している。

【０１２０】次に、図７中Ｂ−Ｂ’断面図については、
図８（ｂ）に示すように、ＴＦＴアレイ基板１０上に形
成されている半導体層１の一部にチャネル領域Ｃ２が形
成されており、当該チャネル領域Ｃ２の上部にはゲート
絶縁膜１２を挟んで走査線３が配置されている。

【０１２１】一方、走査線３上に形成されている第１層
間絶縁膜１３上には上述した金属電極１５が形成されて
おり、その上の第２層間絶縁膜１４中にコンタクトホー
ル８が形成され、更に当該第２層間絶縁膜１４上の画素
部に対応する位置に画素電極９が形成されている。

【０１２２】なお、図８（ｂ）においては、対向基板２
０の構成については、上記第１実施形態に示す場合と同
様であるので、記載を省略している。

【０１２３】次に、図７中Ｃ−Ｃ’断面図については、
図８（ｃ）に示すように、半導体層１の一部がデータ線
６下に延長されており、これが蓄積容量７０を構成する
一の容量電極７０ｂとなっている。

【０１２４】一方、ゲート絶縁膜１２を挟んで当該容量
電極７０ｂ上には、前段の走査線３を延長することによ
り形成された容量電極７０ａが積層されている。

【０１２５】そして、これら容量電極７０ａと７０ｂと
でゲート絶縁膜１２を挟むことで、当該ゲート絶縁膜１
２を誘電体膜とした蓄積容量７０が形成されている。

【０１２６】なお、容量電極７０ｂは、前段の走査線３
自体の下まで延長されており、この部分でも、間にゲー
ト絶縁膜１２を挟んで当該容量電極７０ｂと走査線３と
で蓄積容量７０が形成されている。

【０１２７】なお、図８（ｃ）においても、対向基板２
０の構成については、上記第１実施形態に示す場合と同
様であるので、記載を省略している。

【０１２８】以上説明したように、第２実施形態の液晶
パネルによれば、第１実施形態の液晶パネルの有する効
果と同様の効果が奏されると共に、これに加えて、チャ
ネル領域が一つのＴＦＴ３０’について三つ形成されて
いるので、チャネル領域が一つ又は二つの場合に比して
液晶層５０を駆動するためにドレイン領域Ｄに印加する
ことが必要なドレイン電圧を更に低減することができ、
ＴＦＴ３０のいわゆるオフ電流を更に低減することがで
きる。

【０１２９】更にまた、三つのチャネル領域Ｃ１乃至Ｃ
３を有するＴＦＴ３０’であってもコンタクトホール８
が液晶層５０の配向性の均一性に与える影響を低減して
開口率を向上させることができる。

【０１３０】更に、複数のチャネル領域Ｃ１乃至Ｃ３が
半導体層１を平面内で折り曲げて配置することにより形
成されているので、複数のチャネル領域Ｃ１乃至Ｃ３、
ドレイン領域Ｓ及びソース領域Ｓが相互に近接して形成
されていることとなり、ＴＦＴ３０が占める画素部内の
領域を極小化することができるので、画素部における開
口率を更に向上させることができる。

【０１３１】（III）第３実施形態 次に本発明に係る他の実施形態である第３実施形態につ
いて、図９及び図１０を用いて説明する。

【０１３２】なお、図９は第３実施形態に係るデータ
線、走査線、画素電極等が形成されたＴＦＴアレイ基板
中の一の画素部及びその近傍の構成を模式的に示す平面
図であり、図９は図８のＡ−Ａ’断面図（図９
（ａ））、Ｂ−Ｂ’断面図（図９（ｂ））及びＣ−Ｃ’
断面図（図９（ｃ））を夫々模式的に示す断面図であ
る。

【０１３３】上述の第２実施形態においては、ＴＦＴ３
０としてトリプルゲート型のＴＦＴ３０’を用いたた場
合の各素子の配置例について説明したが、本第３実施形
態では、ＴＦＴとして第１実施形態と同様の二つのチャ
ネル領域を有するデュアルゲート型のＴＦＴを用いると
共に、ＴＦＴアレイ基板１０上に上記データ線、走査
線、ＴＦＴ及び各コンタクトホール（夫々は、不透明な
材料により形成されている。）を用いていわゆる遮光膜
を形成し、当該遮光膜により上記ディスクリネーション
ラインを含む画質に悪影響を及ぼす領域を遮光する素子
配置とした例である。

【０１３４】また、図９及び図１０において、上記第１
実施形態又は第２実施形態と同様の部材については、同
様の部材番号を付して細部の説明は省略する。

【０１３５】更に、第３実施形態においては、画素部に
おける素子の配置以外の構成（液晶パネルとしての二次
元配置等）及び動作は第１実施形態又は第２実施形態と
同様であるので、これも細部の説明は省略する。

【０１３６】先ず、図９に示すように、第３実施形態の
ＴＦＴ３０’’は、走査線３の一部をコンタクトホール
８の下に延長すると共に、当該延長部分及び他の走査線
３の部分の下に半導体層１が配置されるように当該半導
体層１を直角に折り曲げて配置することにより、二つの
チャネル領域Ｃ１及びＣ２（図９中右下りの斜線の領
域）を形成している。

【０１３７】従って、ＴＦＴ３０’’は、ドレイン領域
Ｄ、チャネル領域Ｃ１及びＣ２並びにソース領域Ｓが相
互に半導体層１で接続される構成となっている。

【０１３８】そして、ドレイン領域Ｄは、コンタクトホ
ール１１を介して島状の金属電極１５に接続されてお
り、更に金属電極１５がコンタクトホール８を介して画
素電極９に接続されている。

【０１３９】このとき、第３実施形態の画素部において
は、第１実施形態又は第３実施形態と同様に、コンタク
トホール１１が形成されている部分から、金属電極１５
を、当該コンタクトホール１１に対して画素電極９の中
心と反対方向（図９においては、左方向）に延長して形
成し、当該延長した金属電極１５の部分上にコンタクト
ホール８が形成されている。この場合、コンタクトホー
ル８はチャネル領域Ｃ２の上方に形成される。

【０１４０】従って、第３実施形態のコンタクトホール
８の下に走査線３の延長部分が存在することとなるの
で、結果としてコンタクトホール８の深さが上記第１実
施形態又は第２実施形態の場合よりも浅くなり、よっ
て、コンタクトホール８自体の平面的な大きさも小型化
されている。

【０１４１】この構成により、第１実施形態又は第２実
施形態と同様に、液晶に接することとなるコンタクトホ
ール８が画素部の中心から離れた位置に形成されている
ので、第３実施形態の画素部におけるディスクリネーシ
ョンラインＤＬとしては、その開口部から離れた図９に
点線で示す位置に形成される。

【０１４２】なお、図９に示す構成では、上述のように
コンタクトホール８を小型化すると共に更に図９中左方
向の位置に形成できるので、ディスクリネーションライ
ンＤＬも更に左方向の位置に形成されることとなり、更
に高開口率化を図れることとなる。

【０１４３】更に、第３実施形態の画素部においては、
第１実施形態又は第２実施形態と同様に、前段の走査線
３の一部を対応する延長して形成することにより、蓄積
容量７０を構成する一の容量電極７０ａとし、更に、半
導体層１の一部を延長して形成することにより、蓄積容
量７０を構成する他の容量電極７０ｂとしている。

【０１４４】次に、図９に示す各部の断面構造について
図１０を用いて説明すると、先ず、図９中Ａ−Ａ’断面
図については、図１０（ａ）に示すように、ドレイン領
域Ｄはコンタクトホール１１、金属電極１５及びコンタ
クトホール８を介して画素電極９に接続されている。

【０１４５】また、ソース領域Ｓはコンタクトホール５
を介してデータ線６に接続されている。

【０１４６】そして、図１０（ａ）においては、島状の
金属電極１５が画素部の中心方向と反対方向に延長して
形成されており、当該延長された部分にコンタクトホー
ル８が形成されている。

【０１４７】また、ＴＦＴ３０’’ついては、第１実施
形態又は第２実施形態と異なり、低濃度のドーピングが
施されたドーピング領域Ｃ１’がチャネル領域Ｃ１とド
レイン領域Ｄとの間に形成されており、従って、第３実
施形態のＴＦＴ３０’’は、いわゆるＬＤＤ（Lightly
Doped Drain）構造となっている。

【０１４８】なお、図１０（ａ）においては、対向基板
２０の構成については、上記第１実施形態又は第２実施
形態に示す場合と同様であるので、記載を省略してい
る。

【０１４９】次に、図９中Ｂ−Ｂ’断面図については、
図１０（ｂ）に示すように、コンタクトホール８の直下
にチャネル領域Ｃ１が形成されており、当該チャネル領
域Ｃ１とコンタクトホール８の間の層には、チャネル領
域Ｃ１に対してゲート絶縁膜１２を挟んで走査線３が配
置されていると共に、金属電極１５が形成されている。

【０１５０】また、チャネル領域Ｃ１が形成されている
層と同じ層内には、次段の画素部における蓄積容量７０
を構成する容量電極７０ｂと、データ線６の下に形成さ
れる容量電極７０ｂに繋がる半導体層１が形成されてい
る。

【０１５１】なお、図１０（ｂ）においては、対向基板
２０の構成については、上記第１実施形態又は第２実施
形態に示す場合と同様であるので、記載を省略してい
る。

【０１５２】次に、図９中Ｃ−Ｃ’断面図については、
図１０（ｃ）に示すように、半導体層１の一部がデータ
線６下に延長されており、これが蓄積容量７０を構成す
る一の容量電極７０ｂとなっている。

【０１５３】一方、ゲート絶縁膜１２を挟んで当該容量
電極７０ｂ上には、前段の走査線３を延長することによ
り形成された容量電極７０ａが積層されている。

【０１５４】そして、これら容量電極７０ａと７０ｂと
でゲート絶縁膜１２を挟むことで、当該ゲート絶縁膜１
２を誘電体膜とした蓄積容量７０が形成されている。

【０１５５】なお、容量電極７０ｂは、前段の走査線３
自体の下まで延長されており、この部分でも、間にゲー
ト絶縁膜１２を挟んで当該容量電極７０ｂと走査線３と
で蓄積容量７０が形成されている。

【０１５６】なお、図１０（ｃ）においても、対向基板
２０の構成については、上記第１実施形態又は第２実施
形態に示す場合と同様であるので、記載を省略してい
る。

【０１５７】以上説明したように、第３実施形態の液晶
パネルによれば、上記第１実施形態又は第２実施形態の
液晶パネルの有する効果と同様の効果が奏されると共
に、上記データ線、走査線、ＴＦＴ及び各コンタクトホ
ールを用いてＴＦＴアレイ基板１０上に遮光膜を形成
し、当該遮光膜により上記ディスクリネーションライン
ＤＬを含む画質に悪影響を及ぼす領域を遮光し、且つデ
ィスクリネーションラインＤＬが更に画素部内の周縁部
に形成されることとなるので、対向基板側に遮光膜を形
成する必要がなく、より高開口率化を図ることができ
る。

【０１５８】なお、上述した各実施形態のＴＦＴアレイ
基板１０上に、製造途中や出荷時の当該液晶装置の品
質、欠陥等を検査するための検査回路等を更に形成して
もよい。

【０１５９】また、データ線駆動回路１０１及び走査線
駆動回路１０４をＴＦＴアレイ基板１０の上に設ける代
わりに、例えばＴＡＢ（テープオートメイテッドボンデ
ィング基板）上に実装された駆動用ＬＳＩに、ＴＦＴア
レイ基板１０の周辺部に設けられた異方性導電フィルム
を介して電気的及び機械的に接続するようにしてもよ
い。

【０１６０】更に、対向基板２０の投射光が入射する側
及びＴＦＴアレイ基板１０の出射光が出射する側には各
々、例えば、ＴＮ（ツイステッドネマティック）モー
ド、ＳＴＮ（スーパーＴＮ）モード、Ｄ−ＳＴＮ（ダブ
ル−ＳＴＮ）モード等の動作モードや、ノーマリーホワ
イトモード／ノーマリーブラックモードの別に応じて、
偏光フィルム、位相差フィルム、偏光板などを所定の方
向で配置することもできる。

【０１６１】ここで、以上説明した各実施形態における
液晶パネルは、カラー液晶プロジェクタに適用されるた
め、３枚の液晶パネルがＲＧＢ用のライトバルブとして
各々用いられ、各パネルには各々ＲＧＢ色分解用のダイ
クロイックミラーを介して分解された各色の光が投射光
として各々入射されることになる。

【０１６２】従って、各実施形態では、対向基板２０に
カラーフィルタは設けられていない。

【０１６３】しかしながら、画素電極９に対向する開口
部Ｒとなっている領域にＲＧＢのカラーフィルタをその
保護膜と共に対向基板２０上に形成してもよい。このよ
うにすれば、液晶プロジェクタ以外の直視型や反射型の
カラー液晶テレビなどのカラー液晶装置に各実施形態に
おける液晶パネルを適用できる。

【０１６４】更に、対向基板２０上に１画素1個対応す
るようにマイクロレンズを形成してもよい。このように
すれば、入射光の集光効率を向上することで、明るい液
晶装置が実現できる。

【０１６５】更にまた、対向基板２０上に何層もの屈折
率の相違する干渉層を堆積することで、光の干渉を利用
して、ＲＧＢ色を作り出すダイクロイックフィルタを形
成してもよい。このダイクロイックフィルタ付き対向基
板によれば、より明るいカラー液晶表示装置が実現でき
る。

【０１６６】また、各画素に設けられるＴＦＴとして
は、ポリシリコンＴＦＴであるとして説明したが、これ
以外にアモルファスシリコンＴＦＴ等の他の形式のＴＦ
Ｔに対しても本発明は有効である。

【０１６７】更に、いわゆるセルフアライン型のＴＦＴ
やオフセット型のＴＦＴに対しても本発明は有効であ
る。

【０１６８】

【発明の効果】以上説明したように、本発明によれば、
電気光学素子の駆動特性に影響を及ぼす第２コンタクト
ホールが画素部の中心から離れた位置に形成されている
ので、当該第２コンタクトホールの存在が当該電気光学
素子の駆動特性に与える影響を低減することができる。

【０１６９】より具体的には、液晶素子の配向の連続性
に影響を与える第２コンタクトホールが画素部の中心か
ら離れて形成されているので、当該影響を低減して画素
部における開口率を向上させることができる。

【図面の簡単な説明】

【図１】第１実施形態における画像形成領域を構成する
マトリクス状の複数の画素部に設けられた各種素子、配
線等の等価回路図である。

【図２】第１実施形態に係るデータ線、走査線、画素電
極等が形成されたＴＦＴアレイ基板中の一の画素部及び
その近傍の構成を模式的に示す平面図である。

【図３】図２の各部の断面図であり、（ａ）は図２のＡ
−Ａ’断面を模式的に示す断面図であり、（ｂ）は図２
のＢ−Ｂ’断面を模式的に示す断面図であり、（ｃ）は
図２のＣ−Ｃ’断面を模式的に示す断面図である。

【図４】ＴＦＴアレイ基板上の２次元的な配線レイアウ
ト等を周辺回路と共に示す平面図である。

【図５】ＴＦＴアレイ基板をその上に形成された各構成
要素と共に対向基板の側から見た平面図である。

【図６】対向基板を含めて示す図５のＨ−Ｈ’断面図で
ある。

【図７】第２実施形態に係るデータ線、走査線、画素電
極等が形成されたＴＦＴアレイ基板中の一の画素部及び
その近傍の構成を模式的に示す平面図である。

【図８】図７の各部の断面図であり、（ａ）は図７のＡ
−Ａ’断面を模式的に示す断面図であり、（ｂ）は図７
のＢ−Ｂ’断面を模式的に示す断面図であり、（ｃ）は
図７のＣ−Ｃ’断面を模式的に示す断面図である。

【図９】第３実施形態に係るデータ線、走査線、画素電
極等が形成されたＴＦＴアレイ基板中の一の画素部及び
その近傍の構成を模式的に示す平面図である。

【図１０】図９の各部の断面図であり、（ａ）は図９の
Ａ−Ａ’断面を模式的に示す断面図であり、（ｂ）は図
９のＢ−Ｂ’断面を模式的に示す断面図であり、（ｃ）
は図９のＣ−Ｃ’断面を模式的に示す断面図である。

【符号の説明】

１…半導体層 ３…走査線（ゲート電極） ５、８、１１…コンタクトホール ６…データ線（ソース電極） ９…画素電極 １０…ＴＦＴアレイ基板 １２…ゲート絶縁膜 １３…第１層間絶縁膜 １４…第２層間絶縁膜 １５…金属電極 ２０…対向基板 ２１…対向電極 ３０、３０’、３０’’…ＴＦＴ ５０…液晶層 ５２…シール材 ５３…見切り ７０…蓄積容量 ７１…定電位線 ７０ａ、７０ｂ…容量電極 １０１…データ線駆動回路 １０４…走査線駆動回路 １０８…プリチャージ回路 Ｃ１、Ｃ２、Ｃ３…チャネル領域 Ｃ１’…ドーピング領域 ＤＬ…ディスクリネーションライン Ｒ…開口部 Ｄ…ドレイン領域 Ｓ…ソース領域

Claims (5)

【特許請求の範囲】
1. 【請求項１】 複数の走査線と、複数のデータ線と、各
   前記走査線と各前記データ線に接続されたスイッチング
   素子と、前記スイッチング素子に電気的に接続された画
   素電極とを有する電気光学装置であって、 前記スイッチング素子は、当該スイッチング素子上に形
   成されている第１絶縁膜に形成された第１コンタクトホ
   ールを介して当該第１絶縁膜上に形成されている第１電
   極に接続されていると共に、 当該第１電極は、前記第１絶縁膜及び当該第１電極上に
   形成された第２絶縁膜に形成された第２コンタクトホー
   ルを介して当該第２絶縁膜上に形成された前記画素電極
   に接続され、 更に前記第２コンタクトホールが前記第１コンタクトホ
   ールよりも前記画素電極の周辺側に配置されていること
   を特徴とする電気光学装置。
2. 【請求項２】 請求項１に記載の電気光学装置におい
   て、 前記第２コンタクトホールは、前記第１電極における平
   坦部分上に形成されていることを特徴とする電気光学装
   置。
3. 【請求項３】 請求項１又は２に記載の電気光学装置に
   おいて、 前記電気光学素子は液晶素子であると共に、 前記スイッチング素子は薄膜化されたトランジスタ素子
   であり、 当該トランジスタ素子のドレイン領域が前記第１コンタ
   クトホールを介して前記第１電極に接続されていること
   を特徴とする電気光学装置。
4. 【請求項４】 請求項３に記載の電気光学装置におい
   て、 前記トランジスタ素子に含まれる半導体層が前記走査線
   と絶縁され且つ当該走査線と複数回交差することにより
   複数個のトランジスタが直列接続されて当該トランジス
   タ素子が形成されていることを特徴とする電気光学装
   置。
5. 【請求項５】 請求項３から４のいずれか一項に記載の
   電気光学装置において、 少なくとも、前記走査線、前記データ線、前記スイッチ
   ング素子、前記第１コンタクトホール及び前記第２コン
   タクトホールが不透明体により形成されていると共に、 当該各不透明体により前記電気光学装置に外部から入射
   する光を遮光する遮光領域が形成されており、 更に前記液晶素子における液晶の非連続面を示す非連続
   面線が当該遮光領域内に形成されていることを特徴とす
   る電気光学装置。