JP2000114203A - アレイ状半導体チップとその製造方法 - Google Patents
アレイ状半導体チップとその製造方法Info
- Publication number
- JP2000114203A JP2000114203A JP27632798A JP27632798A JP2000114203A JP 2000114203 A JP2000114203 A JP 2000114203A JP 27632798 A JP27632798 A JP 27632798A JP 27632798 A JP27632798 A JP 27632798A JP 2000114203 A JP2000114203 A JP 2000114203A
- Authority
- JP
- Japan
- Prior art keywords
- array
- semiconductor chip
- dpi
- semiconductor chips
- wafer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B41—PRINTING; LINING MACHINES; TYPEWRITERS; STAMPS
- B41J—TYPEWRITERS; SELECTIVE PRINTING MECHANISMS, i.e. MECHANISMS PRINTING OTHERWISE THAN FROM A FORME; CORRECTION OF TYPOGRAPHICAL ERRORS
- B41J2/00—Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed
- B41J2/435—Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed characterised by selective application of radiation to a printing material or impression-transfer material
- B41J2/447—Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed characterised by selective application of radiation to a printing material or impression-transfer material using arrays of radiation sources
- B41J2/45—Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed characterised by selective application of radiation to a printing material or impression-transfer material using arrays of radiation sources using light-emitting diode [LED] or laser arrays
Landscapes
- Physics & Mathematics (AREA)
- Optics & Photonics (AREA)
- Health & Medical Sciences (AREA)
- General Health & Medical Sciences (AREA)
- Toxicology (AREA)
- Led Devices (AREA)
- Solid State Image Pick-Up Elements (AREA)
- Semiconductor Integrated Circuits (AREA)
- Dicing (AREA)
Abstract
(57)【要約】 （修正有）
【課題】作業効率の向上と複数の異なる密度のＬＥＤア
レイを同時に製造する。 【解決手段】ウエハ内にオリフラに対して垂直な複数の
アレイ状半導体チップ列を持ち、アレイ状半導体チップ
は、複数の同一ピッチの素子が一直線状に形成され、長
手方向がオリフラに対し平行に配置され、ウエハをアレ
イ状半導体チップに裁断して形成しするアレイ状半導体
チップとその製造方法。
レイを同時に製造する。 【解決手段】ウエハ内にオリフラに対して垂直な複数の
アレイ状半導体チップ列を持ち、アレイ状半導体チップ
は、複数の同一ピッチの素子が一直線状に形成され、長
手方向がオリフラに対し平行に配置され、ウエハをアレ
イ状半導体チップに裁断して形成しするアレイ状半導体
チップとその製造方法。
Description
【０００１】
【発明の属する技術分野】本発明は、ＬＥＤアレイな
ど、ＬＥＤプリントヘッド、ライン状センサに用いるＣ
ＣＤラインセンサ等に用いられるアレイ状半導体チップ
及びその製造方法、特にその裁断方法であって、特にＬ
ＥＤプリントヘッドに使用するアレイ状半導体チップの
裁断方法に関する。
ど、ＬＥＤプリントヘッド、ライン状センサに用いるＣ
ＣＤラインセンサ等に用いられるアレイ状半導体チップ
及びその製造方法、特にその裁断方法であって、特にＬ
ＥＤプリントヘッドに使用するアレイ状半導体チップの
裁断方法に関する。
【０００２】
【従来の技術】電子写真プリンタの光源としては、従来
は、ＬＥＤプリントヘッドが知られている。このような
ＬＥＤプリントヘッドを備えたＬＥＤプリンタは、光源
であるＬＥＤアレイがヘッドとしてソリッドステート化
されており、またレーザプリンタのような機械的駆動部
がないため高い信頼性が得られ、さらに光路長が短いた
め小型化が可能である。一般のレーザー方式では１点の
光源をドラム全体に走査するため、ポリゴンミラーなど
の複雑な内部光学メカニズムが必要となっている。この
ＬＥＤアレイ方式の場合、ドラムに沿って光源が一列に
並んでいるために可動部分が無く、コンパクトなメカニ
ズムでありながら用紙の端までシャープな印字が可能で
ある。また、ＬＥＤアレイは、量産実績のある半導体製
造技術で生産されているため、量産化による低コスト化
を期待することができる。
は、ＬＥＤプリントヘッドが知られている。このような
ＬＥＤプリントヘッドを備えたＬＥＤプリンタは、光源
であるＬＥＤアレイがヘッドとしてソリッドステート化
されており、またレーザプリンタのような機械的駆動部
がないため高い信頼性が得られ、さらに光路長が短いた
め小型化が可能である。一般のレーザー方式では１点の
光源をドラム全体に走査するため、ポリゴンミラーなど
の複雑な内部光学メカニズムが必要となっている。この
ＬＥＤアレイ方式の場合、ドラムに沿って光源が一列に
並んでいるために可動部分が無く、コンパクトなメカニ
ズムでありながら用紙の端までシャープな印字が可能で
ある。また、ＬＥＤアレイは、量産実績のある半導体製
造技術で生産されているため、量産化による低コスト化
を期待することができる。
【０００３】ＬＥＤプリンタでは、その印字プロセスは
以下のような順序で進められる。まず、感光ドラムに帯
電器を用いて一様な電荷を与える。次に、感光ドラム面
にＬＥＤアレイからの光を集束性ロッドレンズアレイを
介して結像させ、潜像を形成する。次いで、現像機によ
り可視像とし、その後記録紙に転写、定着させる。さら
に、残留トナーのクリーニング、残留電位の除電を行い
印字プロセスを終了する。なお、感光ドラムについて
も、ＬＥＤの発光波長に合った感度特性をもつものが開
発されている。
以下のような順序で進められる。まず、感光ドラムに帯
電器を用いて一様な電荷を与える。次に、感光ドラム面
にＬＥＤアレイからの光を集束性ロッドレンズアレイを
介して結像させ、潜像を形成する。次いで、現像機によ
り可視像とし、その後記録紙に転写、定着させる。さら
に、残留トナーのクリーニング、残留電位の除電を行い
印字プロセスを終了する。なお、感光ドラムについて
も、ＬＥＤの発光波長に合った感度特性をもつものが開
発されている。
【０００４】ＬＥＤの材料には、光のアイソレーション
ができ、高密度化が可能な拡散プロセスができ、なおか
つ経済的価格で安定した特性が得られることが要求され
ている。このような要求を満たすものとしては、現在、
ＧaＡs基板上に気相成長したＧaＡsＰが最適であるとさ
れている。
ができ、高密度化が可能な拡散プロセスができ、なおか
つ経済的価格で安定した特性が得られることが要求され
ている。このような要求を満たすものとしては、現在、
ＧaＡs基板上に気相成長したＧaＡsＰが最適であるとさ
れている。
【０００５】このようなＬＥＤを製造するには、Ｎ型Ｇ
aＡsＰエピウエハにＣＶＤ法等によって拡散防止膜を形
成し、これにホトリソグラフィ−法によって発光窓を開
ける。次に、ウエハおよびＰ型不純物を石英アンプルに
真空封入し、約７００〜８００℃の温度で最大数時間拡
散を行い、発光窓にＰＮ接合を形成する。また、拡散温
度を８００℃の高温で数分行ない十分な不純物の表面濃
度を高くしておき約６００〜７００℃の低温で数時間〜
数十時間拡散する方法もある。拡散深さとしては３〜5
μｍが適当である。
aＡsＰエピウエハにＣＶＤ法等によって拡散防止膜を形
成し、これにホトリソグラフィ−法によって発光窓を開
ける。次に、ウエハおよびＰ型不純物を石英アンプルに
真空封入し、約７００〜８００℃の温度で最大数時間拡
散を行い、発光窓にＰＮ接合を形成する。また、拡散温
度を８００℃の高温で数分行ない十分な不純物の表面濃
度を高くしておき約６００〜７００℃の低温で数時間〜
数十時間拡散する方法もある。拡散深さとしては３〜5
μｍが適当である。
【０００６】次いで、Ｐ側にＡｌ,Ｎ側にＡｕ合金をそ
れぞれ蒸着してオーミック電極を形成する。発光部寸法
は密度(解像度)によっておおむね決まり、1アレイ状半
導体チップ当たりの素子数はアレイ状半導体チップ歩留
りと寸法により６４素子または１２８素子が実用的であ
る。発光波長は材料の組成で決まり、通常、６６０ｎｍ
のピ−ク波長のものが多く使用されている。
れぞれ蒸着してオーミック電極を形成する。発光部寸法
は密度(解像度)によっておおむね決まり、1アレイ状半
導体チップ当たりの素子数はアレイ状半導体チップ歩留
りと寸法により６４素子または１２８素子が実用的であ
る。発光波長は材料の組成で決まり、通常、６６０ｎｍ
のピ−ク波長のものが多く使用されている。
【０００７】図６に示したのは、このＬＥＤプリンタに
おいてＬＥＤアレイを備えだＬＥＤプリンタヘッドの要
部であり、基板にＬＥＤアレイ６１を一直線上にダイボ
ンディングし、その両側又は片側にＩＣ６６を導電性ぺ
一ストにてダイポンドし、ワイヤボンドによって電気的
接続を行ったものである。図示しないが、信号および電
源は、フレキシブルプリント基板を介して前記ＬＥＤア
レイ６１を実装した基板に供給されるようになってい
る。また、ＬＥＤアレイ６１を連続的に接続できるかど
うかは、アレイ状半導体チップの裁断精度によって決ま
るようになっている。更に、ＬＥＤアレイ６１内の発光
部６５の光量バラツキは現状では土１０％のレベルから
土４０％までが１ウエハ内に含まれており、プロービン
グ検査により選別され、土２０％以下のものが使用され
ている。
おいてＬＥＤアレイを備えだＬＥＤプリンタヘッドの要
部であり、基板にＬＥＤアレイ６１を一直線上にダイボ
ンディングし、その両側又は片側にＩＣ６６を導電性ぺ
一ストにてダイポンドし、ワイヤボンドによって電気的
接続を行ったものである。図示しないが、信号および電
源は、フレキシブルプリント基板を介して前記ＬＥＤア
レイ６１を実装した基板に供給されるようになってい
る。また、ＬＥＤアレイ６１を連続的に接続できるかど
うかは、アレイ状半導体チップの裁断精度によって決ま
るようになっている。更に、ＬＥＤアレイ６１内の発光
部６５の光量バラツキは現状では土１０％のレベルから
土４０％までが１ウエハ内に含まれており、プロービン
グ検査により選別され、土２０％以下のものが使用され
ている。
【０００８】このようにＬＥＤアレイ６１を一直線上に
ダイボンディングし、発光部６５が１列になるように複
数個整列する際には、隣接するＬＥＤアレイの最端の発
光部６２どうしのピッチ６３がＬＥＤアレイ６１内の発
光部６５のピッチ６４と等しくなるようにＬＥＤアレイ
６１を一直線上にダイボンディングすることが要求され
ている。このために、ＬＥＤアレイ６１の端面の仕上が
り精度の安定化、とりわけＬＥＤアレイ６１裏面（発光
部のある面に対して反対側）の端面精度、特に“ばり”
の存在が好ましくない。この“ばり”があることによっ
て整列精度が悪くなり各発光部間の寸法より広くなって
しまう不具合が生ずる。
ダイボンディングし、発光部６５が１列になるように複
数個整列する際には、隣接するＬＥＤアレイの最端の発
光部６２どうしのピッチ６３がＬＥＤアレイ６１内の発
光部６５のピッチ６４と等しくなるようにＬＥＤアレイ
６１を一直線上にダイボンディングすることが要求され
ている。このために、ＬＥＤアレイ６１の端面の仕上が
り精度の安定化、とりわけＬＥＤアレイ６１裏面（発光
部のある面に対して反対側）の端面精度、特に“ばり”
の存在が好ましくない。この“ばり”があることによっ
て整列精度が悪くなり各発光部間の寸法より広くなって
しまう不具合が生ずる。
【０００９】前述した様に、ＬＥＤアレイ６１裏面の端
面精度は、整列精度に影響する。従って、高精度な裁断
技術が必要とされる。この接続部分の裁断については、
へき開を利用したスクライブ法が用いられている。この
方法だとウエハを分割した際の裏面の“ばり”を最小限
に抑えることができる。近年、ＬＥＤアレイの高密度化
（高解像度化）が要求されるのにともないＬＥＤアレイ
の種類も増えている。特に、ＬＥＤアレイを製造する工
程中でも、１ロットで複数枚のウエハ−を処理できない
裁断工程では、装置１台で１枚のウエハ−しか処理でき
ず工程の処理能力を上げるには装置を増やすしか方法が
なかった。また、複数の種類のＬＥＤアレイを製造する
たびに装置のプログラムの設定（プログラム）を変えた
りブレ−ドやスクライバ−針の寿命が不規則であった
り、熟練者でなければその微妙な調整ができないといっ
た不都合があった。
面精度は、整列精度に影響する。従って、高精度な裁断
技術が必要とされる。この接続部分の裁断については、
へき開を利用したスクライブ法が用いられている。この
方法だとウエハを分割した際の裏面の“ばり”を最小限
に抑えることができる。近年、ＬＥＤアレイの高密度化
（高解像度化）が要求されるのにともないＬＥＤアレイ
の種類も増えている。特に、ＬＥＤアレイを製造する工
程中でも、１ロットで複数枚のウエハ−を処理できない
裁断工程では、装置１台で１枚のウエハ−しか処理でき
ず工程の処理能力を上げるには装置を増やすしか方法が
なかった。また、複数の種類のＬＥＤアレイを製造する
たびに装置のプログラムの設定（プログラム）を変えた
りブレ−ドやスクライバ−針の寿命が不規則であった
り、熟練者でなければその微妙な調整ができないといっ
た不都合があった。
【００１０】
【課題が解決しようとする課題】前述したように、装置
の処理能力を上げることが出来ず、装置の台数を増やす
しか方法がないため、常に装置を稼動させなければなら
ず、工程者にかかる負担も大きくなる。また、異なる種
類のＬＥＤアレイを製造するたびにフルオ−トの装置で
あっても設定（プログラム）を変えなければならない。
更に、スクライバ−の針やダイシングブレ−ドもそのた
びに交換したり、それらの交換時間が常に一定でなかっ
たりして、紛らわしいものとなっており熟練者にしか出
来ない作業となっている。
の処理能力を上げることが出来ず、装置の台数を増やす
しか方法がないため、常に装置を稼動させなければなら
ず、工程者にかかる負担も大きくなる。また、異なる種
類のＬＥＤアレイを製造するたびにフルオ−トの装置で
あっても設定（プログラム）を変えなければならない。
更に、スクライバ−の針やダイシングブレ−ドもそのた
びに交換したり、それらの交換時間が常に一定でなかっ
たりして、紛らわしいものとなっており熟練者にしか出
来ない作業となっている。
【００１１】本発明は、同時に数種類のＬＥＤアレイを
製造することで、基本的には前記した装置１台あたりの
処理能力は向上できないが、工程者がいちいち装置のプ
ログラムを変えたりしないで同一の作業ができるので、
作業効率がよくなり、複数の異なる密度（解像度）のＬ
ＥＤアレイも同時に製造する方法を提供するものであ
る。
製造することで、基本的には前記した装置１台あたりの
処理能力は向上できないが、工程者がいちいち装置のプ
ログラムを変えたりしないで同一の作業ができるので、
作業効率がよくなり、複数の異なる密度（解像度）のＬ
ＥＤアレイも同時に製造する方法を提供するものであ
る。
【００１２】
【課題を解決するための手段】本発明は、ウエハ内にオ
リエン−テ−ションフラットに対して垂直な複数のアレ
イ状半導体チップ列を持っており、該アレイ状半導体チ
ップは、複数の同一ピッチからなる素子が一直線状に形
成されており、長手方向がオリエン−テ−ションフラッ
トに対し平行に配置され、該ウエハを該アレイ状半導体
チップに裁断して形成したアレイ状半導体チップとその
製造方法において、該アレイ状半導体チップ列は、隣接
するアレイ状半導体チップ列とは素子密度を異ならせて
いる。また、前記隣接するアレイ状半導体チップ列のア
レイ状半導体チップが、高密度と低密度の素子からなる
アレイ状半導体チップ列であり、夫々が交互に配列して
ありアレイ状半導体チップ列の間隔が、高密度の素子か
らなるアレイ状半導体チップ列の素子ピッチより広く低
密度の素子からなるアレイ状半導体チップの素子ピッチ
より狭くしてある。更に、該アレイ状半導体チップ列間
をへき開方向に略一致させるスクライブラインを設け、
前記スクライブラインの直下に、溝を形成し、スクライ
ブによるバリも防止している。前記溝は、エッチング又
は、ダイシングにより形成されている。前記スクライブ
ラインは、窒化膜又は窒化膜上にポリイミド膜を設けた
多層膜によって形成される溝である。
リエン−テ−ションフラットに対して垂直な複数のアレ
イ状半導体チップ列を持っており、該アレイ状半導体チ
ップは、複数の同一ピッチからなる素子が一直線状に形
成されており、長手方向がオリエン−テ−ションフラッ
トに対し平行に配置され、該ウエハを該アレイ状半導体
チップに裁断して形成したアレイ状半導体チップとその
製造方法において、該アレイ状半導体チップ列は、隣接
するアレイ状半導体チップ列とは素子密度を異ならせて
いる。また、前記隣接するアレイ状半導体チップ列のア
レイ状半導体チップが、高密度と低密度の素子からなる
アレイ状半導体チップ列であり、夫々が交互に配列して
ありアレイ状半導体チップ列の間隔が、高密度の素子か
らなるアレイ状半導体チップ列の素子ピッチより広く低
密度の素子からなるアレイ状半導体チップの素子ピッチ
より狭くしてある。更に、該アレイ状半導体チップ列間
をへき開方向に略一致させるスクライブラインを設け、
前記スクライブラインの直下に、溝を形成し、スクライ
ブによるバリも防止している。前記溝は、エッチング又
は、ダイシングにより形成されている。前記スクライブ
ラインは、窒化膜又は窒化膜上にポリイミド膜を設けた
多層膜によって形成される溝である。
【００１３】
【発明の実施の形態】本発明の第一の実施形態を図１に
示す。図１は、ウエハ−のオリエンテションフラットに
対し垂直方向に異なる素子密度のアレイ状半導体チップ
列１が形成されたウエハ−を示す。詳細には、ウエハ−
は、Ｎ型ＧａＡｓ基板上にＧａＡｓＰを気相成長したＧ
ａＡｓＰエピウエハ−を使用している。ＧａＡｓＰエピ
ウエハ−を有機物除去洗浄し、その後、重金属洗浄、軽
金属洗浄し、純水洗浄、超音波洗浄等の工程を終え、窒
化膜を８００〜１０００オングストロ−ム、ＣＶＤ法に
より、５００℃以下の低温で拡散防止膜を堆積させる。
フォトリソグラフィ−工程で発光窓を開ける。Ｐ型不純
物を前記ウエハ−とともに石英アンプルに入れ７００℃
で１時間ほど拡散する。各工程の前、特に膜の堆積や塗
布その他の蒸着や拡散等の工程の前には必ず前処理を行
うことは、言うまでもない。前処理としては、通常フッ
酸処理や硫酸：過酸化水素：水を３：１：１の比率で温
度２０℃±１℃でエッチング処理を行っている。
示す。図１は、ウエハ−のオリエンテションフラットに
対し垂直方向に異なる素子密度のアレイ状半導体チップ
列１が形成されたウエハ−を示す。詳細には、ウエハ−
は、Ｎ型ＧａＡｓ基板上にＧａＡｓＰを気相成長したＧ
ａＡｓＰエピウエハ−を使用している。ＧａＡｓＰエピ
ウエハ−を有機物除去洗浄し、その後、重金属洗浄、軽
金属洗浄し、純水洗浄、超音波洗浄等の工程を終え、窒
化膜を８００〜１０００オングストロ−ム、ＣＶＤ法に
より、５００℃以下の低温で拡散防止膜を堆積させる。
フォトリソグラフィ−工程で発光窓を開ける。Ｐ型不純
物を前記ウエハ−とともに石英アンプルに入れ７００℃
で１時間ほど拡散する。各工程の前、特に膜の堆積や塗
布その他の蒸着や拡散等の工程の前には必ず前処理を行
うことは、言うまでもない。前処理としては、通常フッ
酸処理や硫酸：過酸化水素：水を３：１：１の比率で温
度２０℃±１℃でエッチング処理を行っている。
【００１４】図１の様に４００ＤＰＩと６００ＤＰＩの
ＬＥＤアレイ列（以下アレイ状半導体チップ２、３）を
交互にならべている。図２には、図１の要部を示す。図
３は、図２の断面図である。４００ＤＰＩのアレイ状半
導体チップ４では各素子７の素子間ピッチａがａ＝６
３．５μｍでり、６００ＤＰＩのアレイ状チップ５で
は、各素子８の素子間ピッチｂがｂ＝４２．３μｍとな
る。当社の最適アレイ状半導体チップ素子（発光部）幅
は、４００ＤＰＩと６００ＤＰＩで夫々４０μｍと２５
μｍである。又４００ＤＰＩと６００ＤＰＩのアレイ状
半導体チップ列間をｃとすると理論上ｃ≦（（ａ＋ｂ）
／２））＝５２．９１５μｍとなる。但し、装置などの
寸法精度を考慮した場合、４００ＤＰＩと６００ＤＰＩ
の最端発光部（最端素子部）の中心からアレイ状半導体
チップ端面までの長さをｄとｅとするとｄ≦３１．７５
μｍで且つｅ≦２１．１５μｍである。
ＬＥＤアレイ列（以下アレイ状半導体チップ２、３）を
交互にならべている。図２には、図１の要部を示す。図
３は、図２の断面図である。４００ＤＰＩのアレイ状半
導体チップ４では各素子７の素子間ピッチａがａ＝６
３．５μｍでり、６００ＤＰＩのアレイ状チップ５で
は、各素子８の素子間ピッチｂがｂ＝４２．３μｍとな
る。当社の最適アレイ状半導体チップ素子（発光部）幅
は、４００ＤＰＩと６００ＤＰＩで夫々４０μｍと２５
μｍである。又４００ＤＰＩと６００ＤＰＩのアレイ状
半導体チップ列間をｃとすると理論上ｃ≦（（ａ＋ｂ）
／２））＝５２．９１５μｍとなる。但し、装置などの
寸法精度を考慮した場合、４００ＤＰＩと６００ＤＰＩ
の最端発光部（最端素子部）の中心からアレイ状半導体
チップ端面までの長さをｄとｅとするとｄ≦３１．７５
μｍで且つｅ≦２１．１５μｍである。
【００１５】４００ＤＰＩと６００ＤＰＩのアレイ状半
導体チップ２、３の端面をスクライブする時、配列精度
を考慮し余裕をもった最適スクライブ箇所は、４００Ｄ
ＰＩと６００ＤＰＩで夫々最端発光部（最端素子部）中
心よりそれぞれｄ≦２３．９４±２．５μｍで且つｅ＝
１５．９５±２．５μｍである。その際のスクライブ加
工精度は±２．５μｍであり、現状スクライブ用の膜を
設けスクライブライン６を５．０μｍとっており、その
センタ−の２．５μｍのところでスクライブする様にし
ている。最端発光部の端部からアレイ状半導体チップ端
面までのジャスト〜５μｍの所で、スクライブすること
が、現状限界である。
導体チップ２、３の端面をスクライブする時、配列精度
を考慮し余裕をもった最適スクライブ箇所は、４００Ｄ
ＰＩと６００ＤＰＩで夫々最端発光部（最端素子部）中
心よりそれぞれｄ≦２３．９４±２．５μｍで且つｅ＝
１５．９５±２．５μｍである。その際のスクライブ加
工精度は±２．５μｍであり、現状スクライブ用の膜を
設けスクライブライン６を５．０μｍとっており、その
センタ−の２．５μｍのところでスクライブする様にし
ている。最端発光部の端部からアレイ状半導体チップ端
面までのジャスト〜５μｍの所で、スクライブすること
が、現状限界である。
【００１６】しかしながら、４００ＤＰＩと６００ＤＰ
Ｉのアレイ状半導体チップ列を交互にならべた時は、４
００ＤＰＩのアレイ状半導体チップ４には、当然余裕が
できスクライブライン６も６００ＤＰＩのアレイ状半導
体チップ５に合わせて設計するので４００ＤＰＩのアレ
イ状半導体チップ４のスクライブでの不良発生率も大幅
に減少する。また、同時に４００ＤＰＩと６００ＤＰＩ
のアレイ状半導体チップ４、５が製造できスクライバ−
のプログラムを種類の異なるアレイ状半導体チップをス
クライビングする度に変えたりしないで良く作業効率
が、向上する。更にスクライバ−針の交換時期も同一パ
タ−ンのウエハ−を使用しているので一定になり、熟練
者でなければ難しい交換作業も効率よく常に同一周期で
交換できるようになりいっそう作業効率が向上する。こ
のように、本発明は、作業効率を向上させなお且つ隣接
する低密度のアレイ状半導体チップの不良発生率を低減
することが可能である。
Ｉのアレイ状半導体チップ列を交互にならべた時は、４
００ＤＰＩのアレイ状半導体チップ４には、当然余裕が
できスクライブライン６も６００ＤＰＩのアレイ状半導
体チップ５に合わせて設計するので４００ＤＰＩのアレ
イ状半導体チップ４のスクライブでの不良発生率も大幅
に減少する。また、同時に４００ＤＰＩと６００ＤＰＩ
のアレイ状半導体チップ４、５が製造できスクライバ−
のプログラムを種類の異なるアレイ状半導体チップをス
クライビングする度に変えたりしないで良く作業効率
が、向上する。更にスクライバ−針の交換時期も同一パ
タ−ンのウエハ−を使用しているので一定になり、熟練
者でなければ難しい交換作業も効率よく常に同一周期で
交換できるようになりいっそう作業効率が向上する。こ
のように、本発明は、作業効率を向上させなお且つ隣接
する低密度のアレイ状半導体チップの不良発生率を低減
することが可能である。
【００１７】本発明の第二の実施例の要部を図４に示
す。図４の断面図を図５に示す。６００ＤＰＩのアレイ
状半導体チップ１４では各素子１７の素子間ピッチｆが
ｆ＝４２．３μｍでり、１２００ＤＰＩのアレイ状半導
体チップ１５では、各素子１８の素子間ピッチｇがｇ＝
２１．２μｍとなる。当社の最適アレイ状半導体チップ
発光部（素子）幅は、発光部（素子１７、１８）の面積
にもよるが、６００ＤＰＩと１２００ＤＰＩで夫々２５
μｍと１０μｍである。又６００ＤＰＩと１２００ＤＰ
Ｉの各アレイ状半導体チップ１４、１５の最端発光部
（最端素子部）の中心間をｈとすると理論上ｈ≦（（ｆ
＋ｇ）／２））＝３１．７６５μｍとなる。但し、６０
０ＤＰＩと１２００ＤＰＩの最端発光部（最端素子部）
の中心からアレイ状半導体チップ端面までの長さをｉと
ｊとするとｉ≦１８．４５μｍで且つｊ≦１０．５μｍ
である。
す。図４の断面図を図５に示す。６００ＤＰＩのアレイ
状半導体チップ１４では各素子１７の素子間ピッチｆが
ｆ＝４２．３μｍでり、１２００ＤＰＩのアレイ状半導
体チップ１５では、各素子１８の素子間ピッチｇがｇ＝
２１．２μｍとなる。当社の最適アレイ状半導体チップ
発光部（素子）幅は、発光部（素子１７、１８）の面積
にもよるが、６００ＤＰＩと１２００ＤＰＩで夫々２５
μｍと１０μｍである。又６００ＤＰＩと１２００ＤＰ
Ｉの各アレイ状半導体チップ１４、１５の最端発光部
（最端素子部）の中心間をｈとすると理論上ｈ≦（（ｆ
＋ｇ）／２））＝３１．７６５μｍとなる。但し、６０
０ＤＰＩと１２００ＤＰＩの最端発光部（最端素子部）
の中心からアレイ状半導体チップ端面までの長さをｉと
ｊとするとｉ≦１８．４５μｍで且つｊ≦１０．５μｍ
である。
【００１８】従って、各アレイ状半導体チップ列の最端
発光部の中心間は、Ｈ＝２３．９５±２．５μｍであ
る。６００ＤＰＩと１２００ＤＰＩのアレイ状半導体チ
ップの端面をスクライブする時、配列精度を考慮し余裕
をもった最適スクライブ箇所は、６００ＤＰＩと１２０
０ＤＰＩで夫々最端発光部中心よりそれぞれｉ≦１５．
９５±２．５μｍで且つｊ＝８±２．５μｍである。そ
の際のスクライブ加工精度は±２．５μｍであり、現状
スクライブ用の膜を設けスクライブライン１６を５．０
μｍとっており、そのセンタ−の２．５μｍのところで
スクライブする様にしている。
発光部の中心間は、Ｈ＝２３．９５±２．５μｍであ
る。６００ＤＰＩと１２００ＤＰＩのアレイ状半導体チ
ップの端面をスクライブする時、配列精度を考慮し余裕
をもった最適スクライブ箇所は、６００ＤＰＩと１２０
０ＤＰＩで夫々最端発光部中心よりそれぞれｉ≦１５．
９５±２．５μｍで且つｊ＝８±２．５μｍである。そ
の際のスクライブ加工精度は±２．５μｍであり、現状
スクライブ用の膜を設けスクライブライン１６を５．０
μｍとっており、そのセンタ−の２．５μｍのところで
スクライブする様にしている。
【００１９】アレイ状半導体チップ端面のジャスト〜５
μｍの間で、スクライブすることが、現状限界である。
６００ＤＰＩと１２００ＤＰＩでは、スクライバ−の加
工精度が現状±２．５μｍだが、精度が上がれば当然本
発明の第一実施例のごとく低密度（６００ＤＰＩ）のア
レイ状半導体チップの不良率が減少するのは言うまでも
ない。スクライブライン用の膜として窒化膜を利用した
りさらにその上に、ポリイミド膜をつけたりすることに
よってスクライブラインに沿ってスクライバ−針をスム
−ズに移動させることができる。このように、６００Ｄ
ＰＩと１２００ＤＰＩのアレイ状半導体チップ列を交互
にならべた時は、同時に６００ＤＰＩと１２００ＤＰＩ
のアレイ状半導体チップが製造できスクライバ−のプロ
グラムをアレイ状半導体チップの種類によって変えたり
しないで良く作業効率が、向上する。
μｍの間で、スクライブすることが、現状限界である。
６００ＤＰＩと１２００ＤＰＩでは、スクライバ−の加
工精度が現状±２．５μｍだが、精度が上がれば当然本
発明の第一実施例のごとく低密度（６００ＤＰＩ）のア
レイ状半導体チップの不良率が減少するのは言うまでも
ない。スクライブライン用の膜として窒化膜を利用した
りさらにその上に、ポリイミド膜をつけたりすることに
よってスクライブラインに沿ってスクライバ−針をスム
−ズに移動させることができる。このように、６００Ｄ
ＰＩと１２００ＤＰＩのアレイ状半導体チップ列を交互
にならべた時は、同時に６００ＤＰＩと１２００ＤＰＩ
のアレイ状半導体チップが製造できスクライバ−のプロ
グラムをアレイ状半導体チップの種類によって変えたり
しないで良く作業効率が、向上する。
【００２０】また、第一及び第二の実施形態とも共通し
て言えることであるが、スクライブライン直下には、溝
が形成されており、スクライブした後に、ロ−ラ−によ
り加圧されウエハ−は、アレイ状半導体チップに分割さ
れる。この時の“ばり”を防止する手段として、予めス
クライブライン直下のウエハ−裏面に溝を形成してお
き、その溝形成手段としては、スクライブラインと同時
にフォトリソグライフィ−工程で、両面露光を利用しパ
タ−ン形成し、２０℃±１℃の硫酸：過酸化水素：水＝
３：１：１で数十秒エッチングして形成するか、ハ−フ
ダイシングにて形成する。また、ウエハ−厚みを２００
〜２５０μｍ好ましくは２１０〜２３０μｍとするとよ
り一層“ばり”の発生を防止できる。
て言えることであるが、スクライブライン直下には、溝
が形成されており、スクライブした後に、ロ−ラ−によ
り加圧されウエハ−は、アレイ状半導体チップに分割さ
れる。この時の“ばり”を防止する手段として、予めス
クライブライン直下のウエハ−裏面に溝を形成してお
き、その溝形成手段としては、スクライブラインと同時
にフォトリソグライフィ−工程で、両面露光を利用しパ
タ−ン形成し、２０℃±１℃の硫酸：過酸化水素：水＝
３：１：１で数十秒エッチングして形成するか、ハ−フ
ダイシングにて形成する。また、ウエハ−厚みを２００
〜２５０μｍ好ましくは２１０〜２３０μｍとするとよ
り一層“ばり”の発生を防止できる。
【００２１】ここでは、最端発光部の裁断について詳し
く述べたが、アレイ状半導体チップ長手方向の裁断は、
通常ダイシングにて行う。このように、本発明は、作業
効率を向上させなお且つ場合によっては、隣接する低密
度のアレイ状半導体チップの不良発生率も低減すること
が可能である。さらに、本発明の一例として３００、４
００、６００、１２００ＤＰＩ等の2種類以上のアレイ
状半導体チップ列を一枚のウエハ−のオリエンテション
フラットに夫々並べても装置のプログラムを変えたり、
スクライバ−針の一定周期の取替え作業を行えて作業効
率よいのはいうまでもない。ここでは、特に説明を加え
なかったがライン状のＣＣＤセンサ等アレイ状半導体チ
ップ全てに、本発明は適用できる。
く述べたが、アレイ状半導体チップ長手方向の裁断は、
通常ダイシングにて行う。このように、本発明は、作業
効率を向上させなお且つ場合によっては、隣接する低密
度のアレイ状半導体チップの不良発生率も低減すること
が可能である。さらに、本発明の一例として３００、４
００、６００、１２００ＤＰＩ等の2種類以上のアレイ
状半導体チップ列を一枚のウエハ−のオリエンテション
フラットに夫々並べても装置のプログラムを変えたり、
スクライバ−針の一定周期の取替え作業を行えて作業効
率よいのはいうまでもない。ここでは、特に説明を加え
なかったがライン状のＣＣＤセンサ等アレイ状半導体チ
ップ全てに、本発明は適用できる。
【００２２】
【発明の効果】以上のごとく、同時に数種類のアレイ状
半導体チップを製造することで、基本的には装置１台あ
たりの処理能力は向上できないが、工程者がいちいち装
置のプログラムを変えたりしないで同一の作業ができる
ので、作業効率がよくなる。また、複数の異なる密度
（解像度）のアレイ状半導体チップ同時に製造すること
もできる。スクライバ−のプログラムを種類の異なるア
レイ状半導体チップをスクライビングする度に変えたり
しないで良く作業効率が向上する。更にスクライバ−針
の交換時期も同一パタ−ンのウエハ−を使用しているの
で一定になり、熟練者でなければ難しい交換作業も効率
よく一定周期で交換できるようになりいっそう作業効率
が向上する。このように、本発明は、作業効率を向上さ
せなお且つ隣接する低密度のアレイ状半導体チップの不
良発生率を低減させることが可能である。
半導体チップを製造することで、基本的には装置１台あ
たりの処理能力は向上できないが、工程者がいちいち装
置のプログラムを変えたりしないで同一の作業ができる
ので、作業効率がよくなる。また、複数の異なる密度
（解像度）のアレイ状半導体チップ同時に製造すること
もできる。スクライバ−のプログラムを種類の異なるア
レイ状半導体チップをスクライビングする度に変えたり
しないで良く作業効率が向上する。更にスクライバ−針
の交換時期も同一パタ−ンのウエハ−を使用しているの
で一定になり、熟練者でなければ難しい交換作業も効率
よく一定周期で交換できるようになりいっそう作業効率
が向上する。このように、本発明は、作業効率を向上さ
せなお且つ隣接する低密度のアレイ状半導体チップの不
良発生率を低減させることが可能である。
【図１】本発明のウエハ−状にパタ−ニングされたアレ
イ状半導体チップを示す図である。
イ状半導体チップを示す図である。
【図２】本発明に関する第一の実施形態の要部を示す図
である。
である。
【図３】図２の断面図を示す図である。
【図４】本発明に関する第二の実施形態の要部を示す図
である。
である。
【図５】図３の断面図を示す図である。
【図６】従来のＬＥＤプリンタヘッドの要部を示す図で
ある。
ある。
６１・・・ＬＥＤアレイ ６２・・・ＬＥＤアレイの最端発光部 ６３・・・ＬＥＤアレイの最端発光部どうしのピッチ ６４・・・ＬＥＤアレイ内の発光部のピッチ ６５・・・発光部 ６６・・・ＩＣ １・・・アレイ状半導体チップ列 ２・・・４００ＤＰＩのＬＥＤアレイ列（４００ＤＰＩ
のアレイ状半導体チップ列） ３・・・６００ＤＰＩのＬＥＤアレイ列（６００ＤＰＩ
のアレイ状半導体チップ列） ４・・・４００ＤＰＩのアレイ状チップ ５、１４・・・６００ＤＰＩのアレイ状チップ １５・・・１２００ＤＰＩのアレイ状チップ ６、１６・・・スクライブライン ７、８、１７、１８・・・素子（発光部）
のアレイ状半導体チップ列） ３・・・６００ＤＰＩのＬＥＤアレイ列（６００ＤＰＩ
のアレイ状半導体チップ列） ４・・・４００ＤＰＩのアレイ状チップ ５、１４・・・６００ＤＰＩのアレイ状チップ １５・・・１２００ＤＰＩのアレイ状チップ ６、１６・・・スクライブライン ７、８、１７、１８・・・素子（発光部）
───────────────────────────────────────────────────── フロントページの続き Ｆターム(参考） 4M118 AA10 AB10 BA10 EA01 FA08 5F038 CA01 DF20 EZ01 EZ02 EZ11 EZ20 5F041 AA31 AA41 CA02 CA38 CA46 CA64 CA72 CA74 CA75 CA76 CB24 DB07 FF13
Claims (7)
- 【請求項１】ウエハ内にオリエン−テ−ションフラット
に対して垂直な複数のアレイ状半導体チップ列を持って
おり、該アレイ状半導体チップは、複数の同一ピッチか
らなる素子が一直線状に形成されており、長手方向がオ
リエン−テ−ションフラットに対し平行に配置され、該
ウエハを該アレイ状半導体チップに裁断して形成したア
レイ状半導体チップにおいて、該アレイ状半導体チップ
列は、隣接するアレイ状半導体チップ列とは素子密度が
異なることを特徴とするアレイ状半導体チップ。 - 【請求項２】ウエハ内にオリエン−テ−ションフラット
に対して垂直な複数のアレイ状半導体チップ列を持って
おり、該アレイ状半導体チップは、複数の同一ピッチか
らなる素子が一直線状に形成されており、長手方向がオ
リエン−テ−ションフラットに対し平行に配置され、該
ウエハを該アレイ状半導体チップに裁断して形成したア
レイ状半導体チップの製造方法において、該アレイ状半
導体チップ列は、隣接するアレイ状半導体チップ列とは
素子密度が異なることを特徴とするアレイ状半導体チッ
プの製造方法。 - 【請求項３】前記隣接するアレイ状半導体チップ列のア
レイ状半導体チップが、高密度と低密度の素子からなる
アレイ状半導体チップ列であり、夫々が交互に配列して
ありアレイ状半導体チップ列の間隔が、高密度の素子か
らなるアレイ状半導体チップ列の素子ピッチより広く低
密度の素子からなるアレイ状半導体チップの素子ピッチ
より狭くしてあることを特徴とする請求項２記載のアレ
イ状半導体チップの製造方法。 - 【請求項４】該アレイ状半導体チップ列間をへき開方向
に略一致させるスクライブラインを設けたことを特徴と
する請求項２、３記載のアレイ状半導体チップの製造方
法。 - 【請求項５】前記スクライブラインの直下に、溝を形成
することを特徴とする請求項４記載の半導体チップの製
造方法。 - 【請求項６】前記溝は、エッチング又は、ダイシングに
より形成されることを特徴とする請求項５記載の半導体
チップの製造方法。 - 【請求項７】前記スクライブラインは、窒化膜又は窒化
膜上にポリイミド膜を設けた多層膜によって形成される
溝であることを特徴とする請求項５記載のアレイ状半導
体チップの製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP27632798A JP3527642B2 (ja) | 1998-09-30 | 1998-09-30 | アレイ状半導体チップとその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP27632798A JP3527642B2 (ja) | 1998-09-30 | 1998-09-30 | アレイ状半導体チップとその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000114203A true JP2000114203A (ja) | 2000-04-21 |
| JP3527642B2 JP3527642B2 (ja) | 2004-05-17 |
Family
ID=17567911
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP27632798A Expired - Fee Related JP3527642B2 (ja) | 1998-09-30 | 1998-09-30 | アレイ状半導体チップとその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3527642B2 (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6864908B2 (en) * | 2003-01-22 | 2005-03-08 | Xerox Corporation | Printhead with plural arrays of printing elements |
| JP2009290242A (ja) * | 2002-11-11 | 2009-12-10 | Oki Data Corp | 半導体装置、光プリントヘッド、及び画像形成装置 |
| US11429034B2 (en) * | 2020-10-28 | 2022-08-30 | Fujifilm Business Innovation Corp. | Light emitting device, light-emitting-element array chip, and exposure device |
| DE102004036157B4 (de) | 2004-07-26 | 2023-03-16 | OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung | Elektromagnetische Strahlung emittierendes optoelektronisches Bauelement und Leuchtmodul |
-
1998
- 1998-09-30 JP JP27632798A patent/JP3527642B2/ja not_active Expired - Fee Related
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009290242A (ja) * | 2002-11-11 | 2009-12-10 | Oki Data Corp | 半導体装置、光プリントヘッド、及び画像形成装置 |
| US8395159B2 (en) | 2002-11-11 | 2013-03-12 | Oki Data Corporation | Semiconductor apparatus with thin semiconductor film |
| US8445935B2 (en) | 2002-11-11 | 2013-05-21 | Oki Data Corporation | Semiconductor apparatus with thin semiconductor film |
| US8816384B2 (en) | 2002-11-11 | 2014-08-26 | Oki Data Corporation | Semiconductor apparatus with thin semiconductor film |
| US6864908B2 (en) * | 2003-01-22 | 2005-03-08 | Xerox Corporation | Printhead with plural arrays of printing elements |
| DE102004036157B4 (de) | 2004-07-26 | 2023-03-16 | OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung | Elektromagnetische Strahlung emittierendes optoelektronisches Bauelement und Leuchtmodul |
| US11429034B2 (en) * | 2020-10-28 | 2022-08-30 | Fujifilm Business Innovation Corp. | Light emitting device, light-emitting-element array chip, and exposure device |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3527642B2 (ja) | 2004-05-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5415190B2 (ja) | 半導体装置、光プリントヘッド、及び画像形成装置 | |
| US5362673A (en) | Method of manufacturing a semiconductor light emitting device | |
| CN101443915A (zh) | 基于量子点的光电子器件及其制造方法 | |
| WO2006041134A1 (ja) | 窒化化合物半導体素子およびその製造方法 | |
| JP2004179641A (ja) | 半導体装置、光プリントヘッド、及び画像形成装置 | |
| US7653110B2 (en) | Semiconductor laser apparatus and method for mounting semiconductor laser apparatus | |
| JP3527642B2 (ja) | アレイ状半導体チップとその製造方法 | |
| JP2008166611A (ja) | 発光素子アレイ、それを用いた光プリントヘッドおよび画像形成装置 | |
| JP2003243696A (ja) | 自己走査型発光素子アレイチップ | |
| US20100103968A1 (en) | Bar-shaped semiconductor laser chip and method of fabrication thereof | |
| JPH09102473A (ja) | 半導体装置の製造方法 | |
| US5990494A (en) | Optoelectro transducer array, and light-emitting device array and fabrication process thereof | |
| JP3956422B2 (ja) | ３−５族化合物半導体チップの製造方法 | |
| JP2006286703A (ja) | Ｉｉｉ族窒化物半導体素子の製造方法 | |
| JP2758253B2 (ja) | 集積型半導体レーザ装置 | |
| US5866439A (en) | Method of fabricating an end face light emitting type light-emitting diode and a light-emitting diode array device | |
| JPH09226172A (ja) | 有機ｅｌアレイプリントヘッド | |
| JPH0779015A (ja) | 高密度発光ダイオードアレイチップの製造方法 | |
| JP4026998B2 (ja) | Ｌｅｄアレイ及びその製造方法 | |
| JPH05136459A (ja) | 半導体発光装置 | |
| JPH0685319A (ja) | 発光ダイオードアレイチップの製造方法 | |
| JP2008227071A (ja) | 半導体発光素子アレイチップ、その製造方法、及び露光光源装置 | |
| JPH0685320A (ja) | 発光ダイオードアレイチップの製造方法 | |
| JPH051635B2 (ja) | ||
| JPH07321371A (ja) | 受発光ダイオードの形成方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040217 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040220 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090227 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100227 Year of fee payment: 6 |
|
| LAPS | Cancellation because of no payment of annual fees |