JP2000102248A

JP2000102248A - 多出力スイッチング電源装置

Info

Publication number: JP2000102248A
Application number: JP10283600A
Authority: JP
Inventors: Kazunori Masuda; 和則増田
Original assignee: Canon Inc
Current assignee: Canon Inc
Priority date: 1998-09-21
Filing date: 1998-09-21
Publication date: 2000-04-07

Abstract

(57)【要約】【課題】コストの上昇を招くことなく、交流電力の入
力が遮断されたときに、出力側の負荷状態に影響されず
に複数の出力電圧をそれぞれ所定の順序で降下させるシ
ーケンスを確実に実行することができる多出力スイッチ
ング電源装置を提供する。【解決手段】多出力スイッチング電源装置は、１次直
流電圧検出回路２とスイッチ回路３と放電回路４とを有
し、１次直流電圧検出回路２により２次側巻線Ｎｓ２に
誘起される電力の負の電圧を整流平滑することによって
得られる比較電圧Ｖｓを検出し、比較電圧Ｖｓの絶対値
が基準電圧Ｖｔｈ以下であると、直流電圧Ｖ１の供給を
遮断するようにスイッチ回路３を強制的に開動作させる
とともに、放電回路４により直流電圧Ｖ１の出力端子に
接続された外部負荷側の蓄積電荷を放電する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、複写機、プリンタ
などのＯＡ機器に使用される多出力スイッチング電源装
置に関する。

【０００２】

【従来の技術】一般に、複写機、プリンタなどのＯＡ機
器に対しては、この機器の制御を行うための論理回路系
の電源（例えば＋５Ｖ）と、駆動系の電源（例えば＋２
４Ｖ）との少なくとも２種類の電源が必要である。これ
らの電源を得るための電源装置としては、多出力スイッ
チング電源装置があり、この多出力スイッチング電源装
置は、交流電源から交流電力を入力し、この交流電力を
１次整流平滑して得られた１次直流電圧を、複数の２次
側巻線を備えたトランスの１次側巻線とスイッチング素
子との直列回路に入力し、パルス幅制御された駆動パル
スでスイッチング素子のオン、オフ駆動することによっ
てトランスの各２次巻線に誘起される電力をそれぞれ２
次整流平滑して直流出力電圧（例えば第１の出力電圧；
＋２４Ｖ，第２の出力電圧；＋５Ｖ）として外部負荷に
供給するように構成されている。また、この直流出力電
圧を安定化させるために、例えば第１の出力電圧を検出
し、この検出した電圧に応じてスイッチング素子のデュ
ーティを調整するすなわち定電圧制御が行われ、この定
電圧制御により各出力電圧の負荷変動、入力電圧変動が
補償されている。

【０００３】このように構成された多出力スイッチング
電源装置には、機器の待機状態時における省電力化、ま
たは駆動系部品のメンテナンス時におけるサービスマ
ン、ユーザに対する安全性を確保するなどのために、第
１の出力（駆動系の電源電圧）を機器へ供給、遮断する
ための開閉動作を行うスイッチが設け、このスイッチの
開閉動作を機器側からの制御信号により制御するものが
ある。

【０００４】このスイッチを設けた多出力スイッチング
電源装置の構成について図７を参照しながら説明する。
図７は従来の多出力スイッチング電源装置の構成を示す
回路図である。

【０００５】多出力スイッチング電源装置は、図７に示
すように、交流電源１から交流電力を入力する。入力さ
れた交流電力はダイオードブリッジＤ１で全波整流され
て１次平滑用コンデサＣ１を充電する。コンデンサＣ１
に充電された１次直流電力Ｖｉｎは、スイッチング素子
であるＭＯＳＦＥＴＱ１をオン、オフ駆動することによ
り断続する１次電流となって、トランスＴ１の１次巻線
Ｎｐ１とＭＯＳＦＥＴＱ１と過電流検出用抵抗Ｒ１とか
らなる直列回路に供給され、トランスＴ１の１次巻線Ｎ
ｐ１の電圧に比例した電圧がトランスＴ１の２次巻線Ｎ
ｓ１，Ｎｓ２、１次補助巻線Ｎｐ２にそれぞれ誘起され
る。ここで、ＭＯＳＦＥＴＱ１のオン、オフ動作は、制
御回路ＩＣ１から出力される駆動パルスにより制御され
る。

【０００６】１次補助巻線Ｎｐ２に誘起された電圧は、
整流平滑用ダイオードＤ２およびコンデンサＣ２からな
る整流平滑回路により整流平滑されて直流の電源電圧と
して制御回路ＩＣ１に供給される。制御回路ＩＣ１は、
Ｆ／Ｂ端子に入力される光信号に基づき後述する出力電
圧Ｖ２を設定された電圧値に保持するようにパルス幅を
制御した駆動パルスを生成し、この駆動パルスをＰＷＭ
端子からＭＯＳＦＥＴＱ１のゲートに出力する。

【０００７】２次巻線Ｎｓ１に誘起された電圧は、整流
平滑用ダイオードＤ３およびコンデンサＣ３からなる整
流平滑回路において整流平滑された後に、スイッチ回路
３を介して出力電圧Ｖ１として機器の駆動系へ供給され
る。この整流平滑回路においては、１次電流オフ時に２
次巻線Ｎｓ１に誘起された電圧によってダイオードＤ３
が導通してコンデンサＣ３を充電し、１次電流オン時に
はダイオードＤ３が遮断することによって、コンデンサ
Ｃ３の電圧が直流となるよう整流平滑動作をする。

【０００８】スイッチ回路３には、出力電圧Ｖ１の機器
への供給、遮断を行うための開閉動作を行うＭＯＳＦＥ
ＴＱ２が設けられている。ＭＯＳＦＥＴＱ２は、ダイオ
ードＤ３と出力端子との間に直列に挿入され、そのソー
スとゲートとは抵抗Ｒ２を介して接続されている。ＭＯ
ＳＦＥＴＱ２のゲートには、トランジスタＱ３のコレク
タが接続され、そのエミッタはグランド電位に接続され
ている。トランジスタＱ３のベースは、抵抗Ｒ３を介し
てグランド電位に接続され、該ベースには、機器側から
の制御信号ＥＮＢが抵抗Ｒ４を介して入力される。この
制御信号ＥＮＢは通常Ｈ（ＨＩＧＨ）レベルに設定され
ており、機器の待機状態時または駆動系部品のメンテナ
ンス時などにおいてはＬ（ＬＯＷ）レベルに切り換えら
れる。この制御信号ＥＮＢがＨレベルであるときには、
トランジスタＱ３がオンしてＭＯＳＦＥＴＱ２のゲート
に印加される電圧はほぼ０になる。したがって、ＭＯＳ
ＦＥＴＱ２のゲート、ソース間の電圧が−Ｖ１となり、
ＭＯＳＦＥＴＱ２が導通して出力端子に出力電圧Ｖ１が
供給される。これに対し、制御信号ＥＮＢがＬレベルで
あるときには、トランジスタＱ３がオフしてＭＯＳＦＥ
ＴＱ２のゲートに印加される電圧はＶ１になる。したが
って、ＭＯＳＦＥＴＱ２のゲート、ソース間の電圧が０
となり、ＭＯＳＦＥＴＱ２が遮断して出力端子へは出力
電圧Ｖ１が供給されない。

【０００９】２次巻線Ｎｓ２に誘起された電圧は、整流
平滑用ダイオードＤ４およびコンデンサＣ４からなる整
流平滑回路により整流平滑されて論理回路系に供給され
る出力電圧Ｖ２として出力される。

【００１０】出力電圧Ｖ２側には、コンデンサＣ４と並
列に、電流制限用抵抗Ｒ５、フォトカプラＰＣ１の発光
ダイオードおよびシャントレギュレータＩＣ２からなる
直列回路と、抵抗Ｒ６および抵抗Ｒ７からなる直列回路
とがそれぞれ挿入されている。抵抗Ｒ６および抵抗Ｒ７
により出力電圧Ｖ２は分圧され、その分圧電圧は、シャ
ントレギュレータＩＣ２のＲｅｆ端子に入力される。シ
ャントレギュレータＩＣ２は入力された分圧電圧と内部
の基準電圧とを比較し、その差分に応じたカソード電流
をフォトカプラＰＣ１の発光ダイオードに供給する。フ
ォトカプラＰＣ１の発光ダイオードは供給された電流に
応じた強度を有する光信号を出力する。この光信号はフ
ォトカプラＰＣ１の受光ダイオードを介して制御回路Ｉ
Ｃ１のＦ／Ｂ端子に入力され、制御回路ＩＣ１は、上述
したように、Ｆ／Ｂ端子に入力される光信号に基づき駆
動パルスのパルス幅を制御する。すなわち定電圧制御が
行われる。よって、この定電圧制御により、出力電圧Ｖ
２は入力変動、負荷変動に対して安定化される。また、
上記定電圧制御によって出力電圧Ｖ２が入力変動、負荷
変動に対して安定化されるから、２次巻線Ｎｓ２に重畳
された２次巻線Ｎｓ１に誘起された電圧波形も安定化さ
れ、ダイオードＤ３およびコンデンサＣ３からなる整流
平滑回路により整流平滑された出力電圧Ｖ１も安定化さ
れた直流電圧となる。

【００１１】この多出力スイッチング電源装置におい
て、第１の出力側（駆動系への供給電源）が無負荷状態
または極めて軽負荷の状態（ただしＭＯＳＦＥＴＱ２は
オン）であってかつ第２の出力側（論理回路系への供給
電源）が定格負荷状態にあるときに交流電力の入力が遮
断されると、第２の出力電圧Ｖ２が直ちに低下するが、
第１の出力電圧Ｖ１は第２の出力電圧Ｖ２のように即座
には低下しない。よって、論理回路系には電源電圧（第
２の出力電圧Ｖ２）が供給されずに駆動系のみに電源電
圧（第１の出力電圧Ｖ１）が供給されることになり、こ
の電源を使用する機器の誤動作を招く恐れがある。

【００１２】そこで、上述の図７に示す電源装置のよう
に第１の出力電圧Ｖ１を機器へ供給し、遮断するための
ＭＯＳＦＥＴＱ２が設けられていないが、機器の誤動作
を防止するための電源装置として、スイッチング電源装
置（特開平０６−０１４５４１号公報）が提案されてい
る。このスイッチング電源装置は、トランスに２次側出
力用巻線とは別の検出用巻線を設けるとともに、この検
出用巻線に誘起される電圧を整流平滑する回路と、整流
平滑された電圧の低下を検出することにより１次側のス
イッチング素子のオン、オフ動作停止を検出する動作検
出回路と、第１の出力電圧Ｖ１の平滑用コンデンサの電
荷を放電させるための放電回路とを設け、動作検出回路
で電圧の低下を検出すると、１次側のスイッチング素子
のオン、オフ動作が停止したとして放電回路により第１
の出力電圧Ｖ１の平滑用コンデンサの電荷を放電させて
第１の出力電圧Ｖ１を急速に降下させるものである。

【００１３】

【発明が解決しようとする課題】しかし、上記提案され
ている電源装置では、１次側のスイッチング素子のオ
ン、オフ動作停止を検出するが、一般の電源装置では、
電源の入力が遮断されて１次側の直流電圧が低下してい
く過程においてはスイッチング素子が動作を停止せず、
定電圧制御が働き続けている間は２次側出力がほぼ一定
の電圧を維持するように構成されている。よって、電源
の入力が遮断されてから放電回路による放電動作が開始
されるまでに時間が掛かることになり、第２の出力電圧
の低下より速く第１の出力電圧を降下させるために放電
速度を非常に速くする必要がある。この場合、許容損出
の大きなトランジスタを放電回路に用いる必要があり、
コストの上昇を招くとともに、機器側のコンデンサに大
きな放電電流が流れてコンデンサの寿命を劣化させるこ
とになる。

【００１４】また、上記の提案された電源装置では、ト
ランスの２次側に出力用巻線とは別に検出用巻線が設け
られているから、２次側ピン数が増すなどによりトラン
スの構造が複雑になり、ひいてはコストの上昇を招く。

【００１５】本発明の目的は、コストの上昇を招くこと
なく、交流電力の入力が遮断されたときに、出力側の負
荷状態に影響されずに複数の出力電圧をそれぞれ所定の
順序で降下させるシーケンスを確実に実行することがで
きる多出力スイッチング電源装置を提供することにあ
る。

【００１６】

【課題を解決するための手段】請求項１記載の発明は、
交流電源からの交流電力を１次整流平滑して得られた１
次直流電力を、複数の２次側巻線を備えたトランスの１
次側巻線とスイッチング素子との直列回路に入力し、該
スイッチング素子のオン、オフ動作により前記トランス
の各２次巻線に誘起される電力をそれぞれ２次整流平滑
回路で２次整流平滑し、該２次整流平滑により得られた
各２次直流電力を対応する出力端子を介して外部負荷に
供給する多出力スイッチング電源装置において、前記１
次直流電力の電圧低下を前記２次側巻線の電圧波形から
検出する１次直流電圧検出回路と、前記外部負荷側から
の制御信号に基づき前記各２次直流電力の内の所定の２
次直流電力の供給、遮断に対する開閉動作を行うスイッ
チ回路と、前記所定の２次直流電力の出力端子に接続さ
れた前記外部負荷側の蓄積電荷を放電する放電回路とを
設け、前記１次直流電圧検出回路により前記１次直流電
力の電圧が所定電圧以下に低下したことを検出すると、
前記所定の２次直流電力の供給を遮断するように前記ス
イッチ回路を開動作させるとともに、前記放電回路によ
り前記外部負荷側の蓄積電荷の放電を行うことを特徴と
する。

【００１７】請求項２記載の発明は、請求項１記載の多
出力スイッチング電源装置において、前記１次直流電圧
検出回路は、前記２次側巻線の内の１つの巻線に誘起さ
れる電圧の負の電圧を整流平滑することによって得られ
る比較電圧の絶対値と基準電圧とを比較し、前記比較電
圧の絶対値が前記基準電圧以下であると、前記１次直流
電力の電圧が前記所定電圧以下に低下したとして前記ス
イッチ回路を開動作させるための信号を発生することを
特徴とする。

【００１８】請求項３記載の発明は、請求項２記載の多
出力スイッチング電源装置において、前記各２次直流電
力は、駆動系に供給する直流電力と論理回路系に供給す
る直流電力とを含み、前記１次直流電圧検出回路は、前
記２次側巻線の内の前記論理回路系の直流電力に対する
巻線に誘起される電圧の負の電圧を整流平滑することに
よって得られる比較電圧の絶対値と前記基準電圧とを比
較することを特徴とする。

【００１９】請求項４記載の発明は、請求項３記載の多
出力スイッチング電源装置において、前記スイッチ回路
は、前記２次整流平滑回路と前記駆動系に供給する直流
電力の出力端子との間に直列に接続され、ゲートに前記
外部負荷側からの制御信号が印加されるＰチャネル型Ｍ
ＯＳＦＥＴを有し、該ＭＯＳＦＥＴは、前記ゲートに印
加された前記制御信号に基づき前記開閉動作に対応する
動作を行うことを特徴とする。

【００２０】請求項５記載の発明は、請求項４記載の多
出力スイッチング電源装置において、前記スイッチ回路
の前記ＭＯＳＦＥＴのゲートに接続された駆動用スイッ
チ素子を設け、前記１次直流電圧検出回路により前記比
較電圧の絶対値が前記基準電圧以下であることを検出す
ると、前記スイッチ回路をオフ動作させるための信号を
前記駆動用スイッチ素子に印加して該駆動用スイッチ素
子をオン動作させることにより前記駆動系に供給する直
流電力を遮断するように前記ＭＯＳＦＥＴをオフ動作さ
せるとともに、前記スイッチ回路に入力した信号に対し
て反転した信号を前記放電回路に入力することにより前
記外部負荷側の蓄積電荷の放電を行わせることを特徴と
する。

【００２１】請求項６記載の発明は、請求項２記載の多
出力スイッチング電源装置において、前記各２次直流電
力は、駆動系に供給する駆動系直流電力と論理回路系に
供給する論理回路系直流電力と、前記駆動系に供給する
直流電力より高い電圧を有する高電圧系直流電力とを含
み、前記１次直流電圧検出回路は、前記２次側巻線の内
の前記論理回路系の直流電力に対する巻線に誘起される
電圧の負の電圧を整流平滑することによって得られる比
較電圧の絶対値と前記基準電圧とを比較することを特徴
とする。

【００２２】請求項７記載の発明は、請求項６記載の多
出力スイッチング電源装置において、前記スイッチ回路
は、前記２次整流平滑回路と前記駆動系直流電力の出力
端子との間に直列に接続され、ゲートに前記高電圧系直
流電力が抵抗を介して印加されるＮチャネル型ＭＯＳＦ
ＥＴを有し、前記制御信号に基づき前記ＭＯＳＦＥＴが
前記開閉動作に対応する動作を行うことを特徴とする。

【００２３】請求項８記載の発明は、請求項６記載の多
出力スイッチング電源装置において、前記ＭＯＳＦＥＴ
のゲートとグランド間に挿入され、前記ＭＯＳＦＥＴの
前記開閉動作に対応する動作を制御するための駆動用ス
イッチ素子とを設け、前記１次直流電圧検出回路により
前記比較電圧の絶対値が前記基準電圧以下であることを
検出すると、前記駆動用スイッチ素子を強制的にオン動
作させることにより前記駆動系直流電力を遮断するよう
に前記ＭＯＳＦＥＴを動作させるとともに、前記放電回
路による前記外部負荷側の蓄積電荷の放電を行わせるこ
とを特徴とする。

【００２４】請求項９記載の発明は、請求項８記載の多
出力スイッチング電源装置において、前記放電回路は、
前記駆動用スイッチ素子と該駆動用スイッチ素子のオン
動作に応じて駆動系直流電力の出力端子をグラウンド電
位側に導通させるダイオードとから構成されていること
を特徴とする。

【００２５】

【発明の実施の形態】以下に本発明の実施の形態につい
て図を参照しながら説明する。

【００２６】（実施の第１形態）図１は本発明の多出力
スイッチング電源装置の実施の第１形態の構成を示す回
路図である。

【００２７】多出力スイッチング電源装置は、図１に示
すように、交流電源１から交流電力を入力する。入力さ
れた交流電力はダイオードブリッジＤ１で全波整流され
て１次平滑用コンデサＣ１を充電する。コンデンサＣ１
に充電された１次直流電力Ｖｉｎは、スイッチング素子
であるＭＯＳＦＥＴＱ１をオン、オフ駆動することによ
り断続する１次電流となって、トランスＴ１の１次巻線
Ｎｐ１とＭＯＳＦＥＴＱ１と過電流検出用抵抗Ｒ１とか
らなる直列回路に供給され、トランスＴ１の１次巻線Ｎ
ｐ１の電圧に比例した電圧がトランスＴ１の２次巻線Ｎ
ｓ１，Ｎｓ２、１次補助巻線Ｎｐ２にそれぞれ誘起され
る。ここで、ＭＯＳＦＥＴＱ１のオン、オフ動作は、制
御回路ＩＣ１から出力される駆動パルスにより制御され
る。

【００２８】１次補助巻線Ｎｐ２に誘起された電圧は、
整流平滑用ダイオードＤ２およびコンデンサＣ２からな
る整流平滑回路により整流平滑されて直流の電源電圧と
して制御回路ＩＣ１に供給される。制御回路ＩＣ１は、
Ｆ／Ｂ端子に入力される光信号に基づき後述する出力電
圧Ｖ２を設定された電圧値に保持するようにパルス幅を
制御した駆動パルスを生成し、この駆動パルスをＰＷＭ
端子からＭＯＳＦＥＴＱ１のゲートに出力する。

【００２９】２次巻線Ｎｓ１に誘起された電圧は、整流
平滑用ダイオードＤ３およびコンデンサＣ３からなる整
流平滑回路において整流平滑された後に、スイッチ回路
３および放電回路４を介して出力電圧Ｖ１として機器の
駆動系へ供給される。この整流平滑回路においては、１
次電流オフ時に２次巻線Ｎｓ１に誘起された電圧によっ
てダイオードＤ３が導通してコンデンサＣ３を充電し、
１次電流オン時にはダイオードＤ３が遮断することによ
って、コンデンサＣ３の電圧が直流になるよう整流平滑
動作をする。

【００３０】スイッチ回路３には、出力電圧Ｖ１の機器
への供給、遮断を行うための開閉動作を行うＰチャネル
型ＭＯＳＦＥＴＱ２が設けられている。このＭＯＳＦＥ
ＴＱ２は、ダイオードＤ３と出力端子との間に直列に挿
入され、そのソースとゲートとは抵抗Ｒ２を介して接続
されている。ＭＯＳＦＥＴＱ２のゲートには、トランジ
スタＱ３のコレクタが接続され、そのエミッタはグラン
ド電位５に接続されている。トランジスタＱ３のベース
は、抵抗Ｒ３を介してグランド電位５に接続され、該ベ
ースには、機器側からの制御信号ＥＮＢが抵抗Ｒ４を介
して入力される。この制御信号ＥＮＢは通常Ｈ（ＨＩＧ
Ｈ）レベルに設定されており、機器の待機状態時または
駆動系部品のメンテナンス時などにおいてはＬ（ＬＯ
Ｗ）レベルに切り換えられる。この制御信号ＥＮＢがＨ
レベルであるときには、トランジスタＱ３がオンしてＭ
ＯＳＦＥＴＱ２のゲートに印加される電圧はほぼ０にな
る。したがって、ＭＯＳＦＥＴＱ２のゲート、ソース間
の電圧が−Ｖ１となり、ＭＯＳＦＥＴＱ２が導通して出
力端子に出力電圧Ｖ１が供給される。これに対し、制御
信号ＥＮＢがＬレベルであるときには、トランジスタＱ
３がオフしてＭＯＳＦＥＴＱ２のゲートに印加される電
圧はＶ１になる。したがって、ＭＯＳＦＥＴＱ２のゲー
ト、ソース間の電圧が０となり、ＭＯＳＦＥＴＱ２がオ
フ動作して出力端子への出力電圧Ｖ１の供給が遮断され
る。

【００３１】放電回路４は、ベースが抵抗Ｒ９を介して
ＭＯＳＦＥＴ２のゲートに接続されているトランジスタ
Ｑ４を有し、そのエミッタはグランド電位５に、そのコ
レクタは抵抗Ｒ８を介して出力電圧Ｖ１の＋側にそれぞ
れ接続されている。ＭＯＳＦＥＴＱ２がオフ動作すると
ほぼ同時に、トランジスタＱ４のベースには抵抗Ｒ２お
よび抵抗Ｒ９を介してオン動作可能なベース電圧が印加
され、このベース電圧によりトランジスタＱ４はオン動
作する。トランジスタＱ４のオン動作により出力端子に
接続された容量負荷の電荷が放電され、出力電圧Ｖ１は
瞬時に降下する。

【００３２】２次巻線Ｎｓ２に誘起された電圧は、整流
平滑用ダイオードＤ４およびコンデンサＣ４からなる整
流平滑回路により整流平滑されて論理回路系に供給され
る出力電圧Ｖ２として出力される。ここで、ダイオード
Ｄ４およびコンデンサＣ４からなる整流平滑回路におい
ては、１次電流オフ時に２次巻線Ｎｓ２に誘起された電
圧によってダイオードＤ４が導通してコンデンサＣ４を
充電し、１次電流オン時にはダイオードＤ４が遮断する
ことによって、コンデンサＣ４の電圧が直流になるよう
整流平滑動作をする。

【００３３】出力電圧Ｖ２側には、コンデンサＣ４と並
列に、電流制限用抵抗Ｒ５、フォトカプラＰＣ１の発光
ダイオードおよびシャントレギュレータＩＣ２からなる
直列回路と、抵抗Ｒ６および抵抗Ｒ７からなる直列回路
とがそれぞれ挿入されている。抵抗Ｒ６および抵抗Ｒ７
により出力電圧Ｖ２は分圧され、その分圧電圧は、シャ
ントレギュレータＩＣ２のＲｅｆ端子に入力される。シ
ャントレギュレータＩＣ２は入力された分圧電圧と内部
の基準電圧とを比較し、その差分に応じたカソード電流
をフォトカプラＰＣ１の発光ダイオードに供給する。フ
ォトカプラＰＣ１の発光ダイオードは供給された電流に
応じた強度を有する光信号を出力する。この光信号はフ
ォトカプラＰＣ１の受光ダイオードを介して制御回路Ｉ
Ｃ１のＦ／Ｂ端子に入力され、制御回路ＩＣ１は、上述
したように、Ｆ／Ｂ端子に入力される光信号に基づき駆
動パルスのパルス幅を制御する。すなわち定電圧制御が
行われる。よって、この定電圧制御により、出力電圧Ｖ
２は入力変動、負荷変動に対して安定化される。また、
上記定電圧制御によって出力電圧Ｖ２が入力変動、負荷
変動に対して安定化されるから、２次巻線Ｎｓ２に重畳
された２次巻線Ｎｓ１に誘起された電圧波形も安定化さ
れ、ダイオードＤ３およびコンデンサＣ３からなる整流
平滑回路により整流平滑された出力電圧Ｖ１も安定化さ
れた直流電圧となる。

【００３４】２次巻線Ｎｓ２側には、１次直流電力Ｖｉ
ｎの電圧が所定電圧値以下に低下したことを２次巻線Ｎ
ｓ２に誘起される電圧波形から検出する１次直流電圧検
出回路２が設けられている。ここで、１次直流電力Ｖｉ
ｎの電圧が所定電圧値以下に低下する原因としては、交
流電源１からの交流電力の入力が遮断されたことなどに
よるものである。１次直流電圧検出回路２は、２次巻線
Ｎｓ２に誘起される電圧の負の電圧を整流平滑すること
によって得られる比較電圧Ｖｓを検出し、検出した比較
電圧Ｖｓの絶対値と基準電圧Ｖｔｈとを比較し、該比較
電圧Ｖｓの絶対値が基準電圧値Ｖｔｈ以下であると、１
次直流電力Ｖｉｎの電圧が前記所定電圧値以下に低下し
たとして放電回路４の動作を指示する信号を発生する。

【００３５】具体的には、１次直流電圧検出回路２は、
カソードが２次巻線Ｎｓ２に接続されたダイオードＤ５
およびコンデンサＣ５からなる整流平滑回路を有し、コ
ンデンサＣ５の一端はダイオードＤ５のアノードに、そ
の他端はグランド電位５に接続されている。この整流平
滑回路により２次巻線Ｎｓ２に誘起される電圧の負の電
圧を整流平滑することによって比較電圧Ｖｓは得られ
る。すなわち、１次電流オン時にダイオードＤ５が導通
してコンデンサＣ５を充電し、１次電流オフ時にはダイ
オードＤ５が遮断することによって、ダイオードＤ４お
よびコンデンサＣ４からなる整流平滑回路により整流平
滑された出力電圧Ｖ２とは逆電圧である負の電圧が比較
電圧Ｖｓとして得られる。この比較電圧Ｖｓは抵抗Ｒ１
１および抵抗Ｒ１２により分圧され、この分圧された電
圧は、抵抗Ｒ１１と抵抗Ｒ１２との間に接続されている
抵抗Ｒ１３を介してベース電圧としてトランジスタＱ６
のベースに印加される。トランジスタＱ６のエミッタは
ダイオードＤ５のアノードに接続され、トランジスタＱ
６のコレクタは抵抗Ｒ１０を介して出力電圧Ｖ２の＋側
に接続されているとともに、ダイオードＤ６のアノード
に接続されている。ダイオードＤ６のカソードはトラン
ジスタＱ５のベースに接続されている。トランジスタＱ
５のエミッタはグランド電位５に接続され、そのコレク
タはスイッチ回路３のトランジスタＱ３のベースに接続
されている。

【００３６】比較電圧Ｖｓの絶対値が基準電圧値Ｖｔｈ
より大きいときには、抵抗Ｒ１３を介して印加されるベ
ース電圧によりトランジスタＱ６がオン動作して抵抗Ｒ
１０からエミッタ−コレクタ間を経てダイオードＤ５に
至る電流路が形成され、ダイオードＤ６のアノードに印
加される電圧は比較電圧Ｖｓにほぼ等しい電圧（負の電
圧）になる。これによりダイオードＤ６は導通せず、抵
抗Ｒ１０からダイオードＤ６を経てトランジスタＱ５に
ベースに至る電流路が形成されない。すなわち、ダイオ
ードＤ６のカソード側電圧（１次直流電圧検出回路２の
出力）は０であり、トランジスタＱ５はオフ状態に保持
される。よって、トランジスタＱ５のコレクタはスイッ
チ回路３のトランジスタＱ３のベースに接続されている
が、比較電圧Ｖｓの絶対値が基準電圧値Ｖｔｈより大き
いときすなわち通常状態時には、トランジスタＱ５がオ
フ状態に保持されるから、上記スイッチ回路３の動作は
制御信号ＥＮＢにより支配されることになる。

【００３７】これに対し、比較電圧Ｖｓの絶対値が基準
電圧値Ｖｔｈより小さいときには、抵抗Ｒ１３を介して
印加されるベース電圧によってトランジスタＱ６がオン
動作せずにオフ状態に保持され、トランジスタＱ６のコ
レクタに印加される電圧は出力電圧Ｖ２にほぼ等しい電
圧になる。これにより、ダイオードＤ６が導通して抵抗
Ｒ１０からダイオードＤ６を経てトランジスタＱ５のベ
ースに至る電流路が形成され、トランジスタＱ５はオン
動作する。このトランジスタＱ５のオン動作によりトラ
ンジスタＱ３のベースはほぼグラウンド電位５になり、
制御信号ＥＮＢのレベルに関係なくトランジスタＱ３は
オフ動作する。トランジスタＱ３がオフ動作すると、上
述したように、ＭＯＳＦＥＴＱ２がオフ動作して出力電
圧Ｖ１の供給が遮断されるとほぼ同時に、トランジスタ
Ｑ４のベースには抵抗Ｒ２および抵抗Ｒ９を介してオン
動作可能なベース電圧が印加され、このベース電圧によ
りトランジスタＱ４はオン動作する。トランジスタＱ４
のオン動作により出力端子に接続された容量負荷の電荷
が放電され、出力電圧Ｖ１は瞬時に降下する。このよう
に、比較電圧Ｖｓの絶対値が基準電圧値Ｖｔｈより小さ
いときすなわち機器動作中に交流電源１からの交流電力
の入力が遮断されたことなどにより１次直流電力Ｖｉｎ
の電圧が所定電圧値以下に低下したときには、制御信号
ＥＮＢのレベルに関係なくＭＯＳＦＥＴＱ２がオフ動作
して出力電圧Ｖ１の供給が強制的に遮断されるととも
に、放電回路４により出力端子に接続された容量負荷の
電荷が放電され、出力電圧Ｖ１は瞬時に降下する。

【００３８】ここで、基準電圧値Ｖｔｈはトランジスタ
Ｑ３をオン、オフ動作させるための基準電圧であり、こ
の基準電圧値は抵抗Ｒ１１と抵抗Ｒ１２との抵抗比を変
えることによって任意の値に設定することができる。ま
た、放電回路４の放電電流は、トランジスタＱ４の直流
電流増幅率ｈｆｅおよび抵抗Ｒ９で決定されるベース電
流に応じて決定されるから、この直流電流増幅率ｈｆｅ
および抵抗Ｒ９によるベース電流を変えることにより放
電流の大きさを設定することができる。

【００３９】本多出力スイッチング電源装置を複写機、
プリンタなどのＯＡ機器の電源装置として用いるときに
は、出力電圧Ｖ１を例えば＋２４Ｖとしてヒータ、モー
タなどの駆動系に供給し、出力電圧Ｖ２を例えば＋５Ｖ
として制御を行うための論理回路系に供給する。このよ
うな電力供給においては、出力電圧Ｖ２に対する負荷状
態が装置の動作、非動作時に拘らずほぼ定格負荷状態に
あるが、出力電圧Ｖ１に対する負荷状態が動作時には軽
負荷状態から定格負荷状態までの様々な負荷状態とな
り、また非動作時にはほぼ無負荷状態になることが多
い。

【００４０】この多出力スイッチング電源装置を用いた
ＯＡ機器では、通常、その動作が停止しているときに主
電源が遮断される。すなわち、通常、出力電圧Ｖ１側が
無負荷状態または極めて軽負荷の状態であってかつ出力
電圧Ｖ２側が定格負荷状態にあるときに交流電力の入力
が遮断される。

【００４１】このよう状態で交流電力の入力を遮断した
場合の多出力スイッチング電源装置の動作について図２
ないし図５を参照しながら説明する。図２は図１の多出
力スイッチング電源装置の交流電力の入力遮断時におけ
る１次巻線Ｎｐ１の電圧変化を示す波形図、図３は図１
の多出力スイッチング電源装置の交流電力の入力遮断時
における２次巻線のＡ点の電圧変化を示す波形図、図４
は図１の多出力スイッチング電源装置の交流電力の入力
遮断時における２次巻線側のＢ点およびＣ点の電圧変化
を示す波形図、図５は図１の多出力スイッチング電源装
置の交流電力の入力遮断時における出力電圧Ｖ１および
出力電圧Ｖ２の電圧変化を示す波形図である。

【００４２】多出力スイッチング電源装置に正常に交流
電力が入力されているときには、ＭＯＳＦＥＴＱ１のオ
ン、オフ動作により１次電流がトランスＴ１に断続的に
供給され、１次入力電力Ｖｉｎの電圧は断続的に変化す
る。トランスＴ１の１次巻線Ｎｐ１における図１の
「・」で示す一方の端子を基準（電圧０Ｖ）として他方
の端子に発生する電圧波形は、図２に示すように、ＭＯ
ＳＦＥＴＱ１のオン、オフ動作に応じて変化し、その電
圧はＭＯＳＦＥＴＱ１がオン動作しているときに−レベ
ルになり、その電圧値は入力電力Ｖｉｎの逆電圧値−Ｖ
ｉｎになる。これに対し、ＭＯＳＦＥＴＱ１がオフ動作
しているときには、その電圧が＋レベルになり、その電
圧値は２次巻線Ｎｓ２との巻数比に応じた値になる。

【００４３】また、トランスＴ１の２次巻線Ｎｓ２にお
ける図１の「・」で示す一方の端子すなわち基準電位４
を基準（電圧０Ｖ）としてＡ点に発生する電圧波形は、
図３に示すように、１次巻線Ｎｐ１の他方の端子におけ
る電圧波形と相似形であり、巻線比（Ｎｓ２／Ｎｐ１）
倍の関係になる。この電圧の＋レベルは出力電圧Ｖ２に
ほぼ等しい値になり、その−レベルは入力電力Ｖｉｎの
逆電圧値−Ｖｉｎのトランス巻数比に応じた値すなわち
比較電圧Ｖｓになる。

【００４４】ここで、出力電圧Ｖ１側が無負荷状態また
は極めて軽負荷の状態であってかつ出力電圧Ｖ２側が定
格負荷状態にあるときに交流電力の入力が遮断されると
（図２および図３中のｔ０時点）、この時点から短期間
は制御回路ＩＣ１が動作を続行して定電圧制御が行われ
ることになるから、２次側の出力電圧Ｖ２は一定の値に
保持される。よって、１次巻線Ｎｐ１の電圧はその＋レ
ベルを一定値に保持した状態で、−レベルをｔ０時点か
ら１次入力電力Ｖｉｎの低下に合わせて低下させながら
変化する。さらに時間が経過すると、１次巻線Ｎｐ１の
電圧の＋レベルはその−レベルの低下に遅れて低下し始
める。

【００４５】同様に、２次巻線Ｎｓ２のＡ点における電
圧はその＋レベルを一定値（Ｖ２）に保持した状態で、
−レベルをｔ０時点から１次入力電力Ｖｉｎの低下に合
わせて低下させながら変化する。さらに時間が経過する
と、Ａ点における電圧の＋レベルはその−レベルの低下
に遅れて低下し始める。

【００４６】上述したＡ点における電圧の＋レベルが低
下し始めると、図４に示すように、図１中のＢ点におけ
る電圧（出力電圧Ｖ２に相当）は、上述したＡ点におけ
る電圧の＋レベルの低下に合わせて低下する。これに対
し、１次直流電圧検出回路２における図１中のＣ点の電
圧（ダイオードＤ５およびコンデンサＣ５により整流平
滑された比較電圧Ｖｓ）は、交流電力の入力が遮断され
たｔ０時点から徐々に低下する。例えば、ｔ１時点でＣ
点の電圧が抵抗Ｒ１１，Ｒ１２の比で決定される基準電
圧Ｖｔｈに到達すると、このｔ１時点で１次直流電圧検
出回路２のダイオードＤ６が導通してトランジスタＱ５
がオン動作し、トランジスタＱ５のオン動作によりスイ
ッチ回路３のトランジスタＱ３がオフ動作する。トラン
ジスタＱ３のオフによりＭＯＳＦＥＴＱ２がオフ動作し
て駆動系への出力電圧Ｖ１の供給が遮断されるととも
に、放電回路４のトランジスタＱ４がオン動作して出力
電圧Ｖ１側に接続されている駆動系の容量に蓄積された
電荷の放電が開始される。

【００４７】この電荷の放電が開始されると、図５に示
すように、出力電圧Ｖ１はｔ１時点とほぼ同じ時点で降
下し始め、瞬時に基準電位（０Ｖ）まで低下する。これ
に対し、ｔ１時点では本スイッチング電源装置において
は定電圧制御が行われており、定電圧制御が行われてい
る期間中は、出力電圧Ｖ２は定電圧制御が一定の電圧値
に保持されるが、さらに時間が経過して定電圧制御が停
止するｔ２時点になると、出力電圧Ｖ２は低下し始め
る。すなわち、出力電圧Ｖ２は出力電圧Ｖ１に遅れて低
下することになる。

【００４８】このように、本実施の形態では、１次直流
電圧検出回路２で、２次巻線Ｎｓ２に誘起される電圧の
負の電圧を整流平滑することによって得られる比較電圧
Ｖｓを検出し、検出した比較電圧Ｖｓの絶対値と基準電
圧Ｖｔｈとを比較し、該比較電圧Ｖｓの絶対値が基準電
圧値Ｖｔｈ以下であると、１次直流電圧Ｖｉｎの電圧が
所定電圧以下に低下したとしてスイッチ回路３による出
力電圧Ｖ１の供給を遮断するとともに、放電回路４によ
り出力電圧Ｖ１側に接続されている駆動系の容量に蓄積
された電荷を放電するように構成したから、出力電圧Ｖ
１側が無負荷状態または極めて軽負荷の状態であってか
つ出力電圧Ｖ２側が定格負荷状態にあるときに交流電力
の入力が遮断された場合に、出力電力Ｖ１を瞬時に降下
させることができるとともに、出力電力Ｖ１の降下終了
後に出力電圧Ｖ２を低下させることができる。

【００４９】すなわち、出力電圧Ｖ１側が無負荷状態ま
たは極めて軽負荷の状態であってかつ出力電圧Ｖ２側が
定格負荷状態にあるときに交流電力の入力が遮断された
場合には、１次直流電圧Ｖｉｎの電圧が低下していく過
程でＭＯＳＦＥＴＱ１の動作が継続されて出力電圧Ｖ２
が一定値に保持されている期間中に１次直流電圧検出回
路２で１次直流電力Ｖｉｎの電圧が所定電圧以下に低下
したことを検出するから、出力電圧Ｖ２が一定値に保持
されている期間中に出力電圧Ｖ１を低下させることがで
き、放電回路４にその放電速度を上げるための大きな許
容電力のトランジスタを用いる必要がない。また、出力
側の負荷状態に影響されずに出力電圧Ｖ１を最初に次い
で出力電圧Ｖ２を降下させるという安定したシーケンス
を確実に実行することができ、論理回路系には電源電圧
が供給されずに駆動系のみに電源電圧が供給されること
による、機器の誤動作、暴走、駆動系の破損などの事故
の発生を確実に防止することができる。さらに、１次直
流電力Ｖｉｎの電圧が所定電圧以下に低下したことを検
出するための巻線を新たに設ける必要がなく、トランス
の構造が複雑化することはない。

【００５０】なお、本実施の形態では、２次巻線Ｎｓ２
に誘起される電圧を整流平滑することによって比較電圧
Ｖｓを得ているが、２次巻線Ｎｓ１に誘起される電圧を
整流平滑することによって比較電圧Ｖｓを得るように１
次直流電圧検出回路を構成することもできる。

【００５１】また、本実施の形態では、２つの出力を有
する多出力スイッチング電源装置似ついて説明したが、
本発明の原理を、放電回路を適宜設けることによってさ
らに多い出力系統を有するスイッチング電源装置に適用
することが可能であることはいうまでもない。

【００５２】さらに、放電回路４に設けられているトラ
ンジスタＱ４をＭＯＳＦＥＴなどの素子に代えても同様
の作用を得ることができる。

【００５３】（実施の第２形態）次に、本発明の実施の
第２形態について図６を参照しながら説明する。図６は
本発明の多出力スイッチング電源装置の実施の第２形態
の構成を示す回路図である。

【００５４】本実施の形態は、上述の実施の第１形態に
対し、３つの出力系統を有し、スイッチ回路のＭＯＳＦ
ＥＴにＰチャネル型に代えてＮチャネル型のものを用い
ている点で異なる。このＮチャネル型ＭＯＳＦＥＴは、
オン抵抗が同じ場合、Ｐチャネル型ＭＯＳＦＥＴに比し
てコストが非常に安価であるという特徴を有する。ま
た、Ｎチャネル型ＭＯＳＦＥＴを用いることによってＮ
チャネル型ＭＯＳＦＥＴのゲート駆動用トランジスタを
放電回路の放電用トランジスタと兼用することが可能に
なる。しかし、Ｎチャネル型ＭＯＳＦＥＴを用いて供
給、遮断を行う出力系統に対し、この出力系統より高い
電圧がＮチャネル型ＭＯＳＦＥＴのゲート印加電圧とし
て必要である。よって、本実施の形態では、出力電圧が
Ｖ３＞Ｖ１＞Ｖ２の関係を満足する、出力電圧Ｖ１、出
力電圧Ｖ２、出力電圧Ｖ３の３つの出力系統を有し、出
力電圧Ｖ１の供給、遮断を行うためのスイッチ素子にＮ
チャネル型ＭＯＳＦＥＴが用いられている各系統の構成
の多出力スイッチング電源装置について説明する。な
お、上述の実施の第１形態と同じ部材、部品には同一の
符号を付し、その説明は省略する。

【００５５】具体的には、図６に示すように、トランス
Ｔ１には２次巻線Ｎｓ１，Ｎｓ２，Ｎｓ３が設けられ、
２次巻線Ｎｓ３に誘起された電圧は、整流平滑用ダイオ
ードＤ７およびコンデンサＣ６からなる整流平滑回路に
より整流平滑されて出力電圧Ｖ３として例えば機器の高
電圧系に供給される。

【００５６】２次巻線Ｎｓ１に誘起された電圧は、整流
平滑用ダイオードＤ３およびコンデンサＣ３からなる整
流平滑回路において整流平滑された後に、スイッチ回路
３０および放電回路４０を介して出力電圧Ｖ１として機
器の駆動系へ供給される。ここで、出力電圧Ｖ１と出力
電圧Ｖ３とは、次の（１）式の関係式を満足するように
設定されている。

【００５７】Ｖ３＞Ｖ１＋Ｖｏｎ …（１）なお、ＶｏｎはＭＯＳＦＥＴＱ７のオン動作に必要なゲ
ート電圧に等しい電圧である。

【００５８】スイッチ回路３０には、出力電圧Ｖ１の機
器への供給、遮断を行うための開閉動作を行うＮチャネ
ル型ＭＯＳＦＥＴＱ７と、ＭＯＳＦＥＴＱ７のゲート駆
動用トランジスタＱ８およびＱ９とが設けられている。
このＭＯＳＦＥＴＱ７は、ダイオードＤ３と出力端子と
の間に直列に挿入され、そのゲートは、抵抗Ｒ１４と抵
抗Ｒ１５間に接続されている。抵抗Ｒ１４の一端は出力
電圧Ｖ３の＋側に接続され、その他端は抵抗Ｒ１５の一
端に接続されている。また、ＭＯＳＦＥＴＱ７のゲー
ト、ソース間はダイオードＤ８を介して接続されてい
る。抵抗Ｒ１５の他端には、トランジスタＱ８のコレク
タが接続され、そのエミッタはグラウンド電位５に接続
されている。トランジスタＱ８のベース、エミッタ間は
抵抗Ｒ１６を介して接続され、ベースは１次直流電圧検
出回路２のダイオードＤ６のカソードに接続されてい
る。ここで、トランジスタＱ８、ダイオードＤ８、抵抗
Ｒ１５が互いに協働して放電回路４０を構成する。

【００５９】トランジスタＱ９のコレクタは抵抗Ｒ１７
を介して出力電圧Ｖ２の＋側に接続され、抵抗Ｒ１７と
コレクタ間にはダイオードＤ６のカソードが接続されて
いる。トランジスタＱ９のエミッタはグラウンド電位５
に接続され、そのベースには抵抗Ｒ１８を介して制御信
号ＥＮＢが入力される。トランジスタＱ９のベース、エ
ミッタ間は抵抗Ｒ１９を介して接続されている。制御信
号ＥＮＢは通常Ｈレベルに設定されており、機器の待機
状態時または駆動系部品のメンテナンス時などにおいて
はＬレベルに切り換えられる。この制御信号ＥＮＢがＨ
レベルであるときには、トランジスタＱ９がオンしてト
ランジスタＱ８のゲートに印加される電圧はほぼ０にな
る。したがって、トランジスタＱ８がオフ動作してＭＯ
ＳＦＥＴＱ７のゲートにはゲート電圧として出力電圧Ｖ
３が印加され、ＭＯＳＦＥＴＱ７が導通して出力端子に
出力電圧Ｖ１が供給される。

【００６０】これに対し、制御信号ＥＮＢがＬレベルで
あるときには、トランジスタＱ９がオフしてトランジス
タＱ８のベースには抵抗１７を介してベース電流が供給
され、トランジスタＱ８がオン動作する。これにより、
ＭＯＳＦＥＴＱ７のゲート電圧はＶ３から０に低下す
る。したがって、ＭＯＳＦＥＴＱ７がオフ動作して出力
端子への出力電圧Ｖ１の供給が遮断されるとともに、ダ
イオードＤ８が導通して出力端子に接続された容量負荷
の電荷が放電され、出力電圧Ｖ１は瞬時に降下する。

【００６１】２次巻線Ｎｓ２側には、上述の実施の第１
形態と同様に、１次直流電力Ｖｉｎの電圧が所定電圧値
以下に低下したことを２次巻線Ｎｓ２に誘起される電圧
波形から検出する１次直流電圧検出回路２が設けられて
いる。１次直流電圧検出回路２は、２次巻線Ｎｓ２に誘
起される電圧の負の電圧を整流平滑することによって得
られる比較電圧Ｖｓを検出し、検出した比較電圧Ｖｓの
絶対値と基準電圧Ｖｔｈとを比較する。比較電圧Ｖｓの
絶対値が基準電圧値Ｖｔｈより大きいときすなわち通常
状態時には、抵抗Ｒ１３を介して印加されるベース電圧
によりトランジスタＱ６がオン動作して抵抗Ｒ１０から
エミッタ−コレクタ間を経てダイオードＤ５に至る電流
路が形成され、ダイオードＤ６のアノードに印加される
電圧は比較電圧Ｖｓにほぼ等しい電圧（負の電圧）にな
る。これによりダイオードＤ６は導通せず、抵抗Ｒ１０
からダイオードＤ６を経てトランジスタＱ８のベースに
至る電流路が形成されない。よって、ダイオードＤ６の
カソード側電圧（１次直流電圧検出回路２の出力）は０
であり、トランジスタＱ８の動作は制御信号ＥＮＢに支
配されることになる。すなわち上記スイッチ回路３０の
動作は制御信号ＥＮＢにより支配されることになる。

【００６２】これに対し、比較電圧Ｖｓの絶対値が基準
電圧値Ｖｔｈより小さいときには、抵抗Ｒ１３を介して
印加されるベース電圧によってトランジスタＱ６がオン
動作せずにオフ状態に保持され、トランジスタＱ６のコ
レクタに印加される電圧は出力電圧Ｖ２にほぼ等しい電
圧になる。これにより、ダイオードＤ６が導通して抵抗
Ｒ１０からダイオードＤ６を経てトランジスタＱ８のベ
ースに至る電流路が形成され、制御信号ＥＮＢのレベル
に関係なくトランジスタＱ８はオン動作する。このトラ
ンジスタＱ８のオン動作によりＭＯＳＦＥＴＱ７がオフ
動作して出力端子への出力電圧Ｖ１の供給が遮断される
とともに、ダイオードＤ８が導通して出力端子に接続さ
れた容量負荷の電荷が放電され、出力電圧Ｖ１は瞬時に
降下する。

【００６３】以上により本実施の形態では、出力電圧が
Ｖ３＞Ｖ１＞Ｖ２の関係を満足する、出力電圧Ｖ１、出
力電圧Ｖ２、出力電圧Ｖ３の３つの出力系統を有し、出
力電圧Ｖ１の供給、遮断を行う場合に、この出力電圧Ｖ
１のスイッチ素子にＮチャネル型ＭＯＳＦＥＴを用いる
ことによって、上述の実施の第１形態と同様の効果を得
ることができるとともに、スイッチング素子としてＰチ
ャネル型ＭＯＳＦＥＴを用いる場合に比してコストをさ
らに減少することが可能である。

【００６４】なお、本実施の形態では、ＭＯＳＦＥＴＱ
７の駆動用スイッチ素子および放電回路４０を構成する
ためのトランジスタとしてトランジスタＱ８を用いてい
るが、このトランジスタＱ８に代えてＭＯＳＦＥＴなど
のスイッチ素子を用いることもできる。

【００６５】

【発明の効果】以上に説明したように、請求項１記載の
多出力スイッチング電源装置によれば、１次直流電力の
電圧低下を２次側巻線の電圧波形から検出する１次直流
電圧検出回路と、外部負荷側からの制御信号に基づき各
２次直流電力の内の所定の２次直流電力の供給、遮断に
対する開閉動作を行うスイッチ回路と、所定の２次直流
電力の出力端子に接続された外部負荷側の蓄積電荷を放
電する放電回路とを設け、１次直流電圧検出回路により
１次直流電力の電圧が所定電圧以下に低下したことを検
出すると、所定の２次直流電力の供給を遮断するように
スイッチ回路を開動作させるとともに、放電回路により
外部負荷側の蓄積電荷の放電を行うから、コストの上昇
を招くことなく、交流電力の入力が遮断されたときに、
出力側の負荷状態に影響されずに複数の出力電圧をそれ
ぞれ所定の順序で降下させるシーケンスを確実に実行す
ることができる。

【００６６】請求項２記載の多出力スイッチング電源装
置によれば、１次直流電圧検出回路で、２次側巻線の内
の１つの巻線に誘起される電圧の負の電圧を整流平滑す
ることによって得られる比較電圧の絶対値と基準電圧と
を比較し、比較電圧の絶対値が基準電圧以下であると、
１次直流電力の電圧が所定電圧以下に低下したとしてス
イッチ回路を開動作させるための信号を発生するように
構成することができる。

【００６７】請求項３記載の多出力スイッチング電源装
置によれば、各２次直流電力が、駆動系に供給する直流
電力と論理回路系に供給する直流電力とを含み、１次直
流電圧検出回路で、２次側巻線の内の論理回路系の直流
電力に対する巻線に誘起される電圧の負の電圧を整流平
滑することによって得られる比較電圧の絶対値と基準電
圧とを比較するように構成することができる。

【００６８】請求項４記載の多出力スイッチング電源装
置によれば、スイッチ回路が、２次整流平滑回路と駆動
系に供給する直流電力の出力端子との間に直列に接続さ
れ、ゲートに外部負荷側からの制御信号が印加されるＰ
チャネル型ＭＯＳＦＥＴを有し、該ＭＯＳＦＥＴが、ゲ
ートに印加された制御信号に基づき開閉動作に対応する
動作を行うように構成することができる。

【００６９】請求項５記載の多出力スイッチング電源装
置によれば、スイッチ回路のＭＯＳＦＥＴのゲートに接
続された駆動用スイッチ素子を設け、１次直流電圧検出
回路により比較電圧の絶対値が基準電圧以下であること
を検出すると、スイッチ回路をオフ動作させるための信
号を駆動用スイッチ素子に印加して該駆動用スイッチ素
子をオン動作させることにより駆動系に供給する直流電
力を遮断するようにＭＯＳＦＥＴをオフ動作させるとと
もに、スイッチ回路に入力した信号に対して反転した信
号を放電回路に入力することにより外部負荷側の蓄積電
荷の放電を行わせるように構成することができる。

【００７０】請求項６記載の多出力スイッチング電源装
置によれば、各２次直流電力が、駆動系に供給する駆動
系直流電力と論理回路系に供給する論理回路系直流電力
と、駆動系に供給する直流電力より高い電圧を有する高
電圧系直流電力とを含み、１次直流電圧検出回路で、２
次側巻線の内の前記論理回路系の直流電力に対する巻線
に誘起される電圧の負の電圧を整流平滑することによっ
て得られる比較電圧の絶対値と基準電圧とを比較するよ
うに構成することができる。

【００７１】請求項７記載の多出力スイッチング電源装
置によれば、スイッチ回路で、２次整流平滑回路と駆動
系直流電力の出力端子との間に直列に接続され、ゲート
に高電圧系直流電力が抵抗を介して印加されるＮチャネ
ル型ＭＯＳＦＥＴを有し、制御信号に基づきＭＯＳＦＥ
Ｔが開閉動作に対応する動作を行うように構成すること
ができる。

【００７２】請求項８記載の多出力スイッチング電源装
置によれば、ＭＯＳＦＥＴのゲートとグランド間に挿入
され、ＭＯＳＦＥＴの開閉動作に対応する動作を制御す
るための駆動用スイッチ素子とを設け、１次直流電圧検
出回路により比較電圧の絶対値が基準電圧以下であるこ
とを検出すると、駆動用スイッチ素子を強制的にオン動
作させることにより駆動系直流電力を遮断するようにＭ
ＯＳＦＥＴを動作させるとともに、放電回路による外部
負荷側の蓄積容量の放電を行わせるように構成すること
ができる。

【００７３】請求項９記載の多出力スイッチング電源装
置によれば、放電回路が、駆動用スイッチ素子と該駆動
用スイッチ素子のオン動作に応じて駆動系直流電力の出
力端子をグラウンド電位側に導通させるダイオードとか
ら構成されているようにすることができる。

【図面の簡単な説明】

【図１】本発明の多出力スイッチング電源装置の実施の
第１形態の構成を示す回路図である。

【図２】図１の多出力スイッチング電源装置の交流電力
の入力遮断時における１次巻線Ｎｐ１の電圧変化を示す
波形図である。

【図３】図１の多出力スイッチング電源装置の交流電力
の入力遮断時における２次巻線のＡ点の電圧変化を示す
波形図である。

【図４】図１の多出力スイッチング電源装置の交流電力
の入力遮断時における２次巻線側のＢ点およびＣ点の電
圧変化を示す波形図である。

【図５】図１の多出力スイッチング電源装置の交流電力
の入力遮断時における出力電圧Ｖ１および出力電圧Ｖ２
の電圧変化を示す波形図である。

【図６】本発明の多出力スイッチング電源装置の実施の
第２形態の構成を示す回路図である。

【図７】従来の多出力スイッチング電源装置の構成を示
す回路図である。

【符号の説明】

１交流電源２１次直流電圧検出回路３，３０スイッチ回路４，４０放電回路５グラウンド電位Ｔ１トランスＱ１，Ｑ２，Ｑ７ＭＯＳＦＥＴＱ３，Ｑ４，Ｑ５，Ｑ６，Ｑ８，Ｑ９トランジスタＮｐ１１次巻線Ｎｐ２１次補助巻線Ｎｓ１，Ｎｓ２，Ｎｓ３２次巻線Ｃ１〜Ｃ５コンデンサＤ１〜Ｄ６ダイオードＲ１〜Ｒ１９抵抗ＩＣ１制御回路ＩＣ２シャントレギュレータＰＣ１フォトカプラ

Claims

【特許請求の範囲】

【請求項１】交流電源からの交流電力を１次整流平滑
して得られた１次直流電力を、複数の２次側巻線を備え
たトランスの１次側巻線とスイッチング素子との直列回
路に入力し、該スイッチング素子のオン、オフ動作によ
り前記トランスの各２次巻線に誘起される電力をそれぞ
れ２次整流平滑回路で２次整流平滑し、該２次整流平滑
により得られた各２次直流電力を対応する出力端子を介
して外部負荷に供給する多出力スイッチング電源装置に
おいて、前記１次直流電力の電圧低下を前記２次側巻線
の電圧波形から検出する１次直流電圧検出回路と、前記
外部負荷側からの制御信号に基づき前記各２次直流電力
の内の所定の２次直流電力の供給、遮断に対する開閉動
作を行うスイッチ回路と、前記所定の２次直流電力の出
力端子に接続された前記外部負荷側の蓄積電荷を放電す
る放電回路とを設け、前記１次直流電圧検出回路により
前記１次直流電力の電圧が所定電圧以下に低下したこと
を検出すると、前記所定の２次直流電力の供給を遮断す
るように前記スイッチ回路を開動作させるとともに、前
記放電回路により前記外部負荷側の蓄積電荷の放電を行
うことを特徴とする多出力スイッチング電源装置。
【請求項２】前記１次直流電圧検出回路は、前記２次
側巻線の内の１つの巻線に誘起される電圧の負の電圧を
整流平滑することによって得られる比較電圧の絶対値と
基準電圧とを比較し、前記比較電圧の絶対値が前記基準
電圧以下であると、前記１次直流電力の電圧が前記所定
電圧以下に低下したとして前記スイッチ回路を開動作さ
せるための信号を発生することを特徴とする請求項１記
載の多出力スイッチング電源装置。
【請求項３】前記各２次直流電力は、駆動系に供給す
る直流電力と論理回路系に供給する直流電力とを含み、
前記１次直流電圧検出回路は、前記２次側巻線の内の前
記論理回路系の直流電力に対する巻線に誘起される電圧
の負の電圧を整流平滑することによって得られる比較電
圧の絶対値と前記基準電圧とを比較することを特徴とす
る請求項２記載の多出力スイッチング電源装置。
【請求項４】前記スイッチ回路は、前記２次整流平滑
回路と前記駆動系に供給する直流電力の出力端子との間
に直列に接続され、ゲートに前記外部負荷側からの制御
信号が印加されるＰチャネル型ＭＯＳＦＥＴを有し、該
ＭＯＳＦＥＴは、前記ゲートに印加された前記制御信号
に基づき前記開閉動作に対応する動作を行うことを特徴
とする請求項３記載の多出力スイッチング電源装置。
【請求項５】前記スイッチ回路の前記ＭＯＳＦＥＴの
ゲートに接続された駆動用スイッチ素子を設け、前記１
次直流電圧検出回路により前記比較電圧の絶対値が前記
基準電圧以下であることを検出すると、前記スイッチ回
路をオフ動作させるための信号を前記駆動用スイッチ素
子に印加して該駆動用スイッチ素子をオン動作させるこ
とにより前記駆動系に供給する直流電力を遮断するよう
に前記ＭＯＳＦＥＴをオフ動作させるとともに、前記ス
イッチ回路に入力した信号に対して反転した信号を前記
放電回路に入力することにより前記外部負荷側の蓄積電
荷の放電を行わせることを特徴とする請求項４記載の多
出力スイッチング電源装置。
【請求項６】前記各２次直流電力は、駆動系に供給す
る駆動系直流電力と論理回路系に供給する論理回路系直
流電力と、前記駆動系に供給する直流電力より高い電圧
を有する高電圧系直流電力とを含み、前記１次直流電圧
検出回路は、前記２次側巻線の内の前記論理回路系の直
流電力に対する巻線に誘起される電圧の負の電圧を整流
平滑することによって得られる比較電圧の絶対値と前記
基準電圧とを比較することを特徴とする請求項２記載の
多出力スイッチング電源装置。
【請求項７】前記スイッチ回路は、前記２次整流平滑
回路と前記駆動系直流電力の出力端子との間に直列に接
続され、ゲートに前記高電圧系直流電力が抵抗を介して
印加されるＮチャネル型ＭＯＳＦＥＴを有し、前記制御
信号に基づき前記ＭＯＳＦＥＴが前記開閉動作に対応す
る動作を行うことを特徴とする請求項６記載の多出力ス
イッチング電源装置。
【請求項８】前記ＭＯＳＦＥＴのゲートとグランド間
に挿入され、前記ＭＯＳＦＥＴの前記開閉動作に対応す
る動作を制御するための駆動用スイッチ素子とを設け、
前記１次直流電圧検出回路により前記比較電圧の絶対値
が前記基準電圧以下であることを検出すると、前記駆動
用スイッチ素子を強制的にオン動作させることにより前
記駆動系直流電力を遮断するように前記ＭＯＳＦＥＴを
動作させるとともに、前記放電回路による前記外部負荷
側の蓄積電荷の放電を行わせることを特徴とする請求項
６記載の多出力スイッチング電源装置。
【請求項９】前記放電回路は、前記駆動用スイッチ素
子と該駆動用スイッチ素子のオン動作に応じて駆動系直
流電力の出力端子をグラウンド電位側に導通させるダイ
オードとから構成されていることを特徴とする請求項８
記載の多出力スイッチング電源装置。