JP2000164873A - Liquid-crystal display device - Google Patents
Liquid-crystal display deviceInfo
- Publication number
- JP2000164873A JP2000164873A JP33228898A JP33228898A JP2000164873A JP 2000164873 A JP2000164873 A JP 2000164873A JP 33228898 A JP33228898 A JP 33228898A JP 33228898 A JP33228898 A JP 33228898A JP 2000164873 A JP2000164873 A JP 2000164873A
- Authority
- JP
- Japan
- Prior art keywords
- film transistor
- thin film
- light
- shielding layer
- voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Liquid Crystal (AREA)
- Thin Film Transistor (AREA)
- Liquid Crystal Display Device Control (AREA)
Abstract
Description
【0001】[0001]
【発明の属する技術分野】本発明は、マトリクス状に配
線されたゲート線と信号線との交点に薄膜トランジスタ
を用いて画素を形成してなる液晶表示装置に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a liquid crystal display device in which pixels are formed using thin film transistors at intersections between gate lines and signal lines arranged in a matrix.
【0002】[0002]
【従来の技術】一般に、パーソナルコンピュータやワー
ドプロセッサ等のOA機器、テレビジョンなどに使用さ
れる液晶表示装置には、単純マトリクス方式とアクティ
ブマトリクス方式とがある。特に、近年においては、カ
ラー表示の多色化への対応として、高精細表示を実現す
るアクティブマトリクス方式が多用されている。2. Description of the Related Art Generally, liquid crystal display devices used for OA equipment such as personal computers and word processors, televisions, and the like include a simple matrix system and an active matrix system. In particular, in recent years, an active matrix method for realizing high-definition display has been frequently used in order to cope with multi-color display.
【0003】図5はアクティブマトリクス型液晶表示装
置の従来例を示す回路図である。図5においては、複数
行分のゲート線51-1,51-2,51-3,51-4,……
と複数列分の信号線52-1,52-2,52-3,52-4,
……とがマトリクス状に配線され、その交点には画素5
3が形成されて液晶パネルを構成している。FIG. 5 is a circuit diagram showing a conventional example of an active matrix type liquid crystal display device. In FIG. 5, gate lines 51-1, 51-2, 51-3, 51-4,...
And signal lines 52-1, 52-2, 52-3, 52-4 for a plurality of columns,
Are wired in a matrix, and the intersection of the
3 form a liquid crystal panel.
【0004】画素53は、画素トランジスタとなる薄膜
トランジスタ(TFT:thin filmtransistor)54、
液晶セル55及びホールドコンデンサ56から構成され
ている。この画素53において、薄膜トランジスタ54
は、そのゲート電極がゲート線51-1,51-2,51-
3,51-4,……に、そのソース電極が信号線52-1,
52-2,52-3,52-4,……にそれぞれ接続されてい
る。The pixel 53 includes a thin film transistor (TFT) 54 serving as a pixel transistor,
It comprises a liquid crystal cell 55 and a hold capacitor 56. In this pixel 53, a thin film transistor 54
Means that the gate electrodes of the gate lines 51-1, 51-2, 51-
3, 51-4,..., The source electrodes of which are signal lines 52-1,
52-2, 52-3, 52-4,...
【0005】ゲート線51-1,51-2,51-3,51-
4,……の各一端は、垂直駆動回路となるゲート駆動回
路57の各行の出力端に接続されている。このゲート駆
動回路57は、液晶パネルの各画素53を行単位で選択
することによって垂直走査を行うためのものである。[0005] Gate lines 51-1, 51-2, 51-3, 51-
Each end of 4,... Is connected to the output end of each row of the gate drive circuit 57 serving as a vertical drive circuit. The gate drive circuit 57 is for performing vertical scanning by selecting each pixel 53 of the liquid crystal panel on a row basis.
【0006】一方、信号線52-1,52-2,52-3,5
2-4,……の各一端は、水平駆動回路となるソース駆動
回路58の各列の出力端に接続されている。このソース
駆動回路58は、液晶パネルの各画素53に対して階調
に応じた信号電圧を順次供給するためのものである。On the other hand, signal lines 52-1, 52-2, 52-3, 5
One end of each of 2-4,... Is connected to the output end of each column of the source drive circuit 58 which is a horizontal drive circuit. The source drive circuit 58 is for sequentially supplying a signal voltage corresponding to a gradation to each pixel 53 of the liquid crystal panel.
【0007】[0007]
【発明が解決しようとする課題】ところで、ある画像信
号に基づく信号電圧の書き込みは、ゲート駆動回路57
によって選択され、かつソース駆動回路58によって信
号電圧が供給された画素53に対してのみ行われるが、
そのときの書き込み時間は、薄膜トランジスタ54の電
流能力とホールドコンデンサ56の容量の時定数により
決定される。The writing of a signal voltage based on a certain image signal is performed by the gate driving circuit 57.
Is performed only on the pixel 53 selected by the source driving circuit 58 and supplied with the signal voltage by the source driving circuit 58,
The writing time at that time is determined by the time constant of the current capability of the thin film transistor 54 and the capacitance of the hold capacitor 56.
【0008】このうち、ホールドコンデンサ56の容量
に関しては、その容量を決定する絶縁膜の膜厚を精度良
く均一にコントロールできるのに対し、薄膜トランジス
タ54の電流能力は非常にバラツキが大きなものとなっ
ている。そのため、薄膜トランジスタ54の電流能力が
低くなった場合(閾値電圧Vthが高い場合)は、画素5
3に信号電圧を書き込む際に、画素電圧が所望の電圧に
到達せずに輝点となる。また、これと反対に、薄膜トラ
ンジスタ54の電流能力が高くなった場合(閾値電圧V
thが低い場合)は、それに伴ってリーク電流が増加する
ため、保持電圧がリークして輝点となる。このように従
来においては、薄膜トランジスタ54の電流能力のバラ
ツキによって画質が劣化してしまうという問題があっ
た。Among these, as for the capacitance of the hold capacitor 56, the thickness of the insulating film that determines the capacitance can be accurately and uniformly controlled, but the current capability of the thin film transistor 54 has a very large variation. I have. Therefore, when the current capability of the thin film transistor 54 becomes low (when the threshold voltage Vth is high), the pixel 5
When a signal voltage is written to No. 3, the pixel voltage does not reach a desired voltage and becomes a bright spot. Conversely, when the current capability of the thin film transistor 54 is increased (the threshold voltage V
(th is low), the leakage current increases accordingly, and the holding voltage leaks to become a bright spot. As described above, in the related art, there is a problem that the image quality is deteriorated due to the variation in the current capability of the thin film transistor 54.
【0009】本発明は、上記課題を解決するためになさ
れたもので、その目的とするところは、各画素に設けら
れた薄膜トランジスタの電流能力のバラツキに伴う画質
の劣化を防止することができる液晶表示装置を提供する
ことにある。SUMMARY OF THE INVENTION The present invention has been made to solve the above-mentioned problems, and an object of the present invention is to provide a liquid crystal device capable of preventing a deterioration in image quality due to a variation in current capability of a thin film transistor provided in each pixel. A display device is provided.
【0010】[0010]
【課題を解決するための手段】本発明は、上記目的を達
成するためになされたもので、マトリクス状に配線され
たゲート線と信号線との交点に薄膜トランジスタを用い
て画素を形成してなる液晶表示装置において、遮光層と
この遮光層のバイアス電位を制御する制御部とを備えた
構成を採用している。遮光層は、前記薄膜トランジスタ
のソース及びドレインが形成された半導体層を挟んでゲ
ート電極と対する側に設けられたものである。また、制
御部は、前記薄膜トランジスタの電流電圧が所定の値に
なるように前記遮光層のバイアス電位を制御するもので
あることを特徴としている。SUMMARY OF THE INVENTION The present invention has been made to achieve the above-mentioned object, and a pixel is formed by using a thin film transistor at an intersection between a gate line and a signal line arranged in a matrix. The liquid crystal display device employs a configuration including a light-shielding layer and a control unit that controls a bias potential of the light-shielding layer. The light-shielding layer is provided on a side facing the gate electrode with the semiconductor layer on which the source and the drain of the thin film transistor are formed interposed. Further, the control unit controls the bias potential of the light shielding layer so that the current voltage of the thin film transistor becomes a predetermined value.
【0011】上記構成の液晶表示装置においては、薄膜
トランジスタのソース及びドレインが形成された半導体
層を挟んでゲート電極と対する側に遮光層が設けられて
いることから、この遮光層は当該薄膜トランジスタのバ
ックゲートとして機能する。そして、この遮光層は、薄
膜トランジスタの電流能力が所定の値になるように、制
御部によってバイアスされる。これにより、薄膜トラン
ジスタ自体の電流能力のバラツキに影響されず、当該薄
膜トランジスタの電流能力が所定値に保たれる。In the liquid crystal display device having the above-described structure, a light-shielding layer is provided on the side opposite to the gate electrode with the semiconductor layer on which the source and drain of the thin-film transistor are formed interposed therebetween. Functions as a gate. The light-shielding layer is biased by the control unit such that the current capability of the thin film transistor becomes a predetermined value. Thus, the current capability of the thin film transistor is maintained at a predetermined value without being affected by the variation in the current capability of the thin film transistor itself.
【0012】[0012]
【発明の実施の形態】以下、本発明の実施の形態につい
て図面を参照しつつ詳細に説明する。図1は本発明によ
る液晶表示装置の実施形態を示す回路図であり、図2は
本実施形態における薄膜トランジスタ(TFT)の断面
構造を示す概略図である。Embodiments of the present invention will be described below in detail with reference to the drawings. FIG. 1 is a circuit diagram showing an embodiment of a liquid crystal display device according to the present invention, and FIG. 2 is a schematic diagram showing a cross-sectional structure of a thin film transistor (TFT) in the present embodiment.
【0013】先ず、図2において、液晶表示装置が形成
される透明基板1は、例えば石英基板または無アルカリ
ガラス基板からなるもので、この透明基板1上に導電性
の遮光層2が形成されている。遮光層2は、例えばアル
ミニウム、チタン、タングステン、モリブデン、或いは
モリブデンシリサイド、チタンシリサイド、タングステ
ンシリサイド等の金属膜で構成される。First, in FIG. 2, a transparent substrate 1 on which a liquid crystal display device is formed is made of, for example, a quartz substrate or a non-alkali glass substrate, and a conductive light shielding layer 2 is formed on the transparent substrate 1. I have. The light-shielding layer 2 is made of, for example, a metal film of aluminum, titanium, tungsten, molybdenum, or molybdenum silicide, titanium silicide, tungsten silicide, or the like.
【0014】また、透明基板1上には、遮光層2を覆う
状態で第1の絶縁膜3が形成されている。第1の絶縁膜
3は、例えば酸化シリコン膜、窒化シリコン膜等で構成
される。さらに、遮光層2の上方には、第1の絶縁膜3
を介して薄膜トランジスタのシリコン層(すなわち半導
体層)4が形成されている。シリコン層4は、例えばポ
リシリコンまたはアモルファスシリコンで構成される。A first insulating film 3 is formed on the transparent substrate 1 so as to cover the light shielding layer 2. The first insulating film 3 is made of, for example, a silicon oxide film, a silicon nitride film, or the like. Further, a first insulating film 3 is provided above the light shielding layer 2.
, A silicon layer (ie, a semiconductor layer) 4 of the thin film transistor is formed. The silicon layer 4 is made of, for example, polysilicon or amorphous silicon.
【0015】また、第1の絶縁膜3上には、シリコン層
4を覆う状態で第2の絶縁膜5が形成されている。第2
の絶縁膜5は、薄膜トランジスタのゲート酸化膜として
機能するもので、例えば酸化シリコン膜、窒化シリコン
膜等で構成される。さらに、第2の絶縁膜5上にはゲー
ト電極6が形成されている。ゲート電極6は、例えば不
純物が導入されていて導電性を有するポリシリコンで構
成される。On the first insulating film 3, a second insulating film 5 is formed so as to cover the silicon layer 4. Second
The insulating film 5 functions as a gate oxide film of the thin film transistor, and is composed of, for example, a silicon oxide film, a silicon nitride film, or the like. Further, a gate electrode 6 is formed on the second insulating film 5. The gate electrode 6 is made of, for example, conductive polysilicon having impurities introduced therein.
【0016】また、第2の絶縁膜5上には、ゲート電極
6を覆う状態で第3の絶縁膜7が形成されている。第3
の絶縁膜7は、例えばリンシリケートガラス(PSG)
膜で構成される。この第3の絶縁膜7には、ゲート電極
6の両側に位置して一対の引き出し電極8,9が形成さ
れている。これら一対の引き出し電極8,9は、例えば
アルミニウムからなるもので、一方の引き出し電極8が
薄膜トランジスタのソース領域Sに接続されてソース電
極を構成し、他方の引き出し電極9が薄膜トランジスタ
のドレイン領域Dに接続されてドレイン電極を構成して
いる。Further, a third insulating film 7 is formed on the second insulating film 5 so as to cover the gate electrode 6. Third
The insulating film 7 is made of, for example, phosphorus silicate glass (PSG).
It is composed of a membrane. On the third insulating film 7, a pair of extraction electrodes 8 and 9 are formed on both sides of the gate electrode 6. The pair of extraction electrodes 8 and 9 are made of, for example, aluminum. One extraction electrode 8 is connected to the source region S of the thin film transistor to form a source electrode, and the other extraction electrode 9 is connected to the drain region D of the thin film transistor. Connected to form a drain electrode.
【0017】ここで、上述のようは薄膜トランジスタを
用いて画素を形成した場合は、ゲートをオフしたときの
リーク電流を無視することができず、輝点発生やコント
ラストの低下を招く。この対策として、多くの画素構造
では、リーク電流に影響を受ける電圧保持能力を高める
ために、ホールドコンデンサ(蓄積容量)を設けてい
る。また、透明基板1側からの光の入射もリーク電流の
増加につながるため、これを防ぐ目的で、薄膜トランジ
スタの下層側(透明基板1側)に遮光層2を形成し、こ
の遮光層2によって透明基板1側から入射する光を遮断
し、光によるリーク電流の発生を抑制している。Here, when a pixel is formed using a thin film transistor as described above, the leakage current when the gate is turned off cannot be ignored, which causes the generation of a bright spot and a decrease in contrast. As a countermeasure, in many pixel structures, a hold capacitor (accumulation capacitance) is provided in order to increase a voltage holding ability affected by a leak current. Further, since the incidence of light from the transparent substrate 1 also leads to an increase in leakage current, a light-shielding layer 2 is formed below the thin film transistor (transparent substrate 1 side) for the purpose of preventing the leakage current. Light incident from the substrate 1 side is blocked, and generation of a leak current due to the light is suppressed.
【0018】図3は薄膜トランジスタのシンボル図であ
り、(a)は遮光層の有りの場合、(b)は遮光層が無
しの場合をそれぞれ示している。図示のように、遮光層
が有りの場合は、これがバックゲートとして機能するこ
とから、その端子構造は、ソースS,ドレインD,ゲー
トG,バックゲートBの4端子構造となる。これに対し
て、遮光層が無しの場合の端子構造は、ソースS,ドレ
インD,ゲートGの3端子構造となる。FIGS. 3A and 3B are symbol diagrams of a thin film transistor. FIG. 3A shows a case where a light shielding layer is provided, and FIG. 3B shows a case where no light shielding layer is provided. As shown, when a light-shielding layer is present, it functions as a back gate, so that the terminal structure has a four-terminal structure of a source S, a drain D, a gate G, and a back gate B. On the other hand, the terminal structure without the light-shielding layer has a three-terminal structure of a source S, a drain D, and a gate G.
【0019】ところで、これまでは、金属膜等の導電性
を有する遮光層2を、液晶表示装置内の電源電極或いは
対向電極(コモン電極)に接続していることから、遮光
層2の電圧は電源電圧(VDD,VSS)或いは対向電極の
電圧(VCOM )といった固定電圧に設定されており、各
画素に設けられた薄膜トランジスタは、その電流能力の
バラツキが大きなものとなっていた。By the way, the voltage of the light-shielding layer 2 has been conventionally connected because the conductive light-shielding layer 2 such as a metal film is connected to the power supply electrode or the counter electrode (common electrode) in the liquid crystal display device. The voltage is set to a fixed voltage such as the power supply voltage (VDD, VSS) or the voltage of the common electrode (VCOM), and the thin film transistors provided in each pixel have large variations in current capability.
【0020】図4は遮光層2を有するnチャンネル型の
薄膜トランジスタにおいて、バックゲートとなる遮光層
のバイアス電圧を可変した際の電圧電流特性図である。
ちなみに、図4においては、ドレイン電圧VD =10V
で一定、ゲート電圧VG =−5〜15Vに可変、遮光層
の電圧(バックゲート電圧)Vb =−10〜10Vの間
で2Vステップで可変、ソース電圧VS =0Vの条件で
測定した結果を示している。FIG. 4 is a voltage-current characteristic diagram when the bias voltage of the light-shielding layer serving as the back gate is changed in the n-channel type thin film transistor having the light-shielding layer 2.
Incidentally, in FIG. 4, the drain voltage VD = 10 V
Constant, the gate voltage VG = -5 to 15 V, the voltage of the light-shielding layer (back gate voltage) Vb = -10 to 10 V, variable in 2 V steps, the results measured under the conditions of source voltage VS = 0 V are shown. ing.
【0021】図4から明らかなように、遮光層の電圧
(バックゲートへの印加電圧)を正負(+/−)に可変
すると、これにしたがって薄膜トランジスタの電流能力
がアップ/ダウンしていることが分かる。例えば、VG
=2.5Vのときで比較すると、図中丸印で示すように
Vb =−10Vの条件とVb =10Vの条件とでは、薄
膜トランジスタの電流能力が約10倍ほど変化してい
る。こうした薄膜トランジスタの電流能力の変化は、上
述のようにシリコン層を挟んでゲート電極と対する側に
設けられた遮光層がバックゲートとなり、そのバックゲ
ート電圧を変えることで薄膜トランジスタの閾値電圧V
thが変調されて起こるもので、これが、いわゆるバッ
クゲート効果と呼ばれるものである。尚、ここでの図示
は省略したが、pチャンネル型の薄膜トランジスタにお
いてもバックゲート効果による電流能力の可変は可能で
ある。ただし、そのバックゲート電圧は、nチャンネル
型の薄膜トランジスタの正負が反転する。As is apparent from FIG. 4, when the voltage of the light-shielding layer (voltage applied to the back gate) is changed to positive or negative (+/-), the current capability of the thin film transistor increases / decreases accordingly. I understand. For example, VG
= 2.5 V, the current capability of the thin film transistor changes about 10 times between the condition of Vb = −10 V and the condition of Vb = 10 V as shown by a circle in the figure. Such a change in the current capability of the thin film transistor is caused by the fact that the light-shielding layer provided on the side opposite to the gate electrode with the silicon layer interposed therebetween serves as a back gate, and by changing the back gate voltage, the threshold voltage V
This occurs when th is modulated, and this is what is called the so-called back gate effect. Although illustration is omitted here, the current capability can be varied by the back gate effect even in a p-channel type thin film transistor. However, the back gate voltage of the n-channel thin film transistor is inverted.
【0022】本発明においては、このバックゲート効果
に着目し、これを有効に活用すべく、図1に示す回路構
成を採用している。図1においては、例えば石英基板
(不図示)からなる透明基板上に、複数行分のゲート線
11-1,11-2,11-3,11-4,……と複数列分の信
号線12-1,12-2,12-3,12-4,……とがマトリ
クス状に配線され、その交点には画素13が形成されて
液晶パネルを構成している。In the present invention, attention is paid to the back gate effect, and the circuit configuration shown in FIG. 1 is employed in order to effectively utilize the back gate effect. In FIG. 1, a plurality of rows of gate lines 11-1, 11-2, 11-3, 11-4,... And a plurality of columns of signal lines are formed on a transparent substrate made of, for example, a quartz substrate (not shown). , 12-1, 12-2, 12-3, 12-4,... Are arranged in a matrix, and pixels 13 are formed at the intersections to form a liquid crystal panel.
【0023】画素13は、画素トランジスタとなる薄膜
トランジスタ14、液晶セル15及びホールドコンデン
サ16から構成されている。この画素13において、薄
膜トランジスタ14は、そのゲート電極がゲート線11
-1,11-2,11-3,11-4,……に、そのソース電極
が信号線12-1,12-2,12-3,12-4,……にそれ
ぞれ接続されている。薄膜トランジスタ14のドレイン
電極には、液晶セル15及びホールドコンデンサ16の
各一方の電極が接続されている。そして、液晶セル15
及びホールドコンデンサ16の各他方の電極には、コモ
ン電圧(基準電圧)VCOM が印加されている。The pixel 13 includes a thin film transistor 14 serving as a pixel transistor, a liquid crystal cell 15, and a hold capacitor 16. In the pixel 13, the thin film transistor 14 has a gate electrode whose gate electrode 11
-1, 11-2, 11-3, 11-4,..., And their source electrodes are connected to signal lines 12-1, 12-2, 12-3, 12-4,. One electrode of each of the liquid crystal cell 15 and the hold capacitor 16 is connected to the drain electrode of the thin film transistor 14. Then, the liquid crystal cell 15
A common voltage (reference voltage) VCOM is applied to each other electrode of the hold capacitor 16 and the other electrode.
【0024】ゲート線11-1,11-2,11-3,11-
4,……の各一端は、垂直駆動回路となるゲート駆動回
路17の各行の出力端に接続されている。このゲート駆
動回路17は、液晶パネルの各画素13を行単位で選択
することによって垂直走査を行うためのものである。Gate lines 11-1, 11-2, 11-3, 11-
Each end of 4,... Is connected to the output end of each row of the gate drive circuit 17 serving as a vertical drive circuit. The gate drive circuit 17 is for performing vertical scanning by selecting each pixel 13 of the liquid crystal panel on a row basis.
【0025】一方、信号線12-1,12-2,12-3,1
2-4,……の各一端は、水平駆動回路となるソース駆動
回路18の各列の出力端に接続されている。このソース
駆動回路18は、液晶パネルの各画素13に対して階調
に応じた信号電圧を順次供給するためのものである。On the other hand, the signal lines 12-1, 12-2, 12-3, 1
One end of each of 2-4,... Is connected to the output end of each column of the source drive circuit 18 serving as a horizontal drive circuit. The source drive circuit 18 is for sequentially supplying a signal voltage corresponding to a gradation to each pixel 13 of the liquid crystal panel.
【0026】さらに、ゲート線11-1,11-2,11-
3,11-4,……と平行にバックゲート線19-1,19-
2,19-3,19-4,……が設けられており、このバッ
クゲート線19-1,19-2,19-3,19-4,……には
薄膜トランジスタ14のバックゲート電極、すなわちシ
リコン層4の直下に形成された遮光層が電気的に接続さ
れている。バックゲート線19-1,19-2,19-3,1
9-4,……の各一端は、制御部20に接続されている。Further, the gate lines 11-1, 11-2, 11-
Back gate lines 19-1, 19-
, Are provided on the back gate lines 19-1, 19-2, 19-3, 19-4,... The light-shielding layer formed immediately below the silicon layer 4 is electrically connected. Back gate lines 19-1, 19-2, 19-3, 1
Each end of 9-4,... Is connected to the control unit 20.
【0027】この制御部20は、薄膜トランジスタ14
の電流能力が所定の値になるように遮光層のバイアス電
位を制御するものである。例えば、nチャンネル型の薄
膜トランジスタ14では、電流能力が低くなった場合に
は、制御部20によって遮光層を正の方向にバイアス
し、これによって薄膜トランジスタ14の閾値電圧Vt
hを変調して低下させ、電流能力を所定の値に上昇させ
るのである。一方、薄膜トランジスタ14の電流能力が
高くなった場合には、制御部20によって遮光層を負の
方向にバイアスし、これによって薄膜トランジスタ14
の閾値電圧Vthを変調して上昇させ、電流能力を所定
の値に低下させるのである。The control unit 20 includes the thin film transistor 14
The bias potential of the light shielding layer is controlled so that the current capability of the light shielding layer becomes a predetermined value. For example, in the case of the n-channel type thin film transistor 14, when the current capability is reduced, the light blocking layer is biased in the positive direction by the control unit 20, and the threshold voltage Vt
h is modulated to decrease the current capacity to a predetermined value. On the other hand, when the current capability of the thin film transistor 14 increases, the light blocking layer is biased in the negative direction by the
Of the threshold voltage Vth is modulated to increase the current capability to a predetermined value.
【0028】上記構成の液晶表示装置では、薄膜トラン
ジスタ14の電流能力が低くなった場合(閾値電圧Vth
が高い場合)は、制御部20によって遮光層が正の方向
にバイアスされて電流能力が増加することになる。これ
により、1H期間内でソース駆動回路18により信号線
12-1,12-2,12-3,12-4,……を介して供給さ
れる信号電圧を、ゲート駆動回路17により選択された
画素13に十分に書き込むことが可能となる。In the liquid crystal display device having the above configuration, when the current capability of the thin film transistor 14 is reduced (the threshold voltage Vth
Is high), the light blocking layer is biased in the positive direction by the control unit 20, and the current capability increases. Thus, the signal voltage supplied from the source drive circuit 18 via the signal lines 12-1, 12-2, 12-3, 12-4,... Within the 1H period is selected by the gate drive circuit 17. It is possible to sufficiently write in the pixel 13.
【0029】一方、薄膜トランジスタ14の電流能力が
高くなった場合(閾値電圧Vthが低い場合)は、制御部
20によって遮光層が負の方向にバイアスされて薄膜ト
ランジスタ14の電流能力が低下することになる。これ
により、薄膜トランジスタ14のリーク電流が低減さ
れ、光によるリーク電流はもちろん、ホールドコンデン
サ16に保持されている画素電圧もリークすることはな
い。On the other hand, when the current capability of the thin film transistor 14 increases (when the threshold voltage Vth is low), the light shielding layer is biased in the negative direction by the control unit 20, and the current capability of the thin film transistor 14 decreases. . As a result, the leak current of the thin film transistor 14 is reduced, and not only the leak current due to light but also the pixel voltage held in the hold capacitor 16 does not leak.
【0030】以上の結果、画素13に信号電圧を書き込
むにあたっては、画素電圧を所望の電圧に到達させるこ
とができるとともに、遮光層2によって信号電圧の書き
込みにより画素13に保持された保持電圧のリークを防
止することができるため、輝点の発生やコントラストの
低下などによる画質の劣化を確実に回避することが可能
となる。As a result, when a signal voltage is written to the pixel 13, the pixel voltage can reach a desired voltage, and the leakage of the holding voltage held in the pixel 13 by writing the signal voltage by the light shielding layer 2 can be achieved. Can be prevented, so that it is possible to reliably avoid the deterioration of the image quality due to the occurrence of bright spots and the decrease in contrast.
【0031】[0031]
【発明の効果】以上説明したように本発明の液晶表示装
置によれば、各画素に配置される薄膜トランジスタのバ
ックゲートとして機能する遮光層に、この遮光層のバイ
アス電位を制御する制御部を接続させたことで、薄膜ト
ランジスタ自体の電流能力のバラツキに影響されず、薄
膜トランジスタの電流能力を一定に保つことが可能にな
る。これにより、薄膜トランジスタの電流能力が低くな
った場合であっても、信号電圧を所望の電圧をもって十
分に書き込むことができるとともに、薄膜トランジスタ
の電流能力が高くなった場合であっても、書き込んだ画
素電圧をリークせずに保持させることができる。この結
果、輝点の発生やコントラストの低下などによる画質の
劣化を確実に回避することが可能となる。As described above, according to the liquid crystal display device of the present invention, the control section for controlling the bias potential of the light-shielding layer is connected to the light-shielding layer functioning as the back gate of the thin-film transistor disposed in each pixel. By doing so, the current capability of the thin film transistor can be kept constant without being affected by variations in the current capability of the thin film transistor itself. As a result, even when the current capability of the thin film transistor becomes low, the signal voltage can be sufficiently written with a desired voltage, and even when the current capability of the thin film transistor becomes high, the written pixel voltage can be obtained. Can be held without leaking. As a result, it is possible to reliably avoid the deterioration of the image quality due to the occurrence of bright spots and the decrease in contrast.
【図1】本発明による液晶表示装置の実施形態を示す回
路図である。FIG. 1 is a circuit diagram showing an embodiment of a liquid crystal display device according to the present invention.
【図2】実施形態に係る薄膜トランジスタの断面構造を
示す概略図である。FIG. 2 is a schematic diagram illustrating a cross-sectional structure of a thin film transistor according to an embodiment.
【図3】薄膜トランジスタのシンボル図である。FIG. 3 is a symbol diagram of a thin film transistor.
【図4】実施形態に係る薄膜トランジスタの電圧電流特
性図である。FIG. 4 is a voltage-current characteristic diagram of the thin-film transistor according to the embodiment.
【図5】従来例を示す回路図である。FIG. 5 is a circuit diagram showing a conventional example.
2…遮光層、4…シリコン層(半導体層)、6…ゲート
電極、11-1,11-2,11-3,11-4…ゲート線、1
2-1,12-2,12-3,12-4…信号線、13…画素、
14…薄膜トランジスタ、20…制御部2 ... light shielding layer, 4 ... silicon layer (semiconductor layer), 6 ... gate electrode, 11-1, 11-2, 11-3, 11-4 ... gate line, 1
2-1, 12-2, 12-3, 12-4 ... signal lines, 13 ... pixels,
14 ... Thin film transistor, 20 ... Control unit
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 FI テーマコート゛(参考) H01L 29/78 617N (72)発明者 林 祐司 東京都品川区北品川6丁目7番35号 ソニ ー株式会社内 Fターム(参考) 2H092 JA24 JB51 JB69 KA04 KA05 NA01 NA24 PA06 2H093 NA45 NB29 ND01 ND19 ND46 ND58 NE01 5C006 BB16 BC06 BC08 BF31 FA21 FA36 5F110 CC02 DD02 DD03 DD06 DD13 DD14 EE30 FF02 FF03 GG02 GG13 GG15 HL03 NN02 NN25 NN44 NN45 NN46 NN47 NN72──────────────────────────────────────────────────の Continued on the front page (51) Int.Cl. 7 Identification symbol FI Theme Court ゛ (Reference) H01L 29/78 617N (72) Inventor Yuji Hayashi 6-35 Kita-Shinagawa, Shinagawa-ku, Tokyo Sony Stock Company F-term (reference) 2H092 JA24 JB51 JB69 KA04 KA05 NA01 NA24 PA06 2H093 NA45 NB29 ND01 ND19 ND46 ND58 NE01 5C006 BB16 BC06 BC08 BF31 FA21 FA36 5F110 CC02 DD02 DD03 DD06 DD13 DD14 NN30 GG02 NN02 GG02 NN02 GG02 NN02 GG02 NN NN47 NN72
Claims (2)
号線との交点に薄膜トランジスタを用いて画素を形成し
てなる液晶表示装置において、 前記薄膜トランジスタのソース及びドレインが形成され
た半導体層を挟んでゲート電極と対する側に設けられた
遮光層と、 前記遮光層のバイアス電位を制御する制御部とを備えた
ことを特徴とする液晶表示装置。1. A liquid crystal display device in which a pixel is formed using a thin film transistor at an intersection of a gate line and a signal line arranged in a matrix, with a semiconductor layer in which a source and a drain of the thin film transistor are formed interposed therebetween. A liquid crystal display device comprising: a light-shielding layer provided on a side facing a gate electrode; and a control unit for controlling a bias potential of the light-shielding layer.
の値になるように前記遮光層のバイアス電位を制御する
ものであることを特徴とする液晶表示装置。2. The liquid crystal display device according to claim 1, wherein the control unit controls a bias potential of the light shielding layer so that a current voltage of the thin film transistor has a predetermined value. Liquid crystal display.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP33228898A JP2000164873A (en) | 1998-11-24 | 1998-11-24 | Liquid-crystal display device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP33228898A JP2000164873A (en) | 1998-11-24 | 1998-11-24 | Liquid-crystal display device |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2000164873A true JP2000164873A (en) | 2000-06-16 |
Family
ID=18253288
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP33228898A Pending JP2000164873A (en) | 1998-11-24 | 1998-11-24 | Liquid-crystal display device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2000164873A (en) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009063607A (en) * | 2007-09-04 | 2009-03-26 | Seiko Epson Corp | Electro-optical device, method for controlling electro-optical device, and electronic device |
JP2010020322A (en) * | 2008-07-14 | 2010-01-28 | Samsung Electronics Co Ltd | Display substrate |
JP2011172100A (en) * | 2010-02-19 | 2011-09-01 | Renesas Electronics Corp | Decoder and data driver of display device using the same |
-
1998
- 1998-11-24 JP JP33228898A patent/JP2000164873A/en active Pending
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009063607A (en) * | 2007-09-04 | 2009-03-26 | Seiko Epson Corp | Electro-optical device, method for controlling electro-optical device, and electronic device |
JP2010020322A (en) * | 2008-07-14 | 2010-01-28 | Samsung Electronics Co Ltd | Display substrate |
JP2011172100A (en) * | 2010-02-19 | 2011-09-01 | Renesas Electronics Corp | Decoder and data driver of display device using the same |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100443219B1 (en) | Active matrix device and display | |
KR100251689B1 (en) | Active matrix display | |
JP2734444B2 (en) | Liquid crystal display | |
US8203516B2 (en) | Liquid crystal display | |
US6864937B2 (en) | In-plane switching mode liquid crystal display device with peripheral circuit lines for shielding | |
US7701431B2 (en) | Display device with divided display regions | |
US6873378B2 (en) | Liquid crystal display panel | |
US5835170A (en) | Active matrix LCD with storage capacitors connected between the pixel electrode and gate lines, none of which is a gate line for driving the pixel | |
US20020033921A1 (en) | In-plane switching mode liquid crystal display device | |
JP2000131713A (en) | Liquid crystal display device | |
JPH05265042A (en) | Active matrix type display device | |
JP2000164873A (en) | Liquid-crystal display device | |
JPH01291216A (en) | Active matrix type liquid crystal display device | |
JP2000315797A (en) | Thin film semiconductor device and liquid crystal display | |
JP2004340981A (en) | Liquid crystal display device | |
JP3207760B2 (en) | Semiconductor device and image display device using the same | |
JPH0350528A (en) | Active matrix substrate for liquid crystal display device | |
JP3470459B2 (en) | Active matrix type liquid crystal display device and driving method thereof | |
JP2509024B2 (en) | Active matrix liquid crystal display device | |
JPH0846204A (en) | Display device | |
JP2796247B2 (en) | Electro-optic element | |
JPH09269503A (en) | Liquid crystal display device | |
JP4060318B2 (en) | Liquid crystal display device and driving method thereof | |
KR101245879B1 (en) | Liquid crystal display device | |
JPH07244296A (en) | Active matrix driving type liquid crystal display device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20051102 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080918 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080930 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20081128 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20090217 |