Nothing Special   »   [go: up one dir, main page]

KR101245879B1 - Liquid crystal display device - Google Patents

Liquid crystal display device Download PDF

Info

Publication number
KR101245879B1
KR101245879B1 KR1020060057519A KR20060057519A KR101245879B1 KR 101245879 B1 KR101245879 B1 KR 101245879B1 KR 1020060057519 A KR1020060057519 A KR 1020060057519A KR 20060057519 A KR20060057519 A KR 20060057519A KR 101245879 B1 KR101245879 B1 KR 101245879B1
Authority
KR
South Korea
Prior art keywords
liquid crystal
switch
storage line
crystal panel
gate
Prior art date
Application number
KR1020060057519A
Other languages
Korean (ko)
Other versions
KR20080000158A (en
Inventor
곽종욱
손원소
지민구
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020060057519A priority Critical patent/KR101245879B1/en
Publication of KR20080000158A publication Critical patent/KR20080000158A/en
Application granted granted Critical
Publication of KR101245879B1 publication Critical patent/KR101245879B1/en

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3648—Control of matrices with row and column drivers using an active matrix
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/134309—Electrodes characterised by their geometrical arrangement
    • G02F1/134336—Matrix
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical & Material Sciences (AREA)
  • Mathematical Physics (AREA)
  • Optics & Photonics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Geometry (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Liquid Crystal (AREA)

Abstract

본 발명은 드라이버 IC에 영향을 주지 않고 박막트랜지스터에 오프-스트레스 전압을 공급할 수 있는 액정표시장치가 개시된다.The present invention discloses a liquid crystal display device capable of supplying an off-stress voltage to a thin film transistor without affecting the driver IC.

본 발명에 따른 액정표시장치는 액정패널과, 상기 액정패널을 구동하는 드라이버 IC와, 상기 액정패널의 게이트라인과 평행하게 배열된 스토리지 라인와, 상기 스토리지 라인으로 오프-스트레스 전압을 공급하는 오프-스트레스 전압 생성부와, 상기 드라이버 IC의 상기 스토리지 라인 사이에 형성된 스위치 및 상기 스위치를 제어하는 스위치 제어신호를 생성하는 제어부;를 포함하는 것을 특징으로 한다. The liquid crystal display according to the present invention includes a liquid crystal panel, a driver IC for driving the liquid crystal panel, a storage line arranged in parallel with a gate line of the liquid crystal panel, and an off-stress for supplying an off-stress voltage to the storage line. And a controller configured to generate a switch formed between the voltage generator, the storage line of the driver IC, and a switch control signal for controlling the switch.

오프 전류(off current), 오프-스트레스 Off current, off-stress

Description

액정표시장치{Liquid crystal display device}[0001] Liquid crystal display device [0002]

도 1은 종래의 액정표시장치에서 오프 전류(off-current)를 억제하는 방법을 나타낸 도면.1 is a view illustrating a method of suppressing off-current in a conventional liquid crystal display.

도 2는 본 발명에 따른 액정표시장치를 나타낸 도면.2 is a view showing a liquid crystal display device according to the present invention.

도 3은 본 발명의 제 1 실시예에 따른 스위치를 나타낸 도면.3 shows a switch according to a first embodiment of the present invention;

도 4는 본 발명의 제 2 실시예에 따른 스위치를 나타낸 도면.4 shows a switch according to a second embodiment of the invention;

<도면의 주요부분에 대한 간단한 설명>BRIEF DESCRIPTION OF THE DRAWINGS FIG.

102:액정패널 104:게이트 드라이버102: liquid crystal panel 104: gate driver

106:데이터 드라이버 108:오프-스트레스 전압 생성부106: data driver 108: off-stress voltage generator

110:스위치 제어부 112, 212:스위치110: switch control unit 112, 212: switch

본 발명은 액정표시장치에 관한 것으로, 특히 드라이버 IC에 영향을 주지 않고 박막트랜지스터에 오프-스트레스 전압을 인가할 수 있는 액정표시장치에 관한 것이다. The present invention relates to a liquid crystal display device, and more particularly, to a liquid crystal display device capable of applying an off-stress voltage to a thin film transistor without affecting a driver IC.

일반적으로 전계효과트랜지스터(Field Effect Transistor:FET)란 전기전도에 기여하는 캐리어(Carrier) 역할을 전자 또는 정공 중 어느 하나가 담당하는 트랜지스터 소자로 잘 알려져 있다. 특히 근래에는 반도체 상에 산화막을 형성하고 그 위에 금속을 입히는 모스(Metal Oxide Semiconductor:MOS) 기술이 개발됨에 따라, 박막트랜지스터(TFT)등이 상용 가능하게 되었고, 이는 현재 액정표시장치 등 여러분야에서 스위칭 소자로 활용되고 있다. In general, field effect transistors (FETs) are well known as transistor elements in which either electrons or holes play a role of a carrier contributing to electrical conduction. In particular, with the development of metal oxide semiconductor (MOS) technology for forming an oxide film on a semiconductor and coating a metal on it, thin film transistors (TFTs) and the like have become commercially available. It is used as a switching element.

상기 박막트랜지스터(TFT)는 액티브층과 게이트 전극, 소스 전극 그리고 드레인 전극으로 구성되어 있으며, 상기 액티브층은 채널이 형성되는 곳으로 박막트랜지스터의 특성을 좌우한다.The thin film transistor TFT is composed of an active layer, a gate electrode, a source electrode, and a drain electrode, and the active layer is a channel where the characteristics of the thin film transistor are determined.

상기 액티브층은 일반적으로 비정질 실리콘이나 폴리 실리콘을 이용하는데, 최근 들어 박막트랜지스터(TFT)의 액티브층을 비정질 실리콘에서 폴리 실리콘으로 대체하고 있는데, 이는 폴리 실리콘이 비정질 실리콘에 비하여 전계이동도가 높고 빛 오프 전류(off current)가 거의 없으며 유리 기판 위에 회로를 제작할 수 있다(COG:Chip On Glass)는 장점을 가지고 있기 때문이다.The active layer generally uses amorphous silicon or polysilicon, and recently, the active layer of the thin film transistor (TFT) has been replaced from amorphous silicon to polysilicon, which has higher electric field mobility and light than polysilicon. This is because there is little off current and the chip on glass (COG) has an advantage.

한편, 상기 폴리 실리콘의 경우 원자구조가 정렬된 상태를 이루고 있어 전기 이동도가 비정질 실리콘에 비해 100배 이상 빠르지만, 결정입자 경계에서의 트랩의 영향으로 오프 전류(off current)가 큰 단점을 가지고 있다.On the other hand, the polysilicon has an atomic structure that is aligned, and thus the electrical mobility is 100 times faster than that of the amorphous silicon, but the off current is large due to the trapping effect at the grain boundary. have.

이와 같은 폴리 실리콘 재질에 의한 결함은 결국 상기 박막트랜지스터(TFT)의 오프 전류(off-current)를 증가시키고, 이로 인해 박막트랜지스터(TFT)가 오프(off) 상태에서도 드레인 전극과 소스 전극이 통전되는 현상이 빈번하게 발생된다. The defect caused by the polysilicon material eventually increases the off-current of the TFT, which causes the drain electrode and the source electrode to be energized even when the TFT is turned off. The phenomenon occurs frequently.

더욱이 상기 오프 전류(off-current)의 증가에 따른 문제점은 상기 박막트랜지스터(tft)의 온 전류(on-current)를 감소시켜 구동 신뢰성을 크게 저하시키게 된다. In addition, the problem caused by the increase of the off-current (off-current) is to reduce the on-current of the thin film transistor (tft) to significantly reduce the driving reliability.

도 1은 종래의 액정표시장치에서 오프 전류(off-current)를 억제하는 방법을 나타낸 도면이다.1 is a view illustrating a method of suppressing off-current in a conventional liquid crystal display.

도 1에 도시된 바와 같이, 종래의 액정표시장치는 소정의 화상을 표시하는 액정패널(2)과, 상기 액정패널(2)을 구동하기 위한 게이트 드라이버 IC(4)와 데이터 드라이버 IC(6)를 포함한다.As shown in Fig. 1, a conventional liquid crystal display device includes a liquid crystal panel 2 for displaying a predetermined image, a gate driver IC 4 and a data driver IC 6 for driving the liquid crystal panel 2; It includes.

상기 액정패널(2)은 박막트랜지스터(TFT)가 형성된 제 1 기판과, 상기 제 1 기판과 대향되어 컬러필터가 형성된 제 2 기판과, 상기 제 1 및 제 2 기판 사이에 형성된 액정층으로 이루어져 있다. The liquid crystal panel 2 includes a first substrate on which a thin film transistor (TFT) is formed, a second substrate on which a color filter is formed to face the first substrate, and a liquid crystal layer formed between the first and second substrates. .

상기 액정패널(2)상에는 복수의 화소영역(P)을 정의하는 복수의 게이트라인(GL1 ~ GLn) 및 데이터라인(DL1 ~ DLm)이 배열되어 있고, 그 교차부에는 박막트랜지스터(TFT)가 형성된다. A plurality of gate lines GL1 to GLn and data lines DL1 to DLm defining a plurality of pixel regions P are arranged on the liquid crystal panel 2, and thin film transistors TFT are formed at intersections thereof. do.

또한, 상기 화소영역(P)마다 상기 박막트랜지스터(TFT)와 전기적으로 연결된 화소전극(미도시), 그리고 액정층을 사이에 두고 상기 화소전극과 대향하는 공통전극을 포함하여 액정 캐패시터(Clc)를 이루고, 화소설계에 따른 기생용량을 해결하기 위한 스토리지 캐패시터(Cst)가 상기 액정 캐패시터(Clc)와 병렬 연결된다. Further, a liquid crystal capacitor Clc may be formed in each pixel region P including a pixel electrode (not shown) electrically connected to the thin film transistor TFT and a common electrode facing the pixel electrode with a liquid crystal layer interposed therebetween. In addition, a storage capacitor Cst for solving the parasitic capacitance according to the pixel design is connected in parallel with the liquid crystal capacitor Clc.

설명의 편의를 위해 별도의 스토리지 라인(STL1,,)이 구비되는 스토리지 온 컴온(Storage on common) 방식을 도시하였다.For convenience of description, a storage on common method in which a separate storage line STL1 is provided is illustrated.

그리고, 상기 액정패널(2)의 일 가장자리에는 복수의 게이트라인(GL1 ~ GLn)을 구동하기 위한 게이트 드라이버 IC(4)가 위치하며, 이와 인접한 다른 가장자리에는 상기 복수의 데이터라인(DL1 ~ DLm)을 구동하기 위한 데이터 드라이버 IC(6)가 위치한다.In addition, a gate driver IC 4 for driving a plurality of gate lines GL1 to GLn is positioned at one edge of the liquid crystal panel 2, and at the other edge thereof, the plurality of data lines DL1 to DLm. A data driver IC 6 for driving the data is located.

상기 복수의 게이트라인(GL1 ~ GLn)과 평행하게 배열된 스토리지 라인(STL1,,)이 상기 액정패널(2) 상에 형성된다. 상기 스토리지 라인(STL1,,)은 상기 데이터 드라이버 IC(6)의 하나의 출력패드와 전기적으로 연결된다.Storage lines STL1 and, arranged in parallel with the plurality of gate lines GL1 to GLn, are formed on the liquid crystal panel 2. The storage line STL1, is electrically connected to one output pad of the data driver IC 6.

상기 데이터 드라이버 IC(6)와 상기 스토리지 라인(STL1,,)은 액정표시장치의 공정상 특징으로 전기적으로 연결되어 있다. The data driver IC 6 and the storage lines STL1 and are electrically connected to each other due to a process characteristic of the liquid crystal display.

상기 박막트랜지스터(TFT)는 앞서 서술한 바와 같이, 폴리 실리콘으로 형성되어 소자의 특성상 오프 전류(off-current)가 증가한다.As described above, the thin film transistor TFT is formed of polysilicon to increase off-current due to characteristics of the device.

상기 오프 전류(off-current)의 증가를 억제하기 위해서 상기 액정패널(2)의 외부에는 오프-스트레스 전압 생성부(8)가 위치한다. In order to suppress an increase in the off-current, an off-stress voltage generator 8 is located outside the liquid crystal panel 2.

상기 박막트랜지스터(TFT)의 오프 전류(off-current)를 감소시키기 위해 상기 오프-스트레스 전압 생성부(8)는 오프-스트레스 전압을 생성하여 상기 액정패널(2) 상에 스토리지 라인(STL1)으로 공급한다. In order to reduce off-current of the TFT, the off-stress voltage generator 8 generates an off-stress voltage to the storage line STL1 on the liquid crystal panel 2. Supply.

이때, 상기 스토리지 라인(STL1)은 상기 데이터 드라이버 IC(6)와 전기적으로 연결되어 있으므로, 상기 오프-스트레스 전압 생성부(8)로부터 공급된 오프-스트레스 전압이 상기 스토리지 라인(STL1) 뿐만 아니라, 상기 데이터 드라이버 IC(6)로도 공급된다. In this case, since the storage line STL1 is electrically connected to the data driver IC 6, the off-stress voltage supplied from the off-stress voltage generator 8 is not only the storage line STL1. It is also supplied to the data driver IC 6.

상기 박막트랜지스터(TFT)의 오프 전류(off-current)는 상기 액정표시장치가 구동되면 지속적으로 증가하기 때문에 상기 오프 전류(off-current)를 감소시키기 위해서는 상기 오프-스트레스 전압을 상기 스토리지 라인(STL1,,)으로 공급하게 된다. Since the off-current of the thin film transistor TFT increases continuously when the liquid crystal display is driven, the off-stress voltage is applied to the storage line STL1 in order to reduce the off-current. ,,).

상기 스토리지 라인(STL1,,)으로 상기 오프-스트레스 전압이 지속적으로 공급되면 될수록 상기 데이터 드라이버 IC(6)로도 상기 오프-스트레스 전압이 지속적으로 공급된다. 이로인해, 상기 데이터 드라이버 IC(6)는 지속적으로 공급되는 오프-스트레스 전압에 의해 영향을 받아 오동작을 하는 등의 문제가 발생할 수 있다.As the off-stress voltage is continuously supplied to the storage line STL1,, the off-stress voltage is continuously supplied to the data driver IC 6 as well. As a result, the data driver IC 6 may be affected by the off-stress voltage that is continuously supplied, causing malfunctions.

본 발명은 드라이버 IC에 영향을 주지 않고 박막트랜지스터에 오프-스트레스 전압을 인가할 수 있는 액정표시장치를 제공함에 그 목적이 있다. An object of the present invention is to provide a liquid crystal display device capable of applying an off-stress voltage to a thin film transistor without affecting the driver IC.

상기 목적을 달성하기 위한 본 발명에 따른 액정표시장치는 액정패널과, 상기 액정패널을 구동하는 드라이버 IC와, 상기 액정패널의 게이트라인과 평행하게 배열된 스토리지 라인와, 상기 스토리지 라인으로 오프-스트레스 전압을 공급하는 오프-스트레스 전압 생성부와, 상기 드라이버 IC의 상기 스토리지 라인 사이에 형성된 스위치 및 상기 스위치를 제어하는 스위치 제어신호를 생성하는 제어부;를 포함하는 것을 특징으로 한다. According to an aspect of the present invention, a liquid crystal display device includes a liquid crystal panel, a driver IC for driving the liquid crystal panel, a storage line arranged in parallel with a gate line of the liquid crystal panel, and an off-stress voltage to the storage line. And a controller configured to supply an off-stress voltage generation unit, a switch formed between the storage line of the driver IC, and a switch control signal for controlling the switch.

이하, 첨부된 도면을 참조하여 본 발명에 따른 실시예를 설명한다. Hereinafter, embodiments according to the present invention will be described with reference to the accompanying drawings.

도 2는 본 발명에 따른 액정표시장치를 나타낸 도면이다.2 is a view showing a liquid crystal display device according to the present invention.

도 2에 도시된 바와 같이, 본 발명에 따른 액정표시장치는 복수의 게이트라인(GL1 ~ GLn)과 복수의 데이터라인(DL1 ~ DLm)이 배열된 액정패널(102)과, 상기 복수의 게이트라인(GL1 ~ GLn)을 구동하기 위한 게이트 드라이버 IC(104)와, 상기 복수의 데이터라인(DL1 ~ DLm)을 구동하기 위한 데이터 드라이버 IC(106)를 포함한다. As shown in FIG. 2, the liquid crystal display according to the present invention includes a liquid crystal panel 102 in which a plurality of gate lines GL1 to GLn and a plurality of data lines DL1 to DLm are arranged, and the plurality of gate lines. A gate driver IC 104 for driving GL1 to GLn, and a data driver IC 106 for driving the plurality of data lines DL1 to DLm.

또한, 본 발명에 따른 액정표시장치는 상기 복수의 게이트라인(GL1 ~ GLn)과 복수의 데이터라인(DL1 ~ DLm)의 교차부에 형성된 박막트랜지스터(TFT)의 오프 전류(off current)를 감소시키기 위해 오프-스트레스 전압을 생성하는 오프-스트레스 전압 생성부(108)와, 상기 액정패널(102) 상에 형성된 스위치부(112)를 제어하는 스위치 제어부(110)를 포함한다.In addition, the liquid crystal display according to the present invention reduces the off current of the thin film transistor TFT formed at the intersection of the plurality of gate lines GL1 to GLn and the plurality of data lines DL1 to DLm. And an off-stress voltage generator 108 for generating an off-stress voltage, and a switch controller 110 for controlling the switch 112 formed on the liquid crystal panel 102.

상기 오프-스트레스 전압은 상기 박막트랜지스터(TFT)의 오프 전류(off current)를 감소시키기 위한 전압으로 이는 널리 공지된 기술이므로 이에 대한 설명은 간략하게 한다.The off-stress voltage is a voltage for reducing the off current of the thin film transistor TFT, which is a well-known technique.

상기 액정패널(102)은 상기 복수의 게이트라인(GL1 ~ GLn)과 데이터라인(DL1 ~ DLm)이 배열된 제 1 기판과, 적색, 녹색, 청색의 컬러필터를 구비한 제 2 기판과, 상기 제 1 및 제 2 기판 사이에 형성된 액정층으로 이루어진다. The liquid crystal panel 102 may include a first substrate on which the plurality of gate lines GL1 to GLn and the data lines DL1 to DLm are arranged, a second substrate having red, green, and blue color filters; It consists of a liquid crystal layer formed between the first and second substrates.

상기 액정패널(102)에는 복수의 화소영역(P)을 정의하는 복수의 게이트라인(GL1 ~ GLn)과 데이터라인(DL1 ~ DLm)이 배열되어 있고, 상기 복수의 게이트라인(GL1 ~ GLn)과 평행하여 형성된 스토리지 라인(STL1,,)이 배열되어 있다. The liquid crystal panel 102 includes a plurality of gate lines GL1 to GLn and data lines DL1 to DLm defining a plurality of pixel regions P. The plurality of gate lines GL1 to GLn are arranged in the liquid crystal panel 102. The storage lines STL1, which are formed in parallel are arranged.

상기 스토리지 라인(STL1,,)은 상기 복수의 게이트라인(GL1 ~ GLn)과 동일한 재질로 이루어지며, 상기 복수의 게이트라인(GL1 ~ GLn)과 동일 공정을 통해 형성된다. The storage lines STL1 and are made of the same material as the gate lines GL1 to GLn and are formed through the same process as the gate lines GL1 to GLn.

상기 스토리지 라인(STL1,,)은 상기 액정패널(102) 상에 형성된 스위치부(112)에 의해 상기 데이터 드라이버 IC(106)와 전기적으로 연결되어 있다. The storage line STL1 may be electrically connected to the data driver IC 106 by a switch 112 formed on the liquid crystal panel 102.

상기 스위치부(112)에 대한 상세한 설명은 도 3 및 도 4를 통해서 후술하기로 한다. A detailed description of the switch unit 112 will be described later with reference to FIGS. 3 and 4.

상기 게이트 드라이버 IC(104)는 상기 액정패널(102)에 외부에 위치하는 타이밍 컨트롤러(미도시)로부터 공급된 게이트 제어신호에 따라 상기 복수의 게이트라인(GL1 ~ GLn)에 게이트 스캔신호 즉, 게이트 하이 전압(VGH) 및 게이트 로우 전압(VGL)을 순차적으로 공급한다. The gate driver IC 104 may include a gate scan signal, that is, a gate, on the plurality of gate lines GL1 to GLn according to a gate control signal supplied from a timing controller (not shown) located outside the liquid crystal panel 102. The high voltage VGH and the gate low voltage VGL are sequentially supplied.

상기 데이터 드라이버 IC(106)는 상기 타이밍 컨트롤러로부터 공급된 데이터 전압을 상기 복수의 데이터라인(DL1 ~ DLm)으로 공급한다. 또한, 상기 데이터 드라이버 IC(106)의 하나의 출력 패드는 상기 스위치부(112)를 통해 상기 스토리지 라인(STL1,,)과 전기적으로 연결되거나 연결되지 않을 수 있다. The data driver IC 106 supplies the data voltage supplied from the timing controller to the plurality of data lines DL1 to DLm. In addition, one output pad of the data driver IC 106 may or may not be electrically connected to the storage line STL1 through the switch 112.

상기 박막트랜지스터(TFT)는 액티브층과 게이트 전극, 소스 전극 그리고 드레인 전극으로 구성되어 있으며, 상기 액티브층은 채널이 형성되는 곳으로 박막트랜지스터의 특성을 좌우한다.The thin film transistor TFT is composed of an active layer, a gate electrode, a source electrode, and a drain electrode, and the active layer is a channel where the characteristics of the thin film transistor are determined.

상기 스위치 제어부(110)는 상기 타이밍 컨트롤러(미도시)로부터 공급된 수평동기신호를 이용해서 상기 액정패널(102) 상에 형성된 스위치부(112)를 제어하는 스위치 제어신호를 생성한다. The switch control unit 110 generates a switch control signal for controlling the switch unit 112 formed on the liquid crystal panel 102 using the horizontal synchronization signal supplied from the timing controller (not shown).

즉, 상기 스위치 제어부(110)는 상기 수평동기신호의 하이(High) 구간동안 제 1 레벨의 스위치 제어신호를 생성하고 상기 수평동기신호의 로우(Low) 구간동안 제 2 레벨의 스위치 제어신호를 생성한다. 상기 스위치 제어부(110)에서 생성된 제 1 및 제 2 레벨의 스위치 제어신호는 상기 스위치부(112)로 공급된다. That is, the switch control unit 110 generates a switch control signal of the first level during the high period of the horizontal synchronization signal and generates a switch control signal of the second level during the low period of the horizontal synchronization signal. do. The switch control signals of the first and second levels generated by the switch controller 110 are supplied to the switch unit 112.

또한, 상기 스위치 제어부(110)는 상기 타이밍 컨트롤러(미도시)로부터 공급된 데이터 이네이블(DE) 신호를 이용해서 상기 액정패널(102) 상에 형성된 스위치부(112)를제어하는 스위치 제어신호를 생성한다. In addition, the switch controller 110 controls a switch control signal for controlling the switch 112 formed on the liquid crystal panel 102 by using a data enable signal DE provided from the timing controller. Create

상기 스위치부(112)는 상기 제 1 레벨의 스위치 제어신호에 의해 온(on)되고, 상기 제 2 레벨의 스위치 제어신호에 의해 오프(off) 된다. The switch unit 112 is turned on by the switch control signal of the first level and turned off by the switch control signal of the second level.

이때, 상기 수평동기신호의 하이(High) 구간은 정확히 하면, 상기 액정패널(102)에 배열된 게이트라인(GL1 ~ GLn)이 온(on) 되는 구간을 의미하고, 상기 수평동기신호의 로우(Low) 구간은 상기 게이트라인(GL1 ~ GLn)이 오프(off) 되는 구간을 의미한다. In this case, if the high section of the horizontal synchronization signal is correct, it means a section in which the gate lines GL1 to GLn arranged in the liquid crystal panel 102 are turned on. Low section means a section in which the gate lines GL1 to GLn are off.

또한, 상기 수평동기신호의 하이(High) 구간은 상기 액정패널(102) 상에 배열된 복수의 데이터라인(DL1 ~ DLm)이 온(on) 되는 구간이고 상기 수평동기신호의 로우(Low) 구간은 상기 복수의 데이터라인(DL1 ~ DLm)이 오프(off) 되는 구간을 의미한다. In addition, the high section of the horizontal synchronization signal is a section in which a plurality of data lines DL1 to DLm arranged on the liquid crystal panel 102 are turned on, and the section of the horizontal synchronization signal is low. Means a section in which the plurality of data lines DL1 to DLm are turned off.

따라서, 상기 스위치부(112)로 제 1 레벨의 스위치 제어신호가 공급되는 것은 상기 복수의 데이터라인(DL1 ~ DLm)이 온(on) 되는 것을 의미하고, 상기 스위치부(112)로 제 2 레벨의 스위치 제어신호가 공급되는 것은 상기 복수의 데이터라 인(DL1 ~ DLm)이 오프(off) 되는 것을 의미한다. Therefore, supply of the first level switch control signal to the switch unit 112 means that the plurality of data lines DL1 to DLm are turned on, and the switch unit 112 has a second level. Supplying the switch control signal of means that the plurality of data lines DL1 to DLm are turned off.

상기 스위치부(112)로 상기 제 1 레벨의 스위치 제어신호가 공급되면 상기 스위치부(112)는 온(on)되고 상기 데이터 드라이버 IC(106)와 상기 스토리지 라인(STL1,,)이 전기적으로 연결된다. When the switch control signal of the first level is supplied to the switch unit 112, the switch unit 112 is turned on and the data driver IC 106 and the storage line STL1 are electrically connected to each other. do.

이때, 상기 데이터 드라이버 IC(106)가 구동되는 동안은 상기 스토리지 라인(STL1,,)으로 오프-스트레스 전압을 공급하지 않는다. At this time, the off-stress voltage is not supplied to the storage line STL1, while the data driver IC 106 is being driven.

상기 스위치부(112)로 상기 제 2 레벨의 스위치 제어신호가 공급되면 상기 스위치부(112)는 오프(off)되고 상기 데이터 드라이버 IC(106)와 상기 스토리지 라인(STL1,,)은 전기적으로 연결되지 않는다. When the switch control signal of the second level is supplied to the switch unit 112, the switch unit 112 is turned off and the data driver IC 106 and the storage line STL1 are electrically connected to each other. It doesn't work.

결국, 상기 오프-스트레스 전압 생성부(108)는 상기 데이터 드라이버 IC(106)와 상기 스토리지 라인(STL1,,)이 전기적으로 연결되지 않을때 오프-스트레스 전압을 상기 스토리지 라인(STL1,,)으로 공급한다. As a result, the off-stress voltage generator 108 transfers an off-stress voltage to the storage line STL1 when the data driver IC 106 and the storage line STL1 are not electrically connected. Supply.

상기 스토리지 라인(STL1,,)으로 공급된 오프-스트레스 전압에 의해 상기 박막트랜지스터(TFT)의 오프 전류(off current)를 감소시킬 수 있다. The off current of the thin film transistor TFT may be reduced by the off-stress voltage supplied to the storage line STL1.

결국, 상기 데이터 드라이버 IC(106)가 구동되지 않을때에 상기 데이터 드라이버 IC(106)와 상기 스토리지 라인(STL1,,) 사이에 위치하는 스위치부(112)가 오프(off) 상태가 되어 상기 스토리지 라인(STL1,,)으로 오프-스트레스 전압이 공급된다. As a result, when the data driver IC 106 is not driven, the switch 112 located between the data driver IC 106 and the storage line STL1, is turned off to store the storage. Off-stress voltage is supplied to the line STL1 ,.

이로인해, 상기 박막트랜지스터(TFT)의 오프 전류(off current)를 감소시킬 수 있다. As a result, the off current of the thin film transistor TFT may be reduced.

이때, 상기 데이터 드라이버 IC(106)와 상기 스토리지 라인(STL1,,)은 칩 온 글라스(COG) 형태의 액정표시장치에 있어서 공정상의 특징으로 전기적으로 연결되어 있다. 따라서, 상기 데이터 드라이버 IC(106)가 구동되는 동안에는 상기 스토리지 라인(STL1,,)과 상기 데이터 드라이버 IC(106)는 전기적으로 연결되어야 한다. In this case, the data driver IC 106 and the storage lines STL1 and are electrically connected to each other in the process of the chip on glass (COG) type liquid crystal display. Therefore, the storage line STL1, and the data driver IC 106 should be electrically connected while the data driver IC 106 is being driven.

이러한 특성으로 인해 상기 데이터 드라이버 IC(106)가 구동되지 않는 동안에 상기 스위치부(112)를 이용해서 상기 데이터 드라이버 IC(106)와 상기 스토리지 라인(STL1,,)이 전기적으로 연결되지 않도록 하여 상기 박막트랜지스터(TFT)의 오프 전류(off current)를 감소시킬 수 있다. Due to this characteristic, the thin film is prevented from being electrically connected to the data driver IC 106 and the storage line STL1 by using the switch unit 112 while the data driver IC 106 is not driven. The off current of the transistor TFT may be reduced.

상기 스토리지 라인(STL1,,)으로 오프-스트레스 전압을 공급할때 상기 데이터 드라이버 IC(106)는 상기 스토리지 라인(STL1,,)과 전기적으로 연결되지 않아서 상기 스토리지 라인(STL1,,)으로 오프-스트레스 전압을 공급할때 영향을 받지 않는다. 따라서, 상기 데이터 드라이버 IC(106)의 신뢰성이 종래의 액정표시장치에 비해 향상될 수 있다. When supplying the off-stress voltage to the storage line STL1 ,, the data driver IC 106 is not electrically connected to the storage line STL1, and thus off-stress to the storage line STL1 ,. It is not affected when supplying voltage. Therefore, the reliability of the data driver IC 106 can be improved as compared with the conventional liquid crystal display device.

도 3은 본 발명의 제 1 실시예에 따른 스위치를 나타낸 도면이다.3 is a view showing a switch according to the first embodiment of the present invention.

도 2 및 도 3에 도시된 바와 같이, 상기 스위치부(112)는 트랜지스터(T)로 이루어질 수 있다. 이때, 상기 트랜지스터(T)는 게이트 단자(G)와 소스 및 드레인 단자(S, D)로 이루어진다. As shown in FIG. 2 and FIG. 3, the switch unit 112 may be formed of a transistor (T). In this case, the transistor T includes a gate terminal G and source and drain terminals S and D.

상기 게이트 단자(G)는 상기 스위치 제어부(110)와 전기적으로 연결되어 있고, 상기 소스 단자(S)는 상기 데이터 드라이버 IC(106)와 전기적으로 연결되어 있고, 상기 드레인 단자(D)는 상기 스토리지 라인(STL1,,)과 전기적으로 연결되어 있 다. The gate terminal G is electrically connected to the switch controller 110, the source terminal S is electrically connected to the data driver IC 106, and the drain terminal D is the storage. It is electrically connected to the line (STL1 ,,).

상기 게이트 단자(G)로 상기 스위치 제어부(110)로부터 제 1 레벨의 스위치 제어신호가 공급되면 상기 게이트 단자(G)는 온(on) 되어 상기 소스 단자(S)와 상기 드레인 단자(D)는 전기적으로 연결된다. When the switch control signal of the first level is supplied from the switch controller 110 to the gate terminal G, the gate terminal G is turned on so that the source terminal S and the drain terminal D are Electrically connected.

즉, 상기 게이트 단자(G)로 상기 제 1 레벨의 스위치 제어신호가 공급되면 상기 소스 단자(S)와 상기 드레인 단자(D) 사이에는 전류가 흐르게 되어 상기 데이터 드라이버 IC(106)와 상기 스토리지 라인(STL1,,)이 전기적으로 연결된다. That is, when the switch control signal of the first level is supplied to the gate terminal G, a current flows between the source terminal S and the drain terminal D, so that the data driver IC 106 and the storage line. (STL1 ,,) is electrically connected.

상기 게이트 단자(G)로 상기 스위치 제어부(110)로부터 제 2 레벨의 스위치 제어신호가 공급되면 상기 게이트 단자(G)는 오프(off) 되어 상기 소스 단자(S)와 상기 드레인 단자(D)는 전기적으로 연결되지 않는다. When the switch control signal of the second level is supplied from the switch controller 110 to the gate terminal G, the gate terminal G is turned off so that the source terminal S and the drain terminal D are It is not electrically connected.

즉, 상기 게이트 단자(G)로 상기 제 2 레벨의 스위치 제어신호가 공급되면 상기 소스 단자(S)와 상기 드레인 단자(D) 사이에는 전류가 흐르지 않게 되어 상기 데이터 드라이버 IC(106)와 상기 스토리지 라인(STL1,,)은 전기적으로 연결되지 않는다. That is, when the switch control signal of the second level is supplied to the gate terminal G, no current flows between the source terminal S and the drain terminal D, so that the data driver IC 106 and the storage are controlled. The lines STL1, are not electrically connected.

도 4는 본 발명의 제 2 실시예에 따른 스위치를 나타낸 도면이다. 4 is a view showing a switch according to a second embodiment of the present invention.

도 2 및 도 4에 도시된 바와 같이, 상기 스위치부(112)는 하나의 스위치(sw)로 이루어질 수 있다. 상기 스위치(sw)의 일측은 상기 데이터 드라이버 IC(106)가 전기적으로 연결되어 있고, 상기 스위치(sw)의 타측은 상기 스토리지 라인(STL1,,)과 전기적으로 연결되어 있다. As illustrated in FIGS. 2 and 4, the switch unit 112 may be formed of one switch sw. One side of the switch sw is electrically connected to the data driver IC 106, and the other side of the switch sw is electrically connected to the storage lines STL1 and.

즉, 상기 데이터 드라이버 IC(106)와 상기 스토리지 라인(STL1,,) 사이에는 상기 스위치(sw)가 위치하여 상기 스위치 제어부(110)로부터 공급된 스위치 제어신호에 따라 전기적으로 연결되거나 혹은 전기적으로 연결되지 않게 된다. That is, the switch sw is positioned between the data driver IC 106 and the storage line STL1, and is electrically connected or electrically connected according to a switch control signal supplied from the switch controller 110. Will not be.

상기 스위치(sw)로 상기 스위치 제어부(110)로부터 제 1 레벨의 스위치 제어신호가 공급되면 상기 스위치(sw)는 온(on)된다. When the switch control signal of the first level is supplied from the switch controller 110 to the switch sw, the switch sw is turned on.

이러한 경우, 상기 스위치(sw)의 일측에 연결된 데이터 드라이버 IC(106)와 상기 스위치(sw)의 타측에 연결된 스토리지 라인(STL1,,)은 상기 온(on) 된 스위치(sw)에 의해 전기적으로 연결된다. In this case, the data driver IC 106 connected to one side of the switch sw and the storage line STL1, connected to the other side of the switch sw are electrically connected to each other by the on switch sw. Connected.

상기 스위치(sw)로 상기 스위치 제어부(110)로부터 제 2 레벨의 스위치 제어신호가 공급되면 상기 스위치(sw)는 오프(off) 된다. When the switch control signal of the second level is supplied from the switch controller 110 to the switch sw, the switch sw is turned off.

이러한 경우, 상기 스위치(sw)의 일측에 연결된 데이터 드라이버 IC(106)와 상기 스위치(sw)의 타측에 연결된 스토리지 라인(STL1,,)은 상기 오프(off) 된 스위치(sw)에 전기적으로 연결되지 않는다. In this case, the data driver IC 106 connected to one side of the switch sw and the storage line STL1, connected to the other side of the switch sw are electrically connected to the off switch sw. It doesn't work.

결국, 상기 스위치부(112)는 앞서 서술한 바와 같이, 트랜지스터(T)와 스위치(sw) 뿐만 아니라, 다이오드를 비롯해서 스위치 기능을 하는 모든 스위치 소자로 대체할 수 있다.As a result, as described above, the switch unit 112 may be replaced with not only the transistor T and the switch sw but all switch elements having a switch function including a diode.

이상에서 살펴본 바와 같이, 본 발명에 따른 액정표시장치는 스토리지 라인과 데이터 드라이버 IC 사이에 스위치부를 구비함으로써, 상기 데이터 드라이버 IC가 구동되는 동안에는 상기 스토리지 라인으로 공급되는 오프-스트레스 전압에 영향을 받지 않도록 할 수 있다. As described above, the liquid crystal display according to the present invention includes a switch unit between the storage line and the data driver IC so that the LCD driver is not affected by the off-stress voltage supplied to the storage line while the data driver IC is being driven. can do.

또한, 본 발명에 따른 액정표시장치는 상기 데이터 드라이버 IC가 오프-스트레스 전압에 영향을 받지 않으므로 상기 데이터 드라이버 IC의 신뢰성을 향상시킬 수 있다. In addition, the liquid crystal display according to the present invention can improve the reliability of the data driver IC since the data driver IC is not affected by the off-stress voltage.

Claims (7)

복수개의 게이트 라인과 데이터 라인이 교차되어 복수의 화소 영역이 구획되고, 상기 게이트 라인과 데이터 라인의 교차 영역에는 각각 박막 트랜지스터가 구비된 액정패널;A liquid crystal panel in which a plurality of gate lines and data lines are intersected to define a plurality of pixel regions, and thin film transistors are respectively provided at intersections of the gate lines and data lines; 상기 액정패널을 구동하는 게이트 드라이버 IC 및 데이터 드라이버 IC;A gate driver IC and a data driver IC for driving the liquid crystal panel; 상기 액정패널의 게이트라인과 평행하게 배열된 스토리지 라인;A storage line arranged in parallel with a gate line of the liquid crystal panel; 상기 스토리지 라인으로 오프-스트레스 전압을 공급하는 오프-스트레스 전압 생성부;An off-stress voltage generator supplying an off-stress voltage to the storage line; 상기 데이터 드라이버 IC와 상기 스토리지 라인 사이에 형성된 스위치; 및A switch formed between the data driver IC and the storage line; And 상기 스위치를 제어하는 스위치 제어신호를 생성하는 제어부;를 포함하고, And a controller configured to generate a switch control signal for controlling the switch. 상기 스위치가 오프 상태일 때, 상기 오프-스트레스 전압 생성부에서 발생하는 오프-스트레스 전압을 상기 스토리지 라인에 공급하는 것을 특징으로 하는 액정표시장치.And the off-stress voltage generated by the off-stress voltage generator is supplied to the storage line when the switch is in the off state. 제 1항에 있어서,The method of claim 1, 상기 스위치는 트랜지스터로 이루어진 것을 특징으로 하는 액정표시장치.And said switch comprises a transistor. 제 1항에 있어서,The method of claim 1, 상기 스위치 제어신호는 수평동기신호인 것을 특징으로 하는 액정표시장치.And the switch control signal is a horizontal synchronization signal. 제 1항에 있어서,The method of claim 1, 상기 스위치 제어신호는 데이터 이네이블 신호인 것을 특징으로 하는 액정표시장치.And the switch control signal is a data enable signal. 제 1항에 있어서,The method of claim 1, 상기 드라이버 IC는 상기 액정패널의 일측에 실장되는 것을 특징으로 하는 액정표시장치.And the driver IC is mounted on one side of the liquid crystal panel. 제1항에 있어서, The method of claim 1, 상기 스위치가 오프 상태일 때는, 상기 게이트 라인들에 각각 게이트 구동 신호가 공급되어 상기 박막 트랜지스터는 온(ON) 상태인 것을 특징으로 하는 액정표시장치.And the thin film transistor is in an ON state when a gate driving signal is supplied to each of the gate lines when the switch is in an OFF state. 제1항에 있어서,The method of claim 1, 상기 스위치가 온 상태일 때는, 상기 게이트 라인들에 각각 게이트 구동 신호가 공급되지 않아, 상기 박막 트랜지스터가 오프(OFF) 상태인 것을 특징으로 하는 액정표시장치. And the gate driving signal is not supplied to each of the gate lines when the switch is in the on state, so that the thin film transistor is in an OFF state.
KR1020060057519A 2006-06-26 2006-06-26 Liquid crystal display device KR101245879B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020060057519A KR101245879B1 (en) 2006-06-26 2006-06-26 Liquid crystal display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060057519A KR101245879B1 (en) 2006-06-26 2006-06-26 Liquid crystal display device

Publications (2)

Publication Number Publication Date
KR20080000158A KR20080000158A (en) 2008-01-02
KR101245879B1 true KR101245879B1 (en) 2013-03-20

Family

ID=39212514

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060057519A KR101245879B1 (en) 2006-06-26 2006-06-26 Liquid crystal display device

Country Status (1)

Country Link
KR (1) KR101245879B1 (en)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19990011727A (en) * 1997-07-25 1999-02-18 윤종용 Driving device of thin film transistor liquid crystal display
KR20040078847A (en) * 2003-03-05 2004-09-13 엘지.필립스 엘시디 주식회사 Display panel for reduction leakage current and bias aging method thereof

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19990011727A (en) * 1997-07-25 1999-02-18 윤종용 Driving device of thin film transistor liquid crystal display
KR20040078847A (en) * 2003-03-05 2004-09-13 엘지.필립스 엘시디 주식회사 Display panel for reduction leakage current and bias aging method thereof

Also Published As

Publication number Publication date
KR20080000158A (en) 2008-01-02

Similar Documents

Publication Publication Date Title
US10140940B2 (en) Display device
US8035596B2 (en) Liquid crystal display device
WO2008015813A1 (en) Active matrix substrate and display device with same
JP2004505303A (en) Active matrix display device
KR20070005577A (en) Active matrix display device
US10103178B2 (en) Display device
US6873378B2 (en) Liquid crystal display panel
JP4204204B2 (en) Active matrix display device
KR100898791B1 (en) Method and Apparatus for Driving Liquid Crystal Display
EP1381015B1 (en) Electro-optical device, drive device and drive method for electro-optical device, and electronic apparatus
US8264444B2 (en) Low-flickering display device
KR101245879B1 (en) Liquid crystal display device
US7038644B2 (en) Apparatus for applying OFF-state stress to P-MOS device
JP2002055323A (en) Liquid crystal display device
JPH04195123A (en) Active matrix liquid crystal display device
JP4492066B2 (en) Electro-optical device and electronic apparatus using the same
JP4128045B2 (en) Organic EL panel
JP4278314B2 (en) Active matrix display device
JPH09236790A (en) Liquid crystal display device and its drive method
JP4297629B2 (en) Active matrix display device
JP4197852B2 (en) Active matrix display device
JP4297628B2 (en) Active matrix display device
KR100798316B1 (en) Liquid crystal display device
JPH0894999A (en) Active matrix type liquid crystal display device
KR20040055338A (en) Liquid Crystal Display and Driving Method thereof

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20160226

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20180213

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20200219

Year of fee payment: 8