Nothing Special   »   [go: up one dir, main page]

JP2000021916A - 半導体装置とその製造方法 - Google Patents

半導体装置とその製造方法

Info

Publication number
JP2000021916A
JP2000021916A JP10187150A JP18715098A JP2000021916A JP 2000021916 A JP2000021916 A JP 2000021916A JP 10187150 A JP10187150 A JP 10187150A JP 18715098 A JP18715098 A JP 18715098A JP 2000021916 A JP2000021916 A JP 2000021916A
Authority
JP
Japan
Prior art keywords
lower electrode
electrode layer
layer
gold plating
forming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP10187150A
Other languages
English (en)
Inventor
Noboru Taguchi
昇 田口
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Citizen Watch Co Ltd
Original Assignee
Citizen Watch Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Citizen Watch Co Ltd filed Critical Citizen Watch Co Ltd
Priority to JP10187150A priority Critical patent/JP2000021916A/ja
Publication of JP2000021916A publication Critical patent/JP2000021916A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods

Landscapes

  • Wire Bonding (AREA)

Abstract

(57)【要約】 【課題】 第２の下部電極層（コンタクトメタル）の非
シアン金めっき液中における溶出を防止し、高信頼性で
しかも安価な半導体装置とその製造方法を提供する。 【解決手段】 第２の下部電極層２０上にストライク金
めっき層２８を形成することで非シアン金めっき液中溶
出を抑え安価でしかも高信頼性である半導体装置とその
製造方法を提供する。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、半導体装置を回路
基板に電気的および機械的な接続を行う突起電極の構造
およびその製造方法に関する。
【０００２】
【従来の技術】従来技術における突起電極の構造と製造
方法とを、図１１〜図１５の断面図をもちいて説明す
る。
【０００３】〔突起電極の構造説明：図１５〕はじめに
図１５をもちいて従来技術の突起電極構造を説明する。
図１５にしめすように、半導体基板１２上に電極パッド
１４を開口するように絶縁膜１６を形成し、その全面に
第１の下部電極層１８であるクロムと第２の下部電極層
２０である銅からなる共通電極膜を形成する。さらに、
突起電極２２を形成し、共通電極膜をエッチングして、
突起電極２２を有する半導体装置を形成する。
【０００４】この従来技術における突起電極を採用する
ことによって、突起電極の機械的強度および電気的特性
の良好な微細バンプを形成することが可能である。
【０００５】〔突起電極の製造方法説明：図１１〜図１
５〕つぎにこの従来技術における突起電極の製造方法
を、図１１〜図１５の断面図を用いて説明する。
【０００６】まずはじめに図１１にしめすように、半導
体基板１２上の全面に、絶縁膜１６を形成し、フォトエ
ッチング技術により、電極パッド１４を露出するように
開口部を有する絶縁膜１６を形成する。
【０００７】つぎに図１２にしめすように、共通電極膜
である第１の下部電極１８と第２の下部電極層２０とを
全面にスパッタリング法により形成する。この第１の下
部電極層１８は、クロムを０．０１μｍ、第２の下部電
極層２０に銅を０．４μｍの厚さで順次形成する。第１
の下部電極層１８は、電極パッド１４との接続層と相互
拡散を防ぐバリヤ層の役割をもち、第２の下部電極層２
０は、突起電極２２を電気めっき法にて形成するときの
電極と突起電極２２の接続層としての役割ももつ。
【０００８】その後、図１３にしめすように感光性樹脂
２４を回転塗布法により２０μｍの厚さで全面に形成
し、フォトリソグラフィー技術により突起電極２２形成
部に開口を有するように形成する。この感光性樹脂２４
は、微細パターン解像性と剥離性が容易であるポジ型の
感光性樹脂を採用する。
【０００９】つぎに図１４にしめすように、亜硫酸ナト
リウム金からなる非シアン系の金めっき液を６５℃に昇
温し、電流密度０．８Ａ／ｄｍ2 にて、突起電極２２を
１０μｍ〜１５μｍの厚さで形成する。
【００１０】金めっき液に非シアン系をもちいる理由
は、感光性樹脂２４のシアン系による溶出を防止して良
好なめっきを行うためと、非シアン系めっき液を採用す
ることで環境問題の点で有利である。
【００１１】その後、図１５にしめすように、感光性樹
脂２４の除去を行なう。その後、突起電極２２をマスク
にして第２の下部電極層２０および第１の下部電極層１
８を湿式エッチング法によりエッチングし、下部電極１
９を形成し突起電極構造を形成する。
【００１２】ここで、湿式エッチングを採用する理由
は、クロムを膜厚０．０１μｍ、銅を膜厚０．４μｍの
厚さで２層構造で形成されるため、乾式エッチング法で
は被エッチング層と他層とのエッチング選択比を得るた
めにエッチングガスを複合エッチングガスを複雑に選択
しなければならない。
【００１３】さらに工業生産的にエッチング加工するた
めの所要時間が非常に長くかかり、処理装置も高価なも
のとなってしまう欠点を有する。
【００１４】しかし、湿式エッチング法においては、エ
ッチング選択比のとれるエッチング液を選択することで
大がかりな設備を要さずに簡便にエッチング処理を行う
ことができる。このような製造方法にて、突起電極２２
の形成を簡便でしかも安価に形成することができる。
【００１５】
【発明が解決しようとする課題】しかしながら、従来技
術の突起電極２２の構造とその製造方法では、第２の下
部電極層２０である銅は非シアン系の金めっき液中で溶
出してしまい、非シアン系金めっき液の劣化を促進して
浴寿命が著しく低下しまう。
【００１６】さらに図１５にしめすように、非シアン金
めっき液により半導体基板１２上の第２の下部電極層２
０が溶出して除去されてしまうために、めっき未済部２
６を発生してしまう。
【００１７】第１の下部電極層１８にチタンや、チタン
タングステン合金を形成し、第２の下部電極層２０に金
や、白金や、パラジウムなどの貴金属を形成することで
非シアン金めっき液による溶出を防止することができ
る。しかし、第２の下部電極層２０の貴金属スパッタリ
ングターゲットのコストが高価であり製品のコストアッ
プにつながる欠点を有していた。
【００１８】このため高信頼性でしかも安価な突起電極
２２構造とその製造方法を提供することが非常に困難で
あった。
【００１９】〔発明の目的〕本発明の目的は上記課題を
解決し、安価でしかも高信頼性のある半導体装置および
その製造方法を提供することである。
【００２０】
【課題を解決するための手段】上記目的を達成するため
に本発明の半導体装置およびその製造方法おいては、下
記記載の手段を採用する。
【００２１】本発明の半導体装置の構造は、電極パッド
上の周縁部に開口部を有する絶縁膜と、電極パッド上に
設ける第１の下部電極膜と、第１の電極層上に形成する
第２の下部電極層と、突起電極とを有する半導体装置で
あって、第２の下部電極層上にストライク金めっき層を
有することを特徴とする。
【００２２】本発明の半導体装置の製造方法は、電極パ
ッド上の中央部が開口するように絶縁膜を形成する工程
と、第１の下部電極層と第２の下部電極層とを全面に形
成する工程と、感光性樹脂をパターンニングする工程
と、感光性樹脂開口部にストライク金めっき層を形成す
る工程と、突起電極を形成する工程と、感光性樹脂を除
去する工程と、第２の下部電極層を突起電極をマスクに
してパターンニングする工程と、第１の下部電極層を突
起電極と第２の下部電極層とをマスクにしてパターンニ
ングする工程とを有することを特徴とする。
【００２３】本発明の半導体装置の製造方法は、電極パ
ッド上の中央部が開口するように絶縁膜を形成する工程
と、第１の下部電極層と第２の下部電極層とを全面に形
成する工程と、感光性樹脂をパターンニングする工程
と、感光性樹脂表面を親水化処理する工程と、感光性樹
脂開口部にストライク金めっき層を形成する工程と、突
起電極を形成する工程と、感光性樹脂を除去する工程
と、第２の下部電極層を突起電極をマスクにしてパター
ンニングする工程と、第１の下部電極層を突起電極と第
２の下部電極層とをマスクにしてパターンニングする工
程とを有することを特徴とする。
【００２４】本発明の半導体装置の製造方法は、電極パ
ッド上の中央部が開口するように絶縁膜を形成する工程
と、第１の下部電極層と第２の下部電極層とを全面に形
成する工程と、第２の下部電極層上全面にストライク金
めっき層を形成する工程と、感光性樹脂をパターンニン
グする工程と、突起電極を形成する工程と、感光性樹脂
を除去する工程と、ストライク金めっき層を突起電極を
マスクにしてパターンニングする工程と、第２の下部電
極層を突起電極とストライク金めっき層とをマスクにし
てパターンニングする工程と、第１の下部電極層を突起
電極とストライク金めっき層と第２の下部電極層とをマ
スクにしてパターンニングする工程とを有することを特
徴とする。
【００２５】本発明の半導体装置の製造方法は、電極パ
ッド上の中央部が開口するように絶縁膜を形成する工程
と、第１の下部電極層と第２の下部電極層とを全面に形
成する工程と、第２の下部電極層上全面にストライク金
めっき層を形成する工程と、感光性樹脂をパターンニン
グする工程と、感光性樹脂表面を親水化処理する工程
と、突起電極を形成する工程と、感光性樹脂を除去する
工程とストライク金めっき層を突起電極をマスクにして
パターンニングする工程と、第２の下部電極層を突起電
極とストライク金めっき層とをマスクにしてパターンニ
ングする工程と、第１の下部電極層を突起電極とストラ
イク金めっき層と第２の下部電極層とをマスクにしてパ
ターンニングする工程とを有することを特徴とする。
【００２６】〔作用〕本発明による半導体装置の構造と
製造方法は、第２の下部電極層上にストライク金めっき
層を形成することによって金めっき液中に第２の下部電
極層材料の溶出を防止することができる。
【００２７】このことによって、非シアン系金めっき液
の安定化をはかり浴寿命を向上することが可能で、しか
も高信頼性である良好な突起電極２２を安価で形成する
ことができる。
【００２８】さらに、第２の下部電極層２０は高価な貴
金属を使用することなく、機械的および電気的特性の優
れた突起電極２２を簡便でしかも安価に工業生産的に優
れた構造とその製造方法を提供することができる。
【００２９】
【発明の実施の形態】以下図面を用いて本発明を実施す
るための最良の形態における半導体装置の構造および製
造方法を説明する。図１〜図５の本発明の半導体装置の
構造と製造方法をしめす断面図をもちいて説明する。ま
ずはじめに図５をもちいて本発明の第１の実施形態にお
ける半導体装置の構造を説明する。
【００３０】〔本発明の第１の実施形態における半導体
装置の構造説明：図５〕半導体基板１２上に電極パッド
１４にの開口部を有する絶縁膜１６と、第１の下部電極
層１８と、第２の下部電層２０と、ストライク金めっき
層２８と、突起電極２２とを設ける。
【００３１】このように、第２の下部電極層２０上面に
ストライク金めっき層２８を形成すことにより突起電極
２２のめっき未済を防止し、良好な突起電極２２を安価
で再現性良く形成することができ、さらに第２の非シア
ン金めっき液の液寿命をのばすことができる。
【００３２】［本発明の第１の実施形態の製造方法：図
１〜図５］つぎにこの図５にしめす構造をえるための半
導体装置の製造方法を説明する。
【００３３】図１にしめすように、半導体基板１２上の
全面に、絶縁膜１６を形成し、フォトエッチング技術に
より電極パッド１４を露出するように開口部を有する絶
縁膜１６を形成する。
【００３４】つぎに図２にしめすように、共通電極膜で
ある第１の下部電極１８と第２の下部電極層２０とを全
面にスパッタリング法により形成する。この第１の下部
電極層１８は、クロムを０．０１μｍ、第２の下部電極
層２０に銅を０．４μｍの厚さで順次形成する。第１の
下部電極層１８は、電極パッド１４との接続層と相互拡
散を防ぐバリヤ層の役割をもち、第２の下部電極層２０
は、突起電極２２を電気めっき法にて形成するときの電
極と突起電極２２の接続層としての役割ももつ。
【００３５】第１の下部電極層１８としては、チタン
や、チタン・タングステン合金構造でも適用可能であ
る。
【００３６】その後、図３にしめすように感光性樹脂２
４を回転塗布法により２０μｍの厚さで全面に形成し、
フォトリソグラフィー技術により突起電極形成部に開口
を有するように形成する。
【００３７】この感光性樹脂２４は、微細パターン解像
性と剥離性が容易であるポジ型の感光性樹脂を採用す
る。
【００３８】つぎに図４にしめすように、金含有量が１
ｇ／リットルからなる第１の非シアン金めっき液を２５
℃に制御し、電流密度が０．８〜１．２Ａ／ｄｍ2 の条
件で０．１〜０．２μｍの厚さでストライクめっき処理
を行ない、ストライク金めっき層２８を形成する。
【００３９】その後、亜硫酸ナトリウム金からなる第２
の非シアン金めっき液を６５℃に昇温し、電流密度０．
８Ａ／ｄｍ2 で、突起電極２２を１０μｍ〜１５μｍの
厚さで形成する。
【００４０】第１の非シアン金めっき液をもちいてスト
ライク金めっき層２８を形成することによって、第２の
非シアン金めっき液による第２の下部電極層２０の溶出
を防ぐことにより突起電極２２のめっき未済の発生を防
止し、第２の下部電極層２０の溶出による第２の非シア
ン金めっき液の劣化を防止することができる。
【００４１】その後、図５にしめすように、感光性樹脂
２４の除去を行ったのち、突起電極２２をマスクに用い
て、第２の下部電極層２０および第１の下部電極層１８
を湿式エッチング法によりエッチングし、下部電極１９
を形成し突起電極構造を形成する。
【００４２】ここで湿式エッチングを採用する理由はク
ロム０．０１μｍ、銅を０．４μｍの厚さで２層構造で
形成されるため乾式エッチング法では被エッチング層と
他層とのエッチング選択比を得るために、エッチングガ
スを複合エッチングガスを複雑に選択しなければならな
い。
【００４３】さらに工業生産的にエッチング加工するた
めの所要時間が非常に長くかかり、処理装置も高価なも
のとなってしまう欠点を有する。
【００４４】しかしながら、湿式エッチング法ではエッ
チング選択比のとれるエッチング液を選択することで大
がかりな設備を要さずに簡便にエッチング処理を行うこ
とができる。
【００４５】このようにして本発明の製造方法によって
形成した半導体装置は、ストライク金めっき層２８を形
成することで突起電極２２のめっき未済を防止するとと
もに第２の非シアン金めっき液の寿命をのばすことがで
き、しかも安価で工業生産的に有利な半導体装置および
その製造方法を提供することができる。
【００４６】なお以上説明した第１の実施形態では、感
光性樹脂２４をパターンニング後にストライク金めっき
層２８を形成する実施形態で説明したが、第２の下部電
極層２０形成後に第２の下部電極層上の全面にストライ
ク金めっき層２８を形成しても、前述の作用効果は得ら
れる。この製造方法を本発明の第２の実施形態として、
つぎに説明する。
【００４７】［本発明の第２の実施形態の製造方法：図
６〜図１０］以下に本発明の第２の実施の形態における
半導体装置の製造方法を、図１、図６から図９を用いて
説明する。この実施形態では、突起電極の断面形状が第
１の実施形態とことなる。
【００４８】図６にしめすように、半導体基板１２上の
全面に、絶縁膜１６を形成し、フォトエッチング技術に
より電極パッド１４を露出するように開口部を有する絶
縁膜１６を形成する。
【００４９】つぎに図７にしめすように、共通電極膜で
ある第１の下部電極１８と第２の下部電極層２０とを全
面にスパッタリング法により形成する。この第１の下部
電極層１８は、クロムを０．０１μｍ、第２の下部電極
層２０に銅を０．４μｍの厚さで順次形成する。第１の
下部電極層１８は、電極パッド１４との接続層と相互拡
散を防ぐバリヤ層の役割をもち、第２の下部電極層２０
は、突起電極２２を電気めっき法にて形成するときの電
極と突起電極２２の接続層としての役割ももつ。
【００５０】第１の下部電極層１８は、チタンや、チタ
ン・タングステン合金構造でも適用可能である。
【００５１】その後、第２の下部電極２０上の全面に、
金含有量が１ｇ／リットルからなる第１の非シアン金め
っき液を２５℃に制御して、電流密度が０．８〜１．２
Ａ／ｄｍ2 の条件で０．１〜０．２μｍの厚さでストラ
イク金めっき処理を行う。
【００５２】その後、図８にしめすように感光性樹脂２
４を回転塗布法により２０μｍの厚さで全面に形成し、
フォトリソグラフィー技術により突起電極形成部に開口
を有するように形成する。
【００５３】この感光性樹脂２４は、微細パターン解像
性と剥離性が容易であるポジ型の感光性樹脂を採用す
る。
【００５４】つぎに図９にしめすように、亜硫酸ナトリ
ウム金からなる第２の非シアン金めっき液を６５℃に昇
温し、電流密度０．８Ａ／ｄｍ2 で突起電極２２を１０
μｍ〜１５μｍの厚さで形成する。
【００５５】第１の非シアン金めっき液をもちいてスト
ライク金めっき層２８を形成することによって、第２の
非シアン金めっき液による第２の下部電極層２０の溶出
を防ぐことにより突起電極２２のめっき未済の発生を防
止し、第２の下部電極層２０の溶出による第２の非シア
ン金めっき液の劣化を防止することができる。
【００５６】その後、図１０にしめすように、感光性樹
脂２４の除去を行ったのち、突起電極２２をマスクにし
て、第２の下部電極層２０および第１の下部電極層１８
を湿式エッチング法によりエッチングし、下部電極１９
を形成し突起電極構造を形成する。
【００５７】ここで湿式エッチングを採用する理由はク
ロム０．０１μｍ、銅を０．４μｍの厚さで２層構造で
形成されるため乾式エッチング法では、被エッチング層
と他層とのエッチング選択比を得るために、エッチング
ガスを複合エッチングガスを複雑に選択しなければなら
ない。
【００５８】さらに工業生産的にエッチング加工するた
めの所要時間が非常に長くかかり、処理装置も高価なも
のとなってしまう欠点を有する。
【００５９】しかしながら、湿式エッチング法ではエッ
チング選択比のとれるエッチング液を選択することで大
がかりな設備を要さずに簡便にエッチング処理を行うこ
とができる。
【００６０】本発明により形成した半導体装置はストラ
イク金めっき層２８を形成することで、突起電極２２の
めっき未済を防止するとともに、第２の非シアン金めっ
き液の寿命をのばすことができる。
【００６１】さらに安価で高信頼性のある半導体装置お
よびその製造方法を提供することができる。
【００６２】なお、以上説明した本発明の第１および第
２の実施形態の製造方法において、突起電極２２の形成
のとき、めっきマスクとして用いる感光性樹脂２４の開
口大きさと開口深さの比、いわゆるアスペクト比が大き
くなると、めっき液が開口内部に入りにくくなる。
【００６３】そこで、この点を改善するために、感光性
樹脂２４の親水化処理を行うことが好ましい。感光性樹
脂２４の親水化処理を行うと、めっき液が感光性樹脂２
４の開口内部に充分に入り込み、設計どうりの突起電極
２２を形成する事が可能となる。この感光性樹脂２４の
親水化処理は、酸素（Ｏ2 ）プラズマ雰囲気中で処理す
るとよい。
【００６４】
【発明の効果】本発明による半導体装置の構造と製造方
法は、第２の下部電極層上にストライク金めっき層を形
成することによって金めっき液中に第２の下部電極層材
料の溶出を防止することができる。
【００６５】このことによって、非シアン系金めっき液
の安定化をはかり浴寿命を向上することが可能で、しか
も高信頼性である良好な突起電極を安価で形成すること
ができる。
【００６６】さらに、第２の下部電極層は高価な貴金属
を使用することなく、機械的および電気的特性の優れた
突起電極を簡便でしかも安価に工業生産的に優れた構造
とその製造方法を提供することができる。
【図面の簡単な説明】
【図１】本発明の第１の実施形態における半導体装置お
よび製造方法を示す断面図である。
【図２】本発明の第１の実施形態における半導体装置お
よび製造方法を示す断面図である。
【図３】本発明の第１の実施形態における半導体装置お
よび製造方法を示す断面図である。
【図４】本発明の第１の実施形態における半導体装置お
よび製造方法を示す断面図である。
【図５】本発明の第１の実施形態における半導体装置お
よび製造方法を示す断面図である。
【図６】本発明の第２の実施形態における半導体装置お
よび製造方法を示す平面図である。
【図７】本発明の第２の実施形態における半導体装置と
その接続方法を示す断面図である。
【図８】本発明の第２の実施形態における半導体装置お
よび製造方法を示す平面図である。
【図９】本発明の第２の実施形態における半導体装置と
その接続方法を示す断面図である。
【図１０】本発明の第２の実施形態における半導体装置
および製造方法を示す平面図である。
【図１１】従来技術の半導体装置および製造方法を示す
断面図である。
【図１２】従来技術の半導体装置および製造方法を示す
断面図である。
【図１３】従来技術の半導体装置および製造方法を示す
断面図である。
【図１４】従来技術の半導体装置および製造方法を示す
断面図である。
【図１５】従来技術の半導体装置および製造方法を示す
断面図である。
【符号の説明】
１２ 半導体基板 １４ 電極パッド １６ 絶縁膜 １８ 第１の下部電極層 ２０ 第２の下部電極層 ２２ 突起電極 ２６ めっき未済部 ２８ ストライク金めっき層

Claims (12)

    【特許請求の範囲】
  1. 【請求項１】 電極パッド上の周縁部に開口部を有する
    絶縁膜と、 電極パッド上に設ける第１の下部電極膜と、 第１の電極層上に形成する第２の下部電極層と、 突起電極とを有する半導体装置であって、 第２の下部電極層上にストライク金めっき層を有するこ
    とを特徴とする半導体装置。
  2. 【請求項２】 請求項１記載の半導体装置であって、 第１の下部電極層はクロムであり、 第２の下部電極層は銅であることを特徴とする半導体装
    置。
  3. 【請求項３】 電極パッド上の中央部が開口するように
    絶縁膜を形成する工程と、 第１の下部電極層と第２の下部電極層とを全面に形成す
    る工程と、 感光性樹脂をパターンニングする工程と、 感光性樹脂開口部にストライク金めっき層を形成する工
    程と、 突起電極を形成する工程と、 感光性樹脂を除去する工程と、 第２の下部電極層を突起電極をマスクにしてパターンニ
    ングする工程と、 第１の下部電極層を突起電極と第２の下部電極層とをマ
    スクにしてパターンニングする工程とを有することを特
    徴とする半導体装置の製造方法。
  4. 【請求項４】 請求項３記載の半導体装置の製造方法で
    あって、 第１の下部電極層と第２の下部電極層とのパターンニン
    グは、 湿式エッチングにより行なうことを特徴とする半導体装
    置の製造方法。
  5. 【請求項５】 電極パッド上の中央部が開口するように
    絶縁膜を形成する工程と、 第１の下部電極層と第２の下部電極層とを全面に形成す
    る工程と、 感光性樹脂をパターンニングする工程と、 感光性樹脂表面を親水化処理する工程と、 感光性樹脂開口部にストライク金めっき層を形成する工
    程と、 突起電極を形成する工程と、 感光性樹脂を除去する工程と、 第２の下部電極層を突起電極をマスクにしてパターンニ
    ングする工程と、 第１の下部電極層を突起電極と第２の下部電極層とをマ
    スクにしてパターンニングする工程とを有することを特
    徴とする半導体装置の製造方法。
  6. 【請求項６】 請求項５記載の半導体装置の製造方法で
    あって、 第１の下部電極層と第２の下部電極層とのパターンニン
    グは、 湿式エッチングにより行なうことを特徴とする半導体装
    置の製造方法。
  7. 【請求項７】 請求項５記載の半導体装置の製造方法で
    あって、 感光性樹脂表面を親水化処理は、 酸素プラズマ処理であることを特徴とする半導体装置の
    製造方法。
  8. 【請求項８】 電極パッド上の中央部が開口するように
    絶縁膜を形成する工程と、 第１の下部電極層と第２の下部電極層とを全面に形成す
    る工程と、 第２の下部電極層上全面にストライク金めっき層を形成
    する工程と、 感光性樹脂をパターンニングする工程と、 突起電極を形成する工程と、 感光性樹脂を除去する工程と ストライク金めっき層を突起電極をマスクにしてパター
    ンニングする工程と、 第２の下部電極層を突起電極とストライク金めっき層と
    をマスクにしてパターンニングする工程と、 第１の下部電極層を突起電極とストライク金めっき層と
    第２の下部電極層とをマスクにしてパターンニングする
    工程とを有することを特徴とする半導体装置の製造方
    法。
  9. 【請求項９】 請求項８記載の半導体装置の製造方法で
    あって、 第１の下部電極層と第２の下部電極層とのパターンニン
    グは、 湿式エッチングにより行なうことを特徴とする半導体装
    置の製造方法。
  10. 【請求項１０】 電極パッド上の中央部が開口するよう
    に絶縁膜を形成する工程と、 第１の下部電極層と第２の下部電極層とを全面に形成す
    る工程と、 第２の下部電極層上全面にストライク金めっき層を形成
    する工程と、 感光性樹脂をパターンニングする工程と、 感光性樹脂表面を親水化処理する工程と、 突起電極を形成する工程と、 感光性樹脂を除去する工程とストライク金めっき層を突
    起電極をマスクにしてパターンニングする工程と、 第２の下部電極層を突起電極とストライク金めっき層と
    をマスクにしてパターンニングする工程と、 第１の下部電極層を突起電極とストライク金めっき層と
    第２の下部電極層とをマスクにしてパターンニングする
    工程とを有することを特徴とする半導体装置の製造方
    法。
  11. 【請求項１１】 請求項１０記載の半導体装置の製造方
    法であって、 第１の下部電極層と第２の下部電極層とのパターンニン
    グは、 湿式エッチングにより行なうことを特徴とする半導体装
    置の製造方法。
  12. 【請求項１２】 請求項１０記載の半導体装置の製造方
    法であって、 感光性樹脂表面を親水化処理は、 酸素プラズマ処理であることを特徴とする半導体装置の
    製造方法。
JP10187150A 1998-07-02 1998-07-02 半導体装置とその製造方法 Pending JP2000021916A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP10187150A JP2000021916A (ja) 1998-07-02 1998-07-02 半導体装置とその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP10187150A JP2000021916A (ja) 1998-07-02 1998-07-02 半導体装置とその製造方法

Publications (1)

Publication Number Publication Date
JP2000021916A true JP2000021916A (ja) 2000-01-21

Family

ID=16201007

Family Applications (1)

Application Number Title Priority Date Filing Date
JP10187150A Pending JP2000021916A (ja) 1998-07-02 1998-07-02 半導体装置とその製造方法

Country Status (1)

Country Link
JP (1) JP2000021916A (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002170840A (ja) * 2000-09-25 2002-06-14 Ibiden Co Ltd 半導体素子及び半導体素子を内蔵する多層プリント配線板の製造方法
US7282801B2 (en) 2004-09-15 2007-10-16 Samsung Electronics Co., Ltd. Microelectronic device chip including hybrid Au bump, package of the same, LCD apparatus including microelectronic device chip and method of fabricating microelectronic device chip
JP2008205249A (ja) * 2007-02-21 2008-09-04 Renesas Technology Corp 半導体装置の製造方法
US7855342B2 (en) 2000-09-25 2010-12-21 Ibiden Co., Ltd. Semiconductor element, method of manufacturing semiconductor element, multi-layer printed circuit board, and method of manufacturing multi-layer printed circuit board
US7884286B2 (en) 2000-02-25 2011-02-08 Ibiden Co., Ltd. Multilayer printed circuit board

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7884286B2 (en) 2000-02-25 2011-02-08 Ibiden Co., Ltd. Multilayer printed circuit board
US7888605B2 (en) 2000-02-25 2011-02-15 Ibiden Co., Ltd. Multilayer printed circuit board
US7888606B2 (en) 2000-02-25 2011-02-15 Ibiden Co., Ltd. Multilayer printed circuit board
US8438727B2 (en) 2000-02-25 2013-05-14 Ibiden Co., Ltd. Multilayer printed circuit board and multilayer printed circuit board manufacturing method
JP2002170840A (ja) * 2000-09-25 2002-06-14 Ibiden Co Ltd 半導体素子及び半導体素子を内蔵する多層プリント配線板の製造方法
US7855342B2 (en) 2000-09-25 2010-12-21 Ibiden Co., Ltd. Semiconductor element, method of manufacturing semiconductor element, multi-layer printed circuit board, and method of manufacturing multi-layer printed circuit board
US7893360B2 (en) 2000-09-25 2011-02-22 Ibiden Co., Ltd. Semiconductor element, method of manufacturing semiconductor element, multi-layer printed circuit board, and method of manufacturing multi-layer printed circuit board
US8959756B2 (en) 2000-09-25 2015-02-24 Ibiden Co., Ltd. Method of manufacturing a printed circuit board having an embedded electronic component
US9245838B2 (en) 2000-09-25 2016-01-26 Ibiden Co., Ltd. Semiconductor element
US7282801B2 (en) 2004-09-15 2007-10-16 Samsung Electronics Co., Ltd. Microelectronic device chip including hybrid Au bump, package of the same, LCD apparatus including microelectronic device chip and method of fabricating microelectronic device chip
JP2008205249A (ja) * 2007-02-21 2008-09-04 Renesas Technology Corp 半導体装置の製造方法

Similar Documents

Publication Publication Date Title
US3386894A (en) Formation of metallic contacts
JP2809088B2 (ja) 半導体装置の突起電極構造およびその突起電極形成方法
JP2000021916A (ja) 半導体装置とその製造方法
JPH0936084A (ja) パターン形成方法
CN116058080A (zh) 布线电路基板的制造方法和布线电路基板
JPH02253628A (ja) 半導体装置の製造方法
JPH0722425A (ja) 半導体装置の製造方法
JPH02277242A (ja) 半導体装置の製造方法
JPH07211571A (ja) 薄膜コイルの製造方法
JPS6336548A (ja) 半導体装置及びその製造方法
KR100219757B1 (ko) 적층형 박막 인덕터의 제조 방법
JPH0350733A (ja) 半導体装置の製造方法
JP2007180476A (ja) 回路基板の製造方法及び回路基板
JPH06140733A (ja) 回路基板及びその製造方法
JPH06177276A (ja) 多層配線基板
JPH09260560A (ja) リードフレーム及びその製造方法
JPH04307737A (ja) 半導体装置の製造方法
JP2000049181A5 (ja)
JPH0713213Y2 (ja) 化成装置
JP4635395B2 (ja) 半導体回路検査治具の製造方法
JPH0497532A (ja) 半導体装置の製造方法
JP2000049181A (ja) 半導体装置および半導体装置の製造方法
JPS59121954A (ja) 半導体装置の製造方法
JP2000031612A (ja) 配線基板
KR100364543B1 (ko) 표시소자의 금속 전극 제조방법