Nothing Special   »   [go: up one dir, main page]

FR2916900A1 - Dispositif a semi-conducteur - Google Patents

Dispositif a semi-conducteur Download PDF

Info

Publication number
FR2916900A1
FR2916900A1 FR0854875A FR0854875A FR2916900A1 FR 2916900 A1 FR2916900 A1 FR 2916900A1 FR 0854875 A FR0854875 A FR 0854875A FR 0854875 A FR0854875 A FR 0854875A FR 2916900 A1 FR2916900 A1 FR 2916900A1
Authority
FR
France
Prior art keywords
gate
type
resistance
polycrystalline silicon
resistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
FR0854875A
Other languages
English (en)
Other versions
FR2916900B1 (fr
Inventor
Shigeru Kusunoki
Koichi Mochizuki
Minoru Kawakami
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Publication of FR2916900A1 publication Critical patent/FR2916900A1/fr
Application granted granted Critical
Publication of FR2916900B1 publication Critical patent/FR2916900B1/fr
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/73—Bipolar junction transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0611—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356—Disposition, e.g. buried gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42372—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out
    • H01L29/4238—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out characterised by the surface lay-out
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H01L29/66325—Bipolar junction transistors [BJT] controlled by field-effect, e.g. insulated gate bipolar transistors [IGBT]
    • H01L29/66333—Vertical insulated gate bipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7803—Vertical DMOS transistors, i.e. VDMOS transistors structurally associated with at least one other device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7803—Vertical DMOS transistors, i.e. VDMOS transistors structurally associated with at least one other device
    • H01L29/7804—Vertical DMOS transistors, i.e. VDMOS transistors structurally associated with at least one other device the other device being a pn-junction diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7803—Vertical DMOS transistors, i.e. VDMOS transistors structurally associated with at least one other device
    • H01L29/7808—Vertical DMOS transistors, i.e. VDMOS transistors structurally associated with at least one other device the other device being a breakdown diode, e.g. Zener diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H01L29/0696—Surface layout of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

Un dispositif semi-conducteur a un substrat semi-conducteur (101), un film isolant (14b), un élément semi-conducteur (EL) et un élément de résistance (4t). Le substrat semi-conducteur (101) a une première tranchée (T1). Le film isolant (14b) recouvre une surface intérieure de la première tranchée (T1). L'élément semi-conducteur (EL) a une électrode (13). L'élément de résistance (4t) est connecté électriquement à l'électrode (13) pour former une résistance à un courant circulant à travers l'électrode (13), et est disposé dans la première tranchée (T1) avec le film isolant (14b) entre eux. Ainsi, le dispositif à semi-conducteur peut avoir un élément de résistance de faible encombrement et peut laisser passer un courant important avec une fiabilité élevée.

Description

DISPOSITIF À SEMI-CONDUCTEUR
La présente invention concerne un dispositif à semi-conducteur et, en particulier, un dispositif à semi-conducteur comprenant une région de canal formée d'une partie de substrat semi-conducteur et une électrode. En tant que dispositifs à semi-conducteur, il existe des puces à semi-conducteur de puissance, telles qu'un transistor IGBT (transistor bipolaire à grille isolée) et un transistor MOSFET (transistor à effet de champ à semi-conducteur à oxyde métallique). Les grilles de ces puces à semi-conducteur possèdent principalement une structure de grille plane ou une structure de grille en tranchée. Dans l'art antérieur, la grille de la structure de grille en tranchée était constituée, par exemple, de silicium polycristallin. Ces dernières années, il a été proposé un procédé qui utilise un métal ayant un point de fusion élevé pour abaisser la résistivité de la grille en tranchée. Par exemple, selon le brevet japonais n 2001-044 435 mis à l'inspection publique, une couche de silicium polycristallin, c'est-à-dire une couche tampon, ainsi qu'un métal à point de fusion élevé sont formés ou disposés dans une tranchée de la structure de grille en tranchée. Un élément de résistance dénommé résistance de grille peut être connecté à la grille. Bien que la résistance de grille soit disposée à l'extérieur, par rapport à la puce à semi-conducteur dans une structure classique, il a été proposé, ces dernières années, de disposer la résistance de grille à l'intérieur de la puce à semi-conducteur.
Par exemple, le brevet japonais n 2002-083 964 mis à l'inspection publique a proposé une résistance de grille (résistance interne de grille) disposée à l'intérieur d'une puce à semi-conducteur. Selon cette publication, la résistance interne de grille, constituée, par exemple, de silicium polycristallin, stabilise un fonctionnement de commutation d'éléments à semi-conducteur connectés en parallèle.
Par exemple, le brevet japonais n 2003-197 914 mis l'inspection publique, a décrit un dispositif à semi-conducteur, dans lequel une résistance interne de grille, constituée par exemple de silicium polycristallin, est disposée sous une pastille de grille, c'est-à-dire sous une partie exposée d'une électrode de connexion extérieure à la grille, un film isolant intercouche se trouvant entre celles-ci. Selon cette publication, cette structure procure un dispositif à semi- conducteur qui ne réduit pas une aire de région active d'un substrat semi-conducteur, qui dispose d'une résistance interne de grille ayant une aire étendue et qui peut supprimer une densité de courant d'un courant pulsé transitoire. Le dispositif à semi-conducteur ci-dessus disposant de la résistance de grille externe connaît un problème d'augmentation du nombre de parties. De plus, un potentiel de connexion entre la résistance de grille et la puce à semi-conducteur est susceptible de varier en raison de bruits externes et cette variation de potentiel affecte directement la grille dans la puce à semi-conducteur, sans la médiation d'une résistance de grille. Il en résulte un problème consistant en ce que le dispositif à semi-conducteur risque de mal fonctionner ou d'osciller. Par exemple, lorsque des centaines à des dizaines de milliers de grilles dans un transistor IGBT peuvent être alimentées en courant, un courant intense circule à travers une résistance de grille. Dans ce cas, un trajet de courant de la résistance de grille doit avoir une forte section transversale pour assurer la fiabilité. Dans le dispositif à semi-conducteur du brevet japonais n 2002-083 964 mis à l'inspection 15 publique, décrit ci-dessus, il est nécessaire d'augmenter une largeur ou une épaisseur de la résistance interne de grille. Toutefois, une augmentation d'épaisseur engendre des problèmes consistant en ce qu'une longue période de temps est requise pour déposer un film formant la résistance interne de grille, et en ce que le traitement ou le travail du film ainsi déposé est difficile. De plus, une augmentation de largeur 20 engendre un problème consistant en ce que des zones de la résistance interne de grille et, par conséquent, de la puce à semi-conducteur, s'accroissent. Selon la résistance interne de grille du brevet japonais n 2003-197 914 mis à l'inspection publique, décrit ci-dessus, une zone de la puce à semi-conducteur peut être réduite car la pastille de la grille et la résistance interne de grille se chevauchent 25 l'une l'autre, mais la zone ne peut être réduite que d'une aire de la pastille de la grille, au plus. Un objet de l'invention est de proposer un dispositif à semi-conducteur disposant d'un élément de résistance qui a un faible encombrement et qui peut faire passer un courant intense avec une fiabilité élevée. 30 Un autre objet de l'invention est de proposer un dispositif à semi-conducteur disposant d'un élément de résistance qui a une valeur de résistance pouvant être contrôlée.
Un autre objet de l'invention est de proposer un dispositif à semi-conducteur qui dispose d'une pluralité d'électrodes de grille et qui supprime un écart de temps de transmission entre des signaux de potentiel transmis aux électrodes de grille respectives.
Un autre objet de l'invention est de proposer un dispositif à semi-conducteur qui dispose d'une résistance en dérivation et dont les dimensions sont davantage réduites. Un autre objet de l'invention est de proposer un dispositif à semi-conducteur qui dispose d'une interconnexion à petite résistance parasite.
Un dispositif à semi-conducteur de l'invention comprend un substrat semi-conducteur, un film isolant, un élément à semi-conducteur et un élément de résistance. Le substrat semi-conducteur comporte une première tranchée. Le film isolant couvre une surface intérieure de la première tranchée. L'élément à semi-conducteur comporte une électrode. L'élément de résistance est connecté électriquement à l'électrode pour former une résistance à un courant circulant à travers l'électrode, et est disposé dans la première tranchée, le film isolant se trouvant entre eux. Un dispositif à semi-conducteur peut posséder les caractéristiques suivantes. Un dispositif à semi-conducteur selon un aspect de l'invention comprend un substrat semi-conducteur, un film isolant, un élément à semi-conducteur et un élément de résistance. Le film isolant couvre au moins une partie du substrat semi-conducteur. L'élément à semi-conducteur comporte une électrode. L'élément de résistance est connecté électriquement à l'électrode pour former une résistance à un courant circulant à travers l'électrode, et est disposé sur le substrat semi-conducteur, le film isolant se trouvant entre eux. Une différence de potentiel entre le substrat semi-conducteur et l'élément de résistance produit une couche de déplétion dans l'élément de résistance. Un dispositif à semi-conducteur selon un autre aspect comporte un substrat semi-conducteur, un élément à semi-conducteur, un film isolant et au moins une diode. L'élément à semi-conducteur comporte une électrode. Le film isolant couvre au moins une partie du substrat semi-conducteur. La diode est disposée sur le film isolant et est connectée électriquement à l'électrode pour former une résistance à un courant circulant à travers l'électrode.
Un dispositif à semi-conducteur selon un autre aspect de l'invention comprend un substrat semi-conducteur, un élément à semi-conducteur, un film isolant et au moins un transistor à effet de champ à jonction. Le substrat semi-conducteur comporte une première tranchée.
L'élément à semi-conducteur comporte une électrode. Le film isolant couvre au moins une partie du substrat semi-conducteur. Le transistor à effet de champ à jonction est disposé sur le film isolant et comporte une source et un drain. Un dispositif à semi-conducteur selon un autre aspect de l'invention comprend un substrat semi-conducteur, un élément à semi-conducteur, un film IO isolant et au moins un transistor MIS à effet de champ. L'élément à semi-conducteur comporte une électrode. Le film isolant couvre au moins une partie du substrat semi-conducteur. Le transistor MIS à effet de champ est disposé sur le film isolant et comporte une source et un drain. L'un parmi la source et le drain est connecté électriquement à l'électrode pour former une résistance à un courant circulant à 15 travers l'électrode. Un dispositif à semi-conducteur selon un autre aspect de l'invention comprend un substrat semi-conducteur, un élément à semi-conducteur, un film isolant et un élément de résistance. L'élément à semi-conducteur comporte une électrode. Le film isolant couvre au moins une partie du substrat semi-conducteur. 20 L'élément de résistance est disposé sur le film isolant, est connecté électriquement à l'électrode pour former une résistance à un courant circulant à travers l'électrode, et comprend au moins une région comportant une diode et une résistance ohmique en parallèle. Un dispositif à semi-conducteur selon un autre aspect de l'invention 25 comprend un substrat semi-conducteur, un élément à semi-conducteur, une pastille de grille, une interconnexion de grille et une pluralité d'éléments de résistance. L'élément à semi-conducteur comporte une région de canal formée d'une partie du substrat semi-conducteur et une pluralité d'électrodes de grille pour contrôler la région de canal. La pastille de grille est connectée électriquement à la pluralité 30 d'électrodes de grille. L'interconnexion de grille connecte électriquement au moins l'une parmi la pluralité d'électrodes de grille à la pastille de grille. Les éléments de résistance sont disposés en un point médian de l'interconnexion de grille. L'élément de résistance connecté à l'électrode de grille relativement proche de la pastille de grille a une valeur de résistance supérieure à celle de l'élément de résistance connecté à l'électrode de grille relativement éloignée de la pastille de grille. Un dispositif à semi-conducteur selon un autre aspect de l'invention comprend un substrat semi-conducteur, un élément à semi-conducteur, un film isolant et des premier et second éléments de résistance. L'élément à semi-conducteur comporte l'une parmi une première électrode d'émetteur et une première électrode source, l'une parmi une seconde électrode d'émetteur et une seconde électrode source, et une électrode de grille. Le film isolant couvre au moins une partie du substrat semi-conducteur. Le premier élément de résistance est disposé sur le film isolant et connecte électriquement l'une parmi la première électrode d'émetteur et la première électrode source à l'une parmi la seconde électrode d'émetteur et la seconde électrode source. Le second élément de résistance est disposé sur le film isolant et connecte électriquement l'une parmi la première électrode d'émetteur et la première électrode source à l'électrode de grille avec une résistance électrique correspondant à un potentiel soit de la seconde électrode d'émetteur, soit de la seconde électrode source. Un dispositif à semi-conducteur selon un autre aspect de l'invention comprend un substrat semi-conducteur, un élément à semi-conducteur, un film isolant et des première et seconde interconnexions. Le substrat semi-conducteur comporte une tranchée. L'élément à semi-conducteur comporte une région de canal formée d'une partie du substrat semi-conducteur et une électrode. Le film isolant couvre une surface intérieure de la tranchée. La première interconnexion est connectée électriquement à l'électrode et est disposée dans la tranchée, le film isolant se trouvant entre elles. La seconde interconnexion est disposée sur la tranchée et est connectée électriquement en parallèle à la première interconnexion. Selon le dispositif à semi-conducteur de l'invention, l'élément de résistance est disposé dans la première tranchée. Cela peut réduire un encombrement de l'élément de résistance qui peut faire passer un courant intense avec une fiabilité élevée.
Dans le dispositif à semi-conducteur selon l'aspect précité de l'invention, l'élément de résistance comprend la région semi-conductrice. La valeur de résistance de l'élément de résistance peut être contrôlée à l'aide des caractéristiques semi-conductrices de cette région semi-conductrice.
Dans le dispositif à semi-conducteur selon l'aspect précité de l'invention, l'élément de résistance connecté à l'électrode de grille relativement proche de la pastille de grille a une valeur de résistance supérieure à celle de l'élément de résistance connecté à l'électrode de grille relativement éloignée de la pastille de grille. Cette structure peut supprimer un écart de temps de transmission entre des signaux de potentiel transmis aux électrodes de grille respectives. Dans le dispositif à semi-conducteur selon l'aspect précédent de l'invention, le premier élément de résistance connectant électriquement l'une parmi la première électrode d'émetteur et la première électrode source à l'une parmi la seconde électrode d'émetteur et la seconde électrode source, est disposé sur le film isolant. Cela peut réduire des dimensions du dispositif à semi-conducteur disposant d'une résistance en dérivation. Dans le dispositif à semi-conducteur selon l'autre aspect de l'invention, la première interconnexion disposée dans la tranchée et la seconde interconnexion disposée sur la tranchée sont connectées en parallèle. De ce fait, la résistance parasite de l'interconnexion peut être réduite. Les buts, caractéristiques, aspects et avantages précités, ainsi que d'autres de la présente invention deviendront plus apparents d'après la description détaillée suivante de la présente invention, lorsque lue en liaison avec les dessins annexés.
Les figures 1A à 1c sont des vues en coupe fragmentées représentant schématiquement un dispositif à semi-conducteur, selon un premier mode de réalisation de l'invention. La figure 2 est une vue de dessus représentant schématiquement une structure du dispositif à semi-conducteur, selon le premier mode de réalisation de l'invention.
La figure 3 est une vue fragmentée de dessus représentant schématiquement une partie désignée III sur la figure 2. La figure 4 correspond à la figure 3, excepté qu'une pastille de grille, une interconnexion principale de grille et une pastille d'émetteur (électrode d'émetteur) de la figure 3 ne sont pas représentées.
La figure 5 correspond à la figure 4, excepté qu'un film isolant de la figure 4 n'est pas représenté.
La figure 6 correspond à la figure 5, excepté que des couches en silicium polycristallin sur un côté de pastille de grille et un côté d'interconnexion principale de la figure 5 ne sont pas représentées. La figure 7 correspond à la figure 6, excepté qu'une partie de film d'oxyde de la grille et une partie de film isolant de la figure 6 ne sont pas représentées. La figure 8 représente schématiquement un circuit équivalent, dans un état où le dispositif à semi-conducteur du premier mode de réalisation de l'invention est disposé sur une carte à circuit imprimé. La figure 9 illustre schématiquement un état de connexion entre une pastille 10 de grille du dispositif à semi-conducteur et une pastille de la carte à circuit imprimé, dans le premier mode de réalisation de l'invention. La figure 10 est une vue en plan représentant schématiquement une structure d'élément de résistance, dans une modification du dispositif à semi-conducteur du premier mode de réalisation de l'invention. 15 Les figures 11 à 15 sont des vues en plan fragmentées représentant schématiquement des structures d'éléments de résistance, dans des modifications du dispositif à semi-conducteur du premier mode de réalisation de l'invention, respectivement. La figure 16 est une vue de dessus représentant schématiquement une 20 structure de dispositif à semi-conducteur, dans un premier exemple de comparaison. La figure 17 illustre schématiquement un état de connexion entre une pastille de grille du dispositif à semi-conducteur et une pastille de carte à circuit imprimé, dans le premier exemple de comparaison. La figure 18 représente un circuit équivalant au dispositif à semi-conducteur 25 disposé sur la carte à circuit imprimé, dans le premier exemple de comparaison. La figure 19 est une vue en plan fragmentée schématique d'un dispositif à semi-conducteur, dans un deuxième exemple de comparaison. La zone représentée sur la figure 19 correspond à celle représentée sur la figure 5. Une pastille de grille, une interconnexion principale de grille, une pastille d'émetteur et un film isolant 30 intercouche ne sont pas représentés, de même que sur la figure 5. La figure 20 est une vue schématique en coupe transversale, selon la ligne XX-XX de la figure 19.
La figure 21 est une vue en plan fragmentée schématique d'une structure de dispositif à semi-conducteur, selon un deuxième mode de réalisation de l'invention. La zone représentée sur la figure 21 correspond à celle représentée sur la figure 6. Une pastille de grille, une interconnexion principale de grille, une pastille d'émetteur, un film isolant intercouche et des couches en silicium polycristallin sur un côté de pastille de grille ne sont pas représentés, de même que sur la figure 6. Les figures 22 à 24 sont des vues schématiques en coupe transversale, selon les lignes XXII-XXII, XXIII-XXIII et XXIV-XXIV de la figure 21, respectivement. Les figures 25 et 26 sont des vues en plan fragmentées représentant schématiquement des structures de résistances ayant chacune une partie métallique enterrée dans des première et seconde modifications du dispositif à semi-conducteur du deuxième mode de réalisation de l'invention, respectivement. Les figures 27A, 28A, 29A, 30A, 31A et 32A sont des vues schématiques en coupe transversale représentant les première à sixième étapes d'un procédé de fabrication du dispositif à semi-conducteur selon le deuxième mode de réalisation de l'invention, respectivement et selon la ligne XXXIIA-XXXIIA de la figure 21. Les figures 27B, 28B, 29B, 30B, 31B et 32B sont des vues schématiques en coupe transversale représentant les première à sixième étapes d'un procédé de fabrication du dispositif à semi-conducteur selon le deuxième mode de réalisation de l'invention, respectivement et selon la ligne XXXIIAXXXIIA de la figure 21. Les figures 33A, 34A, 35A, 36A, 37A et 38A sont des vues fragmentées en coupe transversale représentant schématiquement les première à sixième étapes d'un procédé de fabrication d'un dispositif à semi-conducteur d'un troisième exemple de comparaison, respectivement, et représentant, en particulier, une structure proche d'une résistance interne de grille du type plan, en une coupe correspondant à celle selon la ligne XX-XX de la figure 19. Les figures 33B, 34B, 35B, 36B, 37B et 38B sont des vues fragmentées en coupe transversale représentant schématiquement les première à sixième étapes du procédé de fabrication du dispositif à semi-conducteur du troisième exemple de comparaison, respectivement, et représentant, en particulier, une structure en une coupe correspondant à celle selon la ligne XXXIIB-XXXIIB de la figure 21.
La figure 39 est une vue fragmentée en coupe transversale représentant schématiquement une structure proche d'un élément de résistance de dispositif à semi-conducteur, selon un troisième mode de réalisation de l'invention. Les figures 40 à 42 sont des vues fragmentées en coupe transversale représentant schématiquement des structures proches des éléments de résistance dans les dispositifs à semi-conducteur des première à troisième modifications du troisième mode de réalisation de l'invention, respectivement. Les figures 43 à 45 illustrent des opérations de l'élément de résistance dans le dispositif à semi-conducteur, selon le troisième mode de réalisation de l'invention.
La figure 46 est une vue fragmentée en coupe transversale représentant schématiquement une structure proche d'un élément de résistance de dispositif à semi-conducteur, selon un quatrième mode de réalisation de l'invention. Les figures 47 à 49 sont des vues fragmentées en coupe transversale représentant schématiquement des structures de l'élément de résistance dans des première à troisième modifications du dispositif à semi-conducteur du quatrième mode de réalisation de l'invention, respectivement. La figure 50 est une vue en plan représentant schématiquement une structure d'élément de résistance d'un dispositif à semi-conducteur, selon un sixième mode de réalisation de l'invention.
La figure 51 est une vue en plan représentant schématiquement une structure d'élément de résistanced'un dispositif à semi-conducteur, selon une modification du sixième mode de réalisation de l'invention. Les figures 52 à 55 sont des vues fragmentées en coupe transversale représentant schématiquement des structures proches d'éléments de résistance de dispositifs à semi-conducteur, selon des septième à dixième modes de réalisation de l'invention. La figure 56A est une vue fragmentée en coupe transversale représentant schématiquement une structure proche d'un élément de résistance de dispositif à semi-conducteur, selon un onzième mode de réalisation de l'invention.
La figure 56B est une vue fragmentée en coupe transversale représentant une structure proche d'un élément de résistance de dispositif à semi-conducteur, selon une modification du onzième mode de réalisation de l'invention.
La figure 57A représente un circuit équivalant à l'élément de résistance dans le dispositif à semi-conducteur, selon le onzième mode de réalisation de l'invention. La figure 57B représente un circuit équivalant à l'élément de résistance du dispositif à semi-conducteur, selon la modification du onzième mode de réalisation de l'invention. La figure 58A illustre des caractéristiques tension-courant présentées dans le cas de (R2 < Ri Ro) par les éléments de résistance des dispositifs à semi-conducteur, selon le onzième mode de réalisation de l'invention et la modification de ce dernier.
La figure 58B illustre des caractéristiques tension-courant présentées dans le cas de (R1 > Rz Ro) par les éléments de résistance des dispositifs à semi-conducteur, selon le onzième mode de réalisation de l'invention et la modification de ce dernier. Les figures 59 et 60 sont des vues fragmentées en coupe transversale représentant schématiquement des structures proches d'éléments de résistance de dispositifs à semi-conducteur, selon des douzième et treizième modes de réalisation de l'invention, respectivement. Les figures 61A et 61B sont des vues en plan représentant schématiquement des structures d'éléments de résistance de dispositifs à semi-conducteur, selon des modifications des douzième et treizième modes de réalisation de l'invention, respectivement. La figure 62 est une vue de dessus représentant schématiquement une structure de dispositif à semi-conducteur, selon un quatorzième mode de réalisation de l'invention.
La figure 63 est une vue en plan fragmentée représentant schématiquement une partie désignée LXIII sur la figure 62. La figure 64 est une vue en plan fragmentée représentant schématiquement une topologie plane proche d'un élément de résistance de dispositif à semi-conducteur, selon un quinzième mode de réalisation de l'invention, conjointement à des flèches indiquant schématiquement des sens de circulation du courant. La figure 65 est une vue en plan fragmentée représentant schématiquement une topologie plane proche d'un élément de résistance de dispositif à semi-conducteur, selon une modification du quinzième mode de réalisation de l'invention, conjointement à des flèches indiquant schématiquement des sens de circulation du courant. La figure 66 est une vue schématique en coupe transversale illustrant une structure d'électrode de détection du dispositif à semi-conducteur, selon le quinzième 5 mode de réalisation de l'invention. La figure 67 est une vue en perspective représentant de manière schématique et fragmentée une coupe de structure proche d'une interconnexion principale de grille d'un dispositif à semi-conducteur, selon un seizième mode de réalisation de l'invention. IO La figure 68 est une vue fragmentée en coupe transversale représentant schématiquement une structure proche d'une interconnexion principale de grille d'un dispositif à semi-conducteur, selon une première modification du seizième mode de réalisation de l'invention. La figure 69 est une vue fragmentée en coupe transversale représentant 15 schématiquement une structure proche d'une interconnexion principale de grille d'un dispositif à semi-conducteur, selon une seconde modification du seizième mode de réalisation de l'invention. On décrit des modes de réalisation de l'invention en référence aux dessins.
20 Premier mode de réalisation Tout d'abord, on décrit une structure schématique de dispositif à semi-conducteur d'un premier mode de réalisation. En référence aux figures 1A à 1C, une puce IGBT de ce mode de réalisation est un dispositif à semi-conducteur de puissance et comporte un élément d'IGBT EL 25 qui est un élément à semi-conducteur du type à grille en tranchée, et une résistance interne de grille de type tranchée 4t qui est un élément de résistance. En référence aux figures lA et 1B, la résistance interne de grille de type tranchée 4t est formée dans une première tranchée T1 formée sur un substrat semi-conducteur 101, un film isolant 14b se trouvant entre elles. De ce fait, la résistance 30 interne de grille de type tranchée 4t est configurée de telle sorte qu'une section transversale de son trajet de courant augmente avec une augmentation de profondeur de la première tranchée T1.
En référence aux figures lA et 1C, l'élément d'IGBT EL comporte une région de canal formée d'une partie du substrat semi-conducteur 101. L'élément d'IGBT EL dispose d'un grand nombre d'électrodes de grille 13 pour contrôler la région de canal. Les électrodes de grille 13 sont, par exemple, au nombre de dizaines de milliers. En référence aux figures lA à 1C et 2, les électrodes de grille 13 de cellules respectives de l'élément d'IGBT EL sont connectées électriquement les unes aux autres par une interconnexion principale de grille 5. L'interconnexion principale de grille 5 est connectée électriquement à une partie périphérique d'une pastille de grille 1, par le biais d'une résistance interne de grille de type tranchée 4t. De ce fait, la puce IGBT est configurée pour transmettre une entrée fournie à la pastille de grille 1 à chaque électrode de grille 13 de l'élément d'IGBT EL, par le biais de la résistance interne de grille de type tranchée 4t. Ainsi, la résistance interne de grille de type tranchée 4t est connectée électriquement à l'électrode de grille 13, de sorte que la résistance interne de grille de type tranchée 4t forme une résistance (résistance de grille) à un courant circulant à travers l'électrode de grille 13. Cette résistance de grille a principalement pour fonctions de retarder un potentiel transmis à l'électrode de grille 13 et d'ajuster l'élévation de courant/tension au moment de la commutation de l'élément d'IGBT EL.
L'interconnexion principale de grille 5 comporte une couche de silicium polycristallin 12b constituée de silicium polycristallin de type N qui est un matériau de grille fortement dopé d'impuretés. L'interconnexion principale de grille 5 comporte une couche métallique d'interconnexion principale 10b destinée à réduire une résistance de l'interconnexion. Dansun trou de contact 9b ménagé sur un côté d'interconnexion principale, la couche en silicium polycristallin 12b et la couche métallique d'interconnexion principale 10b sont au contact l'une de l'autre et sont connectées électriquement l'une à l'autre. On décrit à présent des structures spécifiques du dispositif à semi-conducteur du mode de réalisation.
En référence à la figure lA de nouveau, la puce IGBT comporte un substrat semi-conducteur 101, en tant que base. La puce IGBT dispose de l'élément d'IGBT EL comprenant une partie du substrat semi-conducteur 101. La puce IGBT comporte un film isolant 14b, une résistance interne de grille de type tranchée 4t, un film d'oxyde épais 7, des couches de silicium polycristallin 12a et 12b, un film isolant intercouche 11, une couche métallique de pastille de grille 10a et une couche métallique d'interconnexion principale 10b. Le film d'oxyde épais 7 isole le substrat semi-conducteur 101, des couches de silicium polycristallin 12a et 12b, et est formé, par exemple, par un procédé LOCOS (oxydation locale de silicium). La couche métallique de pastille de grille l0a et la couche métallique d'interconnexion principale 10b sont constituées, par exemple, d'un matériau conducteur à faible résistance, tel qu'un alliage d'aluminium. En référence aux figures 1A, 1B et 7 principalement, le substrat semi- 1v conducteur 101 comporte une première tranchée T 1 ayant une surface intérieure recouverte de film isolant 14b. Ainsi, le film isolant 14b recouvre le fond et les surfaces latérales de la première tranchée Tl. Le film isolant 14b isole électriquement le substrat semi-conducteur 101, de la résistance interne de grille de type tranchée 4t disposée dans la première tranchée T1. 15 Par exemple, la première tranchée Ti présente une profondeur (une dimension longitudinale sur la figure 1A) d'environ 10 m et une largeur (une dimension latérale sur la figure 1B) d'environ 1,2 m, et est configurée de telle sorte que la pluralité de premières tranchées Ti s'étend en parallèle avec un pas de 2,5 m, ainsi qu'il est illustré sur la figure 7. Le film isolant 14b présente une épaisseur 20 de film qui est faible en comparaison avec les dimensions de la première tranchée Tl et a, par exemple, de plusieurs dizaines de micromètres à deux cents micromètres d'épaisseur. Du fait qu'il n'existe pas de structure compliquée entre des résistances internes de grille de type tranchée voisines 14t, le pas entre tranchées (premières 25 tranchées Tl) pour les résistances internes de grille de type tranchée 4t peut être inférieur au pas entre tranchées (secondes tranchées T2) pour les électrodes de grille 13. Ainsi, le pas entre les premières tranchées Ti peut être faible et est égal, par exemple, à environ 2,5 qm. La résistance interne de grille de type tranchée 4t est constituée d'un matériau 30 qui est utilisé en tant que résistance électrique et est constituée, par exemple, de silicium polycristallin de type N qui est fortement dopé à 1 x 1019/cm3 ou plus. La résistance interne de grille de type tranchée 4t présente une largeur égale, par exemple, à une largeur W1 (figure 6) de l'électrode 13 de grille, et a pour fonction d'exercer une résistance à un courant circulant dans un sens longitudinal (c'est-à-dire un sens latéral sur la figure 6). La résistance interne de grille de type tranchée 4t présente une profondeur (c'est-à-dire une dimension longitudinale sur les figures 1A et 1B) de 5 m à 20 m, par exemple.
La résistance interne de grille de type tranchée 4t a une valeur de résistance qui est fonction des dimensions de la tranchée remplie de la résistance interne de grille de type tranchée 4t et qui est également fonction d'une concentration en dopant du silicium polycristallin de type N remplissant la tranchée. Cette valeur de résistance va, par exemple, de plusieurs centaines d'ohms à plusieurs kilohms par longueur de 1 mm de résistance interne de grille de type tranchée 4t. Une résistance interne de grille de type tranchée 4t offre une fiabilité qui permet le passage d'un courant allant de quelques dizaines à des centaines de milliampères. Une résistance interne de grille de type tranchée 4t a une valeur de résistance de 1 k12 par longueur de 1 mm et offre une fiabilité qui permet le passage d'un courant pouvant atteindre 200 mA. La résistance de 8 S2 faisant passer le courant pouvant atteindre 5 A peut être obtenue par la connexion de vingt-cinq résistances internes de grille de type tranchée 4t ayant chacune une longueur de 200 .m, en parallèle. En référence aux figures 1A et 1B, la résistance interne de grille de type tranchée 4t remplissant la première tranchée Tl est recouverte d'un film isolant entre couches 11 situé sur un côté d'ouverture de la première tranchée Ti. Le film isolant intercouche 11 est pourvu d'un trou de contact 9a du côté de la pastille de grille et d'un trou de contact 9b du côté de l'interconnexion principale. Dans le trou de contact 9a du côté de la pastille de grille, la couche métallique de pastille de grille 10a est connectée à la résistance interne de grille de type tranchée 4t, par le biais de la couche de silicium polycristallin 12a. Dans le trou de contact 9b du côté de l'interconnexion principale, la couche métallique d'interconnexion principale 10b est connectée à la résistance interne de grille de type tranchée 4t, par le biais de la couche en silicium polycristallin 12b.
En référence aux figures lA et 3, la couche métallique de pastille de grille 10a a un côté supérieur ayant une fonction de pastille de grille 1. Plus précisément, le côté supérieur de la couche métallique de pastille de grille 10a est configuré pour permettre la connexion à une interconnexion interne par soudure de fils ou analogue.
La couche métallique d'interconnexion principale 10b forme l'interconnexion principale de grille 5 conjointement avec la couche en silicium polycristallin 12b. En référence à la figure 1A, dans la région où l'élément d'IGBT EL est formé, la puce IGBT est pourvue du substrat semi-conducteur 101, d'un film d'isolation de grille 14a, de l'électrode de grille 13, de la couche en silicium polycristallin 12b, du film isolant intercouche 11 et d'une pastille d'émetteur 18. En référence à la figure 2, dans une région où la pastille d'émetteur 18 est formée, l'élément d'IGBT possède une structure formée, par exemple, de quelques centaines à des dizaines de milliers de cellules. Chacun des éléments d'IGBT EL i0 dispose d'une électrode de grille 13. En référence aux figures 1 A, 1C et 7, le substrat semi-conducteur 101 comporte une région d'émetteur de type N 15, une région de type P fortement dopée 16, une région de canal de type P 17, une région de migration de type N faiblement dopée 8, une région tampon de type N 20 et une région de collecteur de type P 19. 15 Le substrat semi-conducteur 101 comporte une seconde tranchée T2 ayant une surface intérieure recouverte de film d'isolation de grille 14a. Ainsi, le film isolant 14a recouvre le fond et les surfaces latérales de la seconde tranchée T2. Le film d'isolation de grille 14a isole électriquement l'électrode de grille 13 disposée dans la seconde tranchée T2, du substrat semi-conducteur 101. 20 Par exemple, la seconde tranchée T2 présente une profondeur (dimension longitudinale sur la figure 1A) d'environ 10 m et une largeur (dimension latérale sur la figure 1C) d'environ 1,2 m, et est configurée de telle sorte que la pluralité de secondes tranchées T2 s'étend en parallèle avec un pas de 5,0 m, ainsi qu'il est illustré sur la figure 7. Le film d'isolation de grille 14a présente une épaisseur de film 25 qui est faible en comparaison avec les dimensions de la seconde tranchée T2 et a, par exemple, de quelques dizaines de micromètres à deux cents micromètres. L'électrode de grille 13 est constituée, par exemple, de silicium polycristallin de type N qui est fortement dopé à 1 x 1019 x cm3 ou plus. En référence aux figures 1A, 1C et 5, l'électrode de grille 13 est en contact 30 avec la couche en silicium polycristallin 12b. De ce fait, l'électrode de grille 13 est connectée à l'interconnexion principale de grille 5.
En référence aux figures lA et 1C, l'électrode de grille 13 remplissant la seconde tranchée T2 est recouverte de film isolant intercouche 11 sur le côté d'ouverture de la seconde tranchée T2. En référence aux figures 3 et 4, le film isolant intercouche 11 est pourvu d'un trou de contact d'émetteur 9d (c'est-à-dire un trou pour un émetteur), au travers duquel la pastille d'émetteur (électrode d'émetteur) 18 est connectée à la région d'émetteur de type N 15, à la région de type P fortement dopée 16 et à la région de canal de type P 17. Dans la structure ci-dessus, ainsi qu'il est illustré sur la figure 1A, le trou de IO contact 9a du côté de la pastille de grille présente, de préférence, une région se chevauchant avec une surface de la résistance interne de grille de type tranchée 4t sur le côté d'ouverture de la première tranchée Tl. Ainsi, le film isolant intercouche 11 présente un trou de contact du côté de la pastille de grille 9aD qui fait partie du trou de contact du côté de la pastille de grille 9a et se situe sur le côté d'ouverture de la 15 première tranchée Tl de la résistance interne de grille de type tranchée 4t. Le trou de contact 9b du côté de l'interconnexion principale présente une région se chevauchant avec une surface de la résistance interne de grille de type tranchée 4t, sur le côté d'ouverture de la première tranchée Ti. Ainsi, le film isolant intercouche 11 présente un trou de contact du côté de l'interconnexion principale 20 9bD qui fait partie du trou de contact du côté de l'interconnexion principale 9b et se situe sur le côté d'ouverture de la première tranchée T1 de la résistance interne de grille de type tranchée 4t. Ainsi qu'il est illustré sur les figures lA et 2, le film isolant intercouche 11 isole la pastille de grille 1, de l'interconnexion principale de grille 5, et un trajet de 25 courant entre la pastille de grille 1 et l'électrode de grille 13 est sensiblement formé d'un seul trajet de courant s'étendant à travers la résistance interne de grille de type tranchée 4t. Le trajet de courant ainsi formé ne comprend ni un trajet de courant provoqué par une capacité parasite ou une inductance parasite, ni un trajet de courant infime circulant à travers un isolant. 30 Ainsi qu'il est illustré sur les figures lA à 1C et 7, le substrat semi-conducteur 101 comprend une région de type P 21 qui est en contact avec le film isolant 14b et a un type de conductivité opposé à celui de la région de migration de type N faiblement dopée 8 de l'élément d'IGBT EL. De manière davantage préférée, la région de type P 21 est dopée avec des impuretés pour obtenir le type de conductivité opposé à celui de la région de migration de type N faiblement dopée 8, et la concentration de ces impuretés est supérieure à celle d'impuretés avec lesquelles la région de canal de type P 17 de l'élément d'IGBT EL est dopée pour obtenir le type de conductivité opposé à celui de la région de migration de type N faiblement dopée 8. Le potentiel de la région de type P 21 est contrôlé de telle sorte qu'une couche d'inversion ne peut pas être formée dans la région de type P 21. Pour cette commande, la région de type P 21 est connectée électriquement, par exemple, à la 10 région d'émetteur de type N 15 de l'élément d'iGBT EL. On décrit à présent un procédé d'utilisation de la puce IGBT, selon le mode de réalisation. En référence aux figures 8 et 9, un circuit de la puce IGBT 100 est incorporé, par exemple, à un circuit d'une carte à circuit imprimé à utiliser 200. La carte à 15 circuit imprimé comporte une pastille d'émetteur externe 3e, une pastille de grille externe 3g et une pastille de collecteur externe 3c qui sont constituées d'un matériau conducteur à faible résistance, tel que l'or. La pastille de grille 1 de la puce IGBT est connectée à la pastille de grille externe 3g de la carte à circuit imprimé, par le biais d'un fil 2a constitué 20 d'aluminium ou d'or. La région d'émetteur 15 (figure 1C) et la région de collecteur de type P 19 (figure 1 A) de la puce IGBT sont connectées électriquement à la pastille d'émetteur externe 3e et à la pastille de collecteur externe 3c, respectivement. Un potentiel Vg est appliqué de manière externe, à la pastille de grille externe 3g. Sur la figure 8, les symboles de condensateurs et de bobines représentent des 25 capacités parasites et des inductances parasites dans la puce IGBT, respectivement. Les flèches sur la figure 8 représentent des trajets qui réinjectent les sorties issues du collecteur et de l'émetteur de l'élément d'IGBT EL, à l'entrée de l'électrode de grille, par le biais des capacités parasites et des inductances parasites. Le dispositif à semi-conducteur de ce mode de réalisation peut être fabriqué 30 au moyen d'un procédé qui est sensiblement identique à celui d'un dispositif à semi-conducteur d'un deuxième mode de réalisation à décrire ultérieurement, excepté qu'une partie du procédé est simplifiée dans le premier mode de réalisation.
On décrit à présent une modification de la structure de la résistance interne de grille de type tranchée 4t de ce mode de réalisation. En référence à la figure 10, la résistance interne de grille de type tranchée 4t comprend une partie qui est opposée au trou de contact du côté de la pastille de grille 9a, et cette partie présente une largeur WE 1 supérieure à la largeur W l égale à une largeur minimum d'une partie opposée au film isolant intercouche 11. De plus, la résistance interne de grille de type tranchée 4t comprend une partie opposée au trou de contact du côté de l'interconnexion principale 9b et cette partie présente une largeur WE1 supérieure à la largeur Wl, c'est-à-dire à la largeur minimum de la i 0 partie opposée au film isolant intercouche i 1. Dans cette modification, la résistance interne de grille de type tranchée 4t peut revêtir une forme autre que celle illustrée sur la figure 10 et peut, par exemple, revêtir de manière sélective les formes représentées sur les figures 11 à 15. Bien que les figures 11 à 15 illustrent des structures de résistance interne de grille de type 15 tranchée 4t proches d'une partie opposée au trou de contact du côté de la pastille de grille 9a, la partie opposée au trou de contact du côté de l'interconnexion principale 9b peut posséder sensiblement la même structure. On décrit à présent un premier exemple de comparaison. On décrit, tout d'abord, une structure de dispositif à semi-conducteur de cet 20 exemple de comparaison. En référence à la figure 16, une puce IGBT qui est le dispositif à semi-conducteur de cet exemple de comparaison comporte une pastille de grille 1C et une interconnexion principale de grille 5 qui sont solidaires l'une de l'autre. Du fait que la pastille de grille lC et l'interconnexion principale de grille 5 sont solidaires l'une de l'autre, un élément de résistance servant de résistance de 25 grille n'est pas présent entre elles. En référence à la figure 17, une résistance externe de grille 4e est préparée en tant que partie ou composant indépendant de la puce IGBT et est connectée à la pastille de grille externe 3g. La pastille de grille externe 3g est alimentée de manière externe en un potentiel Vg par le biais de la résistance externe de grille 4e pour 30 contrôler le potentiel de l'électrode de grille. En référence à la figure 18, les symboles de condensateurs et de bobines représentent des capacités parasites et des inductances parasites dans un circuit 1000 de la puce IGBT, respectivement. Les flèches sur la figure 18 représentent des trajets qui réinjectent les sorties issues du collecteur et de l'émetteur de l'élément d`IGBT EL, à l'entrée de l'électrode de grille, par le biais des capacités parasites et des inductances parasites. La résistance externe de grille 4e n'est pas disposée entre l'électrode de grille de l'élément d'IGBT EL et la pastille de grille externe 3g. Dès lors, la résistance externe de grille 4e n'est pas présente sur les trajets qui réinjectent les sorties issues du collecteur et de l'émetteur de l'élément d'IGBT EL, à l'entrée de l'électrode de grille. Par conséquent, lorsque le potentiel de la pastille de grille externe 3g varie du fait de bruits externes, cette variation de potentiel est directement transmise à l'électrode de grille de l'élément d'IGBT EL, par le biais de l'inductance parasite. En conséquence, des bruits sont susceptibles d'affecter l'électrode de grille. Lorsque la variation précitée retourne à l'électrode de grille de l'élément d'IGBT EL fonctionnant en tant qu'amplificateur, via les trajets indiqués par les flèches sur la figure, une valeur de Q représentée par l'équation suivante s'accroît. Par conséquent, des oscillations sont susceptibles de se produire dans une tension grille-émetteur Vge, une tension collecteur-émetteur VCe, un courant de collecteur le et analogues. Dans la formule ci-dessus, L désigne une inductance parasite, C désigne une capacité parasite et R désigne une résistance de grille. On décrit ensuite un deuxième exemple de comparaison. En référence aux figures 19 et 20, la puce IBGT qui est le dispositif à semi- conducteur de cet exemple de comparaison dispose d'une résistance interne de grille du type plan 4p qui se situe entre la pastille de grille 1 et l'interconnexion principale de grille 5 et qui sert de résistance de grille. La résistance interne de grille du type plan 4p est un élément de résistance de type plan qui est disposé sur le film d'oxyde épais 7 et qui présente une surface parallèle à une surface du substrat semi- conducteur 101. La résistance interne de grille du type plan 4p est formée par modelage des contours d'un film en silicium polycristallin qui présente une épaisseur de film d'environ plusieurs centaines de nanomètres, par exemple.
Lorsque des courants sont fournis à un nombre allant de plusieurs centaines à des dizaines de milliers d'électrodes de grille 13 d'élément d'TGRT EL, la résistance interne de grille du type plan 4p doit posséder une fiabilité suffisante pour supporter un courant intense. Par conséquent, la section transversale du trajet de courant est augmentée pour empêcher une élévation excessive de la densité de courant. Pour augmenter la section transversale, il est nécessaire d'accroître l'épaisseur du film (c'est-à-dire la dimension longitudinale sur la figure 20) de résistance interne de grille du type plan 4p ou d'accroître la largeur (c'est-à-dire la dimension longitudinale sur la figure 19) de cette dernière.
Pour augmenter l'épaisseur du film, un long temps de traitement est requis pour la formation du film. Par exemple, plusieurs heures sont requises pour déposer le silicium polycristallin en une épaisseur de plusieurs centaines de nanomètres, c'est-à-dire l'épaisseur d'une résistance interne de grille du type plan 4p qui est utilisée d'ordinaire. Pour porter l'épaisseur du film à plusieurs micromètres, un temps de dépôt de plusieurs dizaines d'heures est requis et cela majore le coût de fabrication. Lorsque le film de silicium polycristallin s'accroît, il devient difficile d'assurer une profondeur de foyer dans un procédé de photogravure pour le modelage de contours et d'éliminer des résidus au niveau d'un gradin (c'est-à-dire une partie présentant une différence de niveau) dans un procédé d'attaque chimique.
Lorsque la résistance interne de grille du type plan 4p présente une grande largeur, la résistance interne de grille du type plan 4p occupe une grande zone de la surface du substrat semi-conducteur 101, ce qui est contraire à une demande de réduction des dimensions du dispositif à semi-conducteur. En référence à la figure 20, le film d'oxyde épais 7 disposé sous la résistance interne de grille du type plan 4p présente une épaisseur d'environ 4 m ou plus. Le film d'oxyde épais 7 possède une faible conductivité thermique car il s'agit d'un film d'oxyde. Dès lors, un film épais à faible conductivité thermique est formé sous la résistance interne de grille du type plan 4p. Cette structure empêche le rayonnement thermique à partir de la résistance interne de grille du type plan 4p et élève la température de la résistance interne de grille du type plan 4p, de sorte que la valeur de résistance est susceptible de varier du fait de la dépendance vis-à-vis de la température.
Selon le mode de réalisation, l'électrode de grille 13 de l'élément d'IGBT EL est connectée électriquement à la résistance interne de grille de type tranchée 4t. De ce fait, la résistance interne de grille de type tranchée 4t peut fonctionner comme une résistance de grille de l'électrode de grille 13.
Ainsi qu'il est illustré sur les figures lA et 1B, la résistance interne de grille de type tranchée 4t est disposée dans la première tranchée T1. En augmentant la profondeur de la première tranchée Tl, il est donc possible d'accroître la dimension dans le sens de la profondeur de la résistance interne de grille de type tranchée 4t. Par conséquent, il est possible de réduire la densité de courant de la résistance interne de 1 0 grille de type tranchée 4t, tout en gardant un faible encombrement (une zone de la figure 6) de la résistance interne de grille de type tranchée 4t sur la surface du substrat semi-conducteur 101, et la fiabilité de la résistance interne de grille de type tranchée 4t peut être accrue. Ainsi qu'il est illustré sur la figure 8, la pastille de grille 1 est connectée à 15 l'électrode de grille 13 par le biais de la résistance interne de grille de type tranchée 4t. Par conséquent, les variations de potentiel engendrées par des bruits qui sont appliqués à la pastille de grille 1 et à la pastille de grille externe 3g connectée à la pastille de grille 1 sont supprimées par la résistance interne de grille de type tranchée 4t, lorsque de telles variations de potentiel sont transmises à l'électrode de grille 13. 20 De préférence, un trajet de courant entre la pastille de grille 1 et l'électrode de grille 13 est sensiblement formé d'un seul trajet de courant s'étendant à travers la résistance interne de grille de type tranchée 4t. Par conséquent, il n'existe pas de trajet de courant qui contourne la résistance interne de grille de type tranchée 4t et il possible d'empêcher la réduction de la résistance de grille essentielle et une 25 défaillance de la puce IGBT dues à un tel trajet de courant de dérivation. Ainsi qu'il est illustré sur la figure IA, le film isolant intercouche 11 comporte un trou de contact du côté de la pastille de grille 9aD sur le côté d'ouverture de la première tranchée Ti de la résistance interne de grille de type tranchée 4t. Cette structure assure un large trajet électrique entre la pastille de grille 1 30 et la résistance interne de grille de type tranchée 4t, et peut éviter une dégradation de la fiabilité due à la concentration de courant. Ainsi qu'il est illustré sur la figure 1A, le film isolant intercouche 11 comporte un trou de contact du côté de l'interconnexion principale 9bD situé sur le côté d'ouverture de la première tranchée Tl et sur le côté d'ouverture de la première tranchée Tl de la résistance interne de grille de type tranchée 4t. Cela assure un large trajet électrique entre l'interconnexion principale de grille 5 et la résistance interne de grille de type tranchée 4t, et peut éviter une dégradation de la fiabilité due à la concentration de courant. Ainsi qu'il est illustré sur les figures IA et 1C, du fait que l'électrode de grille 13 est disposée dans la seconde tranchée T2, l'électrode de grille 13 peut avoir une structure de grille en tranchée. Du fait que la seconde tranchée T2 peut être formée simultanément à la première tranchée T1, le coût du procédé de formation des grilles lu en tranchées peut être supprimé. Ainsi qu'il est illustré sur les figures IA et 1B, le substrat semi-conducteur 101 comprend une région de type P 21 ayant un type de conductivité opposé à celui de la région de migration de type N faiblement dopée 8 de l'élément d'IGBT d'EL. Cette structure peut éviter une dégradation de propriétés de claquage entre le 15 collecteur et l'émetteur de l'élément d'IGBT EL. De manière davantage préférée, la région de type P 21 est dopée avec des impuretés pour obtenir le type de conductivité opposé à celui de la région de migration de type N faiblement dopée 8, et la concentration de ces impuretés est supérieure à celle d'impuretés avec lesquelles la région de canal de type P 17 de 20 l'élément d'IGBT EL est dopée pour obtenir le type de conductivité opposé à celui de la région de migration de type N faiblement dopée 8. De ce fait, la région de canal de type P 17 peut être inversée en type N, sans inversion de la région de type P 21 en type N. Par contraste avec le deuxième exemple de comparaison, dans lequel le film d'oxyde épais 7 d'épaisseur relativement grande allant d'environ 1 m à 2 m est 25 présent entre la résistance de grille et la région de type P 21, seul le film isolant mince 14b d'environ plusieurs dizaines de micromètres à deux cents micromètres est présent entre la résistance de grille et la région de type P 21, dans ce mode de réalisation, et cette structure engendre relativement aisément l'inversion du type de conductivité de la région de type P 21. Par conséquent, le réglage précité des 30 concentrations d'impuretés peut produire un effet plus important. Le potentiel de la région de type P 21 est contrôlé pour empêcher la formation de la couche d'inversion dans la région de type P 21. Pour cette commande, la région de type P 21 est connectée électriquement, par exemple, à la région d'émetteur de type N 15 de l'élément d'IGBT EL. Cette structure peut éviter une dégradation de propriétés de claquage entre le collecteur et l'émetteur de l'élément d'IGBT EL.
Deuxième mode de réalisation On décrit, tout d'abord, une structure de puce IGBT qui est un dispositif à semi-conducteur d'un deuxième mode de réalisation. En référence aux figures 21 à 24, la puce IGBT de ce mode de réalisation comporte une partie métallique 22. La partie métallique 22 comprend des parties métalliques 22b1 et 22b2, disposées à l'intérieur de la première tranchée Ti, ainsi ï0 qu'une partie métallique 22a disposée à l'intérieur de la seconde tranchée T2. Un matériau de la partie métallique 22 possède une résistivité inférieure à celle d'un corps semi-conducteur, tel que du silicium polycristallin de type N fortement dopé. Le matériau de la partie métallique 22 est, par exemple, un métal à point de fusion élevé, tel que le tungstène, le platine ou le cuivre. 15 En référence à la figure 24, l'électrode de grille 13 comporte une couche de silicium polycristallin 12g et une partie métallique 22a remplissant un espace à l'intérieur de la couche de silicium polycristallin 12g. En référence aux figures 22 et 23, la résistance interne de grille de type tranchée 4t comporte une partie métallique enterrée 22b1 dans une partie opposée au 20 trou de contact du côté de la pastille de grille 9aD. De plus, la résistance interne de grille de type tranchée 4t comporte une partie métallique enterrée 22b2 dans une partie opposée à un trou de contact du côté de l'interconnexion principale 9bD. La partie de la résistance interne de grille de type tranchée 4t, autre que les parties 22b1 et 22b2, est constituée d'une couche de silicium polycristallin 12r. Les 25 parties métalliques enterrées 22b1 et 22b2 sont connectées électriquement l'une à l'autre, par le biais de la couche de silicium polycristallin 12r. Enréférence principalement à la figure 21, le film isolant intercouche 11 (figures 23 et 24) disposé sur la résistance interne de grille de type tranchée 4t se situe entre le trou de contact du côté de la pastille de grille 9a et le trou de contact du 30 côté de l'interconnexion principale 9b qui sont représentés par des lignes en trait discontinu. La partie de la résistance interne de grille de type tranchée 4t opposée au film isolant intercouche 11 présente une largeur minimum de W2. La figure 21 illustre, à titre d'exemple, une structure dans laquelle la partie de la résistance interne de grille de type tranchée 4t opposée au film isolant intercouche 11 présente une largeur constante W2. La résistance interne de grille de type tranchée 4t comporte une partie qui est opposée au trou de contact du côté de la pastille de grille 9a et cette partie présente 5 une largeur WE1 supérieure à la largeur W2. Cette partie de grande largeur WE1 présente une longueur WE2 supérieure à la largeur W2. En référence à la figure 22, la partie ayant la largeur W2 se situe sous le film isolant intercouche 11, et est constituée de la couche de silicium polycristallin 12r. La partie ayant la largeur WE1 comprend la partie métallique 22b1 possédant une 10 résistivité inférieure à celle de la couche de silicium polycristallin 12r. La résistance interne de grille de type tranchée 4t comprend une partie qui est opposée au trou de contact du côté de l'interconnexion principale 9b et cette partie présente une largeur WEl supérieure à la largeur W2. Cette partie ayant une grande largeur WE1 présente une longueur WE2 supérieure à la largeur W2. 15 En référence à la figure 23, la partie ayant la largeur WEl comprend la partie métallique 22b2 possédant une résistivité inférieure à celle de la couche de silicium polycristallin 12r. En référence à la figure 21, l'électrode de grille 13 présente la largeur maximum (c'est-à-dire la dimension longitudinale sur la figure 21) égale à la largeur 20 W 1. Cette largeur W 1 est supérieure à la largeur W2. La figure 21 illustre, à titre d'exemple, une structure dans laquelle l'électrode de grille 13 présente une largeur constante W l. En référence à la figure 24, la partie de l'électrode de grille 13 ayant la largeur W 1 comprend la partie métallique 22a possédant une résistivité inférieure à 25 celle de la couche de silicium polycristallin 12g. Les structures autres que celles précitées sont sensiblement identiques à celles du premier mode de réalisation. Par conséquent, les éléments identiques ou correspondants portent les mêmes références numériques et leur description n'est pas répétée. 30 On décrit à présent une modification de la structure de la résistance interne de grille de type tranchée 4t, selon ce mode de réalisation. Les figures 25 et 26 sont des vues en plan fragmentées représentant schématiquement les première et seconde modifications du dispositif à semi- conducteur du deuxième mode de réalisation de l'invention, et représentant, en particulier, des structures des éléments de résistance comportant des parties métalliques enterrées en eux, respectivement. Les lignes en trait discontinu sur les figures 25 et 26 illustrent de manière approximative des relations de positionnement de l'élément de résistance par rapport au film d'oxyde épais, au trou de contact du côté de la pastille de grille et au film isolant intercouche. En référence à la figure 25, la résistance interne de grille de type tranchée 4t de la première modification comporte une partie qui est opposée au trou de contact du côté de la pastille de grille 9a et cette partie présente une largeur WE1 supérieure à la largeur W2. La partie de largeur WEl comporte une partie de longueur WE2 supérieure à la largeur W2. La partie de largeur WEl de la résistance interne de grille de type tranchée 4t comporte une partie métallique enterrée 22b 1. En référence à la figure 26, la résistance interne de grille de type tranchée 4t de la seconde modification comporte une pluralité de parties qui sont opposées au trou de contact du côté de la pastille de grille 9a et qui ont chacune une largeur WE1 supérieure à la largeur W2. Chaque partie de largeur WE 1 comporte une partie de longueur WE2 supérieure à la largeur W2. Chaque partie de largeur WE1 de la résistance interne de grille de type tranchée 4t comporte une partie métallique enterrée 22b 1.
Les première et seconde modifications ont été décrites par rapport aux structures dans lesquelles une partie de la partie métallique 22 est enterrée dans la partie opposée au trou de contact du côté de la pastille de grille 9a. La partie opposée au trou de contact du côté de l'interconnexion principale 9b peut posséder sensiblement la même structure que celle ci-dessus.
On décrit à présent un procédé de fabrication du dispositif à semi-conducteur de ce mode de réalisation. En référence aux figures 27A et 27B, un film isolant intercouche 11a, constitué d'un film d'oxyde de silicium ou analogue, est déposé sur le substrat semi-conducteur 101. Le film isolant intercouche 1 la fera partie du film isolant intercouche 11. Le film isolant intercouche 11 a est soumis à un modelage de contours, au moyen du procédé de photogravure. Le film isolant intercouche 11 a dont les contours ont été modelés est utilisé en tant que masque, et une attaque chimique est réalisée sur le substrat semi-conducteur 101 pour former les première et seconde tranchées Ti et T2. Les films isolants intercouche 14b et 14a sont formés par oxydation, dépôt et analogue, sur les surfaces intérieures des première et seconde tranchées Ti et T2, respectivement.
De cette manière, la première tranchée T 1 de largeur W2, recouverte du film isolant 14h est formée. De plus, la seconde tranchée T2 de largeur W1, recouverte du film d'isolation de grille 14a est formée. En référence aux figures 28A et 28B principalement, une couche de silicium polycristallin fortement dopée d'impuretés 12 est déposée sur le substrat semi- conducteur 101. La couche de silicium polycristallin déposée 12 remplit complètement une partie de largeur W2 (figure 27A) de la première tranchée Ti. La partie de largeur WE 1 de la première tranchée Tl (c'est-à-dire la partie opposée au trou de contact du côté de la pastille de grille 9aD sur la figure 22) n'est remplie que partiellement. Ainsi qu'il est illustré sur la figure 28B, la seconde tranchée T2 n'est remplie que partiellement. En référence aux figures 29A et 29B, la partie métallique 22 constituée d'un métal à point de fusion élevé ou analogue est déposée sur la couche de silicium polycristallin 12 sur le substrat semi-conducteur 101. Cela remplit complètement un espace partiel qui subsiste dans la partie de largeur WE 1 de la première tranchée Tl (c'est-à-dire la partie opposée au trou de contact du côté de la pastille de grille 9aD sur la figure 22). De plus, la seconde tranchée T2 est remplie complètement, ainsi qu'il est illustré sur la figure 29B. Puis, la partie métallique 22 et la couche de silicium polycristallin 12 sont successivement soumises à une gravure en retrait.
En référence aux figures 30A et 30B, la gravure en retrait ci-dessus expose le film isolant intercouche 11 a. En référence aux figures 31A et 31B, un film isolant intercouche 11 b est formé sur le substrat semi-conducteur 101. Par exemple, dans un procédé conçu pour cette formation, un film de BPSG (verre de borophosphosilicate) est déposé et est soumis à un traitement thermique pour aplanir la surface du film isolant. Le film isolant intercouche 1l b fera partie du film isolant intercouche 11. En référence aux figures 32A et 32B, les films isolants intercouche Il a et 1 lb sont éliminés de manière sélective pour former le trou de contact d'émetteur 9d, le trou de contact du côté de la pastille de grille 9a (figure 21) et le trou de contact du côté de l'interconnexion principale 9b (figure 21). Puis, un film métallique constitué d'un matériau d'électrode, tel que de l'aluminium ou un composé de celui-ci, est déposé et soumis à un modelage de contours pour former la pastille d'émetteur 18, la couche métallique de pastille de grille l0a (figure 22) et la couche métallique d'interconnexion principale 10b (figures 23 et 24). Au moyen du traitement ci-dessus, on forme la puce IGBT qui est le dispositif à semi-conducteur du mode de réalisation. i0 L'étape de formation de la région d'émetteur de type N 15, de la région de type P fortement dopée 16 et de la région de canal de type P 17 et analogues, sur le substrat semi-conducteur 101, peut être exécutée soit avant, soit après l'étape de formation des première et seconde tranchées Tl et T2. On décrit ensuite un procédé de fabrication du dispositif à semi-conducteur 15 du troisième exemple de comparaison. La structure de cet exemple de comparaison diffère de celle du deuxième exemple de comparaison, en ce que la partie métallique 22 est ajoutée. En référence aux figures 33A et 33B, des étapes sont exécutées de même que les étapes destinées à former les structures des figures 29A et 29B, mais la première 20 tranchée Ti n'est pas formée, par opposition à ce mode de réalisation. En conséquence, ainsi qu'il est illustré sur la figure 33A, la résistance interne de grille du type plan 4p est formée le long d'une surface plane du substrat semi-conducteur 101, au lieu de la résistance interne de grille de type tranchée 4t de ce mode de réalisation. 25 En référence aux figures 34A et 34B, la résine photosensible 31a est appliquée sur le substrat semi-conducteur 101. Ainsi qu'il est illustré sur la figure 34A, la résine photosensible 31a est soumise à un modelage de contours au moyen du procédé de photogravure. De cette manière, la partie métallique 22 est partiellement exposée sur la résistance interne de grille du type plan 4p. 30 En référence aux figures 35A et 35B, l'attaque chimique est réalisée sur une partie de la partie métallique 22 non recouverte de résine photosensible 31a. Cela divise la partie métallique 22 en une pluralité de régions, ainsi qu'il est illustré sur la figure 35A. Par la suite, la résine photosensible 31a est éliminée.
En référence principalement aux figures 36A et 36B, de la résine photosensible 31b est appliquée sur le substrat semi-conducteur 101. La résine photosensible 3 lb est soumise à un modelage de contours, au moyen du procédé de photogravure, de telle sorte que la résine photosensible 3 lb recouvre une région dans laquelle la résistance interne de grille du type plan 4p est formée, et expose une partie proche de l'électrode de grille 13. Une gravure en retrait est réalisée successivement sur la partie métallique 22 et sur la couche de silicium polycristallin 12 (figure 35B) pour exposer le film isolant intercouche lla dans la région non masquée par la résine photosensible 3 lb. Par la suite, la résine photosensible 3 lb est lu éliminée. En référence aux figures 37A et 37B, le film isolant intercouche 1lb est formé sur le substrat semi-conducteur 101. Par exemple, dans un procédé conçu pour cette formation, un film de BPSG (verre de borophosphosilicate) est déposé et est soumis à un traitement thermique pour aplanir la surface du film isolant. 15 En référence aux figures 38A et 38B, les films isolants intercouche 11a et l lb sont attaqués chimiquement de manière sélective. Par ce moyen, des trous de contact, tels que le trou de contact d'émetteur 9d, sont formés. Puis, la pastille d'émetteur 18, la couche métallique de pastille de grille 10a et la couche métallique d'interconnexion principale 10b sont formées. 20 Au moyen des étapes ci-dessus, le dispositif à semiconducteur de cet exemple de comparaison est formé. Le procédé de fabrication du dispositif à semi-conducteur de cet exemple de comparaison requiert les étapes représentées sur les figures 34A et 34B, ainsi que sur les figures 35A et 35B pour attaquer chimiquement la partie métallique 22 masquée par de la résine photosensible 31a, et requiert donc 25 des étapes compliquées. En outre, dans le procédé d'attaque chimique destiné à éliminer la partie métallique 22, l'épaisseur de film de la résistance interne de grille du type plan 4p varie du fait de variations d'attaque chimique excessive. Il en résulte des variations de valeur ohmique de la résistance interne de grille du type plan 4p servant de 30 résistance de grille. Dans ce mode de réalisation, la partie de la résistance interne de grille de type tranchée 4t présentant la largeur WE 1 (figure 21) comprend la partie métallique 22b l à la position opposée au trou de contact du côté de la pastille de grille 9aD, en plus de la couche de silicium polycristallin 12r, ainsi qu'il est illustré sur la figure 22. Cette partie métallique 22b1 possède une résistivité inférieure à celle de la couche de silicium polycristallin 12r. Cette structure remédie à la concentration locale du courant entre la pastille de grille 1 et la résistance interne de grille de type tranchée 4t, et accroît la fiabilité de la puce IGBT. La partie de la résistance interne de grille de type tranchée 4t présentant la largeur WEI (figure 21) comprend la partie métallique 22b2 à la position opposée au trou de contact du côté de l'interconnexion principale 9bD, en plus de la couche de silicium polycristallin 12r, ainsi qu'il est illustré sur la figure 23. Cette partie métallique 22b2 possède une résistivité inférieure à celle de la couche de silicium polycristallin 12r. Cette structure remédie à la concentration locale du courant entre l'interconnexion principale de grille 5 et la résistance interne de grille de type tranchée 4t, et accroît la fiabilité de la puce IGBT. Ainsi qu'il est illustré sur la figure 21, l'électrode de grille 13 présente une largeur W l supérieure à la largeur W2 de la résistance interne de grille de type tranchée 4t. Dès lors, ainsi que l'illustrent les figures 27A et 27B, la largeur W 1 de la tranchée destinée à la formation de l'électrode de grille 13 est supérieure à la largeur W2 de la tranchée destinée à la formation de la résistance interne de grille de type tranchée 4t. Par conséquent, il est possible d'obtenir simultanément des états tels que la tranchée de largeur W2 est entièrement remplie de la couche de silicium polycristallin 12 et que la partie de largeur Wl n'est pas complètement remplie. Ainsi qu'il est illustré sur la figure 30, la partie métallique 22a peut donc être disposée dans la partie qui n'est pas remplie de la couche de silicium polycristallin. Ainsi qu'il est décrit ci-dessus, la tranchée de largeur W2 est entièrement remplie de la couche de silicium polycristallin 12 ayant une résistivité relativement élevée, de sorte que la résistance interne de grille de type tranchée 4t ayant une valeur de résistance suffisamment élevée peut être obtenue. En outre, l'électrode de grille 13 comprend une partie métallique 22a possédant une résistivité inférieure à celle de la couche de silicium polycristallin 12, de sorte que la résistance électrique de l'électrode de grille 13 peut être éliminée. De ce fait, les variations de temps de transmission des potentiels de grille aux électrodes de grille peuvent être éliminées. Cela supprime un temps pendant lequel une région à l'état passant et une région à l'état bloqué coexistent dans l'opération de commutation de l'élément d'IGBT EL. Par conséquent, il est possible de raccourcir le temps pendant lequel le courant circulant entre le collecteur et l'émetteur de l'élément d'IGBT EL se concentre en une partie de régions à l'état passant. En conséquence, l'échauffement local d'une partie de régions à l'état passant peut être supprimé, de sorte que la puce IGBT peut offrir une fiabilité accrue.
Troisième mode de réalisation On décrit, tout d'abord, une structure de puce IGBT qui est un dispositif à semi-conducteur d'un troisième mode de réalisation.
En référence à la figure 39, la résistance interne de grille de type tranchée 4t, qui est un élément de résistance du dispositif à semi-conducteur de ce mode de réalisation, comprend, en tant qu'élément majeur, une couche de silicium polycristallin faiblement dopée de type N 23a. La résistance interne de grille de type tranchée 4t comporte une couche de silicium polycristallin fortement dopée de type N 24a, située en des parties qui sont en contact avec le trou de contact du côté de la pastille de grille 9a et le trou de contact du côté de l'interconnexion principale 9b. Le dispositif à semi-conducteur de ce mode de réalisation diffère de ceux des premier et deuxième modes de réalisation, en ce qu'une majeure partie de la substance enterrée de la résistance interne de grille de type tranchée 4t consiste dans les couches de silicium polycristallin ayant une concentration inférieure à celles des premier et deuxième modes de réalisation, et en ce que la différence de potentiel entre la résistance interne de grille de type tranchée 4t et la région de type P 21 en contact avec cette dernière peut être ajustée de sorte que la couche de silicium polycristallin faiblement dopée de type N 23a peut atteindre au moins deux états parmi un état d'accumulation, un état de déplétion et un état d'inversion. Les structures autres que celle qui précède sont sensiblement les mêmes que celles déjà décrites dans le premier mode de réalisation. Par conséquent, les éléments identiques ou correspondants portent les mêmes numéros de référence et leur description n'est pas répétée.
Un fonctionnement de l'élément de résistance dans le dispositif à semi-conducteur du présent mode de réalisation fait maintenant l'objet d'une description. En référence aux figures 43 et 45, V23H et V23L indiquent les potentiels sur les extrémités opposées du chemin de courant de la couche de silicium polycristallin légèrement dopée de type n 23a, respectivement. V21 indique le potentiel côté film isolant 14b du substrat semi-conducteur 101 et indique le potentiel de la région de type p 21 lorsque la région de type p 21 est employée dans le substrat semi-conducteur 101.
En référence à la figure 43, lorsque V21 satisfait la condition (V21 > V23L V23H), la couche de silicium polycristallin légèrement dopée de type n 25a est dans l'état d'accumulation. Ainsi, une couche d'accumulation 32a d'électrons est formée à la surface sur le côté film isolant 14b de la couche de silicium polycristallin légèrement dopée de type n 23a. Dans ce cas, les électrons, c'est-à-dire, les porteurs de charge, sont répartis dans toute la couche de silicium polycristallin légèrement dopée de type n 23a, de sorte que la totalité de la couche de silicium polycristallin légèrement dopée de type n 23a peut former le chemin de courant dans la résistance de grille interne de type tranchée 4t. En référence à la figure 44, lorsque V21 satisfait la condition (0 > (V21 - V23L) > (Vth avec V23L)), la couche de silicium polycristallin légèrement dopée de type n 23a atteint l'état d'appauvrissement. Ainsi, une couche d'appauvrissement 32d est formée à la surface sur le côté film isolant 14b de la couche de silicium polycristallin légèrement dopée de type n 23a. Dans ce cas, la couche d'appauvrissement 32d ne forme pas le chemin de courant dans la résistance de grille interne de type tranchée 4t, de sorte que la valeur de résistance de la résistance de grille interne de type tranchée 4t augmente. Dans la formule ci-dessus, Vth indique un potentiel qui atteint un seuil déterminant si la couche de silicium polycristallin légèrement dopée de type n 23a peut laisser passer le courant ou non. En référence à la figure 45, lorsque V21 satisfait la condition (0 > (Vth avec V23H) > (V21 - V23H)), la couche de silicium polycristallin légèrement dopée de type n 23a atteint l'état d'inversion. Plus spécifiquement, la couche d'appauvrissement 32d et une couche d'inversion 32i sont formées à la surface sur le côté film isolant 14b de la couche de silicium polycristallin légèrement dopée de type n 23a. Dans ce cas, la couche d'appauvrissement 32d ne forme pas un chemin de courant dans la résistance de grille interne de type tranchée 4t. En outre, la couche d'appauvrissement 32d isole la couche d'inversion 32i du chemin de courant de la résistance de grille interne de type tranchée 4t. Par conséquent, la valeur de résistance de la résistance de grille interne de type tranchée 4t augmente encore.
En référence à la figure 40, la résistance de grille interne de type tranchée 4t, qui est un élément de résistance d'un dispositif à semi-conducteur d'une première modification du mode de réalisation, diffère de celle du présent mode de réalisation en ce que la structure de la première modification comprend en plus une couche de silicium polycristallin fortement dopée de type p 24h disposée sur des portions en contact avec le trou de contact côté pastille de grille 9a et le trou de contact côté interconnexion principale 9b. En référence à la figure 41, la résistance de grille interne de type tranchée 4t, qui est un élément de résistance d'un dispositif à semi-conducteur d'une seconde modification du mode de réalisation, comprend, comme portion principale, la couche de silicium polycristallin légèrement dopée de type p 23b qui est une région semi-conductrice. La résistance de grille interne de type tranchée 4t comprend la couche de silicium polycristallin fortement dopée de type p 24b disposée sur des portions en contact avec le trou de contact côté pastille de grille 9a et le trou de contact côté interconnexion principale 9b. En référence à la figure 42, la résistance de grille interne de type tranchée 4t, qui est un élément de résistance d'un dispositif à semi-conducteur d'une troisième modification du mode de réalisation, diffère de celle de la seconde modification du présent mode de réalisation en ce que la structure de la troisième modification comprend en plus la couche de silicium polycristallin fortement dopée de type n 24a disposée sur des portions en contact avec le trou de contact côté pastille de grille 9a et le trou de contact côté interconnexion principale 9b. Lorsque la résistance de grille dans l'état d'appauvrissement est très élevée en vue d'atteindre un retard de grille souhaité, la structure peut être utilisée conjointement avec la résistance de grille interne de type tranchée 4t du premier mode de réalisation et/ou avec la résistance de grille interne de type tranchée 4t (Figures 22 et 23) du second mode de réalisation. Lorsque l'électrode de grille 13 est formée dans des étapes différentes de celles appliquées à la résistance de grille interne de type tranchée 4t, le dopage du 30 silicium polycristallin peut être réalisé à différentes concentrations dans différentes étapes, respectivement. Ainsi, les concentrations de dopage de l'électrode de grille 13 et de l'interconnexion principale de grille 5 peuvent être augmentées afin de réduire les résistances, peitnettant ainsi de supprimer les retard et perte dans la puce IGBT. Dans ce mode de réalisation, la différence de potentiel entre la région de type p 21 et la résistance de grille interne de type tranchée 4t produit la couche d'appauvrissement sur la couche de silicium polycristallin légèrement dopée de type n 23a de la résistance de grille interne de type tranchée 4t, de sorte que la valeur de résistance de la résistance de grille interne de type tranchée 4t peut être ajustée. Etant donné que la couche de silicium polycristallin fortement dopée de type n 24a est formée au niveau de la portion en contact avec la résistance de grille interne de type tranchée 4t, la résistance de grille augmente dans le temps lors de l'opération de mise hors tension de l'élément de transistor IGBT EL. Ainsi, la surtension transitoire de l'élément de transistor IGBT EL peut être faible. Dans chacune des première et troisième modifications du présent mode de réalisation, la résistance de grille interne de type tranchée 4t est munie, au niveau de la portion de contact électrique, de la couche de silicium polycristallin fortement dopée de type n 24a et de la couche de silicium polycristallin fortement dopée de type p 24b. Ainsi, la résistance de grille dans l'état d'accumulation diminue, et en particulier, le temps de retard est stable lorsque le potentiel de (Vg < OV) est appliqué.
Quatrième mode de réalisation Une structure d'un élément de résistance d'un dispositif à semi-conducteur du présent mode de réalisation fait préalablement l'objet d'une description. En référence à la figure 46, la puce IGBT du présent mode de réalisation a une résistance de grille interne de type diode 4d comme élément de résistance. La résistance de grille interne de type diode 4d a la couche de silicium polycristallin fortement dopée de type p 24b, la couche de silicium polycristallin légèrement dopée de type n 23a et la couche de silicium polycristallin fortement dopée de type n 24a. La couche de silicium polycristallin légèrement dopée de type n 23a est connectée électriquement à la pastille de grille 1 et à l'interconnexion principale de grille 5 via les couches de silicium polycristallin fortement dopées de type p et n 24b et 24a, respectivement.
Selon la structure qui précède, la résistance de grille interne de type diode 4d du présent mode de réalisation comprend une diode (représentée par un symbole de diode dans la figure) ayant une surface de jonction p-n au niveau d'une surface de frontière entre la couche de silicium polycristallin fortement dopée de type p 24b et la couche de silicium polycristallin légèrement dopée de type n 23a. Dans ce mode de réalisation, une plage de sélection de la concentration en impuretés de la couche de silicium polycristallin légèrement dopée de type n 23a est plus large que celle du troisième mode de réalisation. La concentration en impuretés de la couche de silicium polycristallin légèrement dopée de type n 23a dans le i0 troisième mode de réalisation est ajustée pour atteindre au moins deux parmi l'état d'inversion, l'état d'accumulation et l'état d'appauvrissement, mais cette restriction n'est pas imposée dans le présent mode de réalisation. Les structures autres que celle décrite ci-dessus sont sensiblement les mêmes que celles du troisième mode de réalisation déjà décrit. Par conséquent, les éléments 15 identiques ou correspondants portent les mêmes numéros de référence et leur description n'est pas répétée. Un fonctionnement de l'élément de résistance dans le dispositif à semi-conducteur du présent mode de réalisation fait maintenant l'objet d'une description. Dans des étapes initiale et finale de l'opération de commutation de l'élément de 20 transistor IGBT EL (non illustré en figure 46), la différence de potentiel entre les extrémités opposées de la résistance de grille interne de type diode 4d, c'est-àdire la résistance de grille de l'électrode de grille 13 (non illustrée en figure 46), est faible. La diode présente une résistance élevée lorsqu'une différence de potentiel entre une anode et une cathode est faible. Inversement, la diode atteint une faible résistance 25 lorsque la différence de potentiel entre les extrémités opposées est importante. Par conséquent, la résistance de grille interne de type diode 4d a des valeurs de résistance élevées pendant les étapes initiale et finale de l'opération de commutation en comparaison d'une étape intermédiaire. Des modifications du dispositif à semi-conducteur du mode de réalisation 30 font à présent l'objet d'une description. En référence à la figure 47, la résistance de grille interne de type diode 4d dans une première modification du mode de réalisation comprend une diode (représentée par un symbole de diode dansla figure) ayant une surface de jonction p- n au niveau d'une surface de frontière entre la couche de silicium polycristallin légèrement dopée de type p 23b et la couche de silicium polycristallin fortement dopée de type n 24a. En référence à la figure 48, une seconde modification du mode de réalisation 5 diffère du mode de réalisation en ce que la résistance de grille interne de type diode 4d n'est pas disposée à l'intérieur de la tranchée dans le substrat semi-conducteur 101, mais est formée sur le film d'oxyde de champ 7. En référence à la figure 49, dans une troisième modification du mode de réalisation, le type de conductivité de la diode est opposé à celui de la seconde i 0 modification. Dans ce mode de réalisation, la résistance de grille interne de type diode 4d a des valeurs de résistance élevées pendant les étapes initiale et finale de l'opération de commutation de l'élément de transistor IGBT EL en comparaison de l'étape intermédiaire. Par conséquent, la génération d'une surtension transitoire est 15 supprimée. Cela permet d'obtenir la puce IGBT à faible perte. Lorsque le signal de bruit qui a une faible largeur d'impulsion et change rapidement est appliqué sur la pastille de grille 1, le potentiel de l'électrode de grille 13 peut être moins réactif à ce signal de bruit, de sorte qu'il est possible d'éviter un mauvais fonctionnement de l'élément IGBT EL. 20 Lorsque la concentration de la couche de silicium polycristallin légèrement dopée de type n 23a à la figure 46 est similaire à celle du troisième mode de réalisation, on peut tabler sur des effets similaires à ceux du troisième mode de réalisation. La résistance de grille interne de type diode 4d du présent mode de réalisation 25 peut être combinée à l'élément de résistance, qui est la résistance de grille ohmique employée dans le premier mode de réalisation, l'élément de résistance qui est employé dans le troisième mode de réalisation et dont la valeur de résistance est modifiée par la différence de potentiel par rapport à la région de type p 21, ou un élément de résistance conventionnel. Cette combinaison peut être atteinte, par 30 exemple, par une connexion parallèle. Dans ce cas, étant donné que la valeur de la résistance de grille est contrôlée avec précision en fonction du potentiel de grille ou de la différence de potentiel entre les extrémités opposées de la grille, il est possible d'obtenir une forme d'onde de commutation d'une forme souhaitée ou se rapprochant d'une forme souhaitée.
Cinquième mode de réalisation Un élément semi-conducteur selon un dispositif à semi-conducteur du présent mode de réalisation a une diode, de manière similaire au quatrième mode de réalisation (Figure 46). Toutefois, la diode comprise dans l'élément de résistance du présent mode de réalisation est une diode Zener qui comprend la couche de silicium polycristallin légèrement dopée de type n 23a d'une concentration en impuretés élevée et a une tension de claquage inverse de faible valeur. Ainsi, l'élément de résistance du présent mode de réalisation est une résistance de grille du type diode Zener. La diode Zener est configurée pour avoir une tension de claquage constante, au moyen de caractéristiques inverses. Les structures autres que celle décrite ci-dessus sont sensiblement les mêmes 15 que celles du quatrième mode de réalisation, et par conséquent, leur description n'est pas répétée. Selon le présent mode de réalisation, lorsqu'un bruit inférieur à la tension de claquage est appliqué à la grille, l'électrode de grille 13 n'est ni chargée, ni déchargée. Ainsi, il est possible d'éviter le mauvais fonctionnement de la puce IGBT. 20 Sixième mode de réalisation Une structure d'un élément de résistance d'un dispositif à semi-conducteur d'un sixième mode de réalisation fait préalablement l'objet d'une description. En référence aux figures 50 et 51, les lignes de tirets illustrent approximativement des 25 relations de position de l'élément de résistance par rapport au trou de contact côté pastille de grille 9a, au trou de contact côté interconnexion principale 9b et au film isolant intercouche 11. En référence à la figure 50, le dispositif à semi-conducteur du présent mode de réalisation a une pluralité de diodes servant d'éléments de résistance entre le trou 30 de contact côté pastille de grille 9a et le trou de contact côté interconnexion principale 9b. Ainsi, la pastille de grille 1 (non illustrée en figure 50) et l'interconnexion principale de grille 5 (non illustrée en figure 50) ont une pluralité d'éléments de résistance connectés électriquement en parallèle.
Cette pluralité de diodes comprend au moins une résistance de grille interne 4f d'un type diode directe et au moins une résistance de grille interne 4r d'un type diode inverse. Les termes directe et inverse concernent les polarités des diodes par rapport au sens allant de la pastille de grille 1 à l'interconnexion principale de grille 5. De préférence, les résistances de grille interne de type tranchée 4t diffèrent en nombre des résistances de grille interne 4r du type de diode inverse. Les structures autres que celle qui précède sont sensiblement les mêmes que celles des quatrième et cinquième modes de réalisation. Par conséquent, les éléments identiques ou correspondants portent les mêmes numéros de référence et leur description n'est pas répétée. Selon le présent mode de réalisation, il est possible d'obtenir des effets similaires à ceux des quatrième et cinquième modes de réalisation dans les états passant et bloqué de la commutation de l'élément de transistor IGBT EL.
L'emploi de résistances de grille interne 4f du type diode directe qui diffèrent en nombre des résistances de grille interne 4r du type diode inverse, fait que la pluralité des éléments de résistance, entre la pastille de grille 1 et l'interconnexion principale de grille 5, fonctionnent en tant qu'élément de résistance dont les valeurs de résistance changent en fonction de la direction du courant. Par conséquent, il est possible de fournir l'élément de résistance dont la résistance électrique change en fonction des états passant et bloqué de l'élément de transistor IGBT EL. Comme cela est le cas dans la modification de la figure 51, l'élément de résistance de ce mode de réalisation peut comprendre l'élément de résistance, qui est la résistance de grille ohmique employée dans le premier mode de réalisation, l'élément de résistance employé dans le troisième mode de réalisation et dont la valeur de résistance est modifiée par la différence de potentiel par rapport à la région de type p 21, ou une résistance de grille interne 4i qui est un élément de résistance conventionnel.
Septième mode de réalisation Une structure d'un élément de résistance d'un dispositif à semi-conducteur d'un septième mode de réalisation fait préalablement l'objet d'une description.
En référence à la figure 52, une puce IGBT du présent mode de réalisation a une résistance de grille interne de type JFET (Transistor à effet de champ à jonction) 4j qui est un élément de résistance comprenant un transistor à effet de champ à jonction. Une résistance de grille interne de type JFET 4j a une couche de silicium polycristallin légèrement dopée de type p 23b formant une région de canal, un ensemble de couches de silicium polycristallin fortement dopées de type p 24b formant des régions source/drain, et une couche de silicium polycristallin fortement dopée de type n 25 formant une grille. Une électrode 26 est formée sur la couche de silicium polycristallin fortement dopée de type n 25 et y est connectée électriquement. L'électrode 26 a une fonction de contrôle d'un potentiel de la couche de silicium polycristallin fortement dopée de type n 25. Un fonctionnement de l'élément de résistance du présent mode de réalisation fait maintenant l'objet d'une description. L'électrode 26 contrôle le potentiel de la couche de silicium polycristallin fortement dopée de type n 25. Ainsi, une profondeur (c'est-à-dire, la dimension longitudinale dans la figure) d'extension d'une couche d'appauvrissement 27 est contrôlée, ce qui permet de contrôler la valeur de résistance de la résistance de grille interne de type JFET 4j. Les structures autres que celle décrite cidessus sont sensiblement les mêmes que celles du premier mode de réalisation. Par conséquent, les éléments identiques ou correspondants portent les mêmes numéros de référence et leur description n'est pas répétée. Selon ce mode de réalisation, la valeur de résistance de l'élément de résistance peut être modifiée en appliquant de manière externe un signal de potentiel 25 à l'électrode 26. Bien que la résistance de grille interne de type JFET 4j comprenant le transistor JFET de type à canal p ait été décrite comme élément de résistance, il est possible d'utiliser une résistance de grille interne de type JFET comprenant le transistor JFET de type à canal n. 30 Bien que la résistance de grille interne de type JFET 4j remplissant la première tranchée Tl ait été décrite comme élément de résistance, l'élément de résistance peut être du type plan.
Pour obtenir des effets similaires à ceux du sixième mode de réalisation, le nombre d'électrodes 26 connectées à la couche de silicium polycristallin fortement dopée de type n 25 peut être modifié en fonction des états passant et bloqué.
Huitième mode de réalisation En référence à la figure 53, une puce IGBT d'un huitième mode de réalisation a une résistance de grille interne 4k d'un type diode à contrôle de jonction comme élément de résistance. La résistance de grille interne 4k du type diode à contrôle de jonction a une surface de jonction p-n au niveau d'une surface de frontière entre la couche de silicium polycristallin légèrement dopée de type p 23b et la couche de silicium polycristallin fortement dopée de type n 24a. Ainsi, la résistance de grille interne 4k du type diode à contrôle de jonction a une structure comprenant une diode. Les structures autres que celle qui précède sont sensiblement les mêmes que celles du septième mode de réalisation (figure 52) déjà décrit. Par conséquent, les éléments identiques ou correspondants portent les mêmes numéros de référence et leur description n'est pas répétée. Selon ce mode de réalisation, la valeur de résistance de l'élément de résistance peut être modifiée en appliquant de manière externe un signal de potentiel à l'électrode 26. Il est également possible d'obtenir des effets similaires à ceux des quatrième et cinquième modes de réalisation. La résistance de grille interne 4k du type diode à contrôle de jonction utilisée comme élément de résistance peut avoir le type de conductivité opposé à celle déjà décrite.
Bien que la résistance de grille interne 4k du type diode à contrôle de jonction remplissant la première tranchée Tl soit illustrée en figure 53, l'élément de résistance peut être du type plan. Pour obtenir des effets similaires à ceux du sixième mode de réalisation, le nombre d'électrodes 26 connectées à la couche de silicium polycristallin fortement 30 dopée de type n 25 peut être modifié en fonction des états passant et bloqué.
Neuvième mode de réalisation En référence à la figure 54, une puce IGBT, qui est un dispositif à semi-conducteur d'un neuvième mode de réalisation, a une résistance de grille MOS (Semi-conducteur à oxyde métallique) 4m qui est un élément de résistance comprenant un transistor à effet de champ MIS (Métal-Isolant-Semi-conducteur). La puce IGBT a l'électrode 26 pour contrôler un potentiel de grille de la résistance de grille MOS 4m elle-même. La résistance de grille MOS 4m a la couche de silicium polycristallin légèrement dopée de type p 23b, un ensemble de couches de silicium polycristallin fortement dopées de type n 24a, une électrode à grille de contrôle de la résistance de grille interne 28 et un film isolant à grille de contrôle de la résistance de grille interne 29. La couche de silicium polycristallin légèrement dopée de type p 23b forme une région de canal de la résistance de grille MOS 4m. L'ensemble des couches de silicium polycristallin fortement dopées de type n 24a servent de régions source/drain par rapport à la région de canal ci-dessus. L'électrode à grille de contrôle de la résistance de grille interne 28 a une fonction de contrôle d'une concentration de porteurs de charge dans la région de canal en fonction du potentiel de l'électrode à grille de contrôle de la résistance de grille interne 28. Le film isolant à grille de contrôle de la résistance de grille interne 29 isole l'électrode à grille de contrôle de la résistance de grille interne 28 de la couche de silicium polycristallin légèrement dopée de type p 23b. L'électrode 26 a une fonction de contrôle du potentiel de l'électrode à grille de contrôle de la résistance de grille interne 28. Les structures autres que celles qui précèdent sont sensiblement les mêmes que celles de la troisième modification du quatrième mode de réalisation (Figure 49) déjà décrit. Par conséquent, les éléments identiques ou correspondants portent les mêmes numéros de référence et leur description n'est pas répétée. Selon le présent mode de réalisation, la valeur de résistance de l'élément de résistance peut être modifiée en appliquant de manière externe un signal de potentiel à l'électrode 26. Il est également possible d'obtenir des effets similaires à ceux des quatrième et cinquième modes de réalisation.
Bien que la résistance de grille MOS 4m utilisée dans le mode de réalisation déjà décrit soit du type à canal n, la résistance de grille MOS 4m peut être du type à canal p. La figure 54 illustre la résistance de grille MOS 4m du type plan, mais il est 5 possible d'employer l'élément de résistance de type tranchée remplissant la première tranchée Ti. Le transistor MOS compris dans la résistance de grille MOS 4m peut être du type à enrichissement ou du type à affaiblissement. Pour obtenir des effets similaires à ceux du sixième mode de réalisation, il est 10 possible de modifier le nombre d'électrodes 26 connectées à l'électrode à grille de contrôle de la résistance de grille interne 28 en fonction des états passant et bloqué.
Dixième mode de réalisation En référence à la figure 55, une puce IGBT qui est un dispositif à semi- 15 conducteur d'un dixième mode de réalisation a une résistance de grille 4g d'un type diode de contrôle de grille comme élément de résistance. La puce IGBT a l'électrode 26 pour contrôler le potentiel de grille de la résistance de grille de type diode de contrôle de grille 4g elle-même. La résistance de grille de type diode de contrôle de grille 4g a la couche de 20 silicium polycristallin légèrement dopée de type p 23b, la couche de silicium polycristallin fortement dopée de type p 24b, la couche de silicium polycristallin fortement dopée de type n 24a, l'électrode à grille de contrôle de la résistance de grille interne 28 et le film isolant à grille de contrôle de la résistance de grille interne 29. 25 Les structures autres que celles qui précèdent sont sensiblement les mêmes que celles du neuvième mode de réalisation (Figure 54) déjà décrit. Par conséquent, les éléments identiques ou correspondants portent les mêmes numéros de référence et leur description n'est pas répétée. Selon le présent mode de réalisation, la valeur de résistance de l'élément de 30 résistance peut être modifiée en appliquant le signal de potentiel à l'électrode 26 de manière externe. Il est également possible d'obtenir des effets similaires à ceux des quatrième et cinquième modes de réalisation.
Bien que la résistance de grille de type diode de contrôle de grille 4g utilisée dans ce mode de réalisation soit du type à canal n, il est possible d'utiliser une résistance de grille de type diode de contrôle de grille 4g du type à canal p. Bien que la figure 55 illustre la résistance de grille de type diode de contrôle de grille 4g du type plan, il est possible d'employer l'élément de résistance de type tranchée remplissant la première tranchée Tl. Pour obtenir des effets similaires à ceux du sixième mode de réalisation, il est possible de modifier le nombre d'électrodes 26 connectées à l'électrode à grille de contrôle de la résistance de grille interne 28 en fonction des états passant et bloqué.
Onzième mode de réalisation Une structure d'un élément de résistance d'un dispositif à semi-conducteur d'un onzième mode de réalisation fait préalablement l'objet d'une description. En référence à la figure 56A, le dispositif à semi-conducteur du présent mode de réalisation a la couche de silicium polycristallin légèrement dopée de type n 23a, l'ensemble de couches de silicium polycristallin fortement dopées de type n 24a, et la couche de silicium polycristallin fortement dopée de type p 24b. Cet élément de résistance est formé sur un film isolant IL. Le film isolant IL est le film d'oxyde de champ 7 ou le film isolant 14b. Le dispositif à semi-conducteur a un ensemble de couches métalliques 10 sur l'élément de résistance. Un ensemble de couches de silicium polycristallin fortement dopées de type n 24a sont connectées électriquement ensemble via la couche de silicium polycristallin légèrement dopée de type n 23a. Etant donné que la couche de silicium polycristallin fortement dopée de type n 24a est du même type de conductivité que la couche de silicium polycristallin légèrement dopée de type n 23a, une portion entre l'ensemble des couches de silicium polycristallin légèrement dopées de type n 23a a une fonction de résistance de grille interne 4i qui est une résistance ohmique. La couche de silicium polycristallin fortement dopée de type p 24b est disposée entre l'ensemble des couches de silicium polycristallin fortement dopées de type n 24a. Une des couches de silicium polycristallin fortement dopées de type n 24a, c'est-à-dire, la couche de silicium polycristallin fortement dopée de type n 24a sur le côté gauche en figure 56A, est connectée électriquement à la couche de silicium polycristallin fortement dopée de type p 24b via la couche de silicium polycristallin légèrement dopée de type n 23a. Etant donné que la couche de silicium polycristallin fortement dopée de type p 24b et que la couche de silicium polycristallin légèrement dopée de type n 23a ont différents types de conductivité, respectivement, une jonction p-n est formée au niveau d'une surface de frontière entre elles. Ainsi, la résistance de grille interne de type diode 4d comprenant la diode dont le sens, de la couche de silicium polycristallin fortement dopée de type p 24b à la couche de silicium polycristallin fortement dopée de type n 24a, est direct, est formée sur des couches de silicium polycristallin fortement dopées de type p et n 24b et 24a. Selon la structure qui précède, l'élément de résistance du présent mode de réalisation comprend une région où la diode et la résistance ohmique formées de manière monolithique sont disposées en parallèle. Une des couches de l'ensemble de couches métalliques 10, c'est-à-dire, la couche métallique 10 sur le côté gauche dans la figure, est formée sur la couche de silicium polycristallin fortement dopée de type n 24a sur un côté, c'est-à-dire, sur le côté gauche dans la figure, et est en contact avec elle. L'autre couche métallique 10 sur le côté droit dans la figure est formée sur les autres couches de silicium polycristallin fortement dopées de type n et p 24a et 24b, et est en contact avec elles. L'autre couche métallique 10 est isolée électriquement de la couche de silicium polycristallin légèrement dopée de type n 23a par le film isolant intercouche 11. Grâce à la structure de l'autre couche métallique 10 décrite ci-dessus, une partie de l'autre couche métallique 10 sert de résistance ohmique 30 connectée en parallèle entre les autres couches de silicium polycristallin fortement dopées de type n et p 24a et 24b. Les structures autres que celles qui précèdent sont sensiblement les mêmes que celles des premier au dixième modes de réalisation déjà décrits. Par conséquent, les éléments identiques ou correspondants portent les mêmes numéros de référence et leur description n'est pas répétée. Un fonctionnement de l'élément de résistance du dispositif à semi-conducteur du mode de réalisation fait maintenant l'objet d'une description de manière schématique.
Lorsque la couche de silicium polycristallin fortement dopée de type p 24b a un potentiel moins élevé, l'élément de résistance fonctionne comme une résistance de grille interne classique 4i en utilisant comme résistance la couche de silicium polycristallin légèrement dopée de type n 23a.
Lorsque la couche de silicium polycristallin fortement dopée de type p 24b a un potentiel plus élevé, la relation entre la valeur de résistance de la résistance connectée en parallèle 30 et la concentration en impuretés de la couche de silicium polycristallin légèrement dopée de type n 23a est ajustée de manière appropriée, de sorte que l'on obtient le fonctionnement en parallèle de la diode et de la résistance.
En référence à la figure 56B, dans la modification du présent mode de réalisation, la couche de silicium polycristallin fortement dopée de type p 24b et les couches de silicium polycristallin fortement dopées de type n 24a sur un côté (c'est-à-dire, sur le côté gauche dans la figure), sont situées sur les côtés opposés des couches de silicium polycristallin fortement dopées de type n 24a sur l'autre côté (c'est-à-dire, sur le côté droit dans la figure) respectivement. La couche de silicium polycristallin fortement dopée de type n 24a sur le côté gauche dans la figure est connectée électriquement à la couche de silicium polycristallin fortement dopée de type p 24b via la couche de silicium polycristallin légèrement dopée de type n 23a. Un fonctionnement spécifique de l'élément de résistance du dispositif à semi- conducteur du présent mode de réalisation fait maintenant l'objet d'une description. Les figures 57A et 57B illustrent des circuits équivalents des éléments de résistance des dispositifs à semi-conducteur selon le onzième mode de réalisation de l'invention et sa modification respectivement. En référence aux figures 56A et 57A, un potentiel Vo est maintenu par la couche métallique 10 sur un côté (c'est-à-dire le côté gauche dans les figures), et un potentiel VI est maintenu par une portion de la couche métallique 10 sur l'autre côté (c'est-à-dire, le côté droit dans les figures) et en particulier une portion en contact avec la couche de silicium polycristallin fortement dopée de type n 24a sur l'autre côté (c'est-à-dire, le côté droit dans les figures). Un potentiel V,, est maintenu par une portion de la couche métallique 10 sur l'autre côté (c'est-à-dire, le côté droit dans les figures) et en particulier une portion en contact avec la couche de silicium polycristallin fortement dopée de type p 24b sur l'autre côté (c'est-à-dire, le côté droit dans les figures).
La résistance Ro est présente entre les couches de silicium polycristallin fortement dopées de type n et p 24a et 24b sur un côté (c'est-à-dire, le côté gauche dans les figures) dans la résistance de grille interne 4i. La résistance RI est présente entre les couches de silicium polycristallin fortement dopées de type n et p 24a et 24b sur l'autre côté (c'est-à-dire, le côté droit dans les figures) dans la résistance de grille interne 4i. La résistance R2 est la résistance 30. Les courants io, il et i2 traversent les résistances Ro, RI et R2, respectivement. En référence aux figures 56B et 57B, le potentiel V1 est maintenu par une portion de la couche métallique 10 sur l'autre côté (c'est-à-dire, le côté droit dans les figures) et en particulier une portion en contact avec la couche de silicium polycristallin fortement dopée de type p 24b dans la modification du présent mode de réalisation. Le potentiel V,t est un potentiel d'une portion en contact avec la couche de silicium polycristallin fortement dopée de type n 24a sur l'autre côté, c'est-à-dire, le côté droit dans les figures.
La résistance Ro est présente entre l'ensemble des couches de silicium polycristallin fortement dopées de type n 24a dans la résistance de grille interne 4i. La résistance RI est la résistance 30. La résistance R2 est présente entre les couches de silicium polycristallin fortement dopées de type n et p 24a et 24b sur l'autre côté, (c'est-à-dire, le côté droit dans les figures) dans la résistance de grille interne 4i.
En référence aux figures 58A et 58B, les ordonnées dans les graphiques donnent les courants io, ii et i2. Les abscisses donnent (VI - VX) par rapport aux courants i1 et i2 indiqués par des lignes de tirets, et donnent (VI - Vo) par rapport au courant io. indique une fonction de caractéristiques tension-courant de la diode. Un abaissement de tension (V I - VX) causé dans la résistance RI qui fait partie des composants de résistance polarise la diode dans le sens direct pour faire passer un courant de diode. Pour déclencher la circulation de ce courant de diode, un courant if et une tension Vf prédéterminés sont nécessaires. Dans ce fonctionnement, la tension (V1 - Vo) est appliquée à la totalité de l'élément de résistance afin d'établir la relation de (VI - VY = Vf). Lorsqu'un courant supérieur ou égal au courant if traverse la diode, un courant fonction du rapport entre la résistance RI d'une partie des composants de résistance et la résistance R2 côté diode circule. Toutefois, lorsque le courant circule à travers la diode, les résistances Ro et R2 à la figure 57B ont un fonctionnement bipolaire, de sorte que la résistance devient faible.
Lorsque (R2 < RI Ro), un courant If élevé est nécessaire. Par conséquent, le courant io égal à (V1 - Vo)/(RI + Ro) circule jusqu'à ce que (V1 - Vo) atteigne une certaine valeur importante. Ensuite, la diode est mise à l'état passant, et la résistance R2 diminue. Ainsi, il se produit un basculement critique SB représentant une résistance négative. Lorsque (R1 > R2 Ra) est établi, la diode est mise sous tension même lorsque If est faible, et il ne se produit donc pas de basculement critique SB. Lorsque ((V 1 - Vo) < 0) est établi, le courant ne circule pas à travers la diode, de sorte que le courant de (io = (V1û Vo)/(R1 + Ro)) circule.
Dans le présent mode de réalisation, l'élément de résistance comprend la diode et la résistance ohmique en parallèle de manière monolithique. Par conséquent, il est possible d'obtenir des effets similaires à ceux du dispositif à semi-conducteur de la modification (Figure 51) du sixième mode de réalisation avec une faible surface.
Comme illustré en figure 58A, il est possible d'obtenir les caractéristiques de résistance par basculement critique SB. Par conséquent, lorsqu'une certaine différence de potentiel se produit entre les extrémités opposées de l'élément de résistance, le basculement critique peut accélérer le chargement et le déchargement vers / en provenance de l'électrode de grille 13 de l'élément de transistor IGBT EL.
En comparaison du présent mode de réalisation, sa modification peut causer le basculement critique SB plus facilement à condition que la résistance 30 n'augmente pas. Pour modifier la valeur de résistance d'au moins une partie de la couche de silicium polycristallin légèrement dopée de type n 23a, il est efficace de modifier au moins partiellement la distance entre les couches de silicium polycristallin fortement dopées de type n et p 24aet 24b, ainsi que la concentration de la couche de silicium polycristallin légèrement dopée de type n 23a. L'élément de résistance peut être du type tranchée ou du type plan, à condition que la couche fortement dopée dans la position intermédiaire ne coupe pas 30 le chemin de courant. Une structure obtenue en inversant les types de conductivité dans la structure du présent mode de réalisation est sensiblement équivalente à celle de la présente invention.
Douzième mode de réalisation Une structure d'un élément de résistance employé dans un dispositif à semi-conducteur d'un douzième mode de réalisation fait préalablement l'objet d'une 5 description. En référence à la figure 59, le dispositif à semi-conducteur du présent mode de réalisation a, comme élément de résistance, la couche de silicium polycristallin légèrement dopée de type n 23a, l'ensemble de couches de silicium polycristallin fortement dopées de type n 24a et l'ensemble de couches de silicium polycristallin 10 fortement dopées de type p 24b. Cet élément de résistance est formé sur le film isolant IL. Le film isolant IL est le film d'oxyde de champ 7 ou le film isolant 14b. Le dispositif à semi-conducteur a l'ensemble de couches métalliques 10 sur l'élément de résistance. Chaque couche des ensembles de couches de silicium polycristallin fortement 15 dopées de type n et p 24a et 24b est formée sur la couche de silicium polycristallin légèrement dopée de type n 23a. Les couches de silicium polycristallin fortement dopées de type p et n 24b et 24a qui sont situées sur l'un et l'autre côtés (c'est-à-dire, les côtés gauche et droit dans la figure), respectivement, sont connectées électriquement via une portion d'une 20 longueur Ll de la couche de silicium polycristallin légèrement dopée de type n 23a. Les couches de silicium polycristallin fortement dopées de type n et p 24a et 24b qui sont situées sur l'un et l'autre côtés (c'est-à-dire, les côtés gauche et droit dans la figure), respectivement, sont connectées électriquement via une portion d'une longueur L2 de la couche de silicium polycristallin légèrement dopée de type n 23a. 25 L'ensemble de couches de silicium polycristallin fortement dopées de type n 24a sont connectées ensemble électriquement via une portion de la couche de silicium polycristallin légèrement dopée de type n 23a ayant une longueur L3. Etant donné que la couche de silicium polycristallin fortement dopée de type n 24a et que la couche de silicium polycristallin légèrement dopée de type n 23a ont le même type 30 de conductivité, la portion entre l'ensemble des couches de silicium polycristallin légèrement dopées de type n 23a a la fonction d'une résistance de grille interne 4i servant de résistance ohmique.
Les couches de silicium polycristallin fortement dopées de type n et p 24a et 24b sur le premier côté (c'est-à-dire, le côté gauche dans la figure) sont connectées ensemble électriquement par la couche métallique 10 sur le premier côté, la résistance 30 étant interposée entre elles. Les couches de silicium polycristallin fortement dopées de type n et p 24a et 24b sur l'autre côté (c'est-à-dire, le côté droit dans la figure) sont connectées électriquement ensemble par la couche métallique 10 sur l'autre côté, la résistance 30 étant interposée entre elles. Les jonctions p-n sont formées au niveau de la surface de frontière entre la couche de silicium polycristallin fortement dopée de type p 24b et la couche de i"u silicium polycristallin légèrement dopée de type n 23a sur le premier côté (c'est-à-dire, le côté gauche dans la figure) et la surface de frontière entre la couche de silicium polycristallin fortement dopée de type p 24b et la couche de silicium polycristallin légèrement dopée de type n 23a sur l'autre côté (c'est-à-dire, le côté droit dans la figure), respectivement. 15 Une des diodes en paire a la polarité dans le sens direct par rapport au sens du courant circulant de la couche métallique 10 sur le premier côté (c'est-à-dire, le côté gauche dans la figure) à la couche métallique 10 sur l'autre côté via la couche de silicium polycristallin fortement dopée de type p 24b et la couche de silicium polycristallin légèrement dopée de type n 23a sur le premier côté, ainsi que la couche 20 de silicium polycristallin fortement dopée de type p 24b sur l'autre côté (c'est-à-dire, le côté droit dans la figure). L'autre des diodes a la polarité dans le sens inverse par rapport au même sens du courant. Dans la structure qui précède, l'élément de résistance du présent mode de réalisation comprend une paire de régions ayant la diode et la résistance ohmique en 25 parallèle, et ces régions en paire ont les diodes des polarités opposées, respectivement. Les structures autres que celle qui précède sont sensiblement les mêmes que celles du onzième mode de réalisation déjà décrit. Par conséquent, les éléments identiques ou correspondants portent les mêmes numéros de référence et leur 30 description n'est pas répétée. Un fonctionnement de l'élément de résistance dans le dispositif à semi-conducteur du présent mode de réalisation fait maintenant l'objet d'une description.
Lorsque le potentiel sur un côté E 1 de la couche métallique 10 sur le premier côté (c'est-à-dire, le côté gauche dans la figure) est supérieur à celui présent sur un côté E2 de la couche métallique 10 sur l'autre côté (c'est-à-dire, le côté droit dans la figure), la diode dans la région de longueur Ll dans la couche de silicium polycristallin légèrement dopée de type n 23a est activée par une tension appliquée à celle-ci dans le sens direct. En outre, la diode dans la région de longueur L2 de la couche de silicium polycristallin légèrement dopée de type n 23a est désactivée par la tension appliquée dans le sens inverse. Inversement, lorsque le potentiel sur le côté El est inférieur à celui présent I 0 sur le côté E2, la diode dans la région de longueur L I de la couche de silicium polycristallin légèrement dopée de type n 23a est désactivée par la tension appliquée dans le sens inverse. En outre, la diode dans la région de longueur L2 de la couche de silicium polycristallin légèrement dopée de type n 23a est activée par la tension appliquée dans le sens direct. 15 La résistance de la portion de longueur L3 de la couche de silicium polycristallin légèrement dopée de type n 23a devient active, quelle que soit la relation de potentiel entre les côtés El et E2. Dans ce mode de réalisation, la valeur de résistance de l'élément de résistance par rapport à chacun des sens de tension entre les côtés El et E2 peut être ajustée 20 indépendamment de l'autre sens en modifiant les longueurs Ll et L2. Par conséquent, la résistance de grille dans l'état passant de commutation de l'élément de transistor IGBT EL peut être ajustée indépendamment de celle dans l'état bloqué. De manière similaire à la structure du onzième mode de réalisation illustrée en figure 56A, les caractéristiques de résistance négative peuvent être atteintes par le 25 basculement critique lorsque la différence de potentiel entre les extrémités opposées de l'élément de résistance atteint une certaine valeur. Pour cela, il est possible d'augmenter la résistance 30 de la couche métallique 10 connectée en parallèle, de diminuer la résistance d'au moins une partie de la couche de silicium polycristallin légèrement dopée de type n 23a ou de réduire une distance entre les couches de 30 silicium polycristallin fortement dopées de type n et p 24a et 24b connectées par la couche métallique 10. De manière similaire à la relation entre les structures des figures 56A et 56B illustrant le onzième mode de réalisation, les positions des couches de silicium polycristallin fortement dopées de type n et p 24a et 24b en figure 59 peuvent être interverties. L'élément de résistance peut être du type tranchée ou du type plan, à condition que la couche fortement dopée dans la position intermédiaire ne coupe pas 5 le chemin de courant. Une structure obtenue en inversant les types de conductivité dans la structure du présent mode de réalisation est sensiblement équivalente à celle de l'invention.
Treizième mode de réalisation 10 Une structure de l'élément de résistance du dispositif à semi-conducteur du mode de réalisation fait préalablement l'objet d'une description. En référence à la figure 60, le dispositif à semi-conducteur du mode de réalisation a, comme élément de résistance, la couche de silicium polycristallin légèrement dopée de type p 23b, l'ensemble de couches de silicium polycristallin 15 fortement dopées de type n 24a, l'ensemble de couches de silicium polycristallin fortement dopées de type p 24b, le film isolant à grille de contrôle de la résistance de grille interne 29 et l'électrode à grille de contrôle de la résistance de grille interne 28. Le dispositif à semi-conducteur a l'électrode 26 et l'ensemble de couches métalliques 10 sur l'élément de résistance. 20 L'ensemble des couches de silicium polycristallin fortement dopées de type p 24b sont disposées sur la couche de silicium polycristallin légèrement dopée de type p 23b, et sont connectées ensemble électriquement via la couche de silicium polycristallin légèrement dopée de type p 23b. Etant donné que la couche de silicium polycristallin fortement dopée de type p 24b et la couche de silicium polycristallin 25 légèrement dopée de type p 23b ont le même type de conductivité, l'ensemble des couches de silicium polycristallin fortement dopées de type p 24b ont la fonction de résistance de grille interne classique 4i. L'ensemble des couches de silicium polycristallin fortement dopées de type n 24a sont disposées sur la couche de silicium polycristallin légèrement dopée de type 30 p 23b. Le film isolant à grille de contrôle de la résistance de grille interne 29 et l'électrode à grille de contrôle de la résistance de grille interne 28 sont disposés dans cet ordre sur la couche de silicium polycristallin légèrement dopée de type p 23b située entre l'ensemble des couches de silicium polycristallin fortement dopées de type n 24a. Grâce à la structure ci-dessus, l'élément de résistance du présent mode de réalisation a la structure MIS et comprend sensiblement la même structure que la résistance de grille MOS 4m (Figure 54) du neuvième mode de réalisation. Les couches de semi-conducteur telles que la couche de silicium polycristallin légèrement dopée de type p 23 b dans la structure MIS ci-dessus sont disposées sur le film isolant IL. Ainsi, l'élément de résistance a le type de structure silicium sur isolant. La puce IGBT a l'électrode 26 pour contrôler le potentiel de grille de la résistance de grille MOS 4m elle-même. i0 Une extrémité (c'est-à-dire, l'extrémité gauche dans la figure) de la portion correspondant à la résistance de grille interne 4i dans ce mode de réalisation est connectée électriquement à une extrémité de la portion correspondant à la résistance de grille MOS 4m par la couche métallique 10 sur un côté. L'autre extrémité (c'est-à-dire, l'extrémité droite dans la figure) de la portion correspondant à la résistance de 15 grille interne 4i est connectée électriquement à l'autre extrémité de la portion correspondant à la résistance de grille MOS 4m par la couche métallique 10 sur l'autre côté. Ainsi, l'élément de résistance a la structure dans laquelle la résistance de grille MOS 4m et la résistance de grille interne 4i sont connectées en parallèle. Les structures autres que celles qui précèdent sont sensiblement les mêmes 20 que celles du onzième mode de réalisation déjà décrit. Par conséquent, les éléments identiques ou correspondants portent les mêmes numéros de référence et leur description n'est pas répétée. Un fonctionnement de l'élément de résistance dans le dispositif à semi-conducteur du présent mode de réalisation fait maintenant l'objet d'une description. 25 Lorsque l'électrode 26 reçoit le signal, le potentiel de l'électrode à grille de contrôle de la résistance de grille interne 28 change pour contrôler le canal de la couche de silicium polycristallin légèrement dopée de type p 23b sur le côté du film isolant à grille de contrôle de la résistance de grille interne 29. Ainsi, la valeur de résistance de la portion correspondant à la résistance de grille MOS 4m est contrôlée 30 de manière externe. Le fait de fournir le signal à l'électrode 26 pour éliminer le canal permet de porter au maximum la valeur de résistance de l'élément de résistance et qu'elle devienne la valeur de résistance de la résistance de grille interne 4i.
Inversement, le fait de fournir le signal à l'électrode 26 pour former le canal par la couche d'inversion, a pour effet d'ajouter à l'élément de résistance un chemin de courant circulant dans la résistance de grille MOS 4m, de sorte que la valeur de résistance diminue.
Selon le mode de réalisation, l'élément de résistance a la portion correspondant à la résistance de grille interne 4i et la portion correspondant à la résistance de grille MOS 4m qui sont connectées en parallèle. Ainsi, la valeur de résistance de l'élément de résistance peut être facilement modifiée de manière externe. Contrairement au neuvième mode de réalisation (Figure 54), la valeur 1v maximale de la valeur de résistance peut être la valeur de résistance de la portion correspondant à la résistance de grille interne 4i. Etant donné que la portion correspondant à la résistance de grille interne 4i et la portion correspondant à la résistance de grille MOS 4m sont disposées en couche dans le sens de l'épaisseur du substrat semi-conducteur 101, l'élément de résistance peut être formé sur une portion 15 d'une faible surface du substrat semi-conducteur 101. Le présent mode de réalisation a été décrit en relation avec la structure parallèle de la résistance de grille MOS à canal n 4m et la résistance de grille interne classique 4i constituée de la couche de semi-conducteur de type p, mais la combinaison des types de conductivité de la résistance de grille MOS 4m et de la 20 résistance de grille interne classique 4i n'est soumise à aucune limitation. La résistance de grille MOS 4m peut être du type à enrichissement ou du type à affaiblissement. L'élément de résistance peut être du type plan ou du type tranchée. Dans les onzième à treizième modes de réalisation déjà discutés, les 25 combinaisons des structures des premier et troisième à dixième modes de réalisation sont formées de manière monolithique, mais les combinaisons ne sont pas limitées aux structures déjà décrites. Par exemple, la résistance de grille interne de type diode 4d peut être remplacée par une résistance de grille de type diode Zener déjà décrite en relation 30 avec le cinquième mode de réalisation. La résistance de grille MOS 4m peut être remplacée par la résistance de grille de type JFET 4j. La concentration en impuretés de la résistance de grille interne 4i peut être ajustée comme déjà décrit en relation avec le troisième mode de réalisation.
Les couches de silicium polycristallin fortement dopées de type n et p 24a et 24b peuvent être disposées dans un plan, c'est-à-dire, de manière bidimensionnelle et plus particulièrement dans une direction perpendiculaire à une couche de chaque vue en coupe. Par exemple, les éléments de résistance du douzième mode de réalisation (Figure 59) et du treizième mode de réalisation (Figure 60) peuvent être disposés selon des manières illustrées aux figures 61A et 61B, respectivement. Dans les exemples déjà décrits, un élément de résistance est muni de la couche de silicium polycristallin légèrement dopée de type n ou p 23a ou 23b. Toutefois, l'invention ne se limite pas à cela. Par exemple, il est possible d'employer un contact partagé pour la connexion électrique des couches de silicium polycristallin fortement dopées de type n et p 24a et 24b avec la couche métallique 10, et il est ainsi possible d'employer la couche de silicium ayant les couches de silicium polycristallin légèrement dopées à la fois de type n et p 23a et 23b.
Quatorzième mode de réalisation Les premier à treizième modes de réalisation ont été décrits principalement en relation avec l'élément de résistance lui-même, qui est la résistance de grille connectée à l'élément de transistor IGBT EL. Dans la puce IGBT elle-même, l'interconnexion principale de grille 5 et l'électrode de grille 13 ont des résistances électriques intégrées. En conséquence, l'interconnexion principale de grille 5 et l'électrode de grille 13 fonctionnent comme des résistances de grille parasites. Dans l'élément de transistor IGBT EL ayant la pluralité d'électrodes de grille 13, l'électrode de grille 13 éloignée de la pastille de grille 1 a un long chemin d'interconnexion à partir de la pastille de grille 1, et est par conséquent affectée dans une plus grande mesure par la résistance de grille parasite. Inversement, l'électrode de grille 13 à proximité de la pastille de grille 1 est à peine affectée par la résistance de grille parasite. Par conséquent, en fonction de la longueur des chemins d'interconnexion partant de la pastille de grille 1, il se produit des différences de temps de fonctionnement passant/bloqué de l'élément de transistor IGBT EL entre les cellules munies des électrodes de grille 13 respectives. Par conséquent, le courant peut se concentrer au niveau d'une partie des cellules, et la valeur Q par rapport à une partie des amplificateurs au niveau desquels le courant se concentre augmente pour causer une oscillation comme décrit plus haut. En référence aux figures 62 et 63, la puce IGBT qui est le dispositif à semi-conducteur du présent mode de réalisation a une pluralité d'électrodes de grille 13a -13d. Les longueurs des interconnexions qui connectent électriquement la pastille de grille 1 aux électrodes de grille 13a, 13b, 13c et 13d, respectivement, augmentent dans cet ordre (c'est-à-dire, dans l'ordre de 13a, 13b, 13c et 13d). La puce IGBT a une résistance de grille interne 4ia qui est un élément de résistance, ainsi qu'une résistance de grille interne 4ib qui est un élément de I O résistance ayant une valeur de résistance inférieure à la résistance de grille interne 4ia. La pastille de grille 1 et une partie (la partie supérieure en figure 63) de l'interconnexion principale de grille 5 sont formées de manière intégrante l'une avec autre, et sont connectées ensemble électriquement. L'électrode de grille 13a et la pastille de grille 1 sont connectées ensemble 15 électriquement via la résistance de grille interne 4ia. Une portion de l'électrode de grille 13b proche de la pastille de grille 1 est connectée électriquement à la pastille de grille 1 via la résistance de grille interne 4ia. Une portion de l'électrode de grille 13b éloignée de la pastille de grille 1 est connectée électriquement à la pastille de grille 1 via la résistance de grille interne 20 4ib. Une portion de l'électrode de grille 13c proche de la pastille de grille 1 est connectée électriquement à la pastille de grille 1 via la résistance de grille interne 4ib. Une portion de l'électrode de grille 13c éloignée de la pastille de grille 1 est connectée électriquement à la pastille de grille 1 sans interposer une résistance de 25 grille interne. Des portions de l'électrode de grille 13c proche de et éloignée de la pastille de grille I sont connectées électriquement à la pastille de grille 1 sans interposer une résistance de grille interne. Les structures autres que celles qui précèdent sont sensiblement les mêmes 30 que celles du premier au treizième modes de réalisation déjà décrits. Par conséquent, les éléments identiques ou correspondants portent les mêmes numéros de référence et leur description n'est pas répétée.
Selon le mode de réalisation, la résistance de grille interne 4ia connectée à l'électrode de grille 13a relativement proche de la pastille de grille 1 a la valeur de résistance plus élevée que la résistance de grille interne 4ib connectée aux électrodes de grille 13b et 13c relativement éloignées de la pastille de grille 1. En outre, l'électrode de grille 13d sensiblement la plus éloignée de la pastille de grille 1 est connectée à la pastille de grille 1 sans interposer l'une quelconque des résistances de grille interne 41a et 41b entre elles. Ainsi, il est possible d'annuler dans une certaine mesure les variations de la résistance de grille parasite décrites plus haut, et de supprimer les variations du degré ou de l'étendue du retard des signaux électriques en fonction des chemins d'interconnexion partant de la pastille de grille 1. Par conséquent, il est possible de supprimer les différences de retard de transmission pouvant se produire entre les signaux de potentiel transmis aux électrodes de grille respectives du fait des interconnexions entre la pastille de grille 1 et les électrodes de grille respectives. Par conséquent, il est possible d'obtenir la puce IGBT qui supprime la concentration de courant locale au niveau de la région passante dans l'élément de transistor IGBT EL, et résiste à l'oscillation.
Quinzième mode de réalisation Les premier au quatorzième modes de réalisation ont été décrits en relation avec l'élément de résistance connecté chaque fois électriquement à l'électrode de grille 13 et servant de résistance de grille. Toutefois, l'électrode connectée électriquement à l'élément de résistance de la présente invention ne se limite pas à l'électrode de grille 13, et l'élément de résistance peut être connecté à une autre électrode, ou peut être disposé entre les couches d'interconnexion. En référence principalement à la figure 64, une puce IGBT qui est un dispositif à semi-conducteur d'un quinzième mode de réalisation a une pastille d'émetteur 18 qui est une électrode d'émetteur classique (première électrode d'émetteur), et l'électrode 26 qui est une pastille de détection (seconde électrode d'émetteur). La puce IGBT a une résistance en parallèle (premier élément de résistance) 4s servant d'élément de résistance, et une résistance de grille MOS (second élément de résistance) 4m. La puce IGBT a un fil 2a s'étendant jusqu'à la pastille de grille 1, un fil 2b s'étendant jusqu'à la pastille d'émetteur 18 et un contact 9 en vue de la connexion électrique. En référence à la figure 66, une pastille de détection (électrode 26) reçoit un courant divisé, par exemple, égal à 1/100 du courant d'émetteur. En figure 66, S indique une borne de détection, E indique une borne d'émetteur et C indique une borne de collecteur. De nouveau en référence à la figure 64, la résistance en parallèle 4s connecte électriquement la pastille d'émetteur 18 à la pastille de détection (électrode 26). Ainsi, la résistance en parallèle 4s a pour fonction de générer une différence de ï 0 potentiel en fonction du courant traversant la résistance en parallèle 4s entre la pastille d'émetteur 18 et la pastille de détection (électrode 26). Une structure spécifique de la résistance en parallèle 4s peut être la même que celles des éléments de résistance des premier à treizième modes de réalisation déjà décrits. La résistance de grille MOS 4m connecte ensemble électriquement la pastille 15 de grille 1 et la pastille d'émetteur 18. L'électrode à grille de contrôle de la résistance de grille interne 28 de la résistance de grille MOS 4m est connectée électriquement à la pastille de détection (électrode 26). Ainsi, la résistance de grille MOS 4m a pour fonction de connecter ensemble électriquement la pastille de grille 1 et la pastille d'émetteur 18 avec une résistance électrique correspondant au potentiel de la pastille 20 de détection (électrode 26). L'électrode à grille de contrôle de la résistance de grille interne 28 peut faire partie intégrante de l'électrode 26. Les structures autres que celles qui précèdent sont sensiblement les mêmes que celles du premier au quatorzième modes de réalisation déjà décrits. Par conséquent, les éléments identiques ou correspondants portent les mêmes numéros de 25 référence et leur description n'est pas répétée. Un fonctionnement de l'élément de résistance dans la puce IGBT du présent mode de réalisation fait maintenant l'objet d'une description. Lorsqu'un courant élevé traverse la résistance en parallèle 4s, une différence de potentiel entre les extrémités opposées de la résistance en parallèle 4s augmente. 30 Ainsi, lorsque la résistance de grille MOS 4m est, par exemple, un MOSFET à canal n de type à enrichissement, la pastille de grille 1 et la pastille d'émetteur 18 sont court-circuitées. Lorsque la résistance de grille MOS 4m est, par exemple, un MOSFET à canal p de type à affaiblissement, la pastille de grille 1 et la pastille d'émetteur 18 sont connectées avec une résistance électrique élevée entre elles. En référence à la figure 65, dans une modification du présent mode de réalisation, la résistance de grille MOS 4m connecte électriquement la pastille de grille 1 à la couche métallique d'interconnexion principale 10b. Dans ce mode de réalisation, il n'est pas nécessaire de connecter un fil à la pastille de détection (électrode 26) contrairement à la structure dans laquelle la résistance en parallèle est disposée à l'extérieur de la puce IGBT. Ainsi, il est possible de réduire la surface de la pastille de détection (électrode 26) et de réduire IO les dimensions de la puce 1GBT. En outre, une surintensité peut être détectée rapidement. Les figures 64 et 65 illustrent l'exemple dans lequel le signal généré sur la pastille de détection (électrode 26) est transmis directement à l'électrode à grille de contrôle de la résistance de grille interne 28 de la résistance de grille MOS 4m. 15 Toutefois, l'invention ne se limite pas à cette structure. Par exemple, un circuit logique formé sur une couche de semi-conducteur isolée électriquement du substrat semi-conducteur 101 peut être obtenu en appliquant des rayons d'énergie tels que des rayons laser à une couche de silicium amorphe déposée, par exemple, sur un film isolant, et une sortie du résultat de ce circuit logique peut être appliquée à l'électrode 20 à grille de contrôle de la résistance de grille interne 28. Lorsque la résistance de grille de type diode Zener dans le cinquième mode de réalisation est utilisée comme résistance en parallèle 4s, la tension de sortie générée sur la pastille de détection peut être sensiblement constante.
25 Seizième mode de réalisation Les premier à quinzième modes de réalisation ont été décrits en relation avec l'exemple dans lequel divers éléments de résistance sont disposés entre la pluralité de couches de conducteur isolées. La structure de tranchée servant de chemin de courant dans les premier à troisième modes de réalisation est efficace pour réduire la valeur 30 de résistance parasite, par exemple, de l'interconnexion principale de grille. En référence à la figure 67, une interconnexion principale de grille du présent mode de réalisation a la couche métallique d'interconnexion principale 10b, la portion métallique 22 et la couche de silicium polycristallin 12. Le substrat semiconducteur 101 a une tranchée T3 ayant une surface intérieure recouverte d'un film isolant intercouche 14. Au moins une partie de l'interconnexion (première interconnexion) formée de la couche de silicium polycristallin 12 et de la portion métallique 22 est disposée dans la tranchée T3 avec le film isolant intercouche 14 entre elles. La couche métallique d'interconnexion principale 10b (seconde interconnexion) est disposée sur la tranchée T3. La couche métallique d'interconnexion principale 10b etla portion métallique 22 sont connectées par une portion dans un trou de contact 9c de l'interconnexion principale de grille, et sont ainsi connectées ensemble lu électriquement en parallèle. Ainsi, les première et seconde interconnexions sont connectées électriquement en parallèle. Les structures autres que celles qui précèdent sont sensiblement les mêmes que celles des premier au quinzième modes de réalisation déjà décrits. Par conséquent, les éléments identiques ou correspondants portent les mêmes numéros de 15 référence et leur description n'est pas répétée. Les figures 68 et 69 sont des coupes transversales fragmentaires illustrant schématiquement des structures proches des interconnexions principales de grille des dispositifs à semi-conducteur des première et seconde modifications du seizième mode de réalisation de l'invention, respectivement.
20 En référence à la figure 68, la tranchée T3 dans la première modification a sa surface intérieure recouverte par le film isolant 14, et est remplie uniquement de la portion métallique 22. En référence à la figure 69, la couche de silicium polycristallin 12 est éliminée, et la couche métallique d'interconnexion principale 10b et la portion 25 métallique 22 sont connectées par une portion dans le trou de contact 9c dans la seconde modification. Dans ce mode de réalisation, étant donné que l'interconnexion principale de grille a une portion remplissant la tranchée T3, la résistance parasite peut être faible en comparaison d'une interconnexion de type plan ayant une dimension constante 30 dans le sens de la largeur (c'est-à-dire la dimension latérale dans la figure) de l'interconnexion principale de grille 5. Ceci permet de supprimer une différence de retard de transmission pouvant se produire entre les signaux de potentiel transmis aux électrodes de grille 13 respectives du fait des interconnexions entre la pastille de grille 1 et les électrodes de grille 13 respectives. Par conséquent, il est possible d'obtenir la puce IGBT qui supprime la concentration de courant locale au niveau de la région passante dans l'élément de transistor IGBT EL, et résiste à l'oscillation. Chaque mode de réalisation a été décrit en relation avec le dispositif à semi- conducteur ayant l'élément de transistor IGBT EL comme élément semi-conducteur. Toutefois, l'invention ne se limite pas à cela, et peut être appliquée aux dispositifs à semi-conducteur ayant un élément semi-conducteur tel qu'un élément MOSFET de puissance. En outre, l'élément semi-conducteur peut avoir une électrode source au lieu de l'électrode d'émetteur. I O En outre, la couche métallique 1 0 peut être remplacée par une couche de semi-conducteur ayant une résistance suffisamment inférieure à la résistance de grille interne.

Claims (1)

REVENDICATIONS
1. Dispositif à semi-conducteur comprenant : un substrat semi-conducteur (101) ayant une tranchée (T3) ; un élément semi- conducteur (EL) ayant une région de canal formée d'une partie dudit substrat semi-conducteur (101), et une électrode ; un film isolant (14) recouvrant une surface intérieure de ladite tranchée (T3) ; une première interconnexion connectée électriquement à ladite électrode, et disposée dans ladite tranchée (T3) avec ledit film isolant (14) entre elles ; et une seconde interconnexion (10b) disposée sur ladite tranchée (T3 ), et connectée électriquement en parallèle à ladite première interconnexion.
FR0854875A 2007-05-25 2008-07-17 Dispositif a semi-conducteur Expired - Fee Related FR2916900B1 (fr)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007139509A JP5138274B2 (ja) 2007-05-25 2007-05-25 半導体装置

Publications (2)

Publication Number Publication Date
FR2916900A1 true FR2916900A1 (fr) 2008-12-05
FR2916900B1 FR2916900B1 (fr) 2011-11-25

Family

ID=39877414

Family Applications (2)

Application Number Title Priority Date Filing Date
FR0853346A Expired - Fee Related FR2916574B1 (fr) 2007-05-25 2008-05-22 Dispositif a semi-conducteur
FR0854875A Expired - Fee Related FR2916900B1 (fr) 2007-05-25 2008-07-17 Dispositif a semi-conducteur

Family Applications Before (1)

Application Number Title Priority Date Filing Date
FR0853346A Expired - Fee Related FR2916574B1 (fr) 2007-05-25 2008-05-22 Dispositif a semi-conducteur

Country Status (7)

Country Link
US (1) US9484444B2 (fr)
JP (1) JP5138274B2 (fr)
KR (2) KR101084592B1 (fr)
CN (3) CN101814497B (fr)
DE (4) DE102008064778B3 (fr)
FR (2) FR2916574B1 (fr)
TW (1) TWI472031B (fr)

Families Citing this family (38)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011049393A (ja) * 2009-08-27 2011-03-10 Mitsubishi Electric Corp 半導体装置及びその製造方法
JP2011253883A (ja) * 2010-06-01 2011-12-15 On Semiconductor Trading Ltd 半導体装置及びその製造方法
EP2602828A1 (fr) * 2011-12-07 2013-06-12 Nxp B.V. Dispositif de semi-conducteur doté de tranchées d'isolation
JP6102140B2 (ja) * 2012-09-20 2017-03-29 三菱電機株式会社 半導体装置
JP6533613B2 (ja) * 2013-08-28 2019-06-19 ローム株式会社 半導体装置
US9917102B2 (en) 2013-11-28 2018-03-13 Rohm Co., Ltd. Semiconductor device
JP6274968B2 (ja) 2014-05-16 2018-02-07 ローム株式会社 半導体装置
JP6344071B2 (ja) * 2014-06-09 2018-06-20 富士電機株式会社 半導体装置
JP2016072532A (ja) * 2014-09-30 2016-05-09 サンケン電気株式会社 半導体素子
DE102015221375A1 (de) * 2015-11-02 2017-05-04 Robert Bosch Gmbh Halbleiterbauelement sowie Verfahren zur Herstellung eines Halbleiterbauelements und Steuergerät für ein Fahrzeug
CN105552132B (zh) * 2016-02-04 2018-11-13 京东方科技集团股份有限公司 薄膜晶体管传感器及其制备方法
CN106684126A (zh) * 2016-12-12 2017-05-17 中航（重庆）微电子有限公司 一种沟槽型晶体管器件结构及制作方法
JP2018107693A (ja) * 2016-12-27 2018-07-05 ルネサスエレクトロニクス株式会社 半導体装置および電力変換装置
JP6874443B2 (ja) * 2017-03-16 2021-05-19 富士電機株式会社 半導体装置および半導体装置の製造方法
US10396189B2 (en) * 2017-05-30 2019-08-27 Fuji Electric Co., Ltd. Semiconductor device
JP7225562B2 (ja) * 2017-05-30 2023-02-21 富士電機株式会社 半導体装置
JP6796034B2 (ja) * 2017-06-29 2020-12-02 株式会社東芝 半導体装置
JP6896821B2 (ja) * 2018-01-09 2021-06-30 ローム株式会社 半導体装置
CN110190118A (zh) * 2018-02-22 2019-08-30 三垦电气株式会社 半导体装置和电子设备
JP6896673B2 (ja) * 2018-03-23 2021-06-30 株式会社東芝 半導体装置
CN111919303B (zh) * 2018-03-29 2023-08-29 罗姆股份有限公司 半导体装置
KR102216522B1 (ko) * 2018-06-19 2021-02-17 누보톤 테크놀로지 재팬 가부시키가이샤 반도체 장치
EP3598505B1 (fr) * 2018-07-19 2023-02-15 Mitsubishi Electric R&D Centre Europe B.V. Estimation de la température d'un dispositif à semiconducteur de puissance
JP7139232B2 (ja) * 2018-12-07 2022-09-20 ルネサスエレクトロニクス株式会社 半導体装置及び半導体装置の製造方法
CN111697067B (zh) * 2019-03-15 2023-11-24 上海睿驱微电子科技有限公司 能够快速骤回的逆导型绝缘栅双极型晶体管及其实现方法
US12074079B2 (en) 2019-04-11 2024-08-27 Wolfspeed, Inc. Wide bandgap semiconductor device with sensor element
US11164813B2 (en) * 2019-04-11 2021-11-02 Cree, Inc. Transistor semiconductor die with increased active area
CN110444594B (zh) * 2019-08-02 2023-03-24 扬州国扬电子有限公司 一种低寄生电阻的栅控型功率器件及其制造方法
CN111403341B (zh) * 2020-03-28 2023-03-28 电子科技大学 降低窄控制栅结构栅电阻的金属布线方法
CN111916496B (zh) * 2020-06-18 2022-02-11 南瑞联研半导体有限责任公司 一种igbt栅极总线结构
CN112687654B (zh) * 2020-12-14 2024-02-23 株洲中车时代半导体有限公司 沟槽栅igbt器件
EP4163981A1 (fr) * 2021-10-11 2023-04-12 Nexperia B.V. Dispositif semi-conducteur à diode de blocage
CN114582839B (zh) * 2022-05-06 2022-08-09 绍兴中芯集成电路制造股份有限公司 集成esd多晶硅层的半导体装置
CN115513281A (zh) * 2022-11-23 2022-12-23 深圳市威兆半导体股份有限公司 绝缘栅双极型晶体管
CN116646394A (zh) * 2023-07-27 2023-08-25 深圳芯能半导体技术有限公司 一种具栅极电阻的igbt芯片及其制作方法
CN116779663A (zh) * 2023-08-22 2023-09-19 合肥阿基米德电子科技有限公司 一种新型集成栅极电阻的igbt结构
CN116825850B (zh) * 2023-08-25 2023-11-17 江苏应能微电子股份有限公司 一种集成esd保护器件的分离栅沟槽mos器件及工艺
CN117116939B (zh) * 2023-10-25 2024-02-06 深圳腾睿微电子科技有限公司 绝缘栅双极晶体管芯片及其栅极电阻调整方法

Family Cites Families (56)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US79081A (en) * 1868-06-23 Whom it may concern
NL8400789A (nl) * 1984-03-13 1985-10-01 Philips Nv Werkwijze omvattende het gelijktijdig vervaardigen van halfgeleidergebieden met verschillende dotering.
JPS6232638A (ja) 1985-08-05 1987-02-12 Nec Corp 半導体記憶装置
JP2610866B2 (ja) * 1987-03-25 1997-05-14 日本電気株式会社 半導体抵抗素子
JPH0666472B2 (ja) 1987-06-22 1994-08-24 日産自動車株式会社 過電流保護機能を備えたｍｏｓｆｅｔ
JPH0687505B2 (ja) * 1987-12-22 1994-11-02 日本電気株式会社 大電力用電界効果トランジスタ
JPH0282034U (fr) * 1988-12-13 1990-06-25
EP0391123A3 (fr) * 1989-04-04 1991-09-11 Texas Instruments Incorporated Résistance et capacité en tranchée et de longueur étendue
US5115369A (en) 1990-02-05 1992-05-19 Motorola, Inc. Avalanche stress protected semiconductor device having variable input impedance
JPH0487373A (ja) 1990-07-31 1992-03-19 Fujitsu Ltd 半導体装置
JPH04280475A (ja) 1991-03-08 1992-10-06 Fuji Electric Co Ltd 半導体スイッチング装置
JP3018816B2 (ja) * 1993-02-22 2000-03-13 株式会社日立製作所 半導体素子の保護回路ならびにこれを有する半導体装置
CA2092370C (fr) 1993-03-24 1997-03-18 John M. Boyd Fabrication de resistances de circuit integre
US5316978A (en) 1993-03-25 1994-05-31 Northern Telecom Limited Forming resistors for intergrated circuits
JP3243902B2 (ja) 1993-09-17 2002-01-07 株式会社日立製作所 半導体装置
JPH07273288A (ja) 1994-03-30 1995-10-20 Nec Corp 半導体装置の製造方法
JPH0818011A (ja) 1994-04-25 1996-01-19 Seiko Instr Inc 半導体装置及びその製造方法
JPH0832057A (ja) 1994-07-14 1996-02-02 Toshiba Corp 半導体装置及びその製造方法
US5721148A (en) 1995-12-07 1998-02-24 Fuji Electric Co. Method for manufacturing MOS type semiconductor device
JP3206726B2 (ja) * 1995-12-07 2001-09-10 富士電機株式会社 Ｍｏｓ型半導体装置の製造方法
JPH09289285A (ja) * 1996-04-19 1997-11-04 Nec Corp 半導体装置およびその製造方法
KR100236090B1 (ko) * 1996-12-31 1999-12-15 김영환 에스 램(sram) 셀 및 이의 제조방법
DE19811297B4 (de) * 1997-03-17 2009-03-19 Fuji Electric Co., Ltd., Kawasaki MOS-Halbleitervorrichtung mit hoher Durchbruchspannung
JPH1187612A (ja) * 1997-09-04 1999-03-30 Matsushita Electron Corp 半導体装置及びその製造方法
JPH11234104A (ja) 1998-02-10 1999-08-27 Toshiba Corp 半導体モジュール及びインバータ装置
CN1242604A (zh) 1998-06-26 2000-01-26 株式会社东芝 半导体保护器件和功率转换器件
JP3116916B2 (ja) * 1998-08-17 2000-12-11 日本電気株式会社 回路装置、その製造方法
JP3150109B2 (ja) 1998-11-06 2001-03-26 日本電気アイシーマイコンシステム株式会社 ポリシリコン抵抗素子
US6413822B2 (en) * 1999-04-22 2002-07-02 Advanced Analogic Technologies, Inc. Super-self-aligned fabrication process of trench-gate DMOS with overlying device layer
US6274905B1 (en) 1999-06-30 2001-08-14 Fairchild Semiconductor Corporation Trench structure substantially filled with high-conductivity material
JP3971062B2 (ja) * 1999-07-29 2007-09-05 株式会社東芝 高耐圧半導体装置
DE19960563B4 (de) 1999-12-15 2005-11-03 Infineon Technologies Ag Halbleiterstruktur und entsprechendes Herstellungsverfahren
JP4032622B2 (ja) * 2000-09-06 2008-01-16 株式会社日立製作所 半導体素子及びこれを用いた半導体装置と変換器
JP2002141357A (ja) 2000-10-31 2002-05-17 Mitsubishi Electric Corp 半導体装置
JP2002208702A (ja) 2001-01-10 2002-07-26 Mitsubishi Electric Corp パワー半導体装置
JP2002208677A (ja) 2001-01-12 2002-07-26 Toyota Industries Corp 温度検出機能を備える半導体装置
CN1268003C (zh) * 2001-02-01 2006-08-02 三菱电机株式会社 半导体器件及其制造方法
JP2002231943A (ja) 2001-02-02 2002-08-16 Toshiba Corp 半導体装置
JP2002246598A (ja) 2001-02-15 2002-08-30 Nec Yamagata Ltd 半導体装置及びその製造方法
JP4846106B2 (ja) 2001-02-16 2011-12-28 三菱電機株式会社 電界効果型半導体装置及びその製造方法
DE10123818B4 (de) 2001-03-02 2006-09-07 Infineon Technologies Ag Anordnung mit Schutzfunktion für ein Halbleiterbauelement
US7081398B2 (en) * 2001-10-12 2006-07-25 Micron Technology, Inc. Methods of forming a conductive line
JP2003189593A (ja) * 2001-12-19 2003-07-04 Toshiba Corp 絶縁ゲート型半導体素子のゲート駆動回路、絶縁ゲート型半導体モジュール及び電力変換装置
JP2003197914A (ja) * 2001-12-28 2003-07-11 Fuji Electric Co Ltd 半導体装置
GB0212564D0 (en) 2002-05-31 2002-07-10 Koninkl Philips Electronics Nv Trench-gate semiconductor device
JP2004281918A (ja) * 2003-03-18 2004-10-07 Ricoh Co Ltd 半導体装置及びその製造方法
JP4136778B2 (ja) 2003-05-07 2008-08-20 富士電機デバイステクノロジー株式会社 絶縁ゲート型バイポーラトランジスタ
JP4398719B2 (ja) 2003-12-25 2010-01-13 株式会社東芝 半導体装置
DE10361714B4 (de) 2003-12-30 2009-06-10 Infineon Technologies Ag Halbleiterbauelement
JP2005228851A (ja) * 2004-02-12 2005-08-25 Mitsubishi Electric Corp Ｉｇｂｔモジュール
US7196397B2 (en) * 2004-03-04 2007-03-27 International Rectifier Corporation Termination design with multiple spiral trench rings
JP2005294649A (ja) * 2004-04-01 2005-10-20 Toshiba Corp 半導体装置
DE102004045467B4 (de) * 2004-09-20 2020-07-30 Infineon Technologies Ag Feldeffekt-Trenchtransistor
US20060273382A1 (en) * 2005-06-06 2006-12-07 M-Mos Sdn. Bhd. High density trench MOSFET with low gate resistance and reduced source contact space
US7319256B1 (en) * 2006-06-19 2008-01-15 Fairchild Semiconductor Corporation Shielded gate trench FET with the shield and gate electrodes being connected together
JP2008085278A (ja) 2006-09-29 2008-04-10 Ricoh Co Ltd 半導体装置及びその製造方法

Also Published As

Publication number Publication date
CN102569372A (zh) 2012-07-11
KR20100085892A (ko) 2010-07-29
TW200908324A (en) 2009-02-16
FR2916574B1 (fr) 2012-08-24
CN101312192B (zh) 2011-04-13
DE102008024467B4 (de) 2013-11-21
DE102008064779B3 (de) 2014-01-02
US9484444B2 (en) 2016-11-01
CN101814497A (zh) 2010-08-25
CN102569372B (zh) 2016-04-06
KR101022300B1 (ko) 2011-03-21
JP5138274B2 (ja) 2013-02-06
CN101814497B (zh) 2012-08-08
DE102008064778B3 (de) 2014-01-02
DE102008064686B4 (de) 2014-04-10
JP2008294301A (ja) 2008-12-04
US20080290407A1 (en) 2008-11-27
KR20080103904A (ko) 2008-11-28
CN101312192A (zh) 2008-11-26
TWI472031B (zh) 2015-02-01
FR2916900B1 (fr) 2011-11-25
DE102008024467A1 (de) 2008-11-27
FR2916574A1 (fr) 2008-11-28
KR101084592B1 (ko) 2011-11-17

Similar Documents

Publication Publication Date Title
FR2916900A1 (fr) Dispositif a semi-conducteur
FR2812972A1 (fr) Dispositif a semiconducteur consistant en un thyristor pour la protection contre les decharges electrostatiques
FR2499291A1 (fr) Memoire statique
FR2729008A1 (fr) Circuit integre de puissance
FR2679082A1 (fr) Dispositif de commutation a semiconducteurs pouvant etre commande et comportant un systeme integre de limitation de courant et de coupure pour temperature excessive.
EP2806457A2 (fr) Dispositif à matrice de diodes à stabilite ameliorée
FR2625368A1 (fr) Circuit integre monolithique micro-onde et procede de fabrication correspondant
EP3629380A1 (fr) Structure de diode
EP2290691A1 (fr) Structure de protection d&#39;un circuit intégré contre des décharges électrostatiques
EP0780952B1 (fr) Composant statique et monolithique limiteur de courant et disjoncteur
EP3232479B1 (fr) Structure de diode
EP1672699B1 (fr) Commutateur bidirectionnel à commande en tension
EP2960938B1 (fr) Composant de protection contre des surtensions
EP0518790B1 (fr) Composant de protection bidirectionnel
FR2974447A1 (fr) Structure d&#39;amorcage et composant de protection comprenant une telle structure d&#39;amorcage
US11233076B2 (en) Geiger-mode focal plane array with monolithically integrated resistors
EP3276662B1 (fr) Structure de protection d&#39;un circuit intégré contre les décharges électrostatiques
FR2712428A1 (fr) Commutateur bidirectionnel à commande en tension.
EP0599739B1 (fr) Thyristor et assemblage de thyristors à cathode commune
EP0881687A1 (fr) Contact sur une région de type P
FR2512589A1 (fr) Resistance variable reglee par une tension pour circuit electronique
EP1544919B1 (fr) Triac
FR3049768A1 (fr) Composant de puissance protege contre les surchauffes
FR3097682A1 (fr) Composant monolithique comportant un transistor de puissance au nitrure de gallium
FR2693035A1 (fr) Diode de protection pour composant semiconducteur vertical.

Legal Events

Date Code Title Description
ST Notification of lapse

Effective date: 20150130