Nothing Special   »   [go: up one dir, main page]

FR2746964A1 - Circuit de protection et dispositif du type semiconducteur sur isolant comportant un tel circuit - Google Patents

Circuit de protection et dispositif du type semiconducteur sur isolant comportant un tel circuit Download PDF

Info

Publication number
FR2746964A1
FR2746964A1 FR9703675A FR9703675A FR2746964A1 FR 2746964 A1 FR2746964 A1 FR 2746964A1 FR 9703675 A FR9703675 A FR 9703675A FR 9703675 A FR9703675 A FR 9703675A FR 2746964 A1 FR2746964 A1 FR 2746964A1
Authority
FR
France
Prior art keywords
coupled
transistor
node
current electrode
potential
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
FR9703675A
Other languages
English (en)
Other versions
FR2746964B1 (fr
Inventor
Jeremy C Smith
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Motorola Solutions Inc
Original Assignee
Motorola Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Motorola Inc filed Critical Motorola Inc
Publication of FR2746964A1 publication Critical patent/FR2746964A1/fr
Application granted granted Critical
Publication of FR2746964B1 publication Critical patent/FR2746964B1/fr
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/58Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/62Protection against overvoltage, e.g. fuses, shunts
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203Particular design considerations for integrated circuits
    • H01L27/0248Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
    • H01L27/0266Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using field effect transistors as protective elements
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203Particular design considerations for integrated circuits
    • H01L27/0248Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Bipolar Transistors (AREA)
  • Element Separation (AREA)
  • Emergency Protection Circuit Devices (AREA)

Abstract

Un circuit de protection (10) pour dispositif du type semi-conducteur sur isolant permet qu'un phénomène électrostatique survienne sur un plot d'entrée-sortie (12) sans que ceci affecte négativement des circuits sensibles, par exemple des MOSFET utilisés dans des circuits numériques. Le circuit de protection (10) permet que le plot d'entrée-sortie (12) soit polarisé positivement et négativement par rapport à deux potentiels d'alimentation électrique différents et aux autres plots d'entrée-sortie de la puce. Dans le circuit de protection (10), un MOSFET (14) rattaché au corps est utilisé, où ses régions de drain se trouvent à l'extérieur d'une électrode de grille du MOSFET en forme de boucle fermée.

Description

La présente invention concerne les circuits de protection et, plus
particulièrement, des dispositifs du type SOI (semiconducteur sur isolant) compor-
tant des circuits de protection, ainsi que les opérations permettant de former ces dispositifs. Dans les circuits intégrés, pour protéger des circuits internes sensibles qui se trouvent à l'intérieur du dispositif vis-à-vis d'une décharge électrostatique (ESD), on utilise typiquement des circuits de protection d'entrée. Les trois types courants de composants utilisés pour la protection contre la décharge électrique dans les dispositifs à semiconducteur classiques (à l'intérieur de la matière semiconductrice massive même) comprennent les jonctions pn, les transistors à effet de champ du type métal-oxyde- semiconducteur (MOSFET), et les dispositifs de claquage à oxyde de champ épais (TIFO). Dans chacun de ces trois types de composants, la tension de claquage du composant est typiquement déterminée par la tension de claquage d'une jonction pn interne au composant. L'aire de la jonction pn est ordinairement suffisante, puisque les côtés formant le fond et les bords latéraux de la région diffusée qui est une partie de la jonction pn sont typiquement adjacents au substrat lui-même. Par conséquent, la charge en excès apparaissant
pendant la décharge électrostatique se dissipe sur une aire relativement grande.
Les composants utilisés pour les circuits de protection contre la décharge électrique destinés à des matières semiconductrices massives ne peuvent pas facilement être employés tels quels dans les dispositifs du type SOI. La plus grande partie de l'aire de la jonction pn est perdue du fait que les côtés formant le
fond des régions diffusées sont en contact avec une couche d'oxyde enterrée (c'est-
à-dire un isolant) et sont limités sur les bords par l'oxyde de champ. Ainsi, la couche d'oxyde enterrée empêche qu'une jonction pn se forme sous une région de type p ou de type n. Par conséquent, une aire beaucoup plus petite doit dissiper la charge en excès. Dans un MOSFET du type SOI, une décharge électrostatique accroît l'échauffement du MOSFET, puisque l'énergie ne se dissipe pas aussi efficacement du fait que la couche d'oxyde enterrée est un conducteur thermique médiocre. L'accroissement de l'échauffement abaisse le courant de seuil pour lequel un endommagement du dispositif peut se produire. Le point auquel ce seuil de courant apparaît est appelé la valeur de courant de claquage secondaire (It2) du transistor. Dès que It2 a été dépassé, le transistor présente un endommagement permanent, puisque le silicium compris à l'intérieur du canal du transistor fond et forme, après refroidissement, un filament à faible résistance. Les dispositifs à oxyde de champ épais ne peuvent pas être utilisés sur une région d'oxyde enterrée, puisque l'oxyde de champ est typiquement en contact avec l'oxyde enterré dans les SOI. Ceci entraîne qu'il n'existe aucun trajet de claquage par lequel le courant de
décharge puisse s'écouler.
Le besoin existe de produire un circuit de protection pour dispositif SOI, qui permette que le circuit soit protégé de manière appropriée vis- à-vis de
potentiels de décharge électrostatique pouvant être atteints par un plot d'entrée-
sortie d'un circuit intégré.
La description suivante, conçue à titre d'illustration de l'invention, vise
à permettre une meilleure compréhension de ses caractéristiques et avantages; elle s'appuie sur les dessins annexés, o les mêmes numéros de référence désignent et identifient des parties identiques ou analogues, et dans lesquels: - la figure 1 présente un schéma de circuit montrant une partie d'un circuit de protection d'entrée pour un dispositif SOI selon un mode de réalisation de l'invention; - la figure 2 présente un schéma de circuit montrant une partie d'un circuit de protection d'entrée pour dispositif SOI, et illustrant la protection d'un plot à un autre; - la figure 3 présente un schéma de circuit montrant un circuit de protection d'un dispositif SOI, qui comporte le circuit de la figure 1; - la figure 4 présente une vue de dessus d'un MOSFET du type dit "rattaché au corps", qui est utilisé dans les circuits de protection d'entrée des figures 1 et 3, selon un mode de réalisation de l'invention; - la figure 5 est un graphe de la tension de polarisation en sens direct en fonction du courant d'une diode de drain de transistor lorsque la fréquence d'attache du MOSFET rattaché au corps varie; et - la figure 6 est un graphe représentant la caractéristique de la tension de claquage "grille connectée à la terre électrique" lorsque la fréquence d'attache
d'un MOSFET rattaché au corps varie.
L'homme de l'art comprendra que les éléments présentés sur les figures le sont dans un contexte de simplicité et de clarté et ne sont pas nécessairement dessinés à l'échelle. Par exemple, les dimensions de certains des éléments présents sur les figures sont exagérées par rapport à d'autres éléments, ceci visant à
permettre une meilleure compréhension des mode de réalisation de l'invention.
Un circuit de protection pour dispositif du type semiconducteur sur isolant permet qu'il se produise un effet électrostatique sur un plot d'entrée-sortie sans que ceci affecte de façon nuisible des composants de circuits sensibles, comme les MOSFET utilisés dans les circuits numériques. Le circuit de protection permet que le plot d'entrée-sortie soit polarisé positivement et négativement par
rapport aux rails d'alimentation électrique et à tous les autres plots de la puce.
La figure 1 est un schéma de circuit montrant une partie d'un circuit de protection 10 pour un plot d'entrée-sortie (1/O) 12 qui est électriquement connecté
à un noeud 1/0. Dans la présente description, les électrodes de courant des
MOSFET électriquement connectées à un noeud d'alimentation électrique (VDD ou VSS) sont les sources, et les autres électrodes de courant de ces mêmes MOSFET sont les drains. Le circuit 10 comporte en outre un MOSFET "rattaché au corps" (dit aussi "body-tied") 14 et un MOSFET à canal n 16. Les drains des MOSFET 14 et 16 sont électriquement connectés au noeud I/O, et leurs sources sont électriquement connectées à un noeud VSS qui est couplé de façon à recevoir un potentiel VSS de la part d'une électrode VSS (non représentée). Dans le MOSFET 14, on utilise une "attache au corps" (dite aussi "body-tie") pour connecter électriquement la région de canal à la région de source du transistor, comme représenté par le noeud rapproché 142. La jonction entre la région de canal et la région de drain forme une diode pn, comme représenté sur la figure 1. La grille du MOSFET 16 est électriquement connectée au noeud VSS. L'homme de l'art comprendra que le MOSFET 16 est un MOSFET à "grille connectée à la terre électrique", qui utilise, pour la protection contre les décharges électriques, l'action bipolaire parasite entre la source et le drain du MOSFET. La différence de potentiel (entre la source et le drain du MOSFEI) pour laquelle l'action bipolaire
parasite commence est désignée, dans les milieux industriels, par BVDSS.
Le circuit 10 comporte en outre des diodes Zener 15, 18 et 19, ayant chacune une borne positive et une borne négative. La borne positive de la diode Zener 15 est électriquement connectée au noeud VSS, et sa borne négative est électriquement connectée à la grille du MOSFET 14. La borne positive de la diode Zener 18 est électriquement connectée au noeud VSS, et sa borne négative est électriquement connectée à un noeud VDD qui est connecté de façon à recevoir un potentiel VDD de la part d'une électrode VDD (non représentée). Quant à la diode Zener 19, sa borne positive est électriquement connectée au noeud d'entrée-sortie
(I/O) et sa borne négative est électriquement connectée au noeud VDD.
La diode Zener 18 est un type particulier de moyen de fixation de niveau de rail. La fonction du moyen de fixation de niveau de rail est d'offrir un trajet de décharge pour la décharge électrostatique entre les rails d'alimentation électrique. On peut également utiliser, comme moyen de fixation de niveau de rail, un MOSFET, un transistor bipolaire, un dispositif TFO ou un condensateur, à la place de la diode Zener 18. On peut aussi utiliser, comme moyen de fixation de
niveau de rail, toute combinaison de ces cinq types de composants.
Dans un mode de réalisation, le potentiel VDD est approximativement égal à 2,0 V, et le potentiel VSS est approximativement égal à 0,0 V. Chacun des MOSFET 14 et 16 possèdent une tension de seuil d'environ 0,5 V. Le MOSFET 14 possède une tension de claquage d'environ 7,0 V et le MOSFET 16 possède une tension de claquage d'environ 3,5 V. Ces nombres particuliers visent à illustrer et
non à limiter l'invention.
On utilise le circuit de protection 10 pour protéger des circuits numériques dans toute une variété de scénarios de décharges électrostatiques non polarisées ou polarisées. Les trajets principaux de décharge sont indiqués par les trajets 102, 104, 106, 108 et 109. Le courant circule comme illustré par le trajet 102 lorsque le potentiel du plot I/O 12 est plus grand que celui du noeud VDD. La diode 19 possède un potentiel de coupure dans le sens direct d'environ 0,7 V. Ainsi, lorsque le potentiel du plot I/O 12 est supérieur de plus de 0,7 V au potentiel du noeud VDD, le courant circule comme indiqué par le trajet 102. Si le noeud VDD se trouve à 2,0 V environ, le courant circule comme représenté par le trajet
102 lorsque le plot!/O 12 se trouve à environ 2,7 V, ou plus.
Les trajets 104 et 106 illustrent la circulation du courant dans le cas o le potentiel du plot I/O 12 est notablement inférieur à celui du noeud VDD. Le courant circule comme représenté par 104 lorsque le potentiel du noeud VDD est supérieur d'au moins 5 V au potentiel du plot I/O 12. Si le noeud VDD est à environ 2 V, le courant circulera comme représenté par le trajet 104 lorsque le plot I/O 12 se trouvera à environ -3,0 V. Le courant circule comme représenté par le trajet 106 lorsque la différence de potentiel entre le noeud VDD et le plot!/O 12 dépasse la somme de la tension de claquage inverse de la diode 18 (soit VRBD18)
et du potentiel de coupure dans le sens direct de la diode de drain du MOSFET 14.
En termes chiffrés, cette différence de potentiel est d'environ 5,7 V. Si le noeud VDD se trouve à environ 2,0 V, le courant circulera comme représenté par le trajet 106 lorsque le plot I/O se trouvera à environ 3,7 V. La diode Zener 18 est appelée une diode Zener de bus, puisqu'elle est électriquement connectée entre les noeuds VSS et VDD. Un dispositif du type semiconducteur sur isolant comporte d'autres plots d'entréesortie!/O 12 et d'autres diodes Zener 18, analogues à ceux représentés. Alors que le courant circule, comme indiqué par le trajet 106, via la diode "locale" 18, d'autres diodes 18, associées à d'autres plots, peuvent transporter une partie du courant. Le trajet de décharge indiqué par le trajet 106 forme un trajet auxiliaire (secondaire) dans les situations o existe une contrainte négative du plot au noeud VDD. On note que le trajet 106 pourrait être un trajet primaire si la somme de la VRBD 18 et du potentiel de coupure dans le sens direct de la diode de drain du MOSFET 14 est inférieure à à VRBD 19. Ainsi, la diode 19 pourra être remplacée par une diode pn normale (et non pas une diode Zener), comme déterminé par la concentration en atomes d'impureté, sans perte de généralité. Typiquement, on n'utilise pas une diode pn normale afin de permettre une circulation importante de courant lors de situations typiques de polarisation en sens inverse. On utilise typiquement une diode Zener lorsqu'un courant important doit circuler dans le cas o la différence de potentiel de polarisation inverse aux bornes de la diode Zener ne dépasse pas V. Dans ce mode de réalisation, les diodes Zener permettent le passage d'un courant important lorsque la différence de potentiel de polarisation inverse est d'environ 5,0 V. On pourrait ajuster les caractéristiques des différentes diodes Zener de façon qu'elles aient des tensions différentes de claquage de polarisation
en sens inverse.
Dans le circuit de protection 10, les trajets 108 et 109 illustrent la circulation du courant dans le cas o le plot I/O 12 se trouve à un potentiel supérieur et, respectivement, inférieur au potentiel du noeud VSS. La diode de drain du MOSFET 14 possède un potentiel de coupure dans le sens direct qui est d'environ 0,7 V. Le courant circule comme indiqué par le trajet 108 lorsque le
potentiel du noeud VSS est supérieur de plus de 0,7 V au potentiel du plot /VO 12.
Si le noeud VSS se trouve à environ 0 V, le courant circule comme indiqué par le trajet 108 lorsque le plot I/O 12 se trouve à environ - 0,7 V ou à une valeur inférieure. Le courant circule comme illustré par le trajet 109 lorsque la différence du potentiel du plot I/O 12 moins celui du noeud VSS dépasse la BVDSS du MOSFET 16 qui est d'environ 3,5 V. Si le noeud VSS se trouve à environ 0 V, le courant circule comme représenté par le trajet 109 lorsque le plot I/O 12 se trouve
à environ 3,5 V, ou plus.
Puisque le MOSFET 14 est un transistor rattaché au corps, les trajets 106 et 108 n'existent pas aux potentiels spécifiés ci-dessus. Si le MOSFET 14 n'avait aucune attache au corps, la région de canal du MOSFET 14 serait dans l'état électrique flottant, auquel cas le trajet 108 n'existerait pas. L'attache au corps du MOSFET 14 offre un autre avantage en ce qu'elle augmente la BVDSS du MOSFET 14 par comparaison avec ce même transistor sans attache au corps. Ceci aide à faire du trajet 109 un trajet primaire passant par le MOSFET 16 plutôt que des trajets parallèles passant par les MOSFET 14 et 16, ou bien un trajet primaire allant du plot!/O 12 au noeud VSS à travers le MOSFET 14. Le MOSFET 16 est spécialement optimisé pour laisser passer des courants intenses associés à des phénomènes de décharges électrostatiques. L'optimisation nécessaire pour le
MOSFET 16 est, de façon générale, contraire à celle nécessaire à un bon fonction-
nement électrique du MOSFET 14. Il est avantageux d'assurer que la BVDSS se produit initialement dans le MOSFET 16 et que le MOSFET 14 ne présente pas de claquage dans la gamme de fonctionnement du MOSFET 16. L'effet de la fréquence d'attache au corps sur la BVDSS est représenté sur la figure 5, que l'on décrira ultérieurement de manière plus détaillée. Plus la fréquence d'attache au
corps est élevée dans le MOSFET 14, et plus il y a augmentation de sa BVDSS.
Dans un autre mode de réalisation, on peut omettre la diode Zener 19.
Dans ce cas, lorsque le plot I/O 12 se trouve à un potentiel notablement inférieur à celui du noeud VDD, un courant circule entre le noeud VDD et le plot!/O 12, comme illustré par le trajet 106. Lorsque le plot I/O 12 se trouve à un potentiel notablement plus élevé que le noeud VDD, un courant circule entre le noeud VDD et le plot I/O 12, comme représenté par le trajet 105. Si l'on utilise les valeurs précédemment indiquées, on trouve que le courant circule lorsque le potentiel du plot I/O 2 se trouve à environ 6,2 V ou plus. Cette tension de 6,2 V est la somme de la tension BVDSS du MOSFET 16, du potentiel de coupure dans le sens direct
de la diode Zener 18, et du potentiel VDD.
Le circuit de protection ne comportant pas la diode Zener 19 peut protéger des circuits internes qui peuvent supporter dans de bonnes conditions de sécurité des tensions relativement plus élevées. Toutefois, si le circuit de protection doit protéger des circuits internes qui ne peuvent supporter que des tensions relativement inférieures, la diode Zener 19 est nécessaire. Avec les nombres précédemment utilisés, on dira que le courant circule le long du trajet 102 lorsque le plot I/O se trouve à un potentiel aussi bas qu'environ 2, 7 V, mais aucun courant ne circulera sur le trajet 105 avant que le plot I/O se trouve à un potentiel d'au moins environ 6,2 V. La diode Zener 19 peut devenir effectivement nécessaire avec les progrès de la technologie et l'amincissement pouvant être envisagé pour
les oxydes de grille.
L'homme de l'art comprendra que d'autres options sont possibles, mais il faut analyser le circuit dans des conditions de polarisation négative et positive pour être sûr que les circuits internes à protéger sont convenablement protégés
contre des potentiels élevés et des potentiels bas.
La figure 2 présente un schéma de circuit qui montre des trajets de courant relatifs à la polarisation d'un plot à un autre. La figure 2 comporte des composants analogues à ceux de la figure 1. Les composants analogues du deuxième plot I/O sont désignés avec l'adjonction du signe "prime". Par exemple, le plot d'entrée-sortie (I/O) 12' est analogue au plot I/O 12. Les trajets 102', 104', 108' et 109' désignent des trajets de courant principaux du circuit représenté. Il existe d'autres trajets analogues au trajet 105 et 106, mais ceux-ci n'ont pas été
représentés sur la figure 2 pour ne pas compliquer cette dernière.
La figure 3 est une représentation plus détaillée du circuit de protection
10. Le MOSFET à canal n 21 possède une source et un drain qui sont électrique-
ment connectés à d'autres parties du dispositif semiconducteur, mais ceci n'a pas été illustré sur la figure 3. Typiquement, les grilles des MOSFET internes, comme la grille du MOSFET 21, sont électriquement connectées aux drains d'un MOSFET à canal n 22 et d'un MOSFET à canal p 23. Les sources des MOSFET 22 et 23 sont respectivement électriquement connectées aux noeuds VSS et VDD. Les grilles
des MOSFET- 22 et 23 sont électriquement connectées à un noeud intermédiaire.
Le circuit de protection 10 comporte en outre un circuit logique 28 de
commande de tampon de sortie, qui possède deux entrées et deux sorties.
ENABLE et DATA sont des entrées d'une porte NI 280. La sortie de la porte NI 280 est une entrée d'un inverseur 282. La sortie de l'inverseur 282 est également une sortie du circuit logique de commande 28 et est électriquement connectée à la grille d'un MOSFET 27. ENABLE est également une entrée d'un inverseur 284. La sortie de l'inverseur 284 et DATA sont des entrées d'une porte NI 286. La sortie de la porte NI 286 est l'entrée d'un inverseur 288. La sortie de l'inverseur 288 est également une sortie du circuit logique de commande 28 et est électriquement connectée à la grille du MOSFET 14. Les MOSFET 14 et 27 font partie du tampon
de sortie associé au dispositif SOI.
Le circuit logique 28 de commande de tampons de sortie détermine si le plot I/O 12 est actif en tant que plot de sortie et permet que des données soient transmises au plot I/O 12. Les tampons de sortie sont invalidés lorsque ENABLE vaut "1". Dans ce cas, le plot I/O 12 est un plot d'entrée. Les transistors 22 et 23 font partie d'un tampon d'entrée qui est électriquement connecté à des MOSFET internes. Lorsque ENABLE vaut "0", le plot I/O 12 est un plot de sortie, et les données venant de DATA peuvent être transmises au plot I/O 12. En clair, le plot /O 12 peut faire fonction de plot d'entrée ou de plot de sortie. Toutefois, le plot I/O 12 ne fonctionne pas simultanément comme plot d'entrée et de sortie du dispositif. Le circuit de protection 10 comporte d'autres MOSFET, d'autres diodes et d'autres noeuds, qui sont représentés sur la figure 3. La borne négative de la diode Zener 24 et la borne positive de la diode Zener 25 sont électriquement connectées au noeud intermédiaire. La borne positive de la diode Zener 24 est électriquement connectée au noeud VSS, et la borne négative de la diode 25 est électriquement connectée, de manière résistive, au noeud I/O par une résistance électrique 26. Le MOSFET à canal p 27 possède un drain électriquement connecté au plot I/O et une source électriquement connectée au noeud VDD. La grille du MOSFET 27 est électriquement connectée à la borne positive d'une diode Zener 29, et la borne négative de la diode Zener 29 est électriquement connectée au
noeud VDD.
Le circuit de protection 10 aide à réduire la probabilité d'endommage-
ment des MOSFET internes. Par exemple, on suppose que le diélectrique de grille se trouvant à l'intérieur de ces MOSFET a une épaisseur de 7 nm (70 ) et possède une tension de claquage de 7,0 V. Si le plot I/O 12 est directement connecté aux grilles des MOSFET internes et que le potentiel du plot I/O 12 est supérieur à 7,0 V, le diélectrique de grille des MOSFET internes sera en permanence dans
l'état claqué, ce qui rendra le dispositif impossible à utiliser.
La partie du circuit de protection 10 comportant les diodes Zener 24, , 15 et 29 et la résistance 26 offre une protection secondaire pour le transistor 21 et le circuit logique 28 de commande des tampons de sortie. La résistance 26 réduit le potentiel que peut atteindre le noeud intermédiaire. Les diodes Zener 24 et 25 sont conçues pour empêcher le potentiel du noeud intermédiaire (et par conséquent le potentiel aux bornes des diélectriques de grille des MOSFET 22 et 23) d'avoir une valeur absolue à 7,0 V. De même, les diodes Zener 15 et 29 sont conçues pour empêcher le potentiel aux bornes des diélectriques de grille des MOSFET 14 et 27 d'avoir une valeur absolue supérieure à 7,0 V. Si les diodes Zener 24, 25 et 29 ont le même potentiel de coupure de polarisation en sens direct et la même tension de claquage de polarisation en sens inverse que les diodes Zener 15 et 18, le potentiel du noeud intermédiaire ne doit pas être inférieur à -0,7 V et supérieur à 5,0 V. Alors qu'on a discuté ici sur la base d'un certain nombre de potentiels particuliers, l'homme de l'art pourra ajuster les potentiels en fonction des tensions d'alimentation et des composants à protéger particuliers. Par exemple, la plus grande partie de la discussion s'est concentrée sur l'existence d'une différence de potentiel de 2,0 V entre VDD et VSS et sur une tension de claquage de 7, 0 V pour le diélectrique de grille. Si la différence de potentiel entre VDD et VSS est de 1,0 V et que la tension de claquage de diélectrique de grille est de 5,0 V, il peut être demandé aux composants compris à l'intérieur du circuit de protection 10 de
fonctionner à des potentiels présentant des valeurs plus proches de zéro.
Dans d'autres modes de réalisation, un plot fonctionne à un potentiel qui n'appartient pas à l'intervalle des potentiels VDD et VSS. Par exemple, le plot fonctionne dans l'intervalle du potentiel VSS et d'un potentiel -Vpp, ce dernier pouvant être d'environ -2,0 V. On peut utiliser le circuit représenté sur la figure 3, mais le noeud VDD apparaissant sur la figure 3 se trouve alors au potentiel VSS, et le noeud VSS apparaissant sur la figure 3 est au potentiel -Vpp. De plus, il peut être nécessaire de modifier les caractéristiques électriques des composants présentés sur la figure 3, telles que les tensions de claquage, les BVDSS, etc., pour assurer une protection adéquate des circuits internes. Plus généralement, le noeud d'alimentation électrique proche de la partie inférieure de la figure 2 est à un potentiel plus bas que le noeud d'alimentation électrique proche de la partie
supérieure de la figure 3.
La demanderesse a découvert un tracé de transistor 14 qui fonctionne particulièrement bien avec le dispositif 20. La figure 4 est une représentation, en vue de dessus, du MOSFET "rattaché au corps" 14 qui est représenté sur les figures 1 et 3. Une électrode de grille fermée 34 s'étend au-dessus d'une région 30 d'isolation de champ et d'un îlot semiconducteur 50. La forme de l'électrode de grille 34 en boucle fermée peut être circulaire, ovale, elliptique, convexe, ou d'un type polygonal quelconque comprenant le carré, le rectangle, l'hexagone, l'octogone, etc. L'électrode de grille fermée 34 est utilisée pour réduire le courant de fuite, puisque l'électrode de grille 34 n'a pas de croisement avec un bord d'isolation de champ du canal du fait que le MOSFET 14 ne possède pas de bord
d'isolation de champ du canal.
Comme on peut le voir sur la figure 4, l'électrode de grille fermée 34 possède un bord interne 341 et un bord externe 342. Les régions de source 36 et les régions d'attache au corps 32 sont au voisinage du bord interne 341, tandis que les régions de drain 38 sont au voisinage du bord externe 342. Les bords des régions 32 et 36 proches de l'électrode de grille fermée 34 sont formés en autoalignement avec l'électrode de grille fermée 34 ou des éléments d'écartement de paroi latérale (non représentés sur la figure 4) qui se trouvent au voisinage de l'électrode de grille
fermée 34.
Les lignes en trait interrompu qui sont adjacentes aux régions d'attache de corps 32 illustrent la position des masques utilisés lors des opérations de dopage ayant servi à former les régions 32, 36 et 38. Pendant qu'on forme les régions 32, un masque couvre tout le transistor 14, à l'exception des régions 32 et des parties de l'électrode de grille fermée 34 s'étendant à l'intérieur des lignes en trait interrompu. L'électrode de grille fermée 34 empêche qu'une quantité importante de l'agent dopant utilisé pour former les régions 32 n'atteigne la région de canal qui s'étend au-dessous d'une partie de l'électrode de grille fermée 34. On utilise un masque ayant l'image inverse pour former les régions 36 et 38. L'ensemble des transistors 14 n'est pas recouvert, sauf les régions 32 et les parties de l'électrode de
grille fermée 34 s'étendant à l'extérieur des lignes en trait interrompu.
Les contacts avec la région de drain, les régions de source 36, les régions d'attache au corps 32 et l'électrode de grille fermée 34 sont chacun représentés par M. Avant de former les contacts, on forme une bande conductrice pour connecter électriquement entre elles chacune des régions 32 et 36. La bande conductrice est typiquement constituée de toute matière servant à réaliser une interconnexion locale, telle que siliciure, nitrure de métal réfractaire, etc. Le transistor 14 possède une longueur de canal (électriquement mesurée) effective d'environ 0,9/um et une largeur de canal effective d'environ
nm. Dans le contexte de la présente description, la longueur de canal effective
est approximativement la distance entre l'une des régions de drain 38 et la région de source 36 qui en est le plus rapprochée, sous l'électrode de grille 34. La largeur de canal effective est approximativement la somme des régions de canal particulières au voisinage des régions de source 36 particulières. Les régions de
source 36 et les attaches au corps 32 seront électriquement connectées entre elles.
La plupart des MOSFET classiques qui possèdent des électrodes de grilles fermées placent la région de drain, au contraire de la région de source, au voisinage du bord interne de l'électrode de grille. Lorsque la région de drain est proche du bord interne de l'électrode de grille, la capacité de jonction de la région de drain est plus faible, puisque l'aire de la jonction entre la région de drain et la région de canal est plus petite (de même, l'aire s'étendant au-dessus du substrat est plus petite). L'existence d'une plus petite capacité de jonction forme généralement
un MOSFET plus rapide.
Au contraire de l'usage classique, les régions de drain 38 sont au voisinage du bord externe 342 de l'électrode de grille en boucle fermée 34. Le fait de placer la région de drain au voisinage du bord externe 342permet d'appliquer un potentiel plus élevé sur les régions de drain 38 avant que ne se produise un courant de fuite important entre les régions de drain et de canal. Alors qu'il est présenté un tracé particulier pour le transistor rattaché au corps 14, d'autres types de transistors rattachés au corps 14 pourraient être utilisés à la place de celui présenté sur la figure 4. Les concepteurs de circuits de protection
sont capables de déterminer quel type de transistor rattaché au corps il faut utiliser.
Les composants du dispositif 20 qui sont formés à l'intérieur d'une couche semiconductrice ont une épaisseur comprise dans l'intervalle 50 à 100 nm
(500 à 1 000 ). Dans cette description, l'aire interfaciale peut être exprimée sous
la forme d'une longueur, puisque l'aire est le produit de la longueur par l'épaisseur de la couche semiconductrice. Les aires interfaciales des diodes s'expriment par
des longueurs.
Le MOSFET rattaché au corps 14 comporte une diode de drain qui se forme lorsque la région de canal et la région de drain se rencontrent. On peut faire varier le courant de claquage destructif de la diode de drain polarisée en sens direct en modifiant le rapport de l'aire d'une région de source individuelle à l'aire de la région d'attache au corps (ce que l'on appelle la fréquence d'attache). Sur la figure , est présenté, pour trois rapports différents d'attache au corps, le tracé de la tension de polarisation en sens direct (Vf) en fonction du courant de polarisation en sens direct (If). Ces données se rapportent à un MOSFET ayant une largeur électrique totale de 25 num (il s'agit de la somme des largeurs des régions de source 36 particulières). La diode de drain a une longueur d'environ 50/mn. Lorsque le rapport d'attache source-corps (S/B) est de 1:1, il passe un courant d'environ 6 mA/,um avant destruction. Pour un rapport d'attache S/B valant 2,5:1, il passe un courant d'environ 4,6 mA//um avant destruction (36 aum pour la diode de drain), et, pour un rapport d'attache S/B valant 5:1, il passe un courant d'environ 3,0 mA/,un (31 unm pour la diode de drain). Comme représenté sur la figure 5, on peut
augmenter la capacité de transport de courant en diminuant la fréquence d'attache.
Ceci est partiellement dû au fait qu'il existe une plus grande aire disponible pour la diode de drain, mais aussi à une réduction de la résistance série de la diode, ce qui
réduit l'échauffement par effet Joule.
La figure 6 montre comment le rapport d'attache S/B affecte la tension de claquage d'une diode de drain polarisée en sens inverse d'un MOSFET. La
tension de claquage est la tension du drain (Vr) lorsque Ir devient supérieur à zéro.
Pour un rapport d'attache S/B valant 1:1, le claquage de la diode de drain se produit à un potentiel d'environ 7,0 V. Vr est d'environ 5,8 V pour un rapport d'attache S/B
de 2,5:1, et Vr est d'environ 5,0 V pour un rapport d'attache S/B de 5:1.
A l'avenir, les potentiels VDD vont se rapprocher de zéro. Lorsque le potentiel VDD diminue, le rapport d'attache S/B doit augmenter. Toutefois, si le rapport d'attache S/B devient trop grand, le bénéfice tiré des attaches au corps peut devenir trop faible du fait qu'une unique attache au corps aura trop de région de canal à attacher. Un rapport d'attache S/B supérieur à 10:1 peut constituer une limite supérieure pratique, mais ce nombre n'est pas cité d'une facçon visant à
limiter l'invention.
Les dimensions, mesurées électriquement, de certains des composants de la figure 3 sont présentées. La diode Zener 18 possède une aire superficielle de jonction pn d'une longueur valant environ 50unm, la diode Zener 19 possède une aire superficielle de jonction pn d'une longueur valant environ 400 um, et chacune des diodes Zener 15, 24, 25 et 29 possèdent une aire superficielle de jonction pn d'une valeur valant environ 25 /m. Le MOSFET 16 possède une longueur de canal effective d'environ 0,6 um et une largeur de canal effective d'environ 800,un, et le MOSFET 27 possède une longueur de canal effective d'environ 0,6/.m et une largeur de canal effective d'environ 400,um. Alors que les nombres cités constituent des valeurs particulières, les spécialistes sont capables de déterminer des dimensions, électriquement mesurées, assurant le meilleur fonctionnement de
leurs circuits.
Les modes de réalisation de l'invention permettent d'utiliser un circuit de protection d'entrée avec un dispositif du type SOI (semiconducteur sur isolant) de façon à protéger correctement les circuits numériques ou d'autres composants sensibles vis-à-vis de phénomènes électrostatiques apparaissant sur un plot d'entrée-sortie. La conception permet au plot d'entrée-sortie d'atteindre à la fois des tensions élevées et des tensions basses sans affecter de manière nuisible les circuits internes qui doivent être protégés. En cas de phénomène électrostatique, un courant peut circuler entre le plot d'entrée-sortie 12 et la ligne d'alimentation électrique VDD à la fois dans des conditions de polarisation négative et de polarisation positive, entre le plot d'entrée-sortie 12 et la ligne d'alimentation
électrique VSS à la fois dans des conditions de polarisation négative et de polari-
sation positive, et entre toute combinaison de deux plots d'entréesortie. La conception ne nécessite pas l'existence d'attaches traversant la couche d'isolant enterrée pour aller jusqu'à un substrat sous-jacent. Par conséquent, il est formé un véritable dispositif de type SOI contenant des circuits de protection d'entrée. Un autre avantage de l'invention est qu'elle peut être intégrée dans un processus de
fabrication sans que ceci n'ajoute d'opérations marginales ou difficiles.
Bien entendu, l'homme de l'art sera en mesure d'imaginer, à partir des
dispositifs dont la description vient d'être donnée à titre simplement illustratif et
nullement limitatif, diverses variantes et modifications ne sortant pas du cadre de l'invention.

Claims (5)

REVENDICATIONS
1. Circuit de protection, caractérisé par: un noeud de plot; un premier noeud d'alimentation électrique qui est couplé de façon à recevoir un premier potentiel (Vss); un premier transistor (14) possédant une première électrode de courant et une deuxième électrode de courant, o: la première électrode de courant du premier transistor (14) est couplée au premier noeud d'alimentation; et la deuxième électrode de courant du premier transistor (14) est couplée au noeud de plot; un deuxième transistor (16) possédant une première électrode de courant et une deuxième électrode de courant, o: la première électrode de courant du deuxième transistor (16) est couplée au premier noeud d'alimentation; et la deuxième électrode courant du deuxième transistor (16) est couplée au noeud de plot; un deuxième noeud d'alimentation électrique qui est couplé de façon à recevoir un deuxième potentiel (VDD) qui est supérieur au premier potentiel (VSS); et un moyen (18) de fixation de niveau de rail, possédant une première borne et une deuxième borne, o la première borne du moyen (18) de fixation de niveau de rail est couplée au premier noeud d'alimentation; et la deuxième borne du moyen (18) de fixation de niveau de rail est couplée
au deuxième noeud d'alimentation.
2. Circuit de protection, caractérisé par: un noeud de plot; un premier noeud d'alimentation électrique qui est couplé de façon à recevoir un premier potentiel (Vss); un premier transistor (14) rattaché au corps possédant un canal, une première électrode de courant et une deuxième électrode de courant, o: le canal et la première électrode de courant du premier transistor (14) rattaché au corps sont électriquement connectés ensemble et sont couplés au premier noeud d'alimentation; la deuxième électrode du premier transistor (14) rattaché au corps est couplée au noeud de plot; et une diode pn est formée à la jonction entre le canal et la deuxième électrode de courant du premier transistor (14) rattaché au corps; un deuxième transistor (16) possédant une première électrode de courant et une deuxième électrode de courant, o: la première électrode de courant du deuxième transistor (16) est couplée au premier noeud d'alimentation; et la deuxième électrode courant du deuxième transistor (16) est couplée au noeud de plot; un deuxième noeud d'alimentation électrique qui est couplé de façon à recevoir un deuxième potentiel (VDD) qui est supérieur au premier potentiel (Vss); une première diode Zener (18) possédant une borne positive et une borne négative, o: la borne positive de la première diode Zener (18) est couplée au premier noeud d'alimentation; et la borne négative de la première diode Zener (18) est couplée au deuxième noeud d'alimentation; et une deuxième diode Zener (19) possédant une borne positive et une borne négative, o: la borne positive de la deuxième diode Zener (19) est couplée au noeud de plot; et la borne négative de la deuxième diode Zener (19) est couplée au
deuxième noeud d'alimentation.
3. Dispositif du type semiconducteur sur isolant comprenant un plot (12) et un circuit de protection, o le circuit de protection est caractérisé par: un premier noeud d'alimentation électrique qui est couplé de façon à recevoir un premier potentiel (Vss); un premier transistor (14) possédant une première électrode de courant et une deuxième électrode de courant, o: la première électrode de courant du premier transistor (14) est couplée au premier noeud d'alimentation; et la deuxième électrode de courant du premier transistor (14) est couplée au plot; et le premier transistor (14) est un transistor (14) rattaché au corps; un deuxième transistor (16) possédant une première électrode de courant et une deuxième électrode de courant et une électrode de commande, o: la première électrode de courant et l'électrode de commande du deuxième transistor (16) sont connectées au premier noeud d'alimentation; et la deuxième électrode courant du deuxième transistor (16) est couplée au plot; un deuxième noeud d'alimentation électrique qui est couplé de façon à recevoir un deuxième potentiel (VDD) qui est supérieur au premier potentiel (VSS); et une première diode Zener (18) possédant une borne positive et une borne négative, o: la borne positive de la première diode Zener (18) est couplée au premier noeud d'alimentation; et la borne négative de la première diode Zener (18) est couplée au
deuxième noeud d'alimentation.
4. Dispositif du type semiconducteur sur isolant comprenant un plot (12) et un circuit de protection, o le circuit de protection est caractérisé par: un premier noeud d'alimentation électrique qui est couplé de façon à recevoir un premier potentiel (Vss); un premier transistor (14) rattaché au corps possédant un canal, une première électrode de courant et une deuxième électrode de courant, o: le canal et la première électrode de courant du premier transistor (14) rattaché au corps sont électriquement connectés ensemble et sont couplés au premier noeud d'alimentation; la deuxième électrode du premier transistor (14) rattaché au corps est couplée au plot; et une diode pn est formée à la jonction entre le canal et la deuxième électrode de courant du premier transistor (14) rattaché au corps; un deuxième transistor (16) possédant une première électrode de courant et une deuxième électrode de courant, o: la première électrode de courant du deuxième transistor (16) est couplée au premier noeud d'alimentation; et la deuxième électrode courant du deuxième transistor (16) est couplée au plot; un deuxième noeud d'alimentation électrique qui est couplé de façon à recevoir un deuxième potentiel (VDD) qui est supérieur au premier potentiel (Vss); une première diode Zener (18) possédant une borne positive et une borne négative, o: la borne positive de la première diode Zener (18) est couplée au premier noeud d'alimentation; et la borne négative de la première diode Zener (18) est couplée au deuxième noeud d'alimentation; et une deuxième diode Zener (19) possédant une borne positive et une borne négative, o: la borne positive de la deuxième diode Zener (19) est couplée au plot; et la borne négative de la deuxième diode Zener (19) est couplée au
deuxième noeud d'alimentation.
5. Dispositif du type semiconducteur sur isolant comprenant un premier plot (12), un deuxième plot (12') et un circuit de protection, o le circuit de protection est caractérisé par: un premier transistor (14) possédant une première électrode de courant et une deuxième électrode de courant, o: la première électrode de courant du premier transistor (14) est couplée à un troisième noeud; la deuxième électrode de courant est couplée à un premier noeud; un deuxième transistor (16) possédant une première électrode de courant et une deuxième électrode de courant, o: la première électrode de courant du deuxième transistor (16) est couplée au troisième noeud; et la deuxième électrode de courant du deuxième transistor (16) est couplée au premier noeud; un premier moyen (18) de fixation de niveau de rail possédant une première borne et une deuxième borne, o la première borne du premier moyen (18) de fixation de niveau de rail est couplée au troisième noeud; et la deuxième borne du premier moyen (18) de fixation de niveau de rail est couplée à un quatrième noeud; un troisième transistor (14') possédant une première électrode de courant et une deuxième électrode de courant, o: la première électrode de courant du troisième transistor (14') est couplée au troisième noeud; et la deuxième électrode de courant du troisième transistor (14') est couplée à un deuxième noeud; et un quatrième transistor (16') possédant une première électrode de courant et une deuxième électrode de courant, o: la première électrode de courant du quatrième transistor (16') est couplée au troisième noeud; et la deuxième électrode de courant du quatrième transistor (16') est couplée
au deuxième noeud.
FR9703675A 1996-04-01 1997-03-26 Circuit de protection et dispositif du type semiconducteur sur isolant comportant un tel circuit Expired - Fee Related FR2746964B1 (fr)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US08/625,858 US5726844A (en) 1996-04-01 1996-04-01 Protection circuit and a circuit for a semiconductor-on-insulator device

Publications (2)

Publication Number Publication Date
FR2746964A1 true FR2746964A1 (fr) 1997-10-03
FR2746964B1 FR2746964B1 (fr) 2003-10-10

Family

ID=24507904

Family Applications (1)

Application Number Title Priority Date Filing Date
FR9703675A Expired - Fee Related FR2746964B1 (fr) 1996-04-01 1997-03-26 Circuit de protection et dispositif du type semiconducteur sur isolant comportant un tel circuit

Country Status (9)

Country Link
US (1) US5726844A (fr)
JP (1) JP3345296B2 (fr)
KR (1) KR100387189B1 (fr)
DE (1) DE19712834B4 (fr)
FR (1) FR2746964B1 (fr)
GB (1) GB2311894B (fr)
HK (1) HK1003685A1 (fr)
IT (1) IT1290968B1 (fr)
SG (1) SG63688A1 (fr)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6046897A (en) * 1997-09-29 2000-04-04 Motorola, Inc. Segmented bus architecture (SBA) for electrostatic discharge (ESD) protection
US6049119A (en) * 1998-05-01 2000-04-11 Motorola, Inc. Protection circuit for a semiconductor device
US6369994B1 (en) * 1998-07-31 2002-04-09 International Business Machines Corporation Method and apparatus for handling an ESD event on an SOI integrated circuit
KR100353471B1 (ko) 1998-12-23 2002-11-18 주식회사 하이닉스반도체 데이터 센스 앰프
US6323522B1 (en) 1999-01-08 2001-11-27 International Business Machines Corporation Silicon on insulator thick oxide structure and process of manufacture
KR100353529B1 (ko) * 1999-06-29 2002-09-26 주식회사 하이닉스반도체 반도체 소자의 정전기 방지 구조
JP2002313947A (ja) * 2001-04-12 2002-10-25 Fuji Electric Co Ltd 半導体装置
US6933567B2 (en) * 2002-05-15 2005-08-23 Texas Instruments Incorporated Substrate pump ESD protection for silicon-on-insulator technologies
US6927957B1 (en) * 2002-07-18 2005-08-09 Newport Fab, Llc Electrostatic discharge clamp
DE10246098A1 (de) * 2002-10-02 2004-04-22 Epcos Ag Schaltungsanordnung
US8000067B1 (en) * 2003-05-15 2011-08-16 Marvell International Ltd. Method and apparatus for improving supply noise rejection
US9029949B2 (en) 2013-09-25 2015-05-12 International Business Machines Corporation Semiconductor-on-insulator (SOI) structures with local heat dissipater(s) and methods

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4989057A (en) * 1988-05-26 1991-01-29 Texas Instruments Incorporated ESD protection for SOI circuits
US5399507A (en) * 1994-06-27 1995-03-21 Motorola, Inc. Fabrication of mixed thin-film and bulk semiconductor substrate for integrated circuit applications
US5477414A (en) * 1993-05-03 1995-12-19 Xilinx, Inc. ESD protection circuit

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4063274A (en) * 1976-12-10 1977-12-13 Rca Corporation Integrated circuit device including both N-channel and P-channel insulated gate field effect transistors
US4173022A (en) * 1978-05-09 1979-10-30 Rca Corp. Integrated gate field effect transistors having closed gate structure with controlled avalanche characteristics
US4274193A (en) * 1979-07-05 1981-06-23 Rca Corporation Method for making a closed gate MOS transistor with self-aligned contacts
US4272881A (en) * 1979-07-20 1981-06-16 Rca Corporation Method for making a closed gate MOS transistor with self-aligned contacts with dual passivation layer
JPS6048106B2 (ja) * 1979-12-24 1985-10-25 富士通株式会社 半導体集積回路
KR920009015A (ko) * 1990-10-29 1992-05-28 김광호 반도체 칩의 보호회로

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4989057A (en) * 1988-05-26 1991-01-29 Texas Instruments Incorporated ESD protection for SOI circuits
US5477414A (en) * 1993-05-03 1995-12-19 Xilinx, Inc. ESD protection circuit
US5399507A (en) * 1994-06-27 1995-03-21 Motorola, Inc. Fabrication of mixed thin-film and bulk semiconductor substrate for integrated circuit applications

Also Published As

Publication number Publication date
DE19712834A1 (de) 1997-10-30
KR100387189B1 (ko) 2003-08-21
KR970072376A (ko) 1997-11-07
IT1290968B1 (it) 1998-12-14
GB2311894A (en) 1997-10-08
DE19712834B4 (de) 2007-02-08
GB2311894B (en) 2000-08-30
US5726844A (en) 1998-03-10
SG63688A1 (en) 1999-03-30
GB9706209D0 (en) 1997-05-14
FR2746964B1 (fr) 2003-10-10
JP3345296B2 (ja) 2002-11-18
HK1003685A1 (en) 1998-11-06
ITRM970135A1 (it) 1998-09-12
JPH1032309A (ja) 1998-02-03

Similar Documents

Publication Publication Date Title
EP0568421B1 (fr) Dispositif de protection d'un circuit intégré contre les décharges électrostatiques
EP0551038B1 (fr) Protection générale d'un circuit intégré contre les surcharges permanentes et décharges électrostatiques
EP0543742B1 (fr) Diode de protection monolithique basse tension à faible capacité
FR2812972A1 (fr) Dispositif a semiconducteur consistant en un thyristor pour la protection contre les decharges electrostatiques
FR2746964A1 (fr) Circuit de protection et dispositif du type semiconducteur sur isolant comportant un tel circuit
EP0320321B1 (fr) Dispositif de fusion d'un fusible d'un circuit intégré
JP2576433B2 (ja) 半導体装置用保護回路
EP0359680B1 (fr) Diode active intégrable
EP0543745B1 (fr) Transistor MOS à zener de protection intégrée
FR2676870A1 (fr) Structure de protection dans un circuit cmos contre le verrouillage.
FR2715504A1 (fr) Circuit intégré incorporant une protection contre les décharges électrostatiques.
EP0881681B1 (fr) Composant de protection d'un transitor MOS intégré contre des gradients de tension
JP4127007B2 (ja) 半導体装置
EP0895331B1 (fr) Dispositif de protection d'une charge électrique et circuit d'alimentation comportant un tel dispositif
FR2904473A1 (fr) Dispositif de protection d'un circuit integre contre les decharges electrostatiques
FR2784801A1 (fr) Composant de puissance portant des interconnexions
EP1638146A2 (fr) Circuit électronique à double alimentation et à moyens de protection contre les claquages, et moyens de protection correspondants
EP0820135B1 (fr) Microdisjoncteur statique autoblocable
EP0886316A1 (fr) Protection du caisson logique d'un composant incluant un transistor MOS de puissance intégré
EP0929140B1 (fr) Protection d'un transistor MOS vertical associé à des cellules de mesure
FR2652449A1 (fr) Dispositif de protection electrostatique pour broche de circuit integre.
EP1384267B1 (fr) Dispositif d'ajustement des circuits avant mise en boitier
FR3011121A1 (fr) Assemblage de puces de circuits integres comprenant un composant de protection contre les surtensions
KR19980043416A (ko) 이에스디(esd) 보호 회로
FR2987172A1 (fr) Dispositif semiconducteur bidirectionnel de protection contre les decharges electrostatiques, utilisable sur silicium sur isolant

Legal Events

Date Code Title Description
ST Notification of lapse

Effective date: 20081125