FR2530898A1 - Dispositif d'accord a boucle a verrouillage de phase - Google Patents
Dispositif d'accord a boucle a verrouillage de phase Download PDFInfo
- Publication number
- FR2530898A1 FR2530898A1 FR8221590A FR8221590A FR2530898A1 FR 2530898 A1 FR2530898 A1 FR 2530898A1 FR 8221590 A FR8221590 A FR 8221590A FR 8221590 A FR8221590 A FR 8221590A FR 2530898 A1 FR2530898 A1 FR 2530898A1
- Authority
- FR
- France
- Prior art keywords
- circuit
- signal
- control
- data
- frequency
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03J—TUNING RESONANT CIRCUITS; SELECTING RESONANT CIRCUITS
- H03J5/00—Discontinuous tuning; Selecting predetermined frequencies; Selecting frequency bands with or without continuous tuning in one or more of the bands, e.g. push-button tuning, turret tuner
- H03J5/02—Discontinuous tuning; Selecting predetermined frequencies; Selecting frequency bands with or without continuous tuning in one or more of the bands, e.g. push-button tuning, turret tuner with variable tuning element having a number of predetermined settings and adjustable to a desired one of these settings
- H03J5/0245—Discontinuous tuning using an electrical variable impedance element, e.g. a voltage variable reactive diode, in which no corresponding analogue value either exists or is preset, i.e. the tuning information is only available in a digital form
- H03J5/0272—Discontinuous tuning using an electrical variable impedance element, e.g. a voltage variable reactive diode, in which no corresponding analogue value either exists or is preset, i.e. the tuning information is only available in a digital form the digital values being used to preset a counter or a frequency divider in a phase locked loop, e.g. frequency synthesizer
- H03J5/0281—Discontinuous tuning using an electrical variable impedance element, e.g. a voltage variable reactive diode, in which no corresponding analogue value either exists or is preset, i.e. the tuning information is only available in a digital form the digital values being used to preset a counter or a frequency divider in a phase locked loop, e.g. frequency synthesizer the digital values being held in an auxiliary non erasable memory
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Superheterodyne Receivers (AREA)
- Channel Selection Circuits, Automatic Tuning Circuits (AREA)
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Abstract
A.SYNTHONISEUR. B.SYNTHONISEUR CARACTERISE PAR UN CIRCUIT INTEGRE UNIQUE 6 COMPORTANT UNE MEMOIRE FORMEE D'UN REGISTRE A DECALAGE 24, D'UN COMPTEUR 14, D'UN VERROU 20, AVEC UN DIVISEUR DE FREQUENCE 10 PROGRAMMABLE FOURNISSANT UN SIGNAL DE FREQUENCE ET UN DIVISEUR DE REFERENCE 19, CES DEUX FREQUENCES ATTAQUANT UN COMPARATEUR DE PHASE 21 COMMANDANT L'OSCILLATEUR LOCAL 4. C.L'INVENTION S'APPLIQUE NOTAMMENT AUX RECEPTEURS RADIO ET AUX TELEVISEURS.
Description
Dispositif d'accord à boucle à verrouillage de phase
La présente invention concerne un disposi-
tif d'accord (synthoniseur) à boucle à verrouillage de phase et notamment un synihoniseur à boucle à verrouillage de phase dont le nombre de lignes de signal branchées entre un circuit de commande et-une boucle à verrouillage de phase puisse être diminué, dont le nombre de bornes de sortie du circuit de commande puisse également être diminué et dont le programme de commande exécuté par le circuit de commande puisse être simplifié de façon à
réduire la capacité de la mémoire du circuit de commande.
On connait un système d'accord de l'art antérieur utilisé dans un récepteur de télévision et un
récepteur radio comportant un système d'accord ou syntho-
niseur de type PLL (c'est-à-dire à boucle à verrouillage
de phase) Dans ce synthoniseur PLL, la fréquence d'oscil-
lation de l'oscillateur local du circuit d'accord peut être modifiée de façon très précise en fonction de l a
fréquence de la porteuse d'une onde d'émission et la fré-
quence d'oscillation est très stable, si bien que ce cir-
cuit d'accord PLL S utilise très fréquemment à l'heure actuelle. La figure 1 montre un dispositif d'accord selon l'art antérieur de-type PLL appliqué à un récepteur de télévision Selon la figure 1, la référence a désigne
une antenne, la référence b un circuit d'accord, la réfé-
rence c un oscillateur commandé en tension (encore appelé oscillateur VCO) jouant le rôle d'oscillateur local dans le circuit d'accord b; la référence d est un circuit préscalaire pour la division en fréquence du signal de sortie de 1 oscillateur VCO d; la référence e sapplique
a un circuit intégré appelé circuit PLLIC (circuit inté-
gré à boucle à verrouillage de phase) et qui comporte un
diviseur programmable pour effectuer la division en fré-
quence du signal de sortie du circuit préscalaire d, un générateur de signal de fréquence de référence utilisant un quartz, un comparateur de phase qui compare la phase du signal de sortie du générateur de signal de fréquence de référence et celle du signal de sortie d'un diviseur
programmable etc La référence f désigne un filtre passe-
bas-qui applique le signal de sortie du comparateur de
phase du circuit PLLIC, e ou tension de commande de fré-
quence d'oscillation à la borne de commande de l'oscil-
lateur VCO c; la référence 9 désigne un circuit de com-
mande qui règle le circuit d'accord et est réalisé sous
la forme d'un micro-ordinateur sur une plaquette Lors-
que le circuit de commande g reçoit les signaux désignant
ou commandant un canal par l'intermédiaire d'un disposi-
tif d'entrée approprié tel qu'un clavier à dix touches ou analogue, ce circuit de commande g fournit en sortie
différents signaux vers les parties respectives en fonc-
tion du signal reçu.
En pratique, le circuit de commande g fournit un signal au circuit PPLIC e pour commander le rapport de division du diviseur programmable, un signal au circuit d'accord b tel qu'un signal de largeur de bande qui, comme par exemple au Japon, commute entre la bande inférieure VHF (canal 1 à 3), la bande supérieure VHF (canal 4 à canal 12) et la bande UHF (canal 13 à canal 62) et un signal pour le filtre passe-bas f de façon à définir sa constante de temps Dans le cas de l'affichage d'une
bande, le circuit de commande j fournit un signal d'af-
fichage de bande Au cas contraire, lorsqu'il faut d'au-
tres signaux de commande, le circuit de commande g four-
nit de tels signaux de commande.
' Dans le synthoniseur de l'art antérieur, lorsqu'un dispositif d'entrée tel qu'un clavier à dix touches (non représenté) est commandé pour désigner un certain canal tel que par exemple le canal 3 de la bande
VHF, le circuit de commande U fournit le signal de com-
mande au circuit PLLIC e et ainsi le rapport de division de son diviseur programmable est commuté sur une valeur permettant la réception du canal 3; la constante de
temps du filtre passe-bas f est commutée de façon appro-
priée par le signal de commutation du circuit de commande 9 De même, le circuit d'accord b est commuté dans la
bande VHF par le signal de commutation de bande du cir-
cuit de commande g.
En liaison avec le fait que le rapport de
division du diviseur programmable est commuté, l'oscil-
lateur VCO c génère le signal d'oscillation locale à une
fréquence correspondant par exemple à celle du canal 3.
Ce signal d'oscillation locale est mélangé au signal haute-fréquence appliqué au circuit d'accord b donnant
un signal de fréquence intermédiaire permettant par exem-
ple la réception de l'émission sur le canal 3 -En même temps, l'affichage de la bande par exemple l'expression
"inférieure" de VHF est réalisé.
La figure 2 montre un exemple de dispositif d'accord de type PLL d'un récepteur radio selon l'art antérieur Ce dispositif d'accord est différent de celui de la figure 1 uniquement par le fait que le dispositif précédent ne comporte pas de circuit préscalaire; ainsi
il n'y a pas de différence fondamentale entre les dispo-
sitifs des figures 1 et 2 La description du second cir-
cuit est de ce fait superflue.
Dans un tel dispositif d'accord de type PLL on rencontre différentes difficultés en premier lieu, le nombre des lignes de transmission de signal reliant le circuit d'accord b, le circuit PLLIC e etc au circuit de commande 1 est très important et le nombre de bornes de sortie nécessaires pour le circuit de commande g réalisé sur une seule plaquette est également important Ce point sera explicité en pratique dans le
cas d'un dispositif d'accord d'un récepteur de télévision.
En général étant donné la construction du système d'un
récepteur de télévision, le circuit d'accord b, le cir-
cuit PLLIC e, le circuit préscolaire d et le filtre
passe-bas f se trouvent dans la partie arrière du récep-
teur de télévision alors que le circuit de commande g doit se trouver approximité du dispositif d'entrée tel qu'un commutateur de sélection de canal ou analogue c'est-à-dire que le circuit de commande g se trouve à proximité du panneau de commande c'est-à-dire de la face avant du récepteur de télévision Dans ces conditions,
la distance séparant le circuit de commande 1 et le cir-
cuit d'accord b et le circuit PLLIC e, etc est relative-
ment grande et il faut prévoir de nombreuses lignes de connexion Toutefois, il est gênant de câbler de telles lignes longues dans le récepteur de télévision du fait de la construction du circuit, des caractéristiques électriques, le nombre de phases d'assemblage etc De plus, bien que la possibilité de traitement et le nombre de bornes du circuit de commande g réalisé sous forme de micro-ordinateur sur une seule plaquette soient limités,
le type d'objets à commander par celui-ci est relative-
ment important Pour résoudre cette difficulté, on uti-
lise des moyens avec une borne pour la sortie et une en-
trée correspondant à un ensemble de types de signaux,
qui sont retardés dans le temps Il en résulte un pro-
gramme de commande naturellement complexe.
La figure 3 montre un ordinogramme du pro-
gramme de commande du dispositif d'accord selon l'art an-
térieur Cet ordinogramme montre clairement qu'il n'est
pas simple La surface de mémoire nécessaire pour l'ins-
cription de ce programme est importante et le temps compté à partir du début de la commande jusqu'à son exécution est très long Si po-ur réduire ce temps, on utilise un micro-ordinateur effectuant des opérations à grande vitesse, pour le circuit de commande g, on arrive
à un coût très important.
La présente invention a pour but de créer
un dispositif d'accord de type PLL remédiant aux diffi-
cultés des solutions connues, permettant de réduire le nombre de lignes de transmission des signaux entre le circuit de commande et le circuit d'accord de type PLL et dont le programme de commande du circuit de commande puisse être simplifié et par suite permettre de réduire
la capacité de la mémoire pour le circuit de commande.
A cet effet, l'invention concerne un dispo-
sitif d'accord ou synthoniseur à boucle verrouillée en phase, comportant un oscillateur commandé en tension fonctionnant comme oscillateur local du circuit d'accord, un diviseur programmable recevant le signal-de sortie de l'oscillateur commandé en tension, un générateur de signal de fréquence de référence, un comparateur de phase qui reçoit le signal de sortie de l'oscillateur commandé en
tension et le signal de sortie du générateur de signal -
de fréquence de référence et qui fournit le signal de sortie à l'oscillateur commandé en tension, le diviseur programmable, le générateur de signal de fréquence de référence et le comparateur de phase étant réalisés sous la forme d'un seul circuit intégré, et un circuit de
commande réalisé séparément du circuit intégré pour four-
nir une donnée de commande au diviseur programmable du
circuit intégré, dispositif caractérisé en ce que le cir-
cuit intégré comporte en outre une mémoire pour enregis-
trer les données de commande qui sont fournies en série par le circuit de commande et pour appliquer en parallèle
les données de commande vers le diviseur programmable.
La présente invention sera décrite plus en détail à l'aide des dessins annexés, dans lesquels:
la figure 1 est un schéma-bloc d'un syn-
thoniseur selon l'art antérieur appliqué à un récepteur
de télévision.
la figure 2 est un schéma-bloc d'un exem-
ple de synthoniseur connu appliqué à un récepteur radio.
la figure 3 est un ordinogramme d'un exemple de programme de commande d'un synthoniseur selon
les figures 1 ou 2.
la figure 4 est un schéma-bloc d'un exem-
ple de synthoniseur selon l'invention.
les figures SA-5 B sont des chronogramnines respectifs montrant les variations des signaux respectifs
lors de l'introduction des données.
la figure 6 est un ordinogramme d'un
exemple de programme de commande du circuit de commande.
les figures 7 A et 7 B montrent chacune un
signal de donnée fourni par le circuit de commande.
DESCRIPTION D'UN MODE DE REALISATION PREFERENTIEL:
La figure 4 est un schéma correspondant à l'application d'un synthoniseur selon l'invention à un récepteur de télévision Dans cette figure, la référence numérique 1 désigne une antenne de réception d'une onde
d'émission de télévision; la référence 2 désigne un cir-
cuit d'accord qui amplifie seulement un signal de fré-
quence élevée ou fréquence radio (RF) provenant de l'émetteur choisi parmi les émetteurs reçus par l'antenne 1 pour donner par conversion de fréquence un signal de fréquence intermédiaire (IF) Ce signal IF est appliqué
par la borne 3 à un amplificateur de fréquence intermé-
diaire (IF) non représenté prévu dans l'étage suivant.
La référence numérique 4 désigne un oscil-
lateur commandé en tension (VCO) fonctionnant comme
oscillateur local dans le circuit d'accord 2 Cet oscil-
lateur VCO 4 génère un signal dont la fréquence corres- pond à la tension de commande; ce signal est mélangé au
signal RF amplifié dans le circuit d'accord 2 pour don-
ner le signal IF.
A la figure 4, la référence numérique 5 désigne un circuit préscolaire qui assure la division en fréquence du signal de sortie de l'oscillateur VCO 4 et
dont le rapport de division peut être modifié selon cer-
tains échelons par le signal de commutation de bande à partir d'un circuit PLLIC (circuit intégré de la boucle verrouillée en phase) décrit ultérieurement Ainsi, on
peut fixer le rapport de division à une valeur correspon-
dant à la bande à laquelle appartient l'onde d'émission de l'émetteur de télévision pour choisir le rapport de
division Le circuit préscalaire 5 est nécessaire seule-
ment si le circuit PLLIC ne peut recevoir directement le signal de sortie de l'oscillateur VCO 4 du fait de sa fréquence; la caractéristique du circuit PLLI C sera
décrite ultérieurement; le signal de sortie de l'oscil-
lateur VCO 4 est ainsi appliqué après division au circuit
PLLIC, de sorte qu'à la réception de l'émission en modu-
lation de fréquence FM, le circuit 5 est inutile.
A la figure 4, la référence numérique 6 représente un circuit PLLIC qui est composé globalement d'un diviseur programmable, d'un comparateur de phase, d'un générateur de signal de fréquence de référence etc formant un circuit d'accord de type PLL; ce circuit est réalisé pour s'appliquer à la sélection de n'importe quelle émission d'onde moyenne AM, d'onde- courte AM, de modulation de fréquence FM, de télévision VHF et de télévision UHF La référence 7 s'applique à la borne (FTI) utilisée comme borne d'entrée pour la réception d'une émission FM et de l'émission de télévision (VHF et UHF) La borne d'entrée 7 reçoit le signal de sortie du
circuit préscolaire 5 Le-signal fourni à la borne d'en-
trée 7 est appliqué par un amplificateur 8 et un circuit de commutation 9 à un diviseur programmable 10 du circuit
PLLIC 6 Il est prévu une borne 11 servant de borne d'en-
trée (AMI) pour une émission en modulation d'amplitude AM (ondes courte et moyenne) Le signal appliqué à la borne 11 est fourni par un amplificateur 12 et un circuit
de commutation 13 au diviseur programmable 10.
Le diviseur programmable 10 divise le si-
gnal de l'oscillateur VCO 4 déjà divisé par le circuit -
préscalaire 5; le rapport de division du diviseur pro-
grammable 10 est commandé par le signal à bits multiples enregistré dans le compteur 14 du circuit PLLIC 4 Un oscillateur à quartz 15 est prévu pour générer un signal de fréquence de référence; l'élément oscillant à quatz 16 est branché par les bornes 17 et 18 à l'oscillateur à quartz 15 Le signal généré par l'oscillateur à quartz 15 est divisé par un diviseur de référence 19 pour donner
un signal de fréquence de référence Le rapport de divi-
sion du diviseur de fréquence 19 est commandé par un si-
gnal à bits multiples enregistré dans un circuit de ver-
rouillage 20 Ainsi la fréquence du signal de fréquence de référence est modifiée par le rapport de division du
diviseur de référence 19.
La raison de la variation de la fréquence de référence du signal de fréquence de référence est la
suivante Les émissions de poste d'émission ont des fré-
quences de porteuse qui sont maintenues de façon précise à des valeurs déterminées mais il arrive parfois que la fréquence du signal RF du magnétoscope dévie légèrement par rapport à la valeur de réglage et ainsi on est en présence d'une légère variation de la fréquence de la
porteuse Pour assurer l'accord précis dans les cas ci-
dessus, il faut toujours détecter la fréquence de la por-
teuse et modifier quelque peu la fréquence de référence en fonction du résultat de la détection A cet effet, on modifie la fréquence de référence en réglant le rapport de division du diviseur de référence 19 comme indiqué. Dans l'exemple de l'invention représenté à la figure 4, il est prévu un comparateur de phase 21 qui compare la phase du signal de sortie du diviseur programmable 10 avec celle du diviseur de référence 19 et la tension de sortie est fournie par la borne 22 à un filtre passe-bas décrit ultérieurement Il est également
prévu un circuit de contrôle de temps 23 qui règle l'ins-
tant des opérations des différents circuits du circuit
PLLIC 6; un registre à décalage 24 qui reçoit les don-
nées bit par bit d'un circuit de commande décrit ulté-
rieurement par l'intermédiaire du circuit de commande de temps 23; une borne d'entrée de données (DIN) 25 qui reçoit les données du circuit de commande; une borne d'entrée de signal de commande (LAT) 26 qui reçoit le signal d'ordre de verrouillage du circuit de commande
une borne d'entrée de cadence (CLK) 27 qui reçoit l'im-
pulsion de commande de cadence du circuit de commande des bornes de sortie 28 et 29 qui reçoivent les signaux
de commutation tels que le signal de commutation de ban-
de ou autre Dans un but de simplification, les bornes d'alimentation de masse etc n'ont pas été représentées
à la figure 4.
A la figure 4, la référence numérique 30 désigîitle filtre passe-bas mentionné ci-dessus qui applique la tension de sortie du comparateur de phase 21 à l'oscillateur VCO 4 du circuit d'accord 2 La constante de temps du filtre passe-bas 30 est modifiée sur quelques échelons par le signal de commutation de la bande ou autre. L'oscillateur VCO 4, le circuit préscalaire - , le circuit PLLIC 6 et le filtre passe-bas 30 décrits
ci-dessus forment le circuit d'accord 31.
A la figure 4, la référence numérique 32 désigne le circuit de commande mentionné ci-dessus qui commande le circuit d'accord 31 et qui est constitué par
un micro-ordinateur réalisé sur une seule plaquette Lors-
que le circuit de commande 32 reçoit un signal d'entrée
de touches pour la sélection du canal à partir d'un dis-
positif d'entrée tel qu'un clavier à dix touches, non représenté, il génère différentes données de commande en
réponse et applique celles-ci à la borne d'entrée de don-
nées 25 du circuit PLLIC 6 En outre, le circuit de com-
mande 32 fournit le signal d'ordre de verrouillage et l'impulsion de commande de cadence au circuit PLLIC 6 pour en commander le fonctionnement De plus, le circuit de commande 32 règle en plus du circuit de commande 31 tel qu'un élément d'affichage ou une partie d'affichage de canal, un circuit de télécommande etc. Comme décrit ci- dessus, le synthoniseur selon l'invention, représenté à la figure 4 se compose du circuit d'accord 31 et du circuit de commande 32
commandant le précédent.
La description suivante concerne le fonc-
tionnement du synthoniseur selon l'invention tel que décrit ci-dessus Lors de la fermeture du commutateur d'alimentation du récepteur de télévision, les différents
signaux de données sont générés par le circuit de com-
mande 32 en fonction de cette opération Dans les données fournies par le circuit de commande 32, il y a également les données fixant le rapport de division du diviseur de
référence 19; les données de sélection de la borne d'en-
trée pour choisir la borne d'entrée parmi les bornes d'entrée 7 et 11 pour recevoir le signal; la donnée de commutation de bande; la donnée définissant le rapport de division du diviseur programmable 10 etc Comme
représenté à la figure 5 A, le signal d'ordre de verrouil-
lage passe au niveau "bas" (qui sera appelé ci-après niveau "L") en premier lieu pour faire passer le circuit PLLIC 6 en mode acquisition de données Dans ce mode d'acquisition de données (figures 5 B et 5 C), les données DO, DI sont mises bit par bit dans le registre à décalage 24 du circuit PLLIC 6 par le circuit de commande
32 par le flanc montant de chaque impulsion de cadence.
Les données introduites à ce moment telles que celles
représentées à la figure 7 A c'est-à-dire les données RO-
R 13 qui définissent le rapport de division du diviseur de référence 19, les données P Il et PI 2 de sélection de la borne d'entrée, les données A et B de commutation de
bande et les données de direction de verrouillage C -
Après la fin de l'émission des données ci-dessus, le cir-
cuit de commande 32 fait passer le signal d'ordre de ver-
rouillage au niveau "haut" (qui sera appelé ci-après "niveau H"I) comme représenté à la figure 5 A. Puis, les données fournies au registre à
décalage 24 sont maintenues à l'état verrouillé En fonc-
tion de l'état du signal du dernier bit (MSB) des données verrouillées dans le registre à décalage 24, les données
sont décalées en parallèle vers le circuit de verrouil-
lage 20 Le signal de dernier bit C des données intro-
duites dans le registre à décalage 24 servant de signal d'ordre déterminant si les données du registre à décalage
24 sont fournies au compteur 14 ou au circuit de verrouil-
lage 20 Par exemple si le signal de dernier bit C est
à l'état "L", les données fournies au circuit de verrouil-
lage 20 assurent le verrouillage des données d'entrée.
Il en résulte en premier lieu que le rapport de division
du diviseur de référence 19 est -défini par la donnée enre-
gistrée dans le circuit de verrouillage 20 En outre, lorsque les données de sélection de bornes d'entrée PII et P 12 sont toutes deux au niveau "H", le circuit de commutation 19 est fermé (à la réception d'une émission de radio AM, la donnée de sélection de la borne d'entrée
PI 2 passe au niveau "L" et-ainsi le circuit de commuta-
tion 13 devient passant% En outre, les signaux de commutation de bande ou de données A et B ( 2 bits)
sont fournis par les bornes 28 et 29 qui sont alors ap-
pliquées au circuit d'accord 2, au filtre passe-bas 30.
et à la partie d'affichage de bande (non représentée à la figure 4) La donnée de commutation de bande assure la commutation du circuit d'accord 2 sur la bande inférieure
VHF, la bande supérieure VHF ou la bande UHF, avec char-
gement de la constante de temps du filtre passe-bas 30 et du rapport de division du circuit préscalaire 5 ainsi
que l'affichage de la bande choisie sur la partie d'affi-
chage de bande (non représentée) -
Puis, le circuit de commande 32 modifie le -signal d'ordre de verrouillage et le fait passer de l'état "H" à l'état "L" comme représenté à la figure 5 A. Puis, les signaux ou données NO-Nll représentés à la figure 7 B et qui définissent le rapport de division du diviseur programmable 10 sont fournis bit par bit par
chaque flanc montant de l'impulsion de cadence du cir-
cuit de commande 32 au registre à décalage 24 (figures B et 5 C) Après l'introduction des données dans le regis- tre à décalage 24, le signal d'ordre de verrouillage passe de l'état "L" à l'état "H" comme représenté à la
figure 5 A et les données sont maintenues à l'état ver-
rouillé dans le registre à décalage 24 Par la commande du signal de dernier bit (MSB) (dans ce cas, le signal C est à l'état "H"), les données sont décalées en parallèle dans le compteur 14 et y sont verrouillées En outre, le rapport de division du diviseur programmable 10 commute
sur la valeur désignée par la donnée Comme décrit ci-
dessus, les données sont introduites dans le circuit PLLIC 6 en deux étapes comme dans l'exemple représenté i
de l'invention.
A la fin de l'opération ci-dessus, le com-
parateur de phase 21 compare la phase du signal d'entrée
du diviseur programmable 10 avec celle du signal de fré-
quence de réfrence du diviseur de référence 19, puis fournit la tension de commande dont le niveau correspond à la différence de phase Cette tension de commande est appliquée par le filtre passe-bas 30 à l'oscillateur VCO 4 pour que cet oscillateur VCO 4 fournisse le signal d'oscillation locale à la fréquence correspondant à la
fréquence porteuse de l'émission de l'émetteur choisi.
Puis, le signal d'oscillation locale est mélangé au signal RF pour donner lesignal IF qui est alors fourni par la borne 3 à l'amplificateur IF non représenté pour permettre la réception ou la reproduction de l'émission choisie. Si le canal commute et si le changement de bande est accompagné, l'opération décrite ci-dessus se répète Toutefois, lorsque le changement de canal se fait dans la même bande, seules les données définissant le rapport de division du diviseur programmable 10 changent, cette opération n'est pas effectuée pour changer les données définissant le rapport de division du diviseur de référence 19, les données de commutation de la bande etc R
ainsi que les données de sélection d'entrée Il est pos-
sible dans le cas d'un changement de canal sans change-
ment de bande de mettre le compteur 14 en mode de compta-
ge par exemple en utilisant le signal d'ordre de verrouil-
lage "H" et les données déjà enregistrées dans le compteur 14 pour définir le rapport de division, en les augmentant
ou en les diminuant unité par unité par 1-e signal appli-
qué à la borne d'entrée 25 pour modifier rapidement la
fréquence de réception.
Dans l'exemple de l'invention tel que représenté, la transmission des données entre le circuit de commande 32 et le circuit PPLIC 6 se fait bit par bit toutefois, si le nombre de lignes de signal d'entrée de données est augmenté de façon appropriée, il est possible de transmettre des données à plusieurs bits, en même temps pour réduire le temps nécessaire à l'opération de
sélection de canal.
Le circuit de commande 32 commande le cir-
cuit autre que le circuit d'accord 31 La figure 6 est un ordinogramme dlun exemple de programme de commande du
circuit d'accord 31 et de la commande des parties du cir-
cuit autre que le circuit 31.
Comme décrit ci-dessus, le synthoniseur selon l'invention comporte un circuit d'accord de type PLL qui reçoit le signal d'entrée de l'oscillateur VCO fonctionnant-comme oscillateur local du circuit d'accord et qui est divisé par un circuit préscalaire et par le
diviseur programmable ou seulement par le diviseur pro-
grammable; la phase du signal de division est comparée a celle du signal de fréquence de référence fourni par le générateur de signal de fréquence de référence; cette comparaison est faite par un comparateur de phase et la tension de sortie de ce comparateur est appliquée soit
par l'intermédiaire d'un filtre passe-bas, soit directe-
ment à l'oscillateur VCO pour en commander la fréquence d'oscillation et le circuit de commande qui règle le
circuit d'accord ci-dessus de type PLL Dans ces condi-
tions, certains circuits qui forment le circuit d'accord
tels que par exemple le diviseur programmable, le généra-
teur de signal de fréquence de référence, le comparateur
* de phase etc sont réalisés sous la forme d'un seul cir-
cuit intégré Les signaux de commande respectifs du cir-
cuit de commande servant à commander le circuit d'accord
sont tous fournis au seul circuit intégré, sont provi-
soirement mis en mémoire dans le circuit intégré, puis sont émis vers les circuits respectifs à l'intérieur du
circuit intégré et vers le circuit à l'extérieur du cir-
cuit intégré Cela permet de réduire le nombre de lignes de transmission de signaix reliant le circuit de commande et le circuit d'accord et ainsi le nombre de bornes du circuit de commande nécessaires pour réaliser l'accord. Cela signifie que dans le synthoniseur selon l'invention, les signaux de commande respectifs fournis par le circuit de commande au circuit d'accord sont tous appliqués au seul circuit intégré (PLLIC 6 dans l'exemple représenté) circuit qui comporte le diviseur programmable, le compa-
rateur de phase, le générateur de signal de fréquence de référence etc faisant partie du circuit d'accord et ces signaux sont mis en mémoire provisoirement dans le
circuit intégré, puis sont fournis aux différents cir-
cuits faisant partie du circuit intégré ainsi qu'aux
circuits à l'extérieur du circuit intégré.
Ainsi, les signaux de commande peuvent se transmettre du circuit de commande vers le circuit d'accord par un nombre réduit de lignes de transmission de signaux, reliant le circuit de commande et le circuit
intégré ainsi que le nombre de bornes du circuit de com-
mande nécessaires pour réaliser l'accord Il en résulte
qu'il est inutile d'utiliser une borne du circuit de com-
mande en surimpression et ainsi il est inutile d'avoir un circuit de verrouillage à l'extérieur à cause de'la surimpression sur la borne En outre et en liaison avec ce qui précède, le programme de commande du circuit de
commande est très simple comme le montre la figure 6.
Du fait que le programme de commande est simple, il né-
cessite moins d'emplacement dans la mémoire du circuit de commande, si bien qu'une mémoire de faible capacité est suffisante En outre, le temps nécessaire entre le début de la commande et son-exécution est évidemment court,
de sorte que même si l'on n'utilise pas de circuit inté-
gré travaillant à grande vitesse, comme circuit intégré formant le circuit de commande et le circuit d'accord, l'opération de mise à l'accord se fait à une vitesse relativement élevée On réalise ainsi un synthoniseur
sans utiliser de circuit intégré co 6 teux.
R E V E N D ICAT I O N S
1 ) Synthoniseur à boucle à verrouillage de phase comportant un oscillateur commandé en tension
(VCO, 4) qui fonctionne comme oscillateur local du cir-
cuit d'accord, un diviseur programmable ( 10) qui reçoit
le signal de sortie de l'oscillateur commandé en ten-
sion (VCO, 4), un générateur de signal de fréquence de référence ( 19), un comparateur de phase ( 21) qui reçoit le signal de sortie de l'oscillateur commandé en tension
(VCO, 4) et le signal de sortie du générateur de fréquen-
ce de référence ( 19), et qui fournit le signal de sortie ( 22) à l'oscillateur commandé en tension (VCO, 4), le diviseur programmable ( 10) , le générateur de signal de fréquence de référence ( 19) et le comparateur de phase ( 21) étant réalisés sous la forme d'un circuit intégré
unique ( 6) et un circuit de commande ( 32) séparé du cir-
cuit intégré ( 6) pour fournir une donnée de commande au diviseur programmable ( 10) du circuit intégré unique ( 6),9 synthoniseur caractérisé en ce que le circuit intégré ( 6) comporte une mémoire ( 24, 14, 20) pour enregistrer
la donnée de commande qui est fournie en série au cir-
cuit de commande et appliquer cette donnée-de commande
en parallèle au diviseur programmable ( 10).
2 ) Synthoniseur selon la revendication 1, caractérisé par un filtre passe-bas ( 30) branché entre le comparateur de phase ( 21) et l'oscillateur commandé
en tension (VCO, 4), dont la constante de temps est com-
mandée par une partie de la donnée de commande parallèle
dela mémoire ( 24, 14, 20).
3 ) Synthoniseur selon la revendication 2, caractérisé en ce qu'il comporte un circuit préscalaire ( 5) branché entre l'oscillateur commandé e-n tension (VCO
4) et le diviseur programmable ( 10), le rapport de divi-
sion du circuit préscalaire ( 5) étant commandé par une
partie des données en parallèle.
) Synthoniseur selon la revendication
1, caractérisé en ce que la mémoire se compose d'un regis-
tre à décalage ( 24) pour enregistrer les données en sé-
rie du circuit de commande ( 32), un compteur ( 14) prévu entre le diviseur programmable ( 10) et le registre à décalage ( 24), un circuit de verrouillage ( 20) branché
entre le registre à décalage ( 24) et le diviseur de réfé-
rence ( 19) et un circuit de commande de temps ( 23) four-
nissant les impulsions de décalage au registre à décalage
( 24).
) Synthoniseur selon la revendication 4,
caractérisé en ce que la donnée de commande est enregis-
trée dans le registre à décalage ( 24).
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56207303A JPS58107715A (ja) | 1981-12-22 | 1981-12-22 | 選局装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| FR2530898A1 true FR2530898A1 (fr) | 1984-01-27 |
| FR2530898B1 FR2530898B1 (fr) | 1989-06-30 |
Family
ID=16537537
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| FR828221590A Expired FR2530898B1 (fr) | 1981-12-22 | 1982-12-22 | Dispositif d'accord a boucle a verrouillage de phase |
Country Status (7)
| Country | Link |
|---|---|
| US (1) | US4521744A (fr) |
| JP (1) | JPS58107715A (fr) |
| CA (1) | CA1183621A (fr) |
| DE (1) | DE3247082A1 (fr) |
| FR (1) | FR2530898B1 (fr) |
| GB (1) | GB2118382B (fr) |
| NL (1) | NL191274C (fr) |
Families Citing this family (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS58172031A (ja) * | 1982-04-01 | 1983-10-08 | Sony Corp | アツプダウンカウンタ制御回路 |
| US4603438A (en) * | 1984-09-28 | 1986-07-29 | Rca Corporation | Tuning system with provisions for skipping nonpreferred tuning positions |
| WO1987006076A1 (fr) * | 1986-04-04 | 1987-10-08 | Plessey Overseas Limited | Synthetiseur de frequences |
| US4672299A (en) * | 1986-05-23 | 1987-06-09 | American Telephone And Telegraph Co. | Clock control circuit for phase control |
| GB2191352A (en) * | 1986-06-06 | 1987-12-09 | Plessey Co Plc | Frequency synthesiser |
| WO1989001261A1 (fr) * | 1987-07-28 | 1989-02-09 | Plessey Overseas Limited | Synthetiseur de frequence |
| US4811424A (en) * | 1987-04-24 | 1989-03-07 | Bell Communications Research, Inc. | Rapid phase correcting carrier recovery circuit |
| US4947382A (en) * | 1989-04-11 | 1990-08-07 | Vista Labs, Inc. | Direct digital locked loop |
| JPH03224322A (ja) * | 1990-01-29 | 1991-10-03 | Toshiba Corp | 選局回路 |
| KR960014676B1 (ko) * | 1993-12-29 | 1996-10-19 | 양승택 | 위성통신용 저속 데이타 전용 단말 지구국의 송신 기준주파수 발진기(tro) |
| JPH07312564A (ja) * | 1994-05-17 | 1995-11-28 | Alps Electric Co Ltd | チューナ装置 |
| DE69811374T2 (de) * | 1998-11-27 | 2003-12-18 | Asulab S.A., Marin | Hochfrequenztaktgenerator unter Verwendung eines Referenztaktgenerators |
| US6856180B1 (en) | 2001-05-06 | 2005-02-15 | Altera Corporation | Programmable loop bandwidth in phase locked loop (PLL) circuit |
| US6744277B1 (en) | 2001-05-06 | 2004-06-01 | Altera Corporation | Programmable current reference circuit |
| US6798302B2 (en) | 2001-05-06 | 2004-09-28 | Altera Corporation | Analog implementation of spread spectrum frequency modulation in a programmable phase locked loop (PLL) system |
| US7242229B1 (en) * | 2001-05-06 | 2007-07-10 | Altera Corporation | Phase locked loop (PLL) and delay locked loop (DLL) counter and delay element programming in user mode |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4117407A (en) * | 1975-04-30 | 1978-09-26 | Tokyo Shibaura Electric Co., Ltd. | Frequency synthesizer tuner |
| GB2015837B (en) * | 1978-02-22 | 1982-06-03 | Plessey Co Ltd | Frequency synthesis control system |
| JPS6026324B2 (ja) * | 1979-06-27 | 1985-06-22 | 日本電気ホームエレクトロニクス株式会社 | 受信機の選局装置におけるメモリへの選局デ−タ書き込み動作確認装置 |
| JPS5696538A (en) * | 1979-12-29 | 1981-08-04 | Sony Corp | Synthesizer receiver |
| JPS56104525A (en) * | 1980-01-25 | 1981-08-20 | Hitachi Ltd | Pll frequency synthesizer tuner |
| US4321555A (en) * | 1980-04-16 | 1982-03-23 | King Radio Corporation | Universal frequency synthesizer |
-
1981
- 1981-12-22 JP JP56207303A patent/JPS58107715A/ja active Granted
-
1982
- 1982-12-14 CA CA000417663A patent/CA1183621A/fr not_active Expired
- 1982-12-17 US US06/450,793 patent/US4521744A/en not_active Expired - Lifetime
- 1982-12-20 DE DE19823247082 patent/DE3247082A1/de not_active Ceased
- 1982-12-22 GB GB08236459A patent/GB2118382B/en not_active Expired
- 1982-12-22 FR FR828221590A patent/FR2530898B1/fr not_active Expired
- 1982-12-22 NL NL8204952A patent/NL191274C/xx not_active IP Right Cessation
Non-Patent Citations (4)
| Title |
|---|
| ELECTRONIC COMPONENTS & APPLICATIONS, volume 1, no. 4, août 1979, (EINDHOVEN, NL); U. SCHILLHOF: "Part 3 - Introduction to microcomputer-controlled radio tuning system", pages 239-248 * |
| IEEE TRANSACTIONS ON CONSUMER ELECTRONICS, volume CE-26, no. 3, août 1980, (NEW YORK, US); T. YAMADA et al.: "A high speed NMOS PLL-synthesizer LSI with on-chip prescaler for AM/FM receivers", pages 289-296 * |
| IEEE TRANSACTIONS ON CONSUMER ELECTRONICS, volume CE-27, no. 3, août 1981, (NEW YORK, US); D. PRESLAR et al.: "An ECL/I2L frequency synthesizer for AM/FM radio with an alive zone phase comparator", pages 220-226 * |
| IEEE TRANSACTIONS ON CONSUMER ELECTRONICS, volume CE-27, no. 3, août 1981, (NEW YORK, US); U. APETZ et al.: "A 120 MHz AM/FM PLL-IC with dual on-chip programmable charge pump/filter Op-Amp", pages 234-242 * |
Also Published As
| Publication number | Publication date |
|---|---|
| GB2118382B (en) | 1985-07-03 |
| DE3247082A1 (de) | 1983-07-28 |
| GB2118382A (en) | 1983-10-26 |
| JPS58107715A (ja) | 1983-06-27 |
| US4521744A (en) | 1985-06-04 |
| JPH0251288B2 (fr) | 1990-11-07 |
| FR2530898B1 (fr) | 1989-06-30 |
| CA1183621A (fr) | 1985-03-05 |
| NL8204952A (nl) | 1983-07-18 |
| NL191274B (nl) | 1994-11-16 |
| NL191274C (nl) | 1995-04-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0559883B1 (fr) | Dispositif de transmission numerique et recepteur a conversion directe | |
| FR2530898A1 (fr) | Dispositif d'accord a boucle a verrouillage de phase | |
| FR2714242A1 (fr) | Dispositif de filtrage pour utilisation dans un contrôleur à boucle asservie en phase. | |
| EP2421214B1 (fr) | Récepteur de signaux radiofréquences FSK à faible débit et à conversion directe | |
| FR2715012A1 (fr) | Synthèse en fréquence par fractions N à correction d'erreur résiduelle et procédé associé. | |
| FR2481549A1 (fr) | Dispositif de synthese et de demodulation combinees pour recepteurs d'ondes modulees en frequence et recepteur le comportant | |
| FR2798019A1 (fr) | Synthetiseur de frequences a boucle de phase | |
| EP0746114A1 (fr) | Dispositif d'émission radio à modulation de fréquence | |
| EP0424201B1 (fr) | Décodeur pour décoder un son crypté de télévision | |
| FR2471703A1 (fr) | Circuit a boucle verrouillee en phase | |
| EP0302562B1 (fr) | Synthétiseur de fréquences présentant un dispositif indicateur d'accord | |
| FR2488472A1 (fr) | Dispositif de selection de canal | |
| FR2472886A1 (fr) | Recepteur a synthetiseur de frequence | |
| EP0661816A1 (fr) | Synthétiseur de fréquences à boucle unique et ensemble électronique comportant un tel synthétiseur | |
| EP1193877A1 (fr) | Synthétiseur de fréquences à diviseur fractionnaire et à réponse rapide, et procédé de synthèse de fréquences correspondant | |
| EP0055670B1 (fr) | Circuit de réglage du rapport cyclique d'un signal périodique impulsionnel et dispositif multiplicateur de fréquence par 2n, incluant ce circuit de réglage | |
| EP1133060B1 (fr) | Boucle à verrouillage de phase permettant de générer un signal de référence ayant une grande pureté spectrale | |
| FR2552282A1 (fr) | Procede et dispositif de demodulation coherente de porteuse a modulation numerique | |
| EP0319415B1 (fr) | Dispositif d'asservissement rapide et à faible bruit de la fréquence et de la phase d'un signal à un signal imposé | |
| FR2552955A1 (fr) | Procede de commande de la frequence d'un oscillateur et circuit de commande a boucle d'asservissement de phase | |
| EP0748093A1 (fr) | Système de transmission numérique muni de moyens décisionnels de changement de mode de synchronisation | |
| EP1211811A1 (fr) | Dispositif de comparaison de fréquences à faible inertie temporelle | |
| EP1411638B1 (fr) | Procédé et dispositif de génération d'un signal ayant une fréquence égale au produit d'une fréquence de référence par un nombre réel | |
| EP1113579A1 (fr) | Procédé pour diviser la fréquence d'un signal | |
| FR2513055A1 (fr) | Dispositif d'accord de recepteur de television avec un appareil de reglage electronique de frequence |