Nothing Special   »   [go: up one dir, main page]

ES2251136T3 - Procedimiento para la fabricacion de componentes semiconductores de potencia. - Google Patents

Procedimiento para la fabricacion de componentes semiconductores de potencia.

Info

Publication number
ES2251136T3
ES2251136T3 ES99112146T ES99112146T ES2251136T3 ES 2251136 T3 ES2251136 T3 ES 2251136T3 ES 99112146 T ES99112146 T ES 99112146T ES 99112146 T ES99112146 T ES 99112146T ES 2251136 T3 ES2251136 T3 ES 2251136T3
Authority
ES
Spain
Prior art keywords
wafer
layer
conductivity
emitter
endowment
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
ES99112146T
Other languages
English (en)
Inventor
Reinhard Dr. Habil. Herzer
Mario Dr. Netzel
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semikron GmbH and Co KG
Semikron Elektronik GmbH and Co KG
Original Assignee
Semikron GmbH and Co KG
Semikron Elektronik GmbH and Co KG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semikron GmbH and Co KG, Semikron Elektronik GmbH and Co KG filed Critical Semikron GmbH and Co KG
Application granted granted Critical
Publication of ES2251136T3 publication Critical patent/ES2251136T3/es
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007Multistep manufacturing processes
    • H01L29/66075Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66083Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
    • H01L29/6609Diodes
    • H01L29/66136PN junction diodes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007Multistep manufacturing processes
    • H01L29/66075Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234Bipolar junction transistors [BJT]
    • H01L29/66325Bipolar junction transistors [BJT] controlled by field-effect, e.g. insulated gate bipolar transistors [IGBT]
    • H01L29/66333Vertical insulated gate bipolar transistors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007Multistep manufacturing processes
    • H01L29/66075Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66363Thyristors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007Multistep manufacturing processes
    • H01L29/66075Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66363Thyristors
    • H01L29/66371Thyristors structurally associated with another device, e.g. built-in diode
    • H01L29/66378Thyristors structurally associated with another device, e.g. built-in diode the other device being a controlling field-effect device

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)

Abstract

Fabricación de componentes semiconductores de potencia por ejemplo, transistor bipolar de puerta aislada de alta tensión (IGBT). La barrera o capa intermedia con una primera conductividad (15) tiene un grosor superior que es esencial desde el punto de vista eléctrico. Se introduce en esta forma, mediante la difusión dentro de la oblea homogénea monocristalina en la zona de base (13), antes de introducir otras estructuras en la parte superior de la oblea. Una vez que se han formado, el exceso es puesto a tierra o se elimina.

Description

Procedimiento para la fabricación de componentes semiconductores de potencia.
La presente invención se refiere a un procedimiento para la fabricación componentes semiconductores de potencia basados en un tipo PT (Punch Trough) según la reivindicación 1. Otras formas de realización de la invención resultan de las subreivindicaciones. Las estructuras verticales para la formación de los elementos semiconductores de potencia se han dado a conocer repetidas veces en la bibliografía del estado de la técnica.
Tales componentes se realizan como IGBT en el documento EP 0 405 138 A2, como GTO en el documento US 4,910,573, como MCT en un artículo "Evolution of MOS-Bipolar Power Semiconductor Technology" (B. J. Baliga en Proceedings ofg the IEEE, Vol. 76, Núm. 4, abril 1988) y como diodo en un artículo "Axial Recombination Cener Technology for Freewheeling Diodes" (J. Lutz en Proceedings EPE, sept. 1997, pág. 1502-1506).
Los componentes semiconductores de potencia se pueden realizar eléctricamente con un concepto Punch Trough o Non Punch Trough. Con un concepto Non Punch Trough, según el documento EP 0 330 122 A1, se extiende la zona de carga espacial de la transición a bloquear con una tensión de bloqueo máxima posible, no por encima de la anchura total de la zona base con dotación baja.
En el caso de un concepto PT, como se describe en el documento EP 0 405 138 A2, la anchura de la zona de carga espacial con una tensión de bloqueo máxima es mayor que la anchura de la zona base con baja dotación. Para ello, al final de la zona base, que modifica la capa de bloqueo, se coloca un campo con conductividad igual, pero dotación más elevada. Este campo se designa, en el uso del idioma, como capa de barrera o búfer y limita la extensión de la zona de carga.
Estas circunstancias básicas son válidas para todos los componentes de potencia y se pueden formar con por lo menos una transición de bloqueo con una tensión alta, por ejemplo, en forma de IGBT, MCT, GTO, tiristores, diodos, etc. A continuación, se discrimina el estado de la técnica así como la idea inventiva mediante un canal n IGBT. Esta idea inventiva se puede transferir a cualquier componente semiconductor de potencia, con por lo menos, una transición de bloqueo y una capa de barrera.
De acuerdo con la circunstancias descritas, se distinguen en Punch - Tgrough IGBT (PT-IGBT) o Non- Punch - Tgrough IGBT (NPT-IGBT). Para ello se implicaba frecuentemente en el pasado en caso de PT-IGBT la utilización de obleas epitaxiales, y en caso de NPT-IGBT la utilización de material de oblea homogéneo (material bulk).
El documento DE 43 13 170 A1 describe componentes PT, especialmente un PT-IGBT, y proporciona medios para la realización de un componente semiconductor de potencia de esta clase. Para la reducción del espesor de sustrato semiconductor se utiliza una capa de barrera. Junto a un emisor de reverso transparente se consiguen pequeñas corrientes parciales y pérdidas de desconexión reducidas. La capa de barrera y el emisor del reverso se generan por difusión. De forma ventajosa las zonas base n^{-} minimizadas se pueden conseguir sólo para componentes de bloqueo elevado (capacidad de bloqueo mayor de 4500 voltios) en los que los espesores de oblea correspondientes > 400 \mum son aptos para el proceso. Para las tensiones de bloqueo de 2500 voltios a 3500 voltios se obtiene con un diseño PT de la zona base n^{-} espesores de obleas claramente por debajo de 400 \mum. En este caso son necesarios procedimientos de fabricación alternativos.
Los documentos ya citados anteriormente EP 0 330 122 A1 así como EP 0 313 000 A1 describen componentes NPT. Material de silicio monocristalino grueso de la primera conductividad se dota en el anverso con estructuras de componentes (celdas de transistor DMOS). Después de finalizado este mecanizado en el anverso se adelgaza la oblea y se aplica en el reverso una dotación de la segunda conductividad mediante implantación y con temperaturas bajas (<600ºC). La dosis de implantación se elige relativamente baja, resultando un rendimiento de emisión pequeño, y la profundidad de penetración de este campo es menor de 1 \mum. El espesor del material de silicio de la primera conductividad después del adelgazamiento del oblea desde el reverso, es todavía más grande que la zona de carga espacial de la transición de bloqueo p/n en el componente no está en contacto con la transición del reverso p/n se trata, por consiguiente, de un componente NPT. Alternativamente, para la implantación se propone en el documento EP 0 313 000 A1 para la generación del campo de dotación de la segunda conductividad aplicar en el reverso una aleación de metal-silicio.
El documento JP 02001985 describe un procedimiento de fabricación de obleas, pudiéndose realizar con estas obleas tanto componentes semiconductores de potencia con tensión de bloqueo elevada como baja. En este caso, se aplica primeramente en la oblea de partida con dotación baja de la primera conductividad a ambos lados una dotación elevada de la primera conductividad. A continuación, la oblea difundida por ambos lados se amola por una cara. Esta extracción es menor que la profundidad de su difusión. A continuación, en la cara amolada se aplica una capa epitaxial, altamente dotada de la segunda conductividad, que se utiliza como nuevo material soporte para toda la oblea y se utiliza como emisor de reverso. Esta capa epitaxial es muy gruesa (soporte de oblea) y con una dotación y extremadamente elevada y se utiliza como campo de conexión de baja resistencia óhmica. Al final de la fabricación de obleas se amola la cara alejada de la capa epitaxial. La extracción es con ello mayor que la profundidad de difusión de la dotación de la primera conductividad. Sólo después de estas fases, puede iniciarse la producción de componentes en el anverso de la oblea. La ventaja de este procedimiento, con relación al estado de la técnica, radica en que con la zona base de bajas dotación de la primera conductividad, no está formada de silicio extraído epitacticamente, sino de material bulk homogéneo. De este modo, la densidad de defecto en la zona base con baja dotación es claramente más reducida.
Además, con los costes comparables no se pueden realizar espesores pequeños ni tampoco grandes de la zona base. Es desventajoso que un emisor con una eficiencia emisora baja, no se puede realizar, y debido a que en interés de pérdidas óhmicas reducidas se ha de elegir la conductividad de la capa epitaxial como nuevo material soporte lo más elevada posible. De este modo se hace necesario un descenso (local) de la duración de la vida del soporte de carga para alcanzar pérdidas de dotación aceptables.
Para componentes de potencia bipolares (diodos, tiristores) de construcción simple, se conocen procedimientos de fabricación que conducen a espesores comparativamente bajos de la zona n^{-} en material de obleas monocristalino. A título de ejemplo, se conoce por el documento JP 60-145680 un procedimiento para la consecución de espesores relativamente bajos de la zona base n, empleando material monocristalino. Para ello, se inicia el proceso con una difusión n^{-} a ambas caras. A continuación, se realizan etapas de proceso alternos en el anverso (obleas delgadas, difusión p) y anverso (obleas delgadas, difusión p) en toda la superficie. La generación/fotolitografía de los emisores n^{+} y de los campos de contacto, de las pasivaciones, así como de la metalización en el anverso tiene lugar con un espesor de oblea alcanzado por fases del procedimiento. Debido a las estructuras relativamente bastas de los componentes citados, de la tecnología simple (ningún complejo MOS) y del diámetro de oblea reducido, utilizado en el momento de la publicación de 4 o 5 pulgadas, no representa con ello los espesores de oblea manejados ningún problema. Para elementos semiconductores de potencia más complejos, tales como, por ejemplo, IGBTs, que con fases de proceso complicadas, pequeñas dimensiones de estructura (litografía de stepper) y la utilización de por lo menos obleas de 6 u 8 pulgadas, ya no es posible la aplicación del método de producción aquí descrito. La presente invención representa un procedimiento en el que se pueden fabricar con los tipos PT con zonas base delgadas (en material bulk) en obleas aptas para proceso con espesores mayores de 400 \mum.
Las explicaciones tienen lugar en base a las figuras 1 a 5:
la figura 1 muestra el estado de la técnica en forma de una sección transversal, no a escala, de un canal n PT-IGBT en el detalle basado en el material epitaxial.
La figura 2 esquematiza de forma análoga a la figura 1 un NPT-IGBT según el estado actual de la técnica, basado en el material base homogéneo.
La figura 3 esquematiza un detalle de una sección transversal de oblea según el proceso previo tecnológico del material de partida, basado en la solución inventiva.
La figura 4 esquematiza un PT-IGBT de alta tensión, basado en la difusión previa según la figura 3.
La figura 5 representa un detalle de la oblea acabada por la parte posterior según la figura 4.
La figura 1 muestra el estado actual de la técnica en forma de una sección transversal, no a escala, de un canal PT-IGBT en detalle basado en el material epitaxial. Para un canal n PT-IGBT basado en material epitaxial deben separarse dos capas de un material de sustrato p^{+} (1). Para ello se empieza con una capa n^{+} (2) de dotación media a alta, que forma la capa de bloqueo. Encima se aplica epitacticamente como zona de deriva una capa n^{-} (3). El espesor necesario de la capa n^{-} (3) depende de la capacidad de bloqueo a alcanzar. Para la clase de tensión de bloqueo 600 V son necesarias, por ejemplo, aproximadamente 50 \mum, para 1200 V son necesarias aproximadamente 100 \mum.
La otra producción de IGBT tiene lugar de igual forma, análogamente al estado de la técnica. Para ello forma el campo p (4) el canal DMOS (o la base del transistor npn), y el campo n (5) el emisor con su capa de contacto común (8).
La capa de óxido (6) y la capa de polisilicio (7) forman la puerta con sus electrodos de contacto (9) del elemento constructivo común. El colector (10) se encuentra en el reverso de la oblea.
La figura 2 dibuja de forma análoga a la figura 1 un NPT-IGBT, según el estado de la técnica, basado en material base homogéneo. Si se utiliza para la producción del IGBT un material bulk n^{-} (11), el emisor físico p^{-} (12) se debe colocar el emisor p en el reverso, que forma, al mismo tiempo, el colector (10) del elemento constructivo global. Para la realización de un concepto NPT, según el estado de la técnica, se adelgaza la oblea conjunta después de una reestructuración realizada completamente de la cara superior y desde el reverso se implanta la capa p.
Para 600 V se adelgaza la zona base (11), por ejemplo, a > 100 \mum y para 1200 V a > 170 \mum. La activación necesaria del emisor debe realizarse con temperaturas por debajo de 450ºC, ya que, de lo contrario, deteriora la mecanización en la cara superior o incluso la destruye.
Para las tensiones <= 600 V (red 220 V, electrónica de consumo) se utilizan en gran medida PT-IGBT en base del material epitaxial. Para las tensiones de bloqueo de aproximadamente 1000 a 1700 voltios (aplicaciones industriales en redes trifásicas) se utilizan esencialmente NPT-IGBT basado en material homogéneo. IGBT se han desarrollado y utilizado en el último tiempo también para aplicaciones de tracción y redes de alta tensión. La capacidad de bloqueo necesario en este caso se extiende actualmente de 2400 voltios a aproximadamente 5000 voltios. Para tales capacidades de bloqueo hay tanto tecnologías PT como también NPT-IGBT para la fabricación de componentes de semiconductores potentes.
Con tales NPT-IGBT de altas tensiones correspondientes a la capacidad de bloqueo deseada, se debe tomar en consideración un espesor de oblea mayor. Éste, por ejemplo, para una clase de tensión de la clase 3500 voltios es de aproximadamente 500 \mum. El espesor mayor de oblea conduce a tensiones de flujo comparativamente grandes y corresponde a pérdidas de conexión grandes. El artículo "Progress in development of the 3,5 kV high voltage IGBT/Diode chipset and 1200 A module application", de H. Brunner, Proceeding ISPSD, 1997, pág. 225-228 muestra esta problemática.
La utilización de un concepto PT para IGBT de alta tensión lleva a tensiones de flujo claramente menores, en la que se reduce claramente la anchura de la zona n^{-}. Para la clase de tensión 3500 voltios, son suficientes por ejemplo 280 \mum de anchura aproximadamente.
Una producción de PT-IGBT de alta tensión mediante obleas con capas epitaxiales fracasa en una tecnología practicable, ya que los espesores de capa necesarios mayores de 200 \mum no se pueden separar convenientemente y los requerimientos en homogeneidad de dotación para tensiones altas no se alcanzan. Para ello se utiliza exclusivamente material homogéneo, con lo cual, según el estado de la técnica, se difunde la capa de bloqueo necesario para el inicio del proceso desde la cara posterior, se separa epitácticamente o se aglomera en un proceso de aglomerado de oblea. La colocación y la difusión de la capa de bloqueo al final del proceso, una vez realizada la estructuración del anverso, no es posible, ya que también en este caso la metalización se destruiría térmicamente en el
anverso.
El problema de la realización de PT-IGBT para altas tensiones en base de material homogéneo resulta de los aspectos técnicos de fabricación. Los espesores de oblea se encuentran sólo ligeramente más elevados que la forma de espesor de las zonas base n^{-}, es decir, para componentes de 2500 voltios aproximadamente 200 \mum y para componentes semiconductores con tensiones de bloqueo de 3500 voltios aproximadamente 280 \mum. Esto significa que, en todo el proceso de fabricación, se encuentran espesores de oblea de 200-300 \mum.
Las instalaciones de fabricación habituales para componentes semiconductores se han diseñado para espesores de oblea >400 \mum y entonces se tendrían que reequipar completamente éstas para los componentes de potencia correspondientes con costosas características de bloqueo elevadas.
Además, hay que considerar que la tasa de rotura de oblea aumenta y crece con el espesor decreciente la flexión de la oblea, lo que provoca problemas, por ejemplo, en la fotolitografía. Esto último es válido en medidas más acusado para los diámetros de oblea mayores, a esperar en el futuro, de 6 a 8 pulgadas o todavía mayores.
El objetivo de esta invención consiste en configurar como practicable un procedimiento adecuado para la producción tecnológica y económicamente ventajosa de componentes semiconductores de potencia, de bloqueo elevado con una zona base n^{-} con grandes diámetros de disco.
El objetivo de esta invención se consigue mediante las medidas de la parte caracterizante de la reivindicación 1, las variantes de realización ventajosas se caracterizan en las reivindicaciones siguientes.
La figura 3 bosqueja un detalle de una sección de oblea, según el proceso tecnológico previo del material de partida, basada en la solución inventiva. Primeramente se coloca en la oblea homogénea n^{-}, dotada de Si (13), una difusión n a ambos lados (14, 15). La profundidad de penetración n^{-} de esta dotación se encuentra por ello más elevada de lo que sería necesario para el funcionamiento eléctrico de la capa de bloqueo. Las profundidades de penetración que se pueden realizar todavía prácticamente se encuentran, por ejemplo, en aproximadamente 150 \mum. En principio sería también suficiente una difusión por una cara, pero fracasa prácticamente en las máscaras de la cara que no se ha de dotar.
Después de la difusión de profundidad por ambas caras se extrae la dotación n (14) en la cara superior de la oblea mediante amolado, y, a continuación se pule, lo que se indica mediante la línea de trazos en la capa n^{-} (13). Además, se señala la cara posterior de la oblea para evitar el autodoping. El espesor de la oblea se encuentra ahora en un rango que se pueden dominar para la fabricación, por ejemplo, para tensiones de bloqueo de 3500 voltios con aproximadamente 430 \mum y para tensiones de bloqueo de 2500 voltios con aproximadamente 350 \mum.
La figura 4 dibuja un PT-IGBT de alta tensión, en la base de la difusión previa, según la figura 3. Después del proceso de pulido la oblea atraviesa el proceso habitual para la fabricación de la estructura de celda IGBT en la cara anterior. Para ello, son posibles todas las formas y tipos de celda imaginables, como se describe, según el estado de la técnica.
El campo p (4) forma para ello el canal DMOS del IGBT con la base de un transistor npn, el campo n^{+} (5) forma el emisor, la capa de óxido (6) y la capa de polisilicio (7) la puerta del componentes global con IGBT adosados.
Después de cerrar completamente la secuencia del proceso para la realización del anverso (estructura de celda) se amola la oblea desde la cara posterior, se marca por la línea de trazos en la capa de dotación n (15). Con ello permanece la dotación n (15) por lo menos una extensión vertical, que evita una perforación Punch-Trough. Para una profundidad de difusión de la capa de bloqueo, por ejemplo, de 150 \mum, puede tener lugar una reducción de unas 25 \mum (reserva Punch-Trough). Mediante esta marcha del proceso según la invención, se dispone para el proceso de fabricación de las celdas IGBT en el ejemplo de aproximadamente 125 \mum más de espesor de disco frente al estado actual de la técnica.
La figura 5 representa un detalle de la parte posterior de la oblea acabada. A continuación del amolado de la cara posterior de la oblea, se implanta el emisor del reverso p (12) y se activa. La configuración boquejada restante se describe con la figura 4. El procedimiento de la formación del colector corresponde al estado de la técnica, ya que hasta ahora se ha utilizado principalmente para NPT-IGBT para la producción del emisor del reverso.
También en este caso debe tener lugar la activación del emisor con temperaturas inferiores a 450ºC, ya que de lo contrario se deteriora la metalización en la cara superior o incluso se destruye. El colector (10) se encuentra en la cara posterior de la oblea.
Mediante la idea inventiva, la dotación de la capa de bloqueo es relativamente baja (ramificación del campo de difusión), de tal manera que mediante la dotación del emisor del reverso se puede ajustar en amplias gamas el rendimiento del emisor y de la distribución de la carga en la zona base n^{-}. Un gradiente de dotación más baja, entre la capa de bloqueo y emisor del reverso permite incrementar la tensión de flujo, mientras que la pérdida de conexión y las corrientes de saturación bajan, con un gradiente más elevado cae la tensión de flujo, mientras las pérdidas de conmutación y las corrientes de saturación crecen.
Alternativamente a la activación del emisor p es también posible la utilización del procedimiento RTP/RTA (Rapid Thermal Procesing/Rapid Thermal Annealing: procesos para el calentamiento local extremadamente corto (entre otros, hasta la fusión del material semiconductor, con el cual apenas tiene lugar una difusión y una elevada activación de los dotandos), con lo cual se alcanza una activación incrementada del dotando y con ello una tensión de flujo más reducida. También puede tener lugar la generación del emisor p por una separación de la capa epitaxial con una temperatura inferior a 450ºC.
Además, es también posible una combinación de la idea inventiva aquí descrita con el procedimiento de acuerdo con el estado de la técnica. Por ejemplo, se puede utilizar hasta la separación y estructuración del aluminio de la cara superior (emisor) de la oblea con la capa de bloqueo todavía no reducida en el espesor. Directamente, antes de la separación y estructuración del aluminio de la cara superior, se reduce la capa de bloqueo el espesor y se implanta el emisor del reverso, así como se activa.
De forma ventajosa, se puede elegir una temperatura de activación claramente superior a 450ºC, ya que no se puede dañar térmicamente ninguna capa de metalización. Un cambio para oblea delgada es sólo necesario en aquellas instalaciones que son precisos para la generación y estructurado de la metalización Al, así como para las capas de pasivación siguientes.

Claims (7)

1. Procedimiento para la producción de un componente semiconductor de potencia Punch-Trough con por lo menos una tensión pn que bloquea, a una tensión alta, partiendo de una oblea semiconductora monocristalina con una conductividad en dotación baja, presentando este componente semiconductor una zona base (13) de esta primera conductividad y dotación baja, una capa de barrera (15) de la primera conductividad con dotación elevada, un emisor de una segunda conductividad sobre la cara inferior del componente semiconductor de potencia y otros campos de difusión (4, 5) de diferente conductividad de la cara superior del componente semiconductor de potencia, con las fases de procesados consecutivas siguientes:
- difusión simultánea de la capa de barrera (15) en la cara inferior de la oblea y de otra capa (14) de la primera conductividad, en la cara superior de la oblea, en la oblea monocristalina semiconductor;
- extracción completa de la otra capa (14) de la cara superior de la oblea;
- formación de otros campos de difusión (4, 5) anteriormente citados sobre la cara superior de la oblea para la formación de la funcionalidad del componente semiconductor de potencia.
- reducción del espesor de la capa de barrera (15) en la cara inferior de la oblea;
- formación del emisor (12) en la cara inferior de la oblea.
2. Procedimiento según la reivindicación 1, caracterizado porque la capa de barrera (15) y la otra capa (14) se difunden simultáneamente unos 150 \mum de profundidad.
3. Procedimiento según la reivindicación 1, caracterizado porque la otra capa (14) se quita mediante amolado/pulido.
4. Procedimiento según la reivindicación 1, caracterizado porque después se quita la otra capa y antes de la reducción del espesor la capa de barrera tienen lugar otras fases del proceso para la formación de una capa de óxido (6) y de una capa de una polisilicio (7).
5. Procedimiento según la reivindicación 1, caracterizado porque la reducción del espesor de la capa de barrera (15) tienen lugar a aproximadamente 25 \mum.
6. Procedimiento según la reivindicación 1, caracterizado porque el emisor (12) se produce mediante implantaciones y curaciones o epitaxias de baja temperatura.
7. Procedimiento según la reivindicación 1, caracterizado porque el emisor (12) se ha producido mediante colocación de dotandos y activación de éstos dotandos mediante el procedimiento RTP/RTA.
ES99112146T 1998-07-02 1999-06-24 Procedimiento para la fabricacion de componentes semiconductores de potencia. Expired - Lifetime ES2251136T3 (es)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE19829614A DE19829614B4 (de) 1998-07-02 1998-07-02 Verfahren zur Herstellung eines Leistungshalbleiterbauelementes
DE19829614 1998-07-02

Publications (1)

Publication Number Publication Date
ES2251136T3 true ES2251136T3 (es) 2006-04-16

Family

ID=7872782

Family Applications (1)

Application Number Title Priority Date Filing Date
ES99112146T Expired - Lifetime ES2251136T3 (es) 1998-07-02 1999-06-24 Procedimiento para la fabricacion de componentes semiconductores de potencia.

Country Status (4)

Country Link
EP (1) EP0969501B1 (es)
AT (1) ATE307390T1 (es)
DE (2) DE19829614B4 (es)
ES (1) ES2251136T3 (es)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10055446B4 (de) * 1999-11-26 2012-08-23 Fuji Electric Co., Ltd. Halbleiterbauelement und Verfahren zu seiner Herstellung
DE10024859A1 (de) 2000-05-19 2001-12-06 Infineon Technologies Ag Schaltungsanordnung zum entlasteten Schalten
DE10031781A1 (de) * 2000-07-04 2002-01-17 Abb Semiconductors Ag Baden Halbleiterbauelement und Verfahren zu dessen Herstellung
JP3764343B2 (ja) * 2001-02-28 2006-04-05 株式会社東芝 半導体装置の製造方法
DE10117483A1 (de) 2001-04-07 2002-10-17 Bosch Gmbh Robert Halbleiterleistungsbauelement und entsprechendes Herstellungsverfahren
JP2005057235A (ja) 2003-07-24 2005-03-03 Mitsubishi Electric Corp 絶縁ゲート型バイポーラトランジスタ及びその製造方法、並びに、インバータ回路
DE102004039209B4 (de) 2004-08-12 2009-04-23 Infineon Technologies Austria Ag Verfahren zur Herstellung einer n-dotierten Feldstoppzone in einem Halbleiterkörper und Halbleiterbauelement mit einer Feldstoppzone
DE102004039208B4 (de) 2004-08-12 2014-01-16 Infineon Technologies Ag Verfahren zur Herstellung eines Leistungsbauelements mit einer vergrabenen n-dotierten Halbleiterzone und Leistungsbauelement
EP2045844A1 (en) * 2007-10-03 2009-04-08 ABB Technology AG Semiconductor Module
EP2695193B1 (en) 2011-04-06 2016-12-21 ABB Technology AG Bipolar punch-through semiconductor device and method for manufacturing such a semiconductor device
EP2637210A1 (en) 2012-03-05 2013-09-11 ABB Technology AG Power semiconductor device and method for manufacturing thereof
CN104332495B (zh) * 2013-07-22 2017-12-15 无锡华润上华科技有限公司 一种绝缘栅双极晶体管及其制造方法

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60145660A (ja) * 1984-01-09 1985-08-01 Mitsubishi Electric Corp 半導体装置の製造方法
EP0285923B1 (de) * 1987-04-07 1993-10-06 BBC Brown Boveri AG Gate-Ausschaltthyristor und Verfahren zu dessen Herstellung
EP0313000B1 (de) * 1987-10-21 1998-05-06 Siemens Aktiengesellschaft Verfahren zum Herstellen eines Bipolartransistors mit isolierter Gateelektrode
DE58909474D1 (de) * 1988-02-24 1995-11-30 Siemens Ag Verfahren zur Herstellung eines durch Feldeffekt steuerbaren Bipolartransistors.
JPH0724312B2 (ja) * 1988-06-10 1995-03-15 三菱電機株式会社 半導体装置の製造方法
JPH02312280A (ja) * 1989-05-26 1990-12-27 Mitsubishi Electric Corp 絶縁ゲート型バイポーラトランジスタ
JPH04286163A (ja) * 1991-03-14 1992-10-12 Shin Etsu Handotai Co Ltd 半導体基板の製造方法
JP2878488B2 (ja) * 1991-07-10 1999-04-05 三菱電機株式会社 半導体基板の製造方法
JPH05347413A (ja) * 1992-06-12 1993-12-27 Toshiba Corp 半導体装置の製造方法
JP2911694B2 (ja) * 1992-10-29 1999-06-23 信越半導体株式会社 半導体基板及びその製造方法
DE4313170A1 (de) * 1993-04-22 1994-10-27 Abb Management Ag Leistungshalbleiterbauelement

Also Published As

Publication number Publication date
DE19829614B4 (de) 2004-09-23
EP0969501A1 (de) 2000-01-05
ATE307390T1 (de) 2005-11-15
DE19829614A1 (de) 2000-01-13
EP0969501B1 (de) 2005-10-19
DE59912665D1 (de) 2006-03-02

Similar Documents

Publication Publication Date Title
US7687825B2 (en) Insulated gate bipolar conduction transistors (IBCTS) and related methods of fabrication
US8563986B2 (en) Power semiconductor devices having selectively doped JFET regions and related methods of forming such devices
US8835987B2 (en) Insulated gate bipolar transistors including current suppressing layers
US8866150B2 (en) Silicon carbide power devices including P-type epitaxial layers and direct ohmic contacts
KR101168782B1 (ko) 탄화규소 소자들 및 그 제조방법들
ES2251136T3 (es) Procedimiento para la fabricacion de componentes semiconductores de potencia.
US9583578B2 (en) Semiconductor device including an edge area and method of manufacturing a semiconductor device
US20090261351A1 (en) Silicon Carbide Devices Having Smooth Channels
EP3117463B1 (en) Igbt structure for wide band-gap semiconductor materials
US20150108501A1 (en) Semiconductor device
JP2002305305A (ja) 半導体装置
US20080157117A1 (en) Insulated gate bipolar transistor with enhanced conductivity modulation
JP2014517513A (ja) 低いソース抵抗を有する電界効果トランジスタデバイス
JP2003101022A (ja) 電力用半導体素子
WO2014030457A1 (ja) 半導体装置および半導体装置の製造方法
US20150311325A1 (en) Igbt structure on sic for high performance
JP4023773B2 (ja) 高耐圧半導体装置
JP2004146679A (ja) バイポーラ型半導体装置とその製造方法
US11699744B2 (en) Semiconductor device and semiconductor apparatus
US9236433B2 (en) Semiconductor devices in SiC using vias through N-type substrate for backside contact to P-type layer
JP2006080269A (ja) 高耐圧半導体装置およびその製造方法
JP2002528915A (ja) バイポーラ高電圧電力素子
ES2370084T3 (es) Implantación de iones y grabado poco profundo para producir terminaciones de borde eficaces en transistores bipolares de heterounión de alto voltaje.
Kuźmicz et al. Bipolar transistor in VESTIC technology