-
Die vorliegende Erfindung betrifft digitale Übertragung von Daten
und insbesondere Daten, die über die sogenannte SDH (Synchron-
Digital-Multiplexhierarchie) übertragen werden.
-
Bald nach der Einführung der 24- und 30-Kanal-PCM-Systeme in den
60'iger und frühen 70'iger Jahren wurde das Zeitmultiplexverfahren
verwendet, um serielle Bitströme vier solcher Systeme für eine
wirtschaftlichere übertragung zu einem Bitstrom zusammenzufassen.
Dies wurde als digitales Arbeiten im Multiplex zweiter Ordnung
bekannt. Nachfolgende Entwicklungen haben zu Multiplexern der
dritten, vierten und fünften Ordnung geführt, als zunehmend mehr
Ströme zusammengefaßt wurden. Diese sind herkömmlicherweise in
einer Hierarchie verwendet worden, um Telefon- oder andere
Verkehrsdaten für eine wirtschaftliche übertragung zu der
höchstmöglichen Bitrate zusammenzusetzen.
-
Auf jeder Stufe der Hierarchie werden mehrere Bitstöme, die
Nebenströme ("tributaries") genannt werden, von einem
Multiplexer/Demultiplexer, genannt "Muldex" (oft als "mux"
abgekürzt) zusammengesetzt oder getrennt. Die Schritte in der
Hierarchie sind gewählt worden, um Flexibilität in der Planung des
Verkehrsflusses und eine wirtschaftliche Ausgewogenheit zwischen
den Muldex-Kosten und den übertragungskosten zu gestatten.
-
Seit Mitte der 80'iger Jahre hat es Bestrebungen gegeben, eine neue
Muldex-Hierarchie mit größeren Schritten und basierend auf
Netzwerken zu definieren, die im wesentlichen synchron sind. Die
Bandbreiteneigenschaften von Lichtleitern haben das Gleichgewicht
zwischen Übertragungs- und Muldex-Kosten verändert, verglichen mit
der Verwendung von Kupferkabeln und Funk, und nun können niedrigere
Gesamtkosten bei größeren Schrittgrößen erreicht werden. Außerdem
hofft man, daß der synchrone Betrieb ein einfacheres Multiplexen
bis zu sehr hohen Bitraten ermöglichen und zu geringeren
Vermittlungskosten zusammen mit neuen Vermittlungsdiensten führen
wird.
-
SDH wird jedoch notwendigerweise in einer Umgebung arbeiten müssen,
die nicht streng synchron ist. Das Konzept eines wirklich
synchronen Netzwerkes ist darauf angewiesen, daß alle Teilnehmer
denselben Takt benutzen. In der Praxis wird jede regional
operierende Behörde fordern, die Kontrolle über die Sicherheit
ihres eigenen Taktes zu haben und damit werden mehrere "Meister"-
Takte existieren, jeweils mit hoher Stabilität, aber mit einer
möglichen geringen Verschiebung untereinander. Nicht alle Eingaben
in Multiplexer werden deshalb wirklich synchron sein. Dadurch
werden Datenströme, die üblicherweise aus Datenströmen im Multiplex
bestehen, wenn sie einen Netzwerkknoten oder -schalter erreichen,
die Einrichtung fordern, um die Rate des ankommenden Datenstomes,
der seine eigene Leitungsfrequenz aufweist, der des empfangenden
Knotens anzupassen.
-
Ein weiteres Problem besteht darin, daß in einem nominell
synchronen Netzwerk wegen langsamer Veränderungen in der
Leitungsverzögerung des Übertragungspfades die Eingabe in einen
Multiplexer Verschiebungen erleiden kann; diese Veränderungen
können beispielsweise durch Verschiebung der Kabeltemperatur und
durch tägliche Bewegung von geosynchronen Satelliten verursacht
werden.
-
Somit werden Multiplexer Nebenstrom-Eingaben akzeptieren müssen,
die plesiochron (von griech: 'plesios' nahe) sind. Der Multiplexer
muß nicht nur die Bitverschachtelung bei diesen Eingaben ausführen,
sondern muß auch die Rekonstruktion der ursprünglichen Nebenstrom-
Signale an den Demultiplexern gestatten. Demgemäß müssen die
Nebenströme, bevor sie verschachtelt werden, echt synchronisiert
werden. Dies wird durch "Einrichtung" (justification) erreicht.
"Einrichtung" wird in dieser Beschreibung verwendet, wenn man das
Verfahren meint, die Quellenfrequenz von Nebenströmen in
Synchronismus mit der Verkehrs- oder Trägerfrequenz zu bringen,
und beinhaltet zunächst das Hineinschreiben der Eingangsdaten in
einen separaten zuerst-hinein-zuerst-heraus Pufferspeicher (FIFO
first-in-first-out) für jeden Nebenstrom, wobei ein Takt verwendet
wird, der von der Nebenstromeingabe, genannt Quellentakt,
abgeleitet ist. Danach werden die Daten von einem üblichen Auslese-
Takt, der als Trägertakt bekannt ist, aus allen Speichern parallel
ausgelesen. Um einen überlauf des Speichers zu vermeiden, ist der
Trägertakt so eingerichtet, daß er schneller ist als der schnellste
erwartete Eingabetakt. Um zu vermeiden, daß der Speicher geleert
wird, wird hin und wieder für jeden einzelnen Nebenstrom ein Impuls
des Lesetaktes entfernt, so daß kein Datenbit aus dem Speicher
gelesen wird. Stattdessen wird ein Leerbit übertragen, das von dem
Multiplexer an der Empfangsseite des übertragungspfades entfernt
wird. Dies ist als positive Einrichtung bekannt.
-
Die negative Einrichtung ist die Umkehrung der positiven
Einrichtung und wird verwendet, wenn der Lesetakt zu dem
elastischen Speicher nicht immer schnell genug ist, um
Speicherüberlauf zu verhindern. Statt dessen wird hin und wieder
ein extra Datenbit aus dem Speicher entfernt und in einem
zusätzlichen Zeitschlitz übertragen. Sowohl die positive als auch
die negative Einrichtung können in demselben Multiplexer verwendet
werden und dieses kombinierte Verfahren wird positiv/null/negativ-
Einrichtung genannt. Die Einrichtung braucht nicht auf die
Einfügung oder Entfernung von einzelnen Bits beschränkt zu sein,
statt dessen kann sie in mehr-Bit-Schritten ausgeführt werden. SDH
basiert auf Byte (8 Bit) und die Einrichtung wird demgemäß in
8-Bit-Schritten ausgeführt.
-
Die positiv/null/negativ-Einrichtung ist das Einrichtungsverfahren,
das für SDH vorgeschlagen worden ist. In SDH braucht, wenn das
Netzwerk synchron ist oder in einem Zeitabschnitt synchron
erscheint, über einen beträchtlichen Zeitabschnitt keine
Einrichtung aufzutreten. Größen von mehr als einer Sekunde sind
möglich, genauso wie Größen von mehr als einem ganzen Tag. Der
Prozeß der Einrightung wird von einem sogenannten Datenzeiger
gesteuert, und die Verwendung des Datenzeigers für diesen Zweck
wird Zeigerbearbeitung genannt. Wenn keine Einrichtung auftritt,
werden in einem vorgegebenen Zeitabschnitt 8 Bit mehr oder 8 Bit
weniger gesetzt. Dies wirkt sich so aus, daß, wenn eine
2084-kbit/s-Nebenstrom-Ausgabe erzeugt wird, die entweder eine
positive oder negative Einrichtung erfahren hat, ein Phasensprung
von fast 4 Mikrosekunden auftreten wird. Die Beschreibung, die
durch die CCITT-Empfehlung G.823 zu Zittern und Verschiebung in
Abschnitt 3, Tabelle 1 gegeben ist, setzt jedoch der
Phasenverschiebung eine niedrige Frequenzgrenze von 1,5Bit (732ns),
die überschritten werden wird. Demgemäß werden Nutzer des SDH-
Netzwerkes die Phasenverschiebung, die durch die Einrichtung
entsteht, als Verschiebung behandeln. Solch eine Phasenverschiebung
kann nach der CCITT-Empfehlung geglättet werden, die Mindestzeit
wird aber im Bereich von 50 Sekunden liegen, mit einem
sinusförmigen Übergang.
-
Es ist jedoch unzureichend zuzulassen, für eine Maximalzahl von
8-Bit-Phasenschritten bei einer End-zu-End-Verkehrsverbindung
Verschiebungserfordernisse einzurechnen. Die Verschiebung der
Netzwerk-Taktreferenz auf den Leitungen muß ebenfalls zugerechnet
werden. Wenn diese Verbindungen auch über SDH übertragen werden,
kann die dreifache Anzahl von Phasenstufen auftreten. Das kommt
daher, daß, wenn die Knoten an jedem Ende ihren Takt wegen der
Phasenstufen in den Taktreferenzverbindungen umstellen, noch mehr
Phasenstufen auf die Verkehrsverbindung gezwungen werden können.
Dies kann eine Verschiebung von mehr als 18 Mikrosekunden
verursachen, was bedeutet, daß Schlupf in den übertragenen Daten
auftreten wird, was Datenverlust und eingeschränkte Übertragung
verursacht.
-
Es ist ein Verfahren vorgeschlagen worden, diesem Problem zu
begegnen, welches beinhaltet, daß die normale Einrichtung einer
ersten Polarität auf eine Trägerfrequenz gezwungen wird und dann
die Einrichtung der entgegengesetzten Polarität mit derselben Rate
wie die der normalen Einrichtung erzeugt wird, wenn keine relative
Abweichung zwischen der Quellen- und der Trägerfrequenz besteht,
und die Erzeugungsrate dieser Einrichtung oder entgegengesetzten
Polarität in Reaktion auf Abweichungen zwischen der Quellen- und
der Trägerfrequenz entweder erhöht oder reduziert wird.
-
Die CCITT-Empfehlungen G.707 (SDH-Bit-Raten) und G.709 (Synchrone
Multiplex-Struktur) sowie die ANSI-Empfehlung SONET geben die zu
verwendenden Zeiger-Einrichtungsverfahren vor, geben aber Anlaß für
zusätzliche Verschiebung.
-
Die vorliegende Erfindung nutzt weiterhin vollständig den
Zeigermechanismus, der im folgenden Datenzeiger genannt wird, gemäß
den CCITT- und ANSI-Empfehlungen. Zusätzlich zu dem Datenzeiger
wird auch der Zeitgabezeiger im Multiplexformat übertragen. Der
Zeitgabezeiger ersetzt nicht den Datenzeiger, der Zeitgabezeiger
wird bereitgestellt, um die Genauigkeit der Phaseninformation von
Nebenströmen, die auf einem SDH/SONET-Multiplex übertragen werden,
deutlich zu verbessern, und dabei die an nachfolgenden
Zeigerbearbeitungsknoten und dem letztlichen Demultiplexen des
Nebenstromes entstandenen verschiebungen zu minimieren.
-
Das Verfahren beruht darauf, eine Zeitdifferenz als numerischen
Code (Zeitgabezeiger) darzustellen, so daß durch die Übertragung
des numerischen Codes (Zeitgabezeigers) die Zeit- (oder Phasen-)
differenz effektiv als einfache Daten übertragen werden kann.
-
Der Zeitgabezeiger wird erzeugt, wenn ein Nebenstrom erstmals in
SDH- oder SONET- Verwaltungseinheit oder untergeordnete Einheit
(AU-Administrative Unit oder TU Tributary Unit) in Multiplex
umgesetzt wird. Er wird an jedem
Zeigerbearbeitungs(Einrichtungs)knoten modifiziert, um die Differenz zwischen der Phasenreferenz
der Leitung und der Schaltphasenreferenz zu berücksichtigen, ebenso
wie die Wiedereinrichtungsverzögerung. Er wird auf der SDH-
Demultiplexer-Stufe (Desynchronisator) als ein Frequenztakt
verwendet, von welchem ein Nebenstrom-Takt mit niedriger
Verschiebung exakt freguenzsynthetisiert werden kann.
-
Gemäß der vorliegenden Erfindung wird ein Verfahren zur Verfügung
gestellt, um einen digitalen TDM-Datenstrom an einem Knoten eines
synchronen SDH-Übertragungsnetzwerkes mittels eines Zeigers zu
bearbeiten, um den Datenstrom auf die Übertragung einzurichten,
wobei der Datenstrom einen vorgegebenen Leitungstakt, eine
Leitungsphasenreferenz aufweist und aus Rahmen zusammengesetzt ist,
wobei jeder Rahmen ein Referenzwort enthält und der Knoten des
Übertragungsnetzwerkes ein Knotentakt aufweist und eine
Knotenphasenreferenz, wobei das Verfahren die Schritte umfaßt:
Speicherung des ankommenden Datenstromes in einem Pufferspeicher an
dem Knoten; Verwendung des Leitungstaktes und der
Leitungsphasenreferenz des ankommenden Datenstromes, um einen
leitungsbezogenen Nebenstrom-Datenzeiger aus dem Datenstrom für
jeden Rahmen zu extrahieren, wobei der leitungsbezogene Nebenstrom-
Datenzeiger die Stelle des Referenzwortes des Rahmens in dem
Pufferspeicher anzeigt; gekennzeichnet durch die Extraktion eines
leitungsbezogenen Nebenstrom-Zeitgabezeigers aus dem ankommenden
Datenstrom unter Verwendung der Leitungsphasenreferenz und des
Leitungstaktes, wobei der Leitungstakt eine Frequenz aufweist, die
ein Vielfaches der Leitungsreferenz ist; Umwandlung des so
extrahierten leitungsbezogenen Nebenstrom-Zeitgabezeigers in einen
knotenbezogenen Nebenstrom-Zeitgabezeiger unter Verwendung des
Knotentaktes und der Knotenphasenreferenz; Vergleich des
knotenbezogenen Nebenstrom-Zeitgabezeiger mit dem augenblicklichen
knotenbezogenen Nebenstrom-Zeitgabezeiger; Erzeugung eines neuen
knotenbezogenen Datenzeigers und einer Leseadresse aus der
Knotenphasenreferenz und den Ergebnissen des Vergleiches, um die
Datenauslese aus dem Pufferspeicher einzurichten.
-
Die Erfindung umfaßt weiterhin Geräte zur Ausführung des zuvor
beschriebenen Verfahrens.
-
Folglich können Veränderungen im Wert des Datenzeigers auftreten,
ohne eine Änderung im Wert des Zeitgabezeigers, wie auch
Veränderungen im Wert des Zeitgabezeigers auftreten können, ohne
Veränderungen im Wert des Datenzeigers.
-
Damit die vorliegende Erfindung leichter verstanden werden kann,
wird nun eine Ausführungsform derselben beispielhalber und unter
Bezug auf die beiliegenden Zeichnungen beschrieben, in welchen:
-
Figur 1 einen ISDN-Netzwerk-Modus zeigt,
-
Figur 2 ein Schema ist, das Zeitgabereferenzen zeigt,
-
Figur 3 Formate des Zeitgabezeigers zeigt, und
-
Figur 4 ein Blockdiagramm einer Wiedereinrichtungsschaltung
gemäß der vorliegenden Erfindung ist.
-
Das bekannteste europäische Synchron-Muldex ist jenes, was
verwendet wird, um 30 Sprachkanäle in ein PCM(Pulscodemodulations)
-signal bei 2 Mbit/s zusammenzusetzen. Die Rahmenstruktur ist in
der CCITT-Empfehlung G.704 definiert. Alle Kanäle verwenden
denselben 2-Mbit/s-Takt für ihre Codierungsprozesse. Die
Schlüsselmerkmale des Systems beinhalten Basismodule, die
zueinander synchron sind. Jedes Basismodul weist Leerräume in der
Rahmenstruktur zur späteren Einfügung von
Unterstützungsdienstleistungen für die Übertragung und zur
Einfügung von Systemverwaltungsdaten für Multiplexer auf. Die
Module basieren auf einer Zeitperiode von 125 Mikrosekunden. Dies
gestattet die Querverbindung bis zu 64 kbit/s herunter, wenn
geeignete Rahmenspeicher zugefügt werden.
-
Wie in der Einleitung dieser Beschreibung erwähnt, entstehen
Probleme beim SDH wegen Verschiebungen der Eingaben in Multiplexer.
Bei einer langen Kette von Multiplexern und Schaltern stellt sich
die Gesamtverzögerung möglicherweise als inakzeptabel heraus, wenn
nicht etwas unternommen wird.
-
Speicherung und Verzögerung sind der Verarbeitung in einem
digitalen Vermittlungsnetz immanent, es ist aber möglich, sie in
einem synchronen Muldex zu minimieren, vorausgesetzt, daß das
Muldex die Fähigkeit aufweist, Details der Richtung und des
Ausmaßes jeder Verschiebung oder Drift an seinen Eingängen zu
übertragen. Ein vorgeschlagenes Verfahren zur Ausführung dessen ist
das Nennlast-Zeigersystem. In diesem System werden "Zeiger"-Bytes
dem Beginn eines Rahmens zugeordnet. Diese Zeigerbytes zeigen, wo
in einem Rahmen das Referenzwort (das Rahmenausrichtungswort oder
der Beginn eines Blockes von Verkehrsdaten in dem Rahmen) gefunden
werden kann. Wenn der die Verkehrsdaten betreffende Takt driftet,
ändert sich der Wert des Zeigers.
-
Beziehen wir uns nun auf Figur 1 der Zeichnungen, so zeigt diese
ein Teil eines typischen Muldex. Einlaufende Datenleitungen sind
bei 1, 1a...1n gezeigt, die an SDH-Leitungsendgliedern 2,
2a,... beziehungsweise 2n enden. Es gibt entsprechende abgehende
Datenleitungen 3, 3a...3n. Jedes der Endglieder 2...2n ist mit
einem verdreifachten Schaltkern 4a, 4b, 4c verbunden. Wie aus der
vorhergehenden Beschreibung ersichtlich ist, wird jede der
ankommenden Leitungen eine Taktrate aufweisen, die auf ihre
Leitungsphasenreferenz bezogen ist, welche sich von jener des
Schaltknotens unterscheiden kann, obwohl idealerweise der
Leitungsund Knotentakt identisch sein sollten. Es ist zu beachten, daß
Figur 1 nur ein Beispiel eines Knotens in einem
SDH-Übertragungsnetzwerk ist. Allgemein gesprochen wird jeder
einlaufende Datenstrom seine Leitungsphasenreferenz aufweisen, und
ein Knoten wird eine Knotenphasenreferenz aufweisen.
-
Abschnitt A der Figur 1 ist ein auseinandergezogenes Schema eines
SDH-Endgliedes 2n und es ist zu beachten, daß die anderen
Endglieder mit jenem identisch sind. In dieser Figur enden die
ankommenden und abgehenden Leitungen an einer optischen
Schnittstelle 5, die ankommende Leitung wird durch eine
Wiedereinrichtungsschaltung 6 wiedereingerichtet, die mit einem
Verdreifachungs/Diskrepanzprüfer 7 verbunden ist, der mit den drei
identischen Teilen des Schaltkernes 4a, 4b und 4c verbunden ist.
Das Leitungsendglied weist weiterhin eine Steuerschaltung 8 auf,
die durch einen Prozessor (nicht gezeigt) gesteuert wird. Abgesehen
von Details der Wiedereinrichtungsschaltung 6, die später
beschrieben werden sollen, ist dies eine vollständig herkömmliche
Anordnung.
-
Beziehen wir uns nun auf Figur 2 der beiliegenden Zeichnungen, so
zeigt diese die Verbindung zwischen dem bekannten Nennlast- oder
Datenzeiger (r+R) und einem zusätzlichen Zeiger, der Gegenstand der
vorliegenden Erfindung ist. Dieser zusätzliche Zeiger wird mit dem
Namen Zeitgabezeiger (g,g und G) bezeichnet.
-
Figur 2 der Zeichnungen zeigt eine 8-kHz-Leitungsphasenreferenz.
Dies ist die 8-kHz-Referenz, die vervielfacht wird, so daß sie den
155,52-MHz-Leitungstakt und auch den 19,44-MHz-Leitungs-Byte-Takt
ergibt. Man kann davon ausgehen, daß er auftritt, wenn das erste
von 270 Byte, aus der ersten von neun Reihen eines Rahmens an der
Leitungsschnittstelle ankommt. Wenn der Wiedereinrichter ein STM-1
aus der Leitung empfängt, kann der ursprüngliche VC4-Nebenstrom-
Datenzeiger aus den SOH (Section Overheads -
Abschnittssystemverwaltungen) extrahiert und verifiziert werden. Der auf die
8-kHz-Leitungsphasenre ferenz bezogene ursprüngliche Nebenstrom-
Datenzeiger, ist ein Wert, in Figur 2 (r), aus dem die Position des
Referenzwortes in dem Rahmen berechnet werden kann.
-
Sobald dieser verifizierte ursprüngliche Nebenstrom-Datenzeiger
herausgelöst wurde, kann der Wert r des Zeigers jedesmal
zurückgezählt werden, wenn ein VC4-Wort empfangen wird, wenn es in
den Puffer geschrieben wird. Die Adresse, in welche jedes Wort
geschrieben wird, wird aus dem zurückgesetzten Wert des
ursprünglichen Nebenstrom-Datenzeigers bestimmt. Die Leitungs-
Phasenreferenz hat eine Periode von 125 Mikrosekunden, die durch
die Zeit zwischen ihren aufeinanderfolgenden 8-kHz-Referenzmarkern
definiert ist. Für eine VC4-Nennlast weist der ursprüngliche
Nebenstrom-Datenzeiger wie durch den gegenwärtigen SDH-Standard
definiert, 783 mögliche Werte auf. Somit tritt mit dem Wert r die
8-kHz-Nebenstrom-Phasenreferenz der ursprünglichen Grobdaten, wie
in Figur 2 gezeigt, r 125/783 Mikrosekunden nach der Leitungs-
Phasenreferenz auf. Die 8-kHz-Nebenstrom-Phasenreferenz der
ursprünglichen Grobdaten tritt zu etwa dem Zeitpunkt auf, zu dem
das Referenzwort von dem Wiedereinrichter aus der Leitung empfangen
wird. Das Referenzwort ist das erste Wort, manchmal Byte, der VC4,
auf das sich der ursprüngliche Nebenstrom-Datenzeiger bezieht.
Demzufolge kann das Referenzwort immer an die Stelle Null des
Puffers geschrieben werden.
-
Dies ist die einzige Funktion des auf die 8-kHz-Leitungs-
Phasenreferenz bezogenen ursprünglichen Nebenstrom-Datenzeiger.
-
Der Extraktion aus. dem Puffer folgt ein komplementärer Prozess.
-
Ein Lesepufferadress-Zähler (vollständiger Bereich von 783) wird
dazu verwendet, den Puffer anzusprechen, um Worte für die
VC4-Nennlast zu extrahieren. Jeweils beim Extrahieren jedes Wortes
zählt der Zähler rückwärts.
-
Zum Zeitpunkt der Knoten-Phasenreferenz wird, wie in Figur 2
gezeigt, der Zähler gelesen und dieser Wert R wird als neuer
Nebenstrom-Datenzeiger verwendet, d.h. er zeigt die Stelle des
Referenzwortes in der abgehenden Nennlast an. Die
Knotenphasenreferenz ist in dem Knoten das Äquivalent zu der Leitungs-
Phasenreferenz und sie behandelt mögliche Phasenverschiebungen
zwischen der Leitungs-Phasenreferenz und der Knoten-Phasenreferenz,
welche diese Erfindung betrifft. Die Knoten-Phasenreferenz ist die
8-kHz-Phasenreferenz, die vervielfacht wird, so daß sie den
155,52-MHz-Knotenausgangs-Bit-Takt ergibt, und den brauchbareren
19,44-MHz-Knoten-Byte-Takt. Man kann davon ausgehen, daß die
Knoten-Phasenreferenz auftritt, wenn das erste von 270 Byte, aus
der ersten von neun Reihen der regenerierten SDH die Schnittstelle
des Wiedereinrichters verläßt.
-
Wenn der Lesepufferadress-Zähler bei Null ist, wird das
Referenzwort aus dem Puffer gelesen. Das sichert, daß die
Schreibund Lese-Datenzeiger synchronisiert sind. Das Referenzwort wird auf
drei Byte der 2430 Byte des SDH-Formates übertragen.
-
Etwa zu dem Zeitpunkt, wenn der Lesepuffer-Adreßzähler Null
erreicht, tritt die entsprechende Knoten-Phasenreferenz auf. Die
Knoten-Phasenreferenz ist die 8-kHz-Phasenreferenz, die zu etwa dem
Zeitpunkt auftritt, an dem das Referenzbyte die
Wiedereinrichtungseinrichtung verläßt. Bei einer VC4-Nennlast weist
der Zeiger, wie durch den gegenwärtigen SDH-Standard definiert, 783
mögliche Werte auf. Wenn der Wert dieses neuen Nebenstrom-
Datenzeigers R ist, dann tritt die Leitungs-Phasenreferenz
R 125/783 Mikrosekunden nach der Knoten-Phasenreferenz auf.
-
Erfindungsgemäß beinhaltet das Wiedereinrichtungsverfahren außerdem
einen weiteren Zeiger. Dieser wird Zeitgabezeiger genannt. Ein
Nebenstrom-Zeitgabezeiger wird von einer exakten 8-kHz-Zeitgabe-
Nebenstrom-Phasenreferenz abgeleitet. Die Zeitgabe-Leitungsreferenz
ist eine 8-kHz-Referenz, die zu etwa dem Zeitpunkt auftritt, zu dem
das Referenzbyte von der Wiedereinrichtungseinrichtung aus der
Leitung empfangen wird.
-
Es wird angestrebt, daß der Nebenstrom-Zeitgabezeiger in dem H3-
Byte für AU4, AU3 und TU3 übertragen wird. Der Nebenstrom-
Zeitgabezeiger wird in dem V3-Byte für TU2, TU12 und TU11
übertragen. Ein Nebenstrom-Zeitgabezeiger wird in 13 Bit
übertragen. Demzufolge werden zwei Byte benötigt, um einen
Nebenstrom-Zeitgabezeiger zu übertragen.
-
Das H3-Feld weist 24 Bit für AU4 auf, aber all die anderen
Nennlast-Konfigurationen verwenden H3- und V3-Felder, die nur 8 Bit
aufweisen.
-
Es werden deshalb zwei aufeinanderfolgende H3- oder V3-Byte
benötigt, um einen vollständigen Nebenstrom-Zeitgabezeiger zu
übertragen.
-
Die H3- und V3-Byte werden natürlich während der Einrichtung
verwendet, aber selbst bei Spitzen-Einrichtungsraten können nur 25%
der V3-Byte für die Einrichtung verwendet werden. Um ein
einheitliches Format beizubehalten, werden nur die 8 Bit in Spalte
7 des H3-Feldes für AU4 verwendet. Das wichtigste Bit des H3- oder
V3-Byte wird ein Anzeichen sein zu entscheiden, ob die
verbleibenden Bit die weniger wichtigen 7 Bit des Nebenstrom-
Zeitgabezeigers bilden oder die oberen wichtigen 6 Bit.
-
Für eine VC4-Nennlast besitzt der Nebenstrom-Zeitgabezeiger, der
nicht durch den gegenwärtigen SDH-Standard definiert wird, 6480
mögliche Werte. Wenn der Wert dieses Nebenstrom-Zeitgabezeigers g
ist, dann tritt die ursprüngliche exakte 8-kHz-Nebenstrom-
Phasenreferenz (g 125/6480) Mikrosekunden nach der Zeitgabe-
Leitungs-Phasenreferenz auf. Auf ähnliche Weise wie der Datenzeiger
wird der Nebenstrom-Zeitgabezeiger durch einen Wert, in der
vorliegenden Beschreibung g, definiert, der von der SOH extrahiert
und verifiziert wird.
-
Sobald der verifizierte Nebenstrom-Zeitgabezeiger extrahiert worden
ist, kann der Wert (g) des Nebenstrom-Zeitgabezeiger alle 19,29ns
zurückgezählt werden, bis er Null erreicht. Der Beginn der
Zurückzählung entspricht der Leitungs-Phasenreferenz. Der
Zeitpunkt, zu dem die Zurückzählung Null erreicht, entspricht der
8-kHz-Zeitgabe-Nebenstrom-Phasenreferenz.
-
Sofort wenn die Null-Stufe erreicht wird, zeigt ein
"Zustandswechsel" das Auftreten des exakten 8-kHz-Zeitgabe-
Nebenstrom-Phasenreferenz-Signales an.
-
Dieser "Zustanäswechsel" wird von einem 51,84-MHz-Schalttakt
abgetastet. Demzufolge kann sich ein Abtastfehler bis zu 19,29ns
ergeben.
-
Dieser "Zustandswechsel" wird verwendet, um den Wert (g') eines
Zählers abzutasten, welcher zum Zeitpunkt der Schaltreferenz von
Null zu zählen beginnt . Dies ergibt nun eine exakte 8-kHz-
Zeitgabe-Nebenstrom-Phasenreferenz, die mit der Knoten-
Phasenreferenz verknüpft ist.
-
Da das Ziel einer Wiedereinrichtungseinrichtung darin bestehen muß,
die Phasenverzerrung zu minimieren, muß sie darauf abzielen, eine
konstante Verzögerung zwischen der Zeitgabe-8-kHz-Nebenstrom-
Phasenreferenz und der neuen exakten Zeitgabe-8-kHz-Nebenstrom-
Phasenreferenz zu haben. Diese Verzögerung muß ausreichend sein, um
die Auswirkungen des Zitterns des SOH-Formates mehr als zu
überdecken. Deshalb kann eine neue exakte Zeitgabe-8-kHz-
Nebenstrom-Phasenreferenz erzeugt werden, die eine konstante(C)
Zahl von 19,29ns später als die Zeitgabe-Leitungsreferenz auftritt.
-
Der neue Nebenstrom-Zeitgabezeiger (G) wird erzeugt, indem C zu dem
abgetasteten Wert (g') an dem Zähler addiert wird.
-
Die neue exakte 8-kHz-Zeitgabe-Nebenstrom-Phasenreferenz ist damit
von der Zeitgabe-Leitungsreferenz mit maximal +19,29ns durch den
Abtastfehler verursachter Phasenverzerrung abgeleitet worden.
-
Der wiedererzeugte knotenbezogene Nebenstrom-Zeitgabezeiger kann
dann fortlaufend in das abgehende VC4 H3-Byte wiedereingefügt
werden.
-
Figur 3 der Zeichnung zeigt typische Zeitgabezeiger-Formate.
-
Beziehen wir uns nun auf Figur 4 der Zeichnungen, so ist dies ein
Blockdiagramm, das eine Ausführungsform der Verwendung der soeben
beschriebenen Daten- und Zeitgabezeiger zeigt und der
Einrichterschaltung 6 aus Figur 1 entspricht.
-
In dieser Figur ist der Eingangs-Datenstrom entlang 10 und die
Leitungs-Phasenreferenz bei 11 sowie der Leitungs-Takt bei 12
gezeigt. Der Eingangs-Datenstrom wird in einen Datenpuffer 13
geschrieben, während der Datenzeiger in einen Datenzeiger-Extraktor
14 unter der Steuerung der Leitungs-Phasenreferenz 11 und des
Leitungstaktes 12 extrahiert wird. Der Zeitgabezeiger wird auf
einen Zeitgabereferenz-Generator 15 geleitet, auf welchen ebenso
die Leitungs-Phasenreferenz 11 und der Leitungstakt 12 gegeben
werden. Die Ausgabe des Zeitgabereferenz-Generators 15 wird auf
eine Zeitgabe-Übertragungsleitung 16 geleitet, die mit dem
Knotentakt 17 verbunden ist.
-
Die Ausgabe aus der Zeitgabe-Übertragungsleitung 16 ist mit einem
Zeitgabezeiger-Generator 18 verbunden, der mit der 8-kHz-
Knotenreferenz 19 und dem Knotentakt 17 versorgt wird. Der
Knotentakt 17 und die Knotenreferenz 19 werden beide auf einen
Knotenadreß- und Datenzeiger-Generator 20 geleitet, der
Leseadressen für den Datenpuffer 13 zur Verfügung stellt, um einen
Ausgangs-Datenstrom 21 zu erzeugen. Der Lese-Datenzeiger und der
Knoten-Zeitgabezeiger werden von einer Komparator und Einrichtungs-
Steuerschaltung 22 verglichen und Abweichungen zwischen den zwei
Zeigern werden dem Leseadreß- und Datenzeiger-Generator 20
mitgeteilt, der den Wert des Knoten-Datenzeigers durch Einrichtung
korrigiert.
-
Indem der knotenbezogene Nebenstrom-Zeitgabezeiger mathematisch in
einen äquivalenten Datenzeiger umgewandelt wird, und dieses
Äquivalent mit dem aktuellen datenknotenbezogenen Nebenstrom-Zeiger
verglichen wird, welcher verwendet wird, um die Daten-Byte aus dem
Datenpuffer 13 zu lesen, kann entschieden werden, ob der
augenblickliche datenknotenbezogenen Nebenstrom-Zeiger bei einem
korrekten Wert liegt oder nicht. Der augenblickliche
datenknotenbezogenen Nebenstrom-Zeiger kann angepaßt werden, indem
entweder der geeignete Ablauf der positiven oder negativen
Einrichtung, oder für Gesamtfehler wie bei eingeschaltetem Gerät
der neue Ablauf der Zeigerkennzeichnung ausgeführt wird. Diese
Abläufe sind bereits durch die SDH-Empfehlungen definiert.
-
Da der Zeitgabezeiger nur eine Kennzeichnung der Phasenreferenz der
Nennlast angibt, ist der vereinzelt wegen negativer Einrichtung
oder Verstümmelung des Zeigerfeldes fehlende Zeitgabezeiger nicht
kritisch. Der Mechanismus, daß normalerweise nur ein (oder zwei )
Zählschritte (oder Rückzählungen) zur selben Zeit erlaubt sind,
gestattet ein einfaches Filterverfahren, um empfangene
Zeitgabezeiger zu ignorieren, die verstümmelt worden sind.
-
Für das Zusammenwirken, die Initialisierung und Wiedergewinnung
werden größere Veränderungen des Zeigerwertes erlaubt sein. Wenn
ein neuer Wert zu drei aufeinanderfolgenden Zeitpunkten empfangen
wird und die drei Werte die geeigneten Erfordernisse der Vor- und
Zurückzählung erfüllen, wird der neue Wert akzeptiert.
-
Mit der Verwendung von Zeitgabezeigern ist es möglich, die
Phasenverzerrung, die an einem Zeigerbearbeitungsknoten induziert
wird, auf 19,29ns zu begrenzen. Beim Zusammenwirken mit Geräten,
die keinen Zeitgabezeiger bereitstellen, wird die Zeigerbearbeitung
beträchtliche Phasenverzerrungen verursachen. Da ein Zeitgabezeiger
jedoch nur bis zum nächsten Zeigerbearbeitungsknoten übertragen
wird, werden nur 19,29ns Phasenverzerrung an dem nächsten Knoten
auftreten, vorausgesetzt, der ankommende Zeitgabezeiger wird
verwendet.
-
Wenn Zeitgabezeiger im gesamten Netzwerk verwendet werden, wird die
Gestaltung von Desynchronisiereinrichtungen möglich, die die
relevanten CCITT-Empfehlungen einhalten.
-
Wenn Zeitgabezeiger nicht verwendet werden, werden
Desynchronisiereinrichtungen mehr als die in G.823 erlaubten 1,5
internationalen Einheiten (UI) und die in G.824 erlaubten 2 UI
erzeugen.
-
Die Bit-Ableitung ist kein akzeptierbares Verfahren, da es
Phasenverzerrungen einbringt und Verschiebungen erzeugt. Wenn
Geräte keine Zeitgabezeiger empfangen, wird die Bit-Ableitung
verwendet und der Nutzer der Geräte muß die resultierende
Phasenverzerrung akzeptieren.