DE69025875T2

DE69025875T2 - Leseverstärker

Info

Publication number: DE69025875T2
Application number: DE69025875T
Authority: DE
Inventors: Daniel D Edmonson; William Stanley Webster
Original assignee: Texas Instruments Inc
Current assignee: Texas Instruments Inc
Priority date: 1989-12-20
Filing date: 1990-12-03
Publication date: 1996-07-25
Anticipated expiration: 2010-12-04
Also published as: EP0434252A3; EP0434252A2; DE69025875D1; EP0434252B1; US5041746A; KR910013279A; JP3086481B2; JPH04167298A

Description

TECHNISCHES GEBIET DER ERFINDUNG

Diese Erfindung betrifft im allgemeinen integrierte Schaltungen, und insbesondere einen Leseverstärker.

HINTERGRUND DER ERFINDUNG

Elektrisch programmierbare Array-Logik (EPALs) benützt eine Vielzahl von FAMOS-Transistoren, welche Gate-Anschlüsse aufweisen, die mit Eingangssignalen verbunden sind, und welche einen Source-/Drain-Bereich aufweisen, der zwischen eine Produktleitung und Masse geschaltet ist, um Logikfunktionen zu implementieren. Leseverstärker, welche Logikpegel auf der Produktleitung erfassen, können die Produktleitung auf eine Spannung ziehen, was darin resultieren wird, daß eine vorzeitige FAMOS-Datenverstärkung verhindert wird. Früher entwickelte Leseverstärker benützen ein Design mit hintereinander angeordneten Transistoren zum Erzielen des erforderlichen Pull-up. Der Arbeitspunkt der zwei Transistoren bewegt sich entlang des Randes des linearen und gesättigten Bereichs, so daß sie wie ein resistiver Pull-up arbeiten. Der Strom, der durch den Pull-up mit hintereinander angeordneten Transistoren zugeführt wird, wird deshalb von der Spannung der Produktleitung abhängig sein. Je höher die Produktleitungsspannung ist, desto niedriger ist der zugeführte Strom. Wenn die Produktleitungsspannung sich der Klemmspannung nähert, vermindert sich der Strom stark. Dieser Effekt kann groß genug sein, um die Ausgangsübergänge zu verzerren, um somit die L-zu-H-Übergänge langsamer als die H-zu-L-Übergänge zu machen, obwohl die FAMOS-Zelle einen ansteigenden Strom mit absinkender Produktleitungsspannung aufnehmen wird, wenn sie die Leitung auf L zieht.
Das Design mit hintereinander angeordneten Transistoren muß ebenfalls äußerst intolerant gegenüber Prozeßschwankungen sein. Falls N-Kanal-Transistoren durch jeglich Art von Parameteränderungen, wie z.B. VTO, BE (Substrateffekte) oder KP, geschwächt werden, wird sich die Funktionstüchtigkeit des Leseverstärkers stark ändern. Der Auslösepunkt des CMOS- Inverter-Leseverstärkers wird ebenfalls bei Prozeßschwankungen, welche gegen den langsamsten Übergang arbeiten können und Schwellspannungsprobleme verursachen können, verzerrt werden.
Weitere Leseverstärker benutzen einen widerstandsteilerartigen Pull-up zum Erzielen der niedrigen Spannung "H", die zum Verhindern einer vorzeitigen FAMOS-Datenverstärkung erforderlich ist. Bei diesem Design verändert sich eine Bezugsspannung mit Prozeßschwankungen, um N-Kanal- und P-Kanal- Fluktuationen zu steuern.
Der L-zu-H-Übergang solcher Leseverstärker wird durch den Pull-down-Widerstandsteiler beeinträchtigt. Je höher die Produktleitungsspannung ist, desto mehr wird der Pull-up- Strom von der Produktleitungskapazität zum Pull-down-Transistor kanalisiert, was zur Verlangsamung vom L-zu-H-Übergang beiträgt. Der H-zu-L-Übergang schafft eine Situation, in der die FAMOS-Zelle, die die Leitung auf L zieht, einen anwachsenden Strom mit abnehmender Produktleitungsspannung aufnehmen muß. Dieser Leseverstärkerbetrieb geht auf Kosten der H-zu-L-Übergangsgeschwindigkeit.
Deshalb ist eine Notwendigkeit entstanden, einen prozeßtoleranten Leseverstärker mit hoher Geschwindigkeit, der eine niedrige Spannungsbegrenzung zum Eliminieren einer vorzeitigen FAMOS-Datenverstärkung bietet, zu schaffen.
In der WO 86/01658 ist eine Schaltung zum Verbessern der Anstiegszeit eines elektronischen Signals beschrieben, bei der die Spannung des elektronischen Signals mit einer Bezugsspannung verglichen wird und das Vergleichsresultat zum Steuern der Erzeugung eines Stromimpulses vorbestimmter Dauer benutzt wird, welcher dem elektronischen Signal hinzugefügt wird, um den Spannungsanstieg zu unterstützen. Das elektronische Signal kann von irgendeinem einer Vielzahl von VLSI-Chips, welche mit einem gemeinsamen Knoten verbunden sind, herrühren.
Die US-A-4 827 728 und die US-A-4 899 070 betreffen beide eine weitere Schaltung zum Verbessern der Anstiegszeit eines elektronischen Signals, wobei die Schaltung eine Rückkopplung zum elektrischen Signal hat, so daß die Schaltung abgekoppelt wird, wenn das elektrische Signal einen vorbestimmten Pegel erreicht hat.
Aufgabe der vorliegenden Erfindung ist es, einen Leseverstärker zu schaffen, der zumindest teilweise die Nachteile und Probleme eliminiert, welche mit den Leseverstärkern nach dem Stand der Technik verbunden sind.
Gemäß einem Aspekt der vorliegenden Erfindung ist eine Leseschaltungsanordnung geschaffen, die zum Erfassen des logischen Zustands eines Leseknotens, der mit einer Vielzahl von programmierbaren Schaltern verbunden ist, welche durch jeweilige Eingangssignale selektiv aktiviert werden, betreibbar ist, umfassend:
eine erste Spannungssteuerschaltungsanordnung zum selektiven Verbinden des Leseknotens mit einer ersten Spannungsquelle als Reaktion auf ein erstes Steuersignal;
eine Rückkopplungsschaltungsanordnung zum Erzeugen des Steuersignals, welche so beschaffen ist, daß die erste Spannungssteuerschaltungsanordnung den Leseknoten von der ersten Spannungsquelle abkoppelt, wenn der erste Leseknoten eine vorbestimmte Spannung erreicht; und
eine zweite Spannungssteuerschaltungsanordnung zum Aufrechterhalten der vorbestimmten Spannung an dem Leseknoten, bis einer der programmierbaren Schalter aktiviert ist, dadurch gekennzeichnet, daß die zweite Spannungssteuerschaltungsanordnung einen ersten N-Kanal-FET umfaßt, welcher einen Source-Anschluß und einen in einer P-Wanne angeordneten Drain-Anschluß und einen Gate-Anschluß aufweist, und einen zweiten N-Kanal-FET umfaßt, welcher einen Source-Anschluß und einen in einer P-Wanne angeordneten Drain-Anschluß und einem Gate-Anschluß aufweist, wobei der erste und zweite N-Kanal-FET diodenverbunden sind und in Reihe zwischen die erste Spannungsquelle und den Leseknoten geschaltet sind; und
eine Nulleistungs-Schaltungsanordnung, die zum Deaktivieren der ersten und zweiten Spannungssteuerschaltungsanordnung als Reaktion auf ein zweites Steuersignal betreibbar ist.
Gemäß einem zweiten Aspekt der vorliegenden Erfindung ist ein Verfahren zum Schaffen eines schnellen Ausgangsübergangs als Reaktion auf einen Eingangsübergang geschaffen, welches die Schritte aufweist:
Liefern eines Stroms an eine Produktleitung während eines L-zu-H-Ausgangsübergangs zum schnellen Erhöhen der Spannung auf der Produktleitung;
Deaktivieren der Stromlieferung, wenn die Produktleitung auf einem hohen Logikpegel ist, um eine übermäßige Spannung auf der Produktleitung zu verhindern;
Aufrechterhalten der Produktleitungsspannung unter Benutzung eines Spannungsgenerators;
Wiederaktivieren der Stromquelle, wenn die Produktleitung auf einem niedrigen Logikpegel ist; und
Deaktivieren der Stromlieferung und der Aufrechterhaltung der Spannung an der Produktleitung als Reaktion auf ein Steuersignal.
Die Leseschaltungsanordnung nach der vorliegenden Erfindung schafft signifikante Vorteile gegenüber dem Stand der Technik. Da die erste Spannungssteuerschaltungsanordnung auf die Rückkopplungsschaltungsanordnung reagiert, kann der Leseknoten unter Benutzung einer Spannungsquelle über die vorbestimmte Klemmspannung hochgezogen werden, was in einem schnellen Übergang resultiert. Da weiterhin die erste Spannunqssteuerschaltungsanordnung die Spannungsquelle von dem Leseknoten abkoppeln kann, kann eine schwächere zweite Spannungssteuerschaltungsanordnung die vorbestimmte Spannung an dem Leseknoten aufrechterhalten, so daß ein schneller H- zu-L-Übergang auftreten kann. Die vorliegende Erfindung ist kompatibel mit programmierbarer Array-Logik (PALs), bei der eine Vielzahl programmierbarer Schaltvorrichtungen selektiv eine Vielzahl von Produktleitungen mit einer ersten Spannungsquelle unter der Steuerung einer Vielzahl von Eingängen verbindet. Eine Leseschaltungsanordnung, die zu jeder einzelnen Produktleitung gehört, beinhaltet eine erste Spannungssteuerschaltungsanordnung zum selektiven Verbinden der Produktleitung mit einer zweiten Spannungsquelle als Reaktion auf ein Steuersignal, eine Rückkopplungsschaltungsanordnung zum Erzeugen des Steuersignals als Reaktion auf die Spannung auf der zugehörigen Produktleitung und eine zweite Spannungssteuerschaltungsanordnung zum Aufrechterhalten einer vorbestimmten Spannung auf der Produktleitung, wenn die Produktleitung nicht mit der ersten Spannungsquelle verbunden ist.

KURZE BESCHREIBUNG DER ZEICHNUNGEN

Zum besseren Verständnis der vorliegenden Erfindung und ihrer Vorteile wird nun auf die folgende Beschreibung im Zusammenhang mit der begleitenden Zeichnung Bezug genommen, wobei
Figuren 1a-c Leseverstärker nach dem Stand der Technik veranschaulichen;
Figuren 2a-b den Leseverstärker nach der vorliegenden Erfindung veranschaulichen;
Figur 3 eine Darstellung eines Vergleichs zwischen der vorliegenden Erfindung und einem Leseverstärker nach dem Stand der Technik veranschaulicht; und
Figur 4 ein Blockdiagramm der vorliegenden Erfindung bei Benutzung in einer EPAL-Schaltung veranschaulicht.

DETAILLIERTE BESCHREIBUNG DER ERFINDUNG

Die bevorzugte Ausführungsform der vorliegenden Erfindung wird am besten unter Bezugnahme auf Figuren 1 bis 4 der Zeichnung verstanden, wobei gleiche Bezugszeichen für gleiche und entsprechende Teile der verschiedenen Figuren benutzt werden.
Figur 1a veranschaulicht ein Blockdiagramm eines Leseverstärkers, der in einer programmierbaren Array-Logik (PAL)- CMOS-Vorrichtung benutzt wird. Die Schaltung 10 umfaßt zwei FAMOS-Transistoren 12a-b, welche Drain-Anschlüsse aufweisen, die mit einer Produktleitung 14 verbunden sind, Source-Anschlüsse, die mit Masse verbunden sind, und Gate-Anschlüsse, die mit jeweiligen Eingangsleitungen 16a-b des PAL-Arrays verbunden sind. Die Pull-up-Schaltungsanordnung 18 ist mit der Produktleitung verbunden. Ein Inverter 20 invertiert das Logiksignal auf der Produktleitung zum Erzeugen eines Ausgangssignals (OUT).
Der FAMOS(Lawinen-MOS mit erdfreiem Gate)-Transistor ist das programmierbare Element in einer EPAL (löschbare PAL). Die FAMOS-Transistoren 12 arbeiten wie normale N-Kanal-MOS- Transistoren, wenn sie im gelöschten Zustand sind. Somit wird die Vorrichtung eingeschaltet und der Drain-Anschluß der Zelle mit Masse verbunden, wenn der Gate-Anschluß der Zelle adressiert ist (eine logische "1" auf der Eingangsleitung), um dadurch eine logische "0" auf der Produktleitung 14 zu erzeugen. In ähnlicher Weise ist der Transistor nicht leitend, und der Drain-Anschluß der Zelle bleibt auf einer logischen "1", falls der Gate-Anschluß der Zelle nicht adressiert ist (eine logische "0" auf der Eingangsleitung), da die Pull-up-Schaltungsanordnung 18 die Produktleitung 14 auf eine logische H-Spannung zwingt. Falls der FAMOS-Transistor 12 programmiert war, wird die Schwellspannung des Transistors so verschoben, daß der Transistor bei normalem Betrieb nicht eingeschaltet wird, und zwar unabhängig von dem Logiksignal an seiner Eingangsleitung. Daher wird der Drain-Anschluß der programmierten FAMOS-Zelle stets auf einer logischen "1" sein.
Logisch betrachtet arbeitet die FAMOS-Zelle 12 als ein Inverter für die Eingangsdaten auf der Eingangsleitung 16. Da die Drain-Anschlüsse der mehreren Transistoren 12a-b auf der Produktleitung zusammengezogen sind, wird eine logische "0" über jede Anzahl logischer "1"-Signale dominieren, was zur Erzeugung einer UND-Funktion an den invertierten Eingangsdaten führt. Der Inverter 20 liest den Logikwert auf der Produktleitung 14 und gibt den invertierten Wert aus.
Bei einer tatsächlichen Implementierung umfaßt die EPAL viele Produktleitungen 14 und viele Eingangsleitungen 16, die mit dem FAMOS-Transistor 12 verbunden sind. Mittels Durchführens eines ODER-Betriebs an den Ausgängen jedes Inverters 20 kann jegliche Produktsummen-Logikfunktion durch geeignetes Programmieren oder Löschen der FAMOS- Transistoren entworfen werden.
Die Produktleitung einer EPAL muß geringer als zwei Volt liegen, um ein zufälliges Programmieren des FAMOS-Transistors 12 zu verhindern. Daher ist es wichtig, daß die Pull-up-Schaltungsanordnung 18, welche die Spannung auf der Produktleitung bestimmt, wenn die FAMOS-Transistoren 12a-b ausgeschaltet sind, in genauer Weise eine Spannung von zwei Volt oder weniger auf der Produktleitung 14 aufrechterhält.
Figur 1b veranschaulicht einen Leseverstärker 22 nach dem Stand der Technik. Bei diesem Leseverstärker umfaßt die Pull-up-Schaltungsanordnung 18 ein hintereinander angeordnetes N-Kanal-Transistorpaar. Die Pull-up-Schaltungsanordnung 18 umfaßt N-Kanal-Transistoren 24 und 26. Der N-Kanal- Transistor 24 hat seinen Gate- und Drain-Anschluß mit Vcc verbunden. Der Source-Anschluß des N-Kanal-Transistors 24 ist mit dem Gate- und dem Drain-Anschluß des N-Kanal-Transistors 26 verbunden. Der Source-Anschluß des N-Kanal-Transistors 26 ist mit der Produktleitung 14 verbunden. Die P-Wannen der N-Kanal-Transistoren 24 und 26 sind mit Masse verbunden.
Die Pull-up-Schaltung 18 von Figur 1B wird eine Spannung von Vcc - 2Vt - BE erzeugen, wobei BE die Substrateffekte der Transistoren 24 und 26 sind. Da die Spannung Vgs der Transistoren 24 und 26 nahe der Schwellspannung Vt der Transistoren liegt, bewegt sich der Arbeitspunkt der Transistoren entlang des Randes des linearen und gesättigten Bereichs, was eine Arbeitsweise wie ein resistiver Pull-up ergibt. Deshalb wird der durch den Pull-up gelieferte Strom von der Spannung auf der Produktleitung abhängen. Wenn die Spannung auf der Produktleitung ansteigt, sinkt der durch den Pull-up gelieferte Strom. Wenn sich die Produktleitungsspannung der Klemmspannung (zwei Volt) nähert, vermindert sich der Strom stark. Dieser Effekt kann groß genug sein, um die Ausgangsübergänge zu verzerren und die L-zu-H-Übergänge langsamer als die H-zu-L-Übergänge zu machen.
Das in Figur 1b gezeigte Design ist gegenüber Prozeßvariationen äußerst intolerant. Falls die Ansteuerung der N-Kanal-Transistoren 24 und 26 durch jegliche Form von Parameteränderungen während der Prozessierung geschwächt wird, wird sich die Funktionstüchtigkeit des Leseverstärkers stark ändern. Der Auslösepunkt des Inverters 20 kann eben falls durch Prozeßschwankungen, welche gegen den langsamsten Übergang arbeiten können und sogar Schwellspannungsprobleme verursachen können, verzerrt werden.
Ein zweiter Typ von Leseverstärker nach dem Stand der Technik ist in Verbindung mit Figur 1c illustriert. Der Leseverstärker 28 beinhaltet eine Pull-up-Schaltung 18 mit drei N-Kanal-Transistoren 30, 32 und 34 und einem P-Kanal- Transistor 36. Der N-Kanal-Transistor 30 hat einen Drain- Anschluß, der mit Vcc verbunden ist, einen Gate-Anschluß, der mit einer ersten Bezugsspannungsquelle (REF1) verbunden ist, und einen Source-Anschluß, der mit der Produktleitung 14 verbunden ist. Der N-Kanal-Transistor 32 hat einen Gateund einen Drain-Anschluß mit der Produktleitung verbunden und einen Source-Anschluß mit Masse verbunden. Der N-Kanal- Transistor 34 hat einen Gate-Anschluß mit der Produktleitung verbunden, einen Source-Anschluß mit Masse verbunden und einen Drain-Anschluß mit dem Drain-Anschluß des P-Kanal- Transistors 36 und mit dem Eingang des Inverters 20 verbunden. Der Gate-Anschluß des P-Kanal-Transistors 36 ist mit einer zweiten Bezugsspannungsquelle REF2 verbunden, und der Source-Anschluß des P-Kanal-Transistors 36 ist mit Vcc verbunden. Die P-Wanne des N-Kanal-Transistors 30 und die N-Wanne des P-Kanal-Transistors 36 sind mit Vcc verbunden, und die P-Wannen der N-Kanal-Transistoren 32 und 34 sind mit Masse verbunden.
Der Leseverstärker 28 von Figur 1c benutzt einen Widerstandsteiler-Pull-up, um die niedrige Spannung "H" zu erzielen, die erforderlich ist, um ein vorzeitiges Programmieren der FAMOS-Transistoren 12a-b zu verhindern. Die Bezugsspannungsquellen (REF1 und REF2) sind so entworfen, daß ihre Spannung die Transistoren 30 und 36 in Übereinstimmung mit Prozeßschwankungen kompensiert.
Bei diesem Design wird der L-zu-H-Übergang durch den Pulldown-Widerstandsteiler-Transistor 32 beeinträchtigt. Wenn die Spannung auf der Produktleitung ansteigt, erhöht sich der Strom, der von der Produktleitung zum Pull-down-Transistor 32 kanalisiert wird. Der Effekt ist ein Verlangsamen des L-zu-H-Übergangs. Der H-zu-L-Übergang schafft eine Situation, in der die FAMOS-Transistoren 12a-b einen anwachsenden Strom mit absinkender Produktleitungsspannung aufnehmen müssen, was den H-zu-L-Übergang verlangsamt.
Obwohl die Bezugsspannungsquellen eine Prozeßtoleranz erreichen, kostet dieses Merkmal einen erhöhten Energieverbrauch, der unerwünscht ist.
Figur 2a veranschaulicht eine schematische Repräsentation des Leseverstärkers nach der vorliegenden Erfindung. Der Leseverstärker 38 beinhaltet eine Pull-up-Schaltung 18 mit einer Stromquelle 40, einer Hochhalteschaltung 42 und einer Verzögerungsrückkopplungsschaltung 44. Die Verzögerungsrückkopplungsschaltung umfaßt zwei Inverter 46 und 48, die in Serie verbunden sind, wobei der Eingang zum Inverter 46 mit der Produktleitung 14 verbunden ist, und der Ausgang des Inverters 48 mit dem Gate-Anschluß des P-Kanal-Transistors 50 verbunden ist, welcher die Stromquelle 40 umfaßt. Der P- Kanal-Transistor 50 hat einen Source-Anschluß mit Vcc verbunden und den Drain-Anschluß mit der Produktleitung 14 verbunden. Die Hochhalteschaltung 42 umfaßt zwei N-Kanal- Transistoren 52 und 54. Der Gate-Anschluß und Source-Anschluß des N-Kanal-Transistors 52 sind mit Vcc verbunden, und der Drain-Anschluß des N-Kanal-Transistors 52 ist mit dem Source-Anschluß und dem Gate-Anschluß des N-Kanal- Transistors 54 verbunden. Der Drain-Anschluß des N-Kanal- Transistors 54 ist mit der Produktleitung 14 verbunden. Die P-Wannen der N-Kanal-Transistoren 52 und 54 sind mit Masse verbunden.
Beim Betrieb wird die Stromquelle 40 für L-zu-H-Übergänge benutzt und wird durch die Verzögerungsrückkopplungsschaltung 44 abgeschaltet, um die Produktleitungsspannung davon abzuhalten, die Vcc-Schiene zu erreichen. Zusätzlicherweise wird die Stromquelle 40 abgeschaltet, um den H-zu-L-Übergang der Produktleitung 14 zu verbessern. Die Hochhalteschaltung 42 hält die Produktleitungsspannung auf einem "H", nachdem die Stromquelle 40 abgeschaltet ist. Da die Hochhalteschaltung 42 nicht notwendig ist, um die Produktleitung 14 während eine L-zu-H-Übergangs hochzuziehen, kann sie so entworfen werden, daß sie ziemlich schwach ist, so daß der H-zu-L-Übergang nicht beeinflußt wird.
Wenn die Produktleitung 14 auf L ist, schalten die Inverter 46 und 48 den P-Kanal-Transistor 40 ein, was in einem Konstantstrom in den FAMOS-Transistor resultiert. Der P-Kanal- Transistor 50 arbeitet im gesättigten Bereich und wird daher nicht nennenswert durch Prozeßschwankungen beeinflußt werden. Wenn die Gate-Anschlüsse der FAMOS-Transistoren 12a-b auf L gezogen sind, dann wird die Produktleitungsspannung ansteigen, bis der Gate-Anschluß des P-Kanal-Transistors 50 auf eine Spannung zum Abschalten des P-Kanal-Transistors 50 steigt. Da der P-Kanal-Transistor 50 aufgrund der Produktleitungskapazität stark belastet ist und da die Inverter 46 und 48 leicht belastet sind, wird der Gate-Anschluß des P-Kanal-Transistors eine schnellere Anstiegszeit als die Produktleitung haben. Die Schwellspannungen der Inverter 46 und 48 sollten so eingestellt sein, daß sie die Stromquelle 40 an der erwünschten Produktleitungsspannung abschalten. Diese Spannung ist typischerweise niedrig genug, um den P-Kanal-Transistor konstant gesättigt zu halten, so daß der maximale Strom während des L-zu-H-Übergangs an die kapazitive Last der Produktleitung zugeführt wird. Die Hochhalteschaltung 42 hält die Produktleitung an ihrem erwünschten Pegel, bis die FAMOS-Zellen wieder aktiviert sind.
Wenn die FAMOS-Transistoren 12a-b aktiviert sind (unter der Annahme, daß ein oder mehrere der FAMOS-Transistoren gelöscht sind), müssen die FAMOS-Transistoren 12a-b nur eine Senke für die schwache Hochhalteschaltung 42 bilden und die Kapazität auf der Produktleitung 14 entladen, da die Stromquelle ausgeschaltet bleibt. Wenn die Produktleitungsspannung unterhalb der Schwellspannung der Rückkopplungsinverter 46 und 48 liegt, wird der P-Kanal 50 wieder einschalten. Somit ist es wichtig, die Schwellspannung der Rückkopplungsinverter gegen die Schwelispannung des Inverters 20 so einzustellen, daß der P-Kanal-Transistor 50 nicht einschalten wird, bevor die FAMOS-Transistoren 12a-b die Produktleitung unterhalb die Schwellspannung des Inverters 20 ziehen. Durch dieses Vorgehen wird die Abfallzeit der Produktleitung minimalisiert, da die FAMOS-Zellen 12a-b durch den P-Kanal während des Übergangs unbelastet bleiben.
Die folgenden Überlegungen sollten beim Einstellen der Schwellspannung des Inverters 20 berücksichtigt werden. Die Schwellspannung des Inverters 20 sollte zwischen die Spannung auf der Produktleitung mit einer eingeschalteten FAMOS-Zelle und die Maximalspannungsgrenze der Produktleitung, die durch die Prozessierung bestimmt ist, eingestellt werden. Rauschabstände sollten ebenfalls beachtet werden und zur unteren Spannungsgrenze hinzugefügt und von der oberen Spannungsgrenze abgezogen werden. Die Schwellspannung des Inverters 20 sollte gemäß dem Verhältnis der Größe des P-Kanals 50 zu der Größe eines einzelnen FAMOS- Transistors eingestellt werden. Der P-Kanal-Transistor 50 liefert stets konstanten gesättigten Strom während des L-zu- H-Übergangs, während ein einzelner FAMOS-Transistor in seinen linearen Bereich kommen wird, wenn die Spannung der Produktleitung abfällt. Deshalb muß die sich ändernde Ansteuerung eines einzelnen FAMOS-Transistors gegenüber der konstanten Ansteuerung eines gesättigten P-Kanal-Transistors hinsichtlich der Anstiegs- und Abfallzeiten der Produktleitung untersucht werden. Falls die Größe des P-Kanal- Transistors 50 und FAMOS-Transistors 12 so eingestellt sind, daß die Abfallzeit der Produktleitung schneller als ihre Anstiegszeit ist, dann sollte die Schwellspannung des Inverters 20 niedriger eingestellt werden, um die Änderung in der Übergangszeit zu kompensieren; jedoch darf die Schwellspannung nicht so niedrig eingestellt werden, daß der P-Kanal-Transistor 50 einschaltet, bevor der FAMOS-Transistor 12 die Produktleitung unterhalb der Schwelle des Inverters 20 ziehen kann.
Prozeßschwankungen haben geringen Einfluß auf den Leseverstärker nach der vorliegenden Erfindung. Substrateffekte sollten die Schaltung nicht beeinflussen, da alle Substrate mit ihren jeweiligen Schienen kurzgeschlossen sind.
Falls Prozeßschwankungen in schwachen P-Kanälen resultieren, wird die Stromquelle 40 einen geringen Einfluß auf den Pullup-Strom des P-Kanals haben, da sich der Unterschied zwischen Vgs und Vt nicht signifikant ändern wird, wenn Vgs viel größer als Vt ist. Weiterhin werden schwächere P-Kanal- Transistoren in einer niedrigeren Schwellspannung des Inverters 20 resultieren, um jegliche leichte Anstiegszeitvariation zu kompensieren. Die Schwellspannung beider Inverter würde sich erniedrigen, wobei eine einen Versatz zur anderen aufweist. Da der P-Kanal-Treiber während eines H-zu-L-Übergangs ausgeschaltet ist, würden schwache P-Kanal- Transistoren nur einen leichten Einfluß während solch eines Übergangs haben.
Die Prozeßschwankungen verursachen, daß die P-Kanäle stark sind, und es wird wiederum einen geringen Einfluß auf den Pull-up-Strom wegen der großen Differenz zwischen Vgs und Vt geben. Wiederum werden die Inverter 46 und 48 einander kompensieren, und die Schwellspannung des Inverters 20 wird ansteigen, was die Abfallzeit-Geschwindigkeit der Produktleitung 14 leicht verbessern wird.
Falls die N-Kanal-Transistoren schwach sind, wird der daraus resultierende Schwellspannungsanstieg im Inverter 20 einen sehr leichten Unterschied in der Geschwindigkeit während eines L-zu-H-Übergangs wegen des Stromquelleneffekts des gesättigten P-Kanals auf die Produktleitung 14 verursachen. Die Übergangsgeschwindigkeit der Produktleitung in einem H-zu-L-Übergang wird aufgrund der höheren Schwellspannung des Inverters 20 und einer schwächeren Hochhalteschaltung 42 nur leicht verbessert werden. Wiederum werden die Inverter 46 und 48 einander kompensieren.
Falls die Prozeßschwankungen starke N-Kanäle verursachen, wird die Schwellspannung des Inverters 20 abfallen, was den L-zu-H-Übergang leicht verbessert. Die niedrigere Schwellspannung des Inverters 20 und die leicht erhöhte Verstärkung der Aufhalteschaltung 42 werden die Abfallzeit der Produktleitung während eines H-zu-L-Übergangs verlangsamen. Da der P-Kanal-Transistor 50 während eines H-zu-L-Übergangs ausgeschaltet bleibt, wird die Schaltung eine sehr steile Abfallzeit haben.
Falls Prozeßschwankungen eine höhere Produktleitungskapazität verursachen, wird die Produktleitung langsamer ansteigen. Die Rückkopplungsinverter 46 und 48 werden etwas langsamer werden, aber nicht mit derselben Rate wie der der Verlangsamung der Produktleitung. Daraus resultierend wird eine niedrigere Maximalspannung für die Produktleitung auftreten, aber die Differenz sollte nicht signifikant sein. Die Schwellspannung des Inverters 20 kann hinsichtlich Kapazitätsschwankungen leicht eingestellt werden.
Ein weiterer wichtiger Aspekt der vorliegenden Erfindung betrifft die Geschwindigkeit, mit der sie aus einem Nulleistungszustand heraustritt. In einer Nulleistungsschaltung wird ein Steuersignal als Reaktion auf eine Änderung in einem der Eingangssignale erzeugt. Eine Nulleistungs-Schaltungsanordnung könnte zum Leseverstärker 28 von Figur 1c hinzugefügt werden, um den Leseverstärker solange abzuschalten, wie keine Übergänge auftreten. Jedoch müssen die zwei Bezugssignale (REF&sub1; und REF&sub2;) ebenfalls in einem Nulleistungsmodus abgeschaltet werden. Wenn ein Energieeinschaltimpuls als Reaktion auf einen Eingangsübergang erzeugt wird, müssen die Bezugssignale hochlaufen, um zu ermöglichen, daß der Leseverstärker 28 funktioniert. Die mit einem Hochlaufen des Bezugssignals verbundene Verzögerung ist viel länqer als es nötig wäre, falls der erzeugte Energieeinschaltimpuls direkt an den Leseverstärker gerichtet wäre. Typischerweise ist die Nulleistung-TPD des in Figur 1c illustrierten Typs von Leseverstärker zumindest 30% größer als die Vollleistung-TPD.
Es sollte bemerkt werden, daß der Leseverstärker 22 von Figur 1b keine Bezugsgeneratoren erfordert und deshalb ermöglicht, daß der Leistungseinschaltimpuls direkt an den Leseverstärker 22 geht. Jedoch resultiert das Fehlen von Prozeßkompensation in ernsthaften Problemen; solch eine Anwendung kann darin resultieren, daß der Leseverstärker 22 seinen langsamsten (L-zu-H)-Übergang benutzt, wenn er aus dem Nulleistungszustand herauskommt.
Figur 2b zeigt eine Ausführungsform nach der vorliegenden Erfindung unter Benutzung einer Nulleistungs-Schaltungsanordnung. Das TN-Signal erzeugt einen Impuls, der auf L geht, wenn der Chip hochfährt. Das TN-Signal ist mit den Gate-Anschlüssen eines P-Kanal-Transistors 55a und eines N-Kanal-Transistors SSB verbunden. Der Source-Anschluß des P-Kanal-Transistors 55a ist mit Vcc verbunden, und der Drain-Anschluß des P-Kanal-Transistors 55a ist mit dem Source-Anschluß des P-Kanal-Transistors 50 verbunden. Der Source-Anschluß des N-Kanal-Transistors 55b ist mit Masse verbunden, und der Drain-Anschluß des N-Kanal-Transistors SSB ist mit der Produktleitung 14 verbunden.
Der TN-Impuls geht auf L, wenn der Chip hochfährt. Der Leseverstärker 38 erholt sich schnell, da keine Bezugssignale zum Erzielen einer Prozeßtoleranz benötigt sind. Falls das TN-Signal so schnell erzeugt werden kann wie Daten für die Eingänge 12a-b erzeugt werden, dann kann der Nulleistungsmodus dieselbe TPD wie der Volleistungsmodus haben.
Figur 3 veranschaulicht einen Vergleich der Anstiegs- und Abfallzeiten des Leseverstärkers nach der vorliegenden Erfindung im Vergleich zum Leseverstärker nach Figur 1b. Wie daraus ersichtlich, schafft die vorliegende Erfindung sehr steile Anstiegs- und Abfallzeiten, wohingegen der Leseverstärker nach Figur 1b eine stark gedämpfte Anstiegszeit hat.
Die vorliegende Erfindung bietet einige technische Vorteile gegenüber dem Stand der Technik. Die Anstiegszeit der Produktleitung ist über eine Konstantstromquelle minimalisiert, und die Abfallzeit der Produktleitung ist durch Entfernen der Stromquelle von der Last minimalisiert. Da die Übergänge hinsichtlich der Geschwindigkeit optimiert sind, werden Prozeßschwankungen, falls überhaupt, wenig Einfluß auf die Gesamtausbreitungsverzögerung der Schaltungen haben.
Figur 4 veranschaulicht eine vereinfachtes Schaltbild einer programmierbaren Array-Logik (PAL), welche die vorliegende Erfindung benutzt. Die PAL umfaßt eine Vielzahl von Eingängen, die mit Eingangspuffern 56 verbunden sind. Eingangspuffer 56 haben einen TRUE-Ausgang 58 und einen FALSE-Ausgang 60 (der invertierte Eingang). Die Ausgänge der Eingangspuffer sind mit den Eingangsleitungen 16 verbunden. Produktleitungen 14 sind mit den Eingangsleitungen 16 über FAMOS-Transistoren 12 verbunden. Eine Leseschaltungsanordnung 38 gehört zu jeder Produktleitung 14. Der Ausgang der Leseschaltungsanordnung 38 wird dem Eingang eines ODER- Gatters 62 zugeführt, um ein Ausgangssignal (OUT) zu schaffen.
Obwohl die vorliegende Erfindung im Zusammenhang mit einem EPAL beschrieben worden ist, kann sie ebenfalls bei jeglichem Design unter Benutzung von FAMOS-Zellen oder weiteren ähnlichen Transistoren zum Ansteuern eines Knotens auf einen H- oder L-Logikpegel benutzt werden. Ebenfalls kann ein mit Strom versorgtes CMOS-Gatter seine H-zu-L-Übergänge unter Benutzung dieses Konzepts verbessern, da die N-Kanal-Pulldown-Transistoren die Produktleitung virtuell ohne Last auf L ziehen können. Dies würde für jegliches hochkapazitiv mit Strom versorgte CMOS-Gatter gelten.
Obwohl die vorliegende Erfindung detailliert beschrieben worden ist, sollte verstanden werden, daß zahlreiche Vertauschungen, Ersetzungen und Änderungen hierin gemacht werden können, ohne vom Schutzumfang der Erfindung, wie durch die angehängten Patentansprüche definiert, abzuweichen.

Claims

1. Leseschaltungsanordnung, die zum Erfassen des logischen Zustandes eines Leseknotens, der mit einer Vielzahl von programmierbaren Schaltern (12) verbunden ist, welche durch jeweilige Eingangssignale selektiv aktiviert werden, betreibbar ist, umfassend:

eine erste Spannungssteuerschaltungsanordnung (40) zum selektiven Verbinden des Leseknotens mit einer ersten Spannungsquelle als Reaktion auf ein erstes Steuersignal;

eine Rückkopplungsschaltungsanordnung (44) zum Erzeugen des ersten Steuersignals, welche so beschaffen ist, daß die erste Spannungssteuerschaltungsanordnung (40) den Leseknoten von der ersten Spannungsquelle abkoppelt, wenn der erste Leseknoten eine vorbestimmte Spannung erreicht; und

eine zweite Spannungssteuerschaltungsanordnung (42) zum Aufrechterhalten der vorbestimmten Spannung an dem Leseknoten, bis einer der programmierbaren Schalter (12) aktiviert ist, dadurch gekennzeichnet, daß die zweite Spannungssteuerschaltungsanordnung (42) einen ersten N-Kanal-FET (52) umfaßt, welcher einen Source-Anschluß und einen in einer P-Wanne angeordneten Drain-Anschluß und einen Gate-Anschluß aufweist, und einen zweiten N-Kanal-FET (54) umfaßt, welcher einen Source-Anschluß und einen in einer P-Wanne angeordneten Drain-Anschluß und einen Gate-Anschluß aufweist, wobei der erste und zweite N-Kanal-FET diodenverbunden sind und in Reihe geschaltet sind zwischen die erste Spannungsquelle und den Leseknoten; und

eine Nulleistungs-Schaltungsanordnung (55A, 55b), die zum Deaktivieren der ersten und zweiten Spannungssteuerschaltungsanordnung als Reaktion auf ein zweites Steuersignal (TN) betreibbar ist.

2. Leseschaltungsanordnung nach Anspruch 1, dadurch gekennzeichnet, daß die erste Spannungssteuerschaltungsanordnung (40) einen P-Kanal-Transistor (50) umfaßt, der einen Gate-Anschluß, der mit der Rückkopplungsschaltungsanordnung verbunden ist, aufweist, wobei ein erster Source/Drain-Anschluß mit der Spannungsquelle verbunden ist, und ein zweiter Source/Drain-Anschluß mit dem Leseknoten verbunden ist.

3. Leseschaltungsanordnung nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß die Rückkopplungsschaltungsanordnung zwei Inverter (46, 48) umfaßt.

4. Leseschaltungsanordnung nach Anspruch 3, dadurch gekennzeichnet, daß die Rückkopplungsschaltungsanordnung (44) einen ersten Inverter (46) umfaßt, welcher einen mit dem Leseknoten verbundenen Eingang hat, und einen zweiten Inverter (48) umfaßt, welcher einen mit dem Ausgang des ersten Inverters verbundenen Eingang hat.

5. Leseschaltungsanordnung nach Anspruch 4, dadurch gekennzeichnet, daß der erste und zweite Inverter solche Auslösepunkte haben, daß der P-Kanal-Transistor (50) als Reaktion auf die vorbestimmte Spannung deaktiviert ist.

6. Leseschaltungsanordnung nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß der Gate-Anschluß und ein erster Source/Drain-Anschluß des ersten N-Kanal-Transistors (52) mit einer Spannungsquelle verbunden ist, der zweite Source/Drain-Anschluß des ersten N-Kanal-Transistors mit einem ersten Source/Drain-Anschluß des zweiten N-Kanal- Transistors (54) verbunden ist und der zweite Source/Drain- Anschluß des zweiten N-Kanal-Transistors mit dem Leseknoten verbunden ist.

7. Leseschaltungsanordnung nach einem der vorhergehenden Ansprüche, gekennzeichnet durch einen Inverter (20), der mit dem Leseknoten verbunden ist.

8. Leseschaltungsanordnung nach Anspruch 1, dadurch gekennzeichnet, daß die programmierbaren Schalter (12) nicht-flüchtige Speicherzellen umfassen.

9. Leseschaltungsanordnung nach Anspruch 8, dadurch gekennzeichnet, daß die nicht-flüchtigen Speicherzellen zwei FAMOS-Transistoren umfassen.

10. Verfahren zum Schaffen eines schnellen Ausgangsübergangs als Reaktion auf einen Eingangsübergang, welches die Schritte aufweist:

Liefern eines Stroms an eine Produktleitung (14) während eines Niedrig-zu-Hoch-Ausgangsübergangs zum schnellen Erhöhen der Spannung auf der Produktleitung;

Deaktivieren der Stromlieferung, wenn die Produktleitung auf einem hohen Logikpegel ist, um eine übermäßige Spannung auf der Produktleitung zu verhindern;

Aufrechterhalten der Produktleitungsspannung unter Benutzung eines Spannungsgenerators (42);

Wiederaktivieren der Stromquelle, wenn die Produktleitung auf einem niedrigen Logikpegel ist; gekennzeichnet durch

Deaktivieren der Stromlieferung und der Aufrechterhaltung der Spannung an der Produktleitung als Reaktion auf ein Steuersignal.

11. Verfahren nach Anspruch 10, dadurch gekennzeichnet, daß der Schritt des Lieferns von Strom an die Produktleitung die Schritte des Aktivierens einer P-Kanal-FET-Stromquelle, welche mit der Produktleitung verbunden ist, umfaßt.

12. Verfahren nach Anspruch 11, dadurch gekennzeichnet, daß der Schritt des Deaktivierens der Stromquelle den Schritt des Ausschaltens der P-Kanal-FET-Stromquelle umfaßt.

13. Verfahren nach einem der Ansprüche 10 bis 12, dadurch gekennzeichnet, daß der Schritt des Aufrechterhaltens der Spannung an der Produktleitung den Schritt des Erzeugens einer vorbestimmten Spannung an zwei N-Kanal-FETs umfaßt, welche zwischen der Produktleitung und einer Spannungsquelle angeschlossen sind.