Nothing Special   »   [go: up one dir, main page]

DE69015879T2 - Verfahren zur Herstellung einer oberflächenmontierbaren Leiterplatte. - Google Patents

Verfahren zur Herstellung einer oberflächenmontierbaren Leiterplatte.

Info

Publication number
DE69015879T2
DE69015879T2 DE69015879T DE69015879T DE69015879T2 DE 69015879 T2 DE69015879 T2 DE 69015879T2 DE 69015879 T DE69015879 T DE 69015879T DE 69015879 T DE69015879 T DE 69015879T DE 69015879 T2 DE69015879 T2 DE 69015879T2
Authority
DE
Germany
Prior art keywords
component
circuit board
board
pad
plating
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE69015879T
Other languages
English (en)
Other versions
DE69015879D1 (de
Inventor
Harumi Tashiro
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Application granted granted Critical
Publication of DE69015879D1 publication Critical patent/DE69015879D1/de
Publication of DE69015879T2 publication Critical patent/DE69015879T2/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0011—Working of insulating substrates or insulating layers
    • H05K3/0044—Mechanical working of the substrate, e.g. drilling or punching
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/24—Reinforcing the conductive pattern
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/24—Reinforcing the conductive pattern
    • H05K3/241—Reinforcing the conductive pattern characterised by the electroplating method; means therefor, e.g. baths or apparatus
    • H05K3/242—Reinforcing the conductive pattern characterised by the electroplating method; means therefor, e.g. baths or apparatus characterised by using temporary conductors on the printed circuit for electrically connecting areas which are to be electroplated
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10954—Other details of electrical connections
    • H05K2201/10969—Metallic case or integral heatsink of component electrically connected to a pad on PCB
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/02—Details related to mechanical or acoustic processing, e.g. drilling, punching, cutting, using ultrasound
    • H05K2203/0228—Cutting, sawing, milling or shearing
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/04—Soldering or other types of metallurgic bonding
    • H05K2203/049—Wire bonding
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/17—Post-manufacturing processes
    • H05K2203/175—Configurations of connections suitable for easy deletion, e.g. modifiable circuits or temporary conductors for electroplating; Processes for deleting connections
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base
    • Y10T29/49156—Manufacturing circuit on or in base with selective destruction of conductive paths

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Manufacturing Of Printed Wiring (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Die Bonding (AREA)

Description

  • Die Erfindung bezieht sich auf ein Verfahren zum Herstellen einer oberflächenmontierten Leiterplatte und insbesondere auf ein verbessertes Verfahren zum Herstellen einer oberflächenmontierten Leiterplatte, bei welcher die Komponentenkontaktstellen und die Verbindungskontaktstellen auf den Platten mit einer Au-Galvanisierung beschichtet sind.
  • Eine Hybridschaltung (Einrichtung), die durch Anordnen und Montieren elektronischer Bauelemente gebildet wird, wie zum Beispiel SOP-LST's (hochintegrierte Schaltungen mit kleinem Ausgangspaket), QFP-LSI's (hochintegrierte Schaltungen mit Viererflachpaket), LSI-Chips (Chips mit hochintegrierter Schaltung), bloße Chips mit integrierter Schaltung, Chip-Kondensatoren und Chip-Widerständen auf einer Seite oder auf beiden Seiten einer Leiterplatte, beispielsweise einer Mehrschicht-Leiterplatte, finden bereits Anwendung auf verschiedene Typen elektronischer Einrichtungen
  • Bei einer solchen Hybridschaltung (Einrichtung) wird jedes elektronische Bauelement auf einer Komponentenkontaktstelle angeordnet und montiert, die in einem vorbestimmten Bereich der Leiterplatte metallisiert ist und welche elektrisch in der gewünschten Weise mit Verbindungskontaktstellen, die um die Komponentenkontaktstelle herum angeordnet sind, beispielsweise durch eine Drahtverbindung, verbunden werden. Spezieller gesagt, die aus Cu oder Ni hergestellten Komponenten- oder Verbindungskontaktstellen werden weiterhin mit einer Au-galvanisierten Beschichtung versehen, um sie zu stabilisieren. Bei der auf diese Weise verarbeiteten Komponentenkontaktstelle wird ein elektronisches Bauelement mit Hilfe eines Rückfluß-Lötverfahrens angeordnet und montiert, das z.B. ein Emulsionslot verwendet. Mit den Komponentenkontaktstellen werden die Eingangs/Ausgangs- (E/A-) Anschlüsse eines elektronischen Bauelements, z.B. eines IC-Chips, durch Verbindungsdrähte untereinander verbunden. So wird eine Hybridschaltung hergestellt, bei der vorbestimmte elektronische Bauelemente angeordnet und montiert werden.
  • Eine oberflächenmontierte Leiterplatte wird generell wie folgt hergestellt. Eine oder mehrere Komponentenkontaktstellen und die entsprechenden Verbindungskontaktstellen werden zusammen mit einem Schaltschema für Signal leitungen an vorbestimmten Bereichen auf einer Seite oder beiden Seiten der Leiterplatte beispielsweise durch selektives Ätzen einer Kupferfolienschicht vorbereitet. Während dieses selektiven Ätzprozesses müssen Leiterlinien für das Galvanisieren der Komponentenkontaktstellen und Verbindungskontaktstellen auf der Platte gebildet werden und sich nach außen hin bis zur Peripherie der Leiterplatte als Vorbereitung für ein Au-Galvanisieren gebildet werden, was ein anschließender Prozeß ist. Nachdem der Au-Galvanisierungsprozeß wie vorgeschrieben mit diesen Leiteranschlüssen als Galvanisierungsanschlüssen ausgeführt worden ist, kann man eine oberflächenmontierte Leiterplatte erhalten.
  • Jedoch hat das vorstehend beschriebene Verfahren die folgenden Mängel. Um alle Komponenten- und Verbindungskontaktstellen mit einer Au-Galvanisierung zu versehen, müssen deren Leiterlinien bis zur Peripherie der Leiterplatte hinaus gezogen werden. Dies bedeutet, daß zwei Linienarten auf der Oberfläche der Leiterplatte gemeinsam existieren müssen, was die Signalleitungs-Verdrahtungsdichte herabsetzt. Speziell in Fällen, in denen die Anzahl der auf der Leiterplatte anzuordnenden und zu montierenden groß ist und die Anzahl der Leitungen zu einem elektronischen Bauelement ebenfalls groß ist, müssen zahlreiche Kontaktstellen hergestellt werden. Infolgedessen wird natürlich der Bereich der Leiterlinien, die für eine Au-Galvanisierung erforderlich sind, erhöht, wodurch die Montagedichte der Leiterplatte beeinflußt wird.
  • Es ist aus US-A-4,289,575 bekannt, eine gedruckte Schaltungskarte durch Bildung eines Metallrasters oder eines isolierenden Substrats herzustellen; wobei das Raster eine Vielzahl von Bereichen umfaßt, die durch feine Leiter miteinander verbunden werden; wobei einige der Bereiche durch einen fotoempfindlichen Lack geschützt werden; wobei ein elektrisches Potential an alle Bereiche über eine Galvanisierungsleitung angelegt und die Platte einem Galvanisierungsprozeß unterzogen wird, wodurch die entwickelten Bereiche mit einer Goldschicht galvanisiert werden; und wobei einige der feinen Leiter weggeschnitten werden, um einige der galvanisierten Bereiche elektrisch zu isolieren.
  • Es ist deshalb Aufgabe der vorliegenden Erfindung, die Beschränkungen zu beseitigen, welche der Verdrahtungsdichte auferlegt werden und dadurch für ein Verfahren zum Herstellen einer oberflächenmontierten Platte zu sorgen, die angepaßt ist, um auf leichte Weise eine Hybridschaltung hoher Dichte herzustellen.
  • Tn Übereinstimmung mit einem ersten Aspekt der vorliegenden Erfindung wird für ein Verfahren zum Herstellen einer oberflächenmontieten Leiterplatte gesorgt, wobei eine Komponentenkontaktstelle und eine Verbindungskontaktstelle aus Cu oder Ni in vorbestimmten Bereichen gebildet werden;
  • ein Überzug aus Au galvanisch auf die Oberfläche jeder Kontaktstelle aufgebracht wird,
  • dadurch gekennzeichnet, daß die Kontaktstellen durch einen Oberflächenleiter aus Cu oder Ni auf der Platte elektrisch miteinander verbunden sind, wenn sie gebildet werden, und daß die Kontaktstellen nach dem Galvanisierungsprozeß voneinander elektrisch isoliert werden, indem ein vorbestimmter Teil der Oberfläche der Platte weggeschnitten wird, um den Leiter zu durchtrennen.
  • Entsprechend einem zweiten Gesichtspunkt sorgt die vorliegende Erfindung für ein Verfahren zum Herstellen einer oberflächenmontierten Leiterplatte,
  • wobei eine Komponentenkontaktstelle, eine Anzahl von um die Komponentenkontaktstelle angeordneten Verbindungskontaktstellen und Leiter, die die Komponentenkontaktstellen mit jeweiligen Verbindungskontaktstellen verbinden, in vorbestimmten Bereichen einer Oberfläche einer Platte aus Cu oder Ni gebildet werden; ein Überzug aus Au galvanisch auf die Oberfläche jeder Verbindungskontaktstelle aufgebracht wird und nach dem Galvanisierungsprozeß die Verbindungskontaktstellen durch Durchtrennen der Leiter elektrisch von der Komponentenkontaktstelle isoliert werden;
  • dadurch gekennzeichnet, daß die Verbindungskontaktstellen und die Komponentenkontaktstelle voneinander elektrisch isoliert werden, indem ein vorbestimmter Teil der Oberfläche der Platte weggeschnitten wird, um die Leiter zu durchtrennen;
  • und daß die Komponentenkontaktstelle während des Galvanisierungsprozesses auch mit einem Oberflächenüberzug versehen wird.
  • Spezieller gesagt, eine Anzahl von Komponentenkontakttstellen und Verbindungskontaktstellen, die an vorbestimmten Bereichen der Leiterplatte gebildet worden sind, wird miteinander zwischen den Komponentenkontaktstellen und zwischen der Komponentenkontaktstelle und den Verbindungskontaktstellen durch ein feinliniges Verdrahtungsraster im Voraus verbunden; dann wird eine Au-Galvanisierung auf jeder Kontaktstelle durch Verwendung eines einzigen Leiteranschlusses für das Galvanisieren gebildet; und dann wird das feinlinige Verdrahtungsraster weggeschnitten, um die Kontaktstellen voneinander elektrisch zu isolieren.
  • Die Au-Galvanisierung für die Komponentenkontaktstellen und die Verbindungskontaktstellen, die auf den vorbestimmten Bereichen der Leiterplatte gebildet wird, wird unter Verwendung irgendeiner Leiterlinie für das Galvanisieren bewerkstelligt. Das heißt, die Leiterlinie ist nicht für jede einzelne Komponentenkontaktstelle und jede einzelne Verbindungskontaktstelle angeordnet, sondern ein Leiteranschluß wird gemeinsam durch eine Gruppe von Kontaktstellen belegt, wodurch der Bereich nennenswert reduziert wird, der durch den Leiteranschluß für das Galvanisieren belegt wird.
  • Deshalb kann auch der Einschränkungseffekt, der die Anordnung des Verdrahtungsrasters (die Signalleitungen) beeinflußt, ebenfalls so nennenswert reduziert werden, daß nicht nur die Verdrahtungsdichte verbessert, sondern auch die Größe der oberflächenverdrahteten Leiterkarte leicht kleiner gemacht werden kann. Weiterhin kann, da ja für eine Oberfläche gesorgt werden kann, die groß genug ist, um die elektronischen Bauelemente anzuordnen und zu montieren, die Montagedichte erhöht oder die Hybridschaltung selbst kleiner gemacht werden. Die leichte und ordnungsgemäße Au-Galvanisierungsoperation ist ebenfalls ein Vorteil.
  • Jedoch müssen nach dem Au-Galvanisieren die Komponentenkontaktstellen und Verbindungskontaktstellen voneinander getrennt (isoliert) werden, indem das feinlinige Raster durchtrennt wird, das sie elektrisch miteinander verbindet. Dies ermöglicht, daß die Hybridschaltung (Einrichtung) hergestellt wird, indem man einen vorbestimmten Satz an elektronischen Bauelementen störungsfrei anordnet und montiert und so eine hohe Zuverlässigkeit aufrechterhält.
  • Eine Ausführungsform der vorliegenden Erfindung wird unter Verweis aus die beigefügten Zeichnungen beschrieben, bei welchen:
  • Fig. 1 eine Grundrißansicht ist, die schematisch den Zustand des elektrischen Isolierens einer Komponentenkontaktstelle von Verbindungskontaktstellen nach dem Unterziehen der Komponentenkontaktstelle und der Verbindungskontaktstellen gegenüber einem Au-Galvanisierungsprozeß bei dem Verfahren der vorliegenden Erfindung zeigt; und
  • Fig. 2 eine Schnittansicht ist, die ein Beispiel für eine Hybridschaltung zeigt, die unter Verwendung einer oberflächenmontierten Leiterplatte entsprechend der vorliegenden Erfindung angeordnet wurde.
  • Eine Mehrschicht-Leiterplatte, die auf der internen Schicht ein Schaltungsraster hat und durch Bindung einer Kupferfolienschicht auf beiden Seiten gebildet wird, wird hergestellt. Dadurch, daß man die auf beiden Seiten angeordneten Kupferschichten einem vorbestimmten Ätzprozeß und dergleichen unterzieht, werden eine Komponentenkontaktstelle, eine Verbindungskontaktstelle und dergleichen an vorbestimmten Bereichen der Platte angeordnet.
  • Spezieller gesagt, in dem Fall, in dem solch ein elektronisches Bauelement, wie eine SOP-LSI, eine QFP-LSI, ein Chipkondensator, ein Chipwiderstand oder ein IC-Chip auf der Platte angeordnet und montiert wird, dann wird ein Bereich von ungefähr 15 mm Breite und ungefähr 8 mm Länge für das Anordnen einer Komponentenkontaktstelle; ein Bereich von ungefähr 200 um Breite und ungefähr 600 um Länge, der mit einer Teilung von ungefähr 300 um entsprechend dem E/A-Anschluß des elektronischen Bauelements für das Anordnen von Verbindungskontaktstellen ausgelegt ist; und ein feinliniges Raster mit einer Breite von ungefähr 80 um für die elektrische Verbindung der Komponentenkontaktstelle mit den Verbindungskontaktstellen; und ein Bereich für das Anordnen eines Schaltungsrasters (Signalleitungen) einem selektiven Belichtungs- und Entwicklungsprozeß mit Hilfe einer fotoempfindlichen Schicht unterzogen, um diese dadurch mit einem Resist zu maskieren.
  • Dann werden, nachdem die erforderlichen Maskierprozesse abgeschlossen worden sind, die Komponentenkontaktstelle, die Verbindungskontaktstellen und dergleichen dadurch gebildet, daß sie einem selektiven Ätzen mit einer alkalischen Lösung unterzogen werden; und die maskierende Schicht wird mittels einer Lösung unter Verwendung von 1,1,1-Trichlormethan als Lösungsmittel entfernt. Das Ergebnis ist, daß man eine Leiterplatte erhält, die die Komponentenkontaktstelle, die Verbindungskontaktstellen, den feinlinigen Rasterbereich für die elektrische Verbindung der Komponentenkontaktstelle mit den Verbindungskontaktstellen und den Bereich für das Anordnen eines Schaltungsrasters (Signalleitungen) hat.
  • Danach wird ein Leiteranschluß für das Au-Galvanisieren nicht nur mit der Komponentenkontaktstelle und den Verbindungskontaktstellen, die elektrisch miteinander auf dem feinlinigen Rasterbereich verbunden sind, verbunden, sondern auch in eine Au-Galvanisierlösung (die aus Goldzyanid zusammengesetzt ist) getaucht, an welche ein Gleichstrom von 1 bis 2 A/dm² angelegt wird, um dadurch die Oberfläche der Komponentenkontaktstelle und der Verbindungskontaktstellen mit einem Au-galvanischen Überzug mit einer Dicke von ungefähr 0,5 um zu überziehen. Nach der Au-Galvanisierung wird die Leiterplatte selektiv in der Form einer Nut weggeschnitten, deren Breite ungefähr 1 min und deren Tiefe ungefähr 0,5 mm oder kleiner ist, bei einem Versuch, das feinlinige Raster zu trennen, das die Komponentenkontaktstelle und die Verbindungskontaktstellen untereinander verbindet. Das Ergebnis ist, daß man die oberflächenmontierte Leiterplatte in der gewünschten Form erhalten kann.
  • Fig. 1 ist eine Grundrißansicht, die schematisch die auf diese Weise hergestellte oberflächenmontierte Leiterplatte zeigt. Unter Verweis auf Fig. 1 bezeichnet Bezugszeichen 1 eine Komponentenkontaktstelle für einen IC-Chip; 2 eine Verbindungskontaktstelle; 3 ein feinliniges Raster (Leitung für das Galvanisieren), das die Komponentenkontaktstelle 1 für einen IC-Chip und die Verbindungskontaktstellen miteinander verbindet; 4 einen Bereich, in welchem die Oberfläche der Leiterplatte 5 ungefähr 1 mm breit ausgesenkt (genutet) wird, um die Komponentenkontaktstelle 1 für einen IC-Chip elektrisch von den Verbindungskontaktstellen durch Wegschneiden des feinlinigen Rasters (Leitung für das Galvanisieren) zu isolieren.
  • Ein Beispiel für ein Anordnen und Montieren elektronischer Bauelemente auf der oberflächenmontierten Leiterplatte wird beschrieben.
  • Ein Emulsionslot wird durch Drucken auf den entsprechenden Komponentenkontaktstellen auf der Leiterplatte aufgetragen; elektronische Bauelemente, die eine SOP-LSI, eine QFP-LSI, einen Chip-Kondensator und einen Chip-Widerstand einschließen, werden angeordnet und dann einem Rückfluß-Lötprozeß unterzogen. Nachdem man z.B. einen IC-Chip auf der vorbestimmten Komponentenkontaktstelle 1 montiert hat, wird die Leiterplatte einem vorbestimmten Drahtverbindungsprozeß unterzogen.
  • Dann wird eine Funktionsprüfung bei einer auf der Leiterplatte angeordneten und montierten Schaltung in der vorgeschriebenen Form durchgeführt. Wenn die Schaltung die Funktionsprüfung bestanden hat, dann wird die Leiterplatte in ein Vorbeschichtungsharz eingebettet, weiterhin mit einer von außen überziehenden Harzschicht bedeckt und erwärmt, um die Harzbeschichtung zu härten. Dann wird erneut eine Funktionsprüfung durchgeführt. So erhält man die gewünschte Leiterplatte.
  • Fig. 2 zeigt in Schnittform eine Hybridschaltung (Einrichtung), die mittels des vorstehenden Verfahrens hergestellt wurde. Bei der Fig. bezeichnet 5 eine mehrschichtige Leiterplatte; 6 eine SOP-LSI oder QFP-LSI; 7 einen Chipkondensator oder Chipwiderstand; 8 einen IC-Chip; 9a eine vorbeschichtende Harzschicht; 9b eine von außen überziehende Harzschicht; und 10 einen E/A-Leiterstift.
  • Obwohl das vorstehende Beispiel für die Herstellung einer oberflächenmontierten Leiterplatte der Fall einer doppelseitig montierten mehrlagigen Leiterplatte ist, kann die Erfindung natürlich auch auf eine einseitige mehrlagige Leiterplatte, eine einseitige oder doppelseitige einlagige Leiterplatte angewendet werden. Weiterhin muß die Au-Galvanisierung nicht notwendigerweise sowohl auf die Komponentenkontaktstellen, als auch die Verbindungskontaktstellen aufgebracht werden, sondern kann auch auf eine von beiden aufgebracht werden.
  • Weiterhin kann beim Anordnen und Montieren der elektronischen Bauelemente dann, wenn eine Technik z.B. nur eines Montierens des IC-Chips auf der Hauptoberseite angewendet wird, ein Rückfluß-Lötprozeß unter Verwendung z.B. eines Emulsionslots leichter ausgeführt werden. Zusätzlich muß dann, wenn ein Phenolharz als äußeres überziehendes Harz verwendet wird, eine Säurelösung verwendet werden, um dieses äußere überziehende Harz durch Auflösen zu entfernen. Da nun die Lösung auch den Verbindungsdraht und dergleichen löst, ist es zu bevorzugen, das Phenolharz unter einem Sicherheitsstandpunkt zu verwenden.
  • Wie auf den vorstehenden Seiten beschrieben, wird entsprechend dem Verfahren für die Herstellung einer oberflächenmontierten Leiterplatte der vorliegenden Erfindung dann, wenn sowohl die Komponentenkontaktstelle für das Anordnen und Montieren eines elektronischen Bauteils, als auch die Verbindungskontaktstellen für das Verbinden des angeordneten und montierten elektronischen Bauelements mit den Signal leitungen (dem Verdrahtungsraster) mit Au galvanisiert werden, um sie zu beschichten, ein Leiteranschluß für den galvanischen Überzug gemeinsam von der Komponentenkontaktstelle und den Verbindungskontaktstellen genutzt. Spezieller gesagt, die Anzahl der Leiteranschlüsse (Leitung für das Galvanisieren) für das Au-Galvanisieren kann so wesentlich reduziert werden, daß der Bereich auf der Leiterplatte, der durch die Leiteranschlüsse für das Galvanisieren (Leitung für das Galvanisieren) belegt wird, ebenfalls reduziert werden kann, wodurch für einen größeren Bereich für das Montieren elektronischer Bauelemente gesorgt und zur Verbesserung der Montagedichte der Platte beigetragen werden kann.
  • Zusätzlich wird der Leiteranschluß für das Galvanisieren (Leitung für das Galvanisieren), der gemeinsam durch die Komponentenkontaktstelle und die Verbindungskontaktstellen bei Au-Galvanisieren derselben genutzt werden, nach Abschluß des Galvanisierungsprozesses weggeschnitten und die Komponentenkontaktstelle und die Verbindungskontaktstellen elektrisch voneinander getrennt, wodurch keine Unannehmlichkeiten bei der auf diese Weise gebildeten Hybridschaltung bleiben.

Claims (4)

1. Verfahren zum Herstellen einer oberflächenmontierten Leiterplatte, wobei
eine Komponentenkontaktstelle (1) und eine Verbindungskontaktstelle (2) aus Cu oder Ni in vorbestimmten Bereichen einer Oberfläche einer Platte (5) gebildet werden;
ein Überzug aus Au galvanisch auf die Oberfläche jeder Kontaktstelle aufgebracht wird;
dadurch gekennzeichnet, daß die Kontaktstellen durch einen Oberflächenleiter (3) aus Cu oder Ni auf der Platte elektrisch miteinander verbunden sind, wenn sie gebildet werden, und daß die Kontaktstellen nach dem Galvanisierungsprozeß voneinander elektrisch isoliert werden, indem ein vorbestimmter Teil (4) der Oberfläche der Platte weggeschnitten wird, um den Leiter (3) zu durchtrennen.
2. Verfahren zum Herstellen einer oberflachenmontierten Leiterplatte, wobei
eine Komponentenkontaktstelle (1), eine Anzahl von um die Komponentenkontaktstelle angeordneten Verbindungskontaktsteilen (2) und Leiter (3), die die Komponentenkontaktstelle mit jeweiligen Verbindungskontaktstellen verbinden, in vorbestimmten Bereichen einer Oberfläche einer Platte (5) aus Cu oder Ni gebildet werden;
ein Überzug aus Au galvanisch auf die Oberfläche jeder Verbindungskontaktsteile (2) aufgebracht wird und nach dem Galvanisierungsprozeß die Verbindungskontaktstellen durch Durchtrennen der Leiter (3) elektrisch von der Komponentenkontaktstelle isoliert werden;
dadurch gekennzeichnet, daß die Verbindungskontaktstellen und die Komponentenkontaktstelle voneinander elektrisch isoliert werden, indem ein vorbestimmter Teil (4) der Oberfläche der Platte weggeschnitten wird, um die Leiter (3) zu durchtrennen; und
daß die Komponentenkontaktstelle (1) während des Galvanisierungsprozesses auch mit einem Oberflächenüberzug versehen wird.
3. Verfahren zum Herstellen einer oberflächenmontierten Leiterplatte nach Anspruch 2, dadurch gekennzeichnet, daß all die Leiter (3) durch Schneiden einer fortlaufenden Rille (4) in die Oberfläche der Platte abgetrennt werden.
4. Verfahren nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß auf der Platte (5) eine Anzahl von Komponentenkontaktstellen (1) gebildet werden, wobei jede Komponentenkontaktstelle elektrisch mit einer Vielzahl von Verbindungskontakt stellen (2) auf der Platte verbunden ist und die Kompanentenkontaktstellen untereinander durch separate Oberflächenleiter (3) verbunden sind, und daß all die Oberflächenleiter durch Wegschneiden eines vorbestimmten Teils der Oberfläche der Platte durchtrennt werden.
DE69015879T 1989-05-22 1990-05-21 Verfahren zur Herstellung einer oberflächenmontierbaren Leiterplatte. Expired - Fee Related DE69015879T2 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1128038A JPH02306690A (ja) 1989-05-22 1989-05-22 表面実装用配線基板の製造方法

Publications (2)

Publication Number Publication Date
DE69015879D1 DE69015879D1 (de) 1995-02-23
DE69015879T2 true DE69015879T2 (de) 1995-05-04

Family

ID=14974977

Family Applications (1)

Application Number Title Priority Date Filing Date
DE69015879T Expired - Fee Related DE69015879T2 (de) 1989-05-22 1990-05-21 Verfahren zur Herstellung einer oberflächenmontierbaren Leiterplatte.

Country Status (5)

Country Link
US (1) US5042147A (de)
EP (1) EP0399768B1 (de)
JP (1) JPH02306690A (de)
KR (1) KR920007120B1 (de)
DE (1) DE69015879T2 (de)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
SE9202077L (sv) * 1992-07-06 1994-01-07 Ellemtel Utvecklings Ab Komponentmodul
US5977618A (en) 1992-07-24 1999-11-02 Tessera, Inc. Semiconductor connection components and methods with releasable lead support
US5915752A (en) * 1992-07-24 1999-06-29 Tessera, Inc. Method of making connections to a semiconductor chip assembly
US5367763A (en) * 1993-09-30 1994-11-29 Atmel Corporation TAB testing of area array interconnected chips
KR0145768B1 (ko) * 1994-08-16 1998-08-01 김광호 리드 프레임과 그를 이용한 반도체 패키지 제조방법
EP0956745A1 (de) 1995-09-18 1999-11-17 Tessera, Inc. Mikroeletronische anschlussstruktur mit dielektrischen lagen
US5724717A (en) * 1996-08-09 1998-03-10 The Whitaker Corporation Method of making an electrical article
JPH11135898A (ja) * 1997-10-31 1999-05-21 Asahi Optical Co Ltd プリント配線基板
JP3468179B2 (ja) * 1999-11-25 2003-11-17 株式会社村田製作所 表面実装部品
KR100389314B1 (ko) * 2001-07-18 2003-06-25 엘지전자 주식회사 도금인입선 없는 인쇄회로기판의 제조방법
JP4484444B2 (ja) * 2003-04-11 2010-06-16 三洋電機株式会社 回路装置の製造方法
JP2013030712A (ja) * 2011-07-29 2013-02-07 Toshiba Corp 半導体モジュールおよび半導体モジュールの製造方法
US10754439B2 (en) * 2018-06-29 2020-08-25 Intel Corporation Selectively displaced keys for input and output

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR1483570A (de) * 1965-06-23 1967-09-06
US3614832A (en) * 1966-03-09 1971-10-26 Ibm Decal connectors and methods of forming decal connections to solid state devices
NL7101602A (de) * 1971-02-05 1972-08-08
US3781596A (en) * 1972-07-07 1973-12-25 R Galli Semiconductor chip carriers and strips thereof
US3838984A (en) * 1973-04-16 1974-10-01 Sperry Rand Corp Flexible carrier and interconnect for uncased ic chips
US3996603A (en) * 1974-10-18 1976-12-07 Motorola, Inc. RF power semiconductor package and method of manufacture
JPS5559795A (en) * 1978-10-30 1980-05-06 Nippon Electric Co Printed circuit board and method of manufacturing same
JPS5822767B2 (ja) * 1978-12-29 1983-05-11 富士ゼロックス株式会社 和文タイプライタ
DE3430290A1 (de) * 1984-08-17 1986-02-27 Licentia Patent-Verwaltungs-Gmbh, 6000 Frankfurt Verfahren zur selektiven metallisierung
DE3704547A1 (de) * 1987-02-13 1988-08-25 Bbc Brown Boveri & Cie Verfahren zur herstellung von loetpads und bondpads auf duennschichthybridschaltungen
JPH01108798A (ja) * 1987-10-21 1989-04-26 Nec Corp プリント配線板の製造方法

Also Published As

Publication number Publication date
EP0399768A2 (de) 1990-11-28
EP0399768B1 (de) 1995-01-11
US5042147A (en) 1991-08-27
JPH02306690A (ja) 1990-12-20
KR920007120B1 (ko) 1992-08-24
DE69015879D1 (de) 1995-02-23
EP0399768A3 (de) 1991-07-17
KR900019545A (ko) 1990-12-24

Similar Documents

Publication Publication Date Title
DE10148042B4 (de) Elektronisches Bauteil mit einem Kunststoffgehäuse und Komponenten eines höhenstrukturierten metallischen Systemträgers und Verfahren zu deren Herstellung
DE69229661T2 (de) Verfahren zur Herstellung einer Anschlusstruktur für eine Halbleiteranordnung
DE69402448T2 (de) Gedruckte Schaltungsplatte oder Schaltungskarte zur direkten Befestigung von Chips und ihre Herstellung
DE3787366T2 (de) Keramische/organische mehrschichtenanschlussplatte.
DE69527473T2 (de) Halbleiteranordnung bestehend aus einem Halbleiterchip, der mittels Kontakthöckern auf der Leiterplatte verbunden ist und Montageverfahren
DE69106225T2 (de) Integrierte Schaltungseinheit mit flexiblem Substrat.
DE4240897C2 (de) Schaltungsmodul
DE2247902A1 (de) Gedruckte schaltungsplatte und verfahren zu deren herstellung
DE3817600C2 (de) Verfahren zur Herstellung einer Halbleitervorrichtung mit einem keramischen Substrat und einem integrierten Schaltungskreis
DE10301512A1 (de) Verkleinertes Chippaket und Verfahren zu seiner Herstellung
DE69327765T2 (de) Leiterplatte mit darauf montierten elektrischen Bauelementen
DE19651122C2 (de) Halbleiterbauelement mit einem Halbleiterchip und einer Leiterplatte
DE69015879T2 (de) Verfahren zur Herstellung einer oberflächenmontierbaren Leiterplatte.
DE69723801T2 (de) Herstellungsverfahren einer Kontaktgitter-Halbleiterpackung
DE69104683T2 (de) System für das Zusammenschalten elektrischer Komponenten mit verschiedenen Verbindungserfordernissen zum Montieren der Komponenten auf Leiterplatten.
DE69704678T2 (de) Verfahren zum herstellen einer leiterplatteranordnung mit zinn/bleischicht
DE69620273T2 (de) Verfahren zur Herstellung von Abstandshaltern auf einer elektrischen Leiterplatte
DE69637246T2 (de) Leiterplatte zur montage elektronischer bauelemente
EP0645953B1 (de) Verfahren zur Herstellung einer zwei- oder mehrlagigen Verdrahtung und danach hergestellte zwei- oder mehrlagige Verdrahtung
DE69318937T2 (de) Mehrschicht Leiterrahmen für eine Halbleiteranordnung
DE10301510B4 (de) Verfahren zur Herstellung eines Verkleinerten Chippakets
DE68906160T2 (de) Gedruckte Schaltungsplatte.
DE69426410T2 (de) Halbleitervorrichtung mit Lötstellen und Verfahren zur Herstellung
DE10302022B4 (de) Verfahren zur Herstellung eines verkleinerten Chippakets
DE2841443A1 (de) Leiterplatte zur loetfreien befestigung und verbindung von elektrischen bauteilen

Legal Events

Date Code Title Description
8364 No opposition during term of opposition
8320 Willingness to grant licences declared (paragraph 23)
8339 Ceased/non-payment of the annual fee