Nothing Special   »   [go: up one dir, main page]

DE68925054T2 - Verschweisstes Keramik-Metall-Verbundsubstrat, damit aufgebaute Schaltkarte und Verfahren zur Herstellung derselben - Google Patents

Verschweisstes Keramik-Metall-Verbundsubstrat, damit aufgebaute Schaltkarte und Verfahren zur Herstellung derselben

Info

Publication number
DE68925054T2
DE68925054T2 DE68925054T DE68925054T DE68925054T2 DE 68925054 T2 DE68925054 T2 DE 68925054T2 DE 68925054 T DE68925054 T DE 68925054T DE 68925054 T DE68925054 T DE 68925054T DE 68925054 T2 DE68925054 T2 DE 68925054T2
Authority
DE
Germany
Prior art keywords
copper sheet
copper
hardness
substrate
ceramic
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
DE68925054T
Other languages
English (en)
Other versions
DE68925054D1 (de
Inventor
Hiroshi Komorita
Nobuyuki Mizunoya
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Application granted granted Critical
Publication of DE68925054D1 publication Critical patent/DE68925054D1/de
Publication of DE68925054T2 publication Critical patent/DE68925054T2/de
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49866—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers characterised by the materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01R—ELECTRICALLY-CONDUCTIVE CONNECTIONS; STRUCTURAL ASSOCIATIONS OF A PLURALITY OF MUTUALLY-INSULATED ELECTRICAL CONNECTING ELEMENTS; COUPLING DEVICES; CURRENT COLLECTORS
    • H01R13/00—Details of coupling devices of the kinds covered by groups H01R12/70 or H01R24/00 - H01R33/00
    • H01R13/02—Contact members
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01B—CABLES; CONDUCTORS; INSULATORS; SELECTION OF MATERIALS FOR THEIR CONDUCTIVE, INSULATING OR DIELECTRIC PROPERTIES
    • H01B5/00—Non-insulated conductors or conductive bodies characterised by their form
    • H01B5/14—Non-insulated conductors or conductive bodies characterised by their form comprising conductive layers or films on insulating-supports
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the groups H01L21/18 - H01L21/326 or H10D48/04 - H10D48/07
    • H01L21/4814—Conductive parts
    • H01L21/4821—Flat leads, e.g. lead frames with or without insulating supports
    • H01L21/4839—Assembly of a flat lead with an insulating support, e.g. for TAB
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/38—Improvement of the adhesion between the insulating substrate and the metal
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
    • H01L2224/48472—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area also being a wedge bond, i.e. wedge-to-wedge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/049—Nitrides composed of metals from groups of the periodic table
    • H01L2924/0494—4th Group
    • H01L2924/04941—TiN
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0306—Inorganic insulating substrates, e.g. ceramic, glass
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0335—Layered conductors or foils
    • H05K2201/0355—Metal foils

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Parts Printed On Printed Circuit Boards (AREA)
  • Ceramic Products (AREA)
  • Manufacturing Of Printed Wiring (AREA)

Description

    Hintergrund der Erfindung
  • Die Erfindung betrifft die Verwendung eines verschweißten Keramik-Metall-Verbundsubstrats, welches ein mit dem Keramiksubtrat direkt verschweißtes Kupferblech aufweist, bei der Herstellung einer Leiterplatte.
  • In neuester Zeit wurden Versuche unternommen, um verschweißte Keramik-Metall-Verbundsubstrate zur die Verwendung in elektronischen Schaltungen zu entwickeln. Zum Beispiel ist von Scace und anderen in dem U.S. Patent No. 3.716.759 ein kapazitives Element beschrieben, das mit einem keramischen Aluminium-Nitrid-Substrat verschweißt ist. Die direkte Verbindung eines Metallblechs mit einem keramischen Substrat ist weiterhin von Hill in GB 2.099.742 und von Jochym in U.S. Patent No. 4.409.278 beschrieben, wodurch Kanäle in dem Metall oder dem Keramiksubstrat vorgesehen sind, um das Entweichen von Gas während des Verbindungsvorgangs zu ermöglichen und damit eine Blasenbildung zu vermeiden. Einige dieser Versuche wurden durchgeführt, indem ein Metallblech, zum Beispiel aus Kupfer, auf ein Keramiksubstrat aufgetragen, auf eine Temperatur unterhalb des Schmelzpunktes von Kupfer (1083 ºC) und oberhalb der eutektischen Temperatur von Kupfer und Sauerstoff (1065 ºC) aufgeheizt und auf diese Weise das Metallblech direkt mit dem Substrat verbunden wurde.
  • In US-A-3.994.430 wird ein Verfahren beschrieben, bei dem ein Metallblech, zum Beispiel aus Kupfer, direkt mit dem Keramiksubstrat durch Herstellung einer eutektischen Kupferschmelze verbunden wird.
  • Diese Art von Verbundmaterialien hat verschiedene Vorteile. Sie bewirken eine starke Haftung zwischen dem leitenden Metallblech und dem Keramiksubstrat. Desweiteren ermöglichen sie eine einfachere Struktur, die gut zur Herstellung einer kleineren Leiterplatte geeignet ist. Außerdem bewirken sie möglicherweise eine einfachere Herstellungsmethode von Leiterplatten.
  • In jedem Fall wurde von den gegenwärtigen Erfindern bei dem Versuch, das in der vorher genannten Weise vorbereitete Keramik- Kupfer-Substrat für Leiterplatten bei Transistormodulen zu verwenden, festgestellt, daß einige Module nicht korrekt funktionierten und andere überhaupt nicht arbeiteten. Daher besteht ein Bedarf für ein Keramik-Kupfer-Verbundsubstrat, das die Produktion von zuverlässigeren elektronischen Schaltungen ermöglicht.
    • Zusammenfassung der Erfindung
  • Die Erfindung dient der Lösung des vorstehenden Problems. Die Aufgabe der Erfindung ist es, ein Verfahren zur Herstellung einer Leiterplatte aus einem derartigen Verbundsubstrat anzugeben, die ein hohes Maß an Betriebssicherheit hat.
  • Gemäß Anspruch 1 der Erfindung wird ein Verfahren zur Herstellung einer Leiterplatte angegeben, das folgende Verfahrensschritte vorsieht:
  • a) Auswahl der anfänglichen Härte eines Kupferblechs, so daß es eine Vickert-Härte im Bereich von 100-150 kg/mm² hat, indem die anfängliche Härte festgestellt und falls notwendig durch Regulierung des Glühverfahrens und/oder durch Walzen des Blechs angepaßt wird,
  • b) Herstellung eines verschweißten Keramik-Metall-Verbundsubstrats, indem das Kupferblech auf einen gewünschten Teil der Oberfläche eines Keramiksubstrats aufgetragen und die resultierende Anordnung auf eine Temperatur unterhalb des Schmelzpunktes von Kupfer, aber oberhalb der eutektischen Temperatur von Kupfer und Sauerstoff aufgeheizt wird, so daß sich das Kupferblech auf diese Weise direkt mit dem Substrat verbindet, wobei das Kupferblech eine freie Fläche mit mindestens einer Montagefläche und mindestens einer Elektrodenfläche aufweist, wobei die Vickert-Härte des Kupferblechs nach dem Verfahrens schritt des Heißverbindens 40-100 kg/mm² beträgt,
  • c) Befestigung mindestens eines elektrischen Bauelements auf der mindestens einen Montagefläche des Kupferblechs und
  • d) Ultraschallschweißen eines dünnen Aluminiumdrahtdes an das mindestens eine elektrische Bauelement und an die mindestens eine Elektrodenfläche.
  • Eine nach vorstehendem Verfahren hergestellte Leiterplatte weist
  • a) ein verschweißtes Keramik-Metall-Verbundsubstrat auf, wobei jeweils ein Keramik und ein Kupfersubstrat gegenüberliegende Oberflächen besitzen und die eine Seite des Kupfersubstrats direkt mit einer Oberfläche des Keramiksubstrats verbunden ist und dessen andere Seite mindestens eine Montagefläche und mindestens eine Elektrodenfläche aufweist, wobei die Vickert-Härte des Kupferblechs nach dem Verfahrensschritt des Heißverbindens 40-100 kg/mm beträgt;
  • b) mindestens ein elektrisches Bauelement, das auf die mindestens eine Montagefläche des Kupferblechs befestigt ist und
  • c) mindestens einen Verbindungsdraht zur Verbindung des mindestens einen elektrischen Bauelements mit der mindestens einen Elektrodenfläche.
  • Weitere bevorzugte Ausführungsformen der Erfindung sind in den Unteransprüchen angegeben.
  • Um die Erfindung verständlicher darzulegen und die Auswirkungen herauszustellen werden Ausführungen beispielhaft mit Bezug auf die unterstützenden Zeichnungen beschrieben. Es zeigt:
  • Fig.1 einen Ausschnitt der durch das erfindungsgemäße Verfahren erzielten Struktur einer Leiterplatte, bei dem dargestellt ist, wie ein Halbleiterelement auf das Kupferblech befestigt ist und
  • Fig.2 eine Aufsicht auf eine Vertiefung in einem Kupferblech, die mit einer Diamantnadel bei einem Vickert-Härtetest erzeugt wurde, wobei eine diagonale Linie Aa und eine diagonale Linie Ab dargestellt sind.
    • Detaillierte Beschreibung von bevorzugten Ausführungsformen
  • Um eine Leiterplatte zu erhalten, sind verschiedene Schritte notwendig. Wie aus Fig. 1 ersichtlich ist, wird ein elektronisches Bauelement 3 auf eine Montagefläche 2a eines Kupferblechs 2, das mit einem Keramikträger 1 verbunden ist, zum Beispiel durch Löten befestigt. Das elektronische Bauelement 3 wird mittels Aluminiumdrähten elektrisch mit einer oder mehreren Polen der Elektrodenflächen 2b des Kupferblechs 2 verdrahtet. Zum Schluß kann die Leiterplatte noch mit Harz überzogen werden (nicht gezeigt).
  • Es kann ein Kupferblech verwendet werden, bei dem die beschriebene Form für den gewünschten Schaltkreis bereits ausgeschnitten oder ausgestanzt wurde. Alternativ hierzu kann ein ununterbrochenes Kupferblech auch nachher zu Leiterbahnen durch Ätzen umgeformt werden.
  • Viele Faktoren wurden als Ursache in Betracht gezogen, warum Leiterplatten aus verbundenen Keranik-Kupfermetall nicht korrekt oder überhaupt nicht funktionierten. Die gegenwärtigen Erfinder haben die Ursache festgestellt. Es stellte sich heraus, daß die Verbindung zwischen dem Kupferblech und dem Aluminiumdraht die Schwierigkeiten verusachte. Die gegenwärtigen Erfinder fanden heraus, daß der Draht eine starke Streckung im Bereich des Verbindungsstücks zwischen dem Kupferblech und dem Draht an den Tag legt und diese übermäßige Streckung eine Unterbrechung der elektrischen Verbindung zwischen dem elektronischem Bauelement 3 und der Polelektrode 2b des Kupferblechs verursachen kann. Die gegenwärtigen Erfinder stellten weiterhin fest, daß bei einigen Drähten, deren Enden in das Kupferblech eingelassen waren, dieses Eingraben eine Unterbrechung der elektrischen Verbindung zwischen dem elektronischen Bauteil 3 und der Polelektrode 2b des Kupferblechs verursachen kann.
  • Ultraschallschweißen (eine Verbindungsmethode unter Verwendung von Ultraschallenergie) wird zum Verbinden von dünnen Drähten verwendet. In früheren Versuchen mit Ultraschallschweißen eines dünnen Aluminiumdrahts mit einem Leiterplattensubstrat aus verschweißtem Keramik-Kupfer wurde festgestellt, daß das Ultraschallschweißen nicht sehr gut funktionierte. Als Ergebnis einer Vielzahl von Experimenten fanden die gegenwärtigen Erfinder heraus, daß die Härte des Kupferblechs wichtig ist, um das Problem zu lösen. Dabei wurde festgestellt, daß bei einem Kupferblech mit einer Vickert-Härte von weniger als 40 kg/mm² tendenziell das Problem auftritt, daß der Draht durch Ultraschallenergie während des Ultraschallschweißens in das Kupferblech eingegraben wird, wobei in der Gegend der Verbindung eine nicht notwendige Streckung des Verbindungsdrahts zugelassen wird, die einen Bruch in der Umgebung der Verbindung verursacht. Außerdem wurde festgestellt, daß bei einem Kupferblech mit einer Vickert- Härte von mehr als 100 kg/mm² tendenziell das Problem des Abschwächens der Ultraschallwelle während des Ultraschallschweißens auftritt, was zu einer Verminderung der Haftung führt. Besonders bevorzugt wird eine Vickert-Härte des Kupferblechs im Bereich von 60 kg/mm² bis 80 kg/mm².
  • Kupferblech, dessen anfängliche Vickert-Härte um die 90 kg/mm² betrug, wurde zuerst dazu verwendet, um miteinander verbundenes Keramik-Kupfer-Substrat vorzubereiten. Die Methode, um diese Art zusammengesetztes Substrat herzustellen beinhaltet in jedem Fall einen Schritt des Aufheizens, um CuO an der Verbindungsstelle zwischen dem Kupferblech und dem Keramiksubstrat zu erhalten. Anwender fanden heraus, daß die anfängliche Vickert-Härte von 90 kg/mm² aufgrund des Aufheizens um ca. 35 kg/mm² reduziert wurde. Es wurde anscheinend nicht wahrgenommen, daß (1) eine derartige Reduktion der Härte des Kupferblechs bei der Methode der CuO- Produktion an dem Verbindungsstück zwischen dem Kupferblech und dem Keramikträger auftritt; (2) daß die reduzierte Härte des Kupferblechs eine unnötige Streckung des Verbindungsdrahts in der Gegend der Nahtstelle während des Ultraschallschweißens ermöglicht, und (3) die reduzierte Härte des Kupferblechs die Betriebssicherheit der Leiterplatte beeinflußt.
  • Die Härte der Kupferplatte kann durch Regulierung der Glühtemperatur und des Glühvorgangs bei dem Umformungsverfahren eines Kupferbarrens in ein dünnes Kupferblech oder durch Regulierung der Arbeitsverhältnisse während des Walzens des Kupferblechs kontrolliert werden. Durch die Wahl angepaßter Bedingungen kann ein Kupferelement der gewünschten Härte erzielt werden. Außerdem muß die Härte des Kupferelements, und zwar die Beschaffenheit des Ausgangsmaterials, zu Anfang in Übereinstimmung mit den Prozessbedingungen festgestellt werden, da die Härte des Kupferelements durch die zur Verbindung des Kupferelements mit dem Keramiksubstrat verwendete Hitzeeinwirkung beeinflußt wird.
  • Es ist weiterhin erwünscht, daß das Kupfer so gewalzt wird, daß der, die Haftung mindestens bis zur Verbindungsfläche begründende Sauerstoff, einen Anteil von 100 ppm bis 3000 ppm in Abhängigkeit von dem verwendeten Kupferelement aufweist.
  • Verschiedene Arten von Keramiksubstraten können in Verbindung mit dieser Erfindung verwendet werden. Zum Beispiel gesinterte, oxidierende Keramikelemente, wie Aluminium oder Beryllia, oder gesinterte, Nichtoxid-Keramikelemente, wie Aluminium-Nitrid, Silizium-Nitrid, Titan-Nitrid und Silizium-Karbid.
  • Wenn keramische Substrate vom Nichtoxidtyp verwendet werden, dann werden sie bevorzugt erst nach einer vorhergehenden Oxidationsbehandlung der Verdrahtungsoberfläche eingesetzt.
  • Die keramischen Substrate dieser Erfindung werden zum Beispiel wie folgt hergestellt:
  • Unter Verwendung insbesondere eines Kupferelements mit der beschriebenen Härte wird ein Schaltungslayout hergestellt, indem ein Kupferblech, das in die Form des gewünschten Schaltungslayouts gebracht wurde, oder ein Kupferblech in der Form einer flachen Platte mit dem Keramiksubstrat in Kontakt gebracht wird und durch Erwärmung auf eine Temperatur unterhalb des Schmelzpunktes von Kupfer (1083 ºC) aber oberhalb der eutektischen Temperatur von Kupfer und Sauerstoff (1065 ºC) miteinander verbunden wird. Das Kupferblech wird für den Fall, daß eine flache Platte verwendet wird, geätzt, um das gewünschte Layout zu erhalten.
  • Wenn eine Kupferplatte, die Sauerstoff enthält, verwendet wird, sollte während des Heißverbindens vorzugsweise eine Edelgasathmosphäre herrschen. Wenn eine Kupferplatte verwendet wird, die kein Sauerstoff enthält, sollte eine Athmosphäre bevorzugt werden, die 80 ppm bis 3900 ppm Sauerstoff enthält.
  • Die Vickert-Härte kann wie folgt festgestellt werden. Zuerst wird eine Diamantnadel mit einem Gewicht von 100 g für 30 Sekunden auf eine Kupferplatte positioniert. Dadurch wird eine diamantartig geformte Vertiefung auf dem Kupferblech erzeugt. Die Vickert-Härte kann durch folgende Gleichung berechnet werden:
  • A = (Aa + Ab)/2
  • H = 1.8544 * W/A²
  • wobei
  • A die durchschnittliche Länge der diagonalen Linien bezeichnet, die mit den Längen der diagonalen Linie Aa und Länge der diagonalen Linie Ab berechnet wird (mm) [Fig.2],
  • W das Nadelgewicht (kg) bezeichnet und
  • H die Vickert-Härte (kg/mm²) bezeichnet.
  • Nachfolgend wird die Erfindung in Bezug auf spezifische Beispiele der bevorzugten Ausführungsform beschrieben.
  • Zunächst wurden, wie in Fig. 1 gezeigt, die jeweiligen Keramiksubstrate hergestellt, indem jeweils beide Flächen des Keramiksubstrats 1, dessen Hauptbestandteil Aluminium ist (beinhaltend 96 Gewichtsprozente Aluminium und 4 Gewichtsprozente gesinterte Hilfskomponenten), in Verbindung mit jeweils 0,3 mm dicken Kupferblechen 2 gebracht wurden, die aus der folgenden Tabelle ersichtliche anfängliche Vickert-Härten aufweisen. Das Verdrahten wurde durch Aufheizen für 10 Minuten bei 1075 ºC in einer Nitrogen-Athmosphäre bewirkt. Die resultierende Vickert-Härte des Kupferblechs 2 in den resultierenden keramischen Schaltungssubstraten sind jeweils in der folgenden Tabelle aufgeführt. Anschließend wurden die jeweiligen Silizium-Chips 3 auf den Keramik-Kupfer-Substraten durch Löten auf die Befestigungsteile 2a des Kupferblechs 2 der keramischen Schaltungssubstrate montiert und es wurden jeweils Aluminiumdrähte 4 mit den Elektroden der Halbleiterelemente 3 und den Polelektroden 2b des Kupferblechs 2 durch Ultraschall-Lötverfahren verbunden. Die Verdrahtungsfestigkeit dieser Aluminiumdrähte wurde in einem zerstörenden Test festgestellt. Die erzielten Resultate sind aus folgender Tabelle ersichtlich. Tabelle Vickert-Härte (kg/mm²) Versuchs-Nummer Verdrahtungsfestigkeit (kg/mm²) Fehlerart Vor dem Verdrahten Nach dem Verdrahten Bruch in der Drahtmitte Bruch im Kontaktbereich Ablösung des Drahts * Vergleichsbeispiele
  • Anmerkung: Wenn ein Bruch auftrat, wurde die Verdrahtungsfestigkeit durch die Ablösekraft bestimmt.
  • In dem Fall der Vergleichsbeispiele, die in der Tabelle aufgeführt sind, wurden die keramischen Schaltungssubstrate und die Halbleitermodule in der gleichen Weise hergestellt, wie in den Ausführungen der Erfindung. Unterschiedlich war die Wahl der anfänglichen Vickert-Härte der Kupferbleche, derart, daß die resultierende Härte der verbundenen Kupferbleche 35 kg/mm² und 110 kg/mm² betrug. Die Verdrahtungsfestigkeit der Aluminiumdrähte wurde ebenfalls durch zerstörenden Test auf die gleiche Weise gemessen.
  • So wird aus den Ergebnissen der zerstörenden Tests, die in der Tabelle dargelegt sind, klar deutlich, daß bei den verschiedenen keramischen Schaltungssubstraten der Ausführungsform entsprechend der vorliegenden Erfindung die Verdrahtungsfestigkeit hoch ist und die Brüche in der Mitte der Aluminiumdrähte auftraten. Daraus ist ersichtlich, daß eine feste und stabile Verdrahtung der Aluminiumdrähte erzielt wurde. Im Gegensatz dazu war die Verdrahtungsfestigkeit im Falle der keramischen Schaltungssubstrate entsprechend dem Vergleichsbeispiel 1, in denen die Härte des Kupferblechs gering war, ebenfalls gering und die Brüche traten in dem Kontaktbereich auf. Das zeigt, daß eine unnötige Streckung des Aluminiumdrahtes aufgetreten ist. Desweiteren trat im Fall des keramischen Substrats des Vergleichsbeispiels 2, bei dem die Härte des Kupferblechs groß war, eine Ablösung des Drahtes auf. Dies zeigt deutlich, daß die Verbindungsfestigkeit nicht ausreichend war.
  • Wie oben beschrieben muß die Härte des Kupferblechs zur Herstellung eines keramischen Substrats entsprechend der Erfindung ausgewählt werden, um ein angemessenes Ergebnis zu erzielen. Als Ergebnis kann mit einem verbessert ausgelegtem Schaltungssubstrat eine stabile Haftung zwischen dem Kupfer und dem Alumiminium-Verbindungsdraht durch die Verwendung von Ultraschallwellen erreicht werden. Daraus folgt, daß Produkte mit einer hervorragenden Zuverlässigkeit erzielbar sind, wenn verschiedene elektronische Bauteile, wie zum Beispiel Halbleitermodule, unter Verwendung eines derartigen Keramik-Kupfer-Substrates hergestellt werden.

Claims (6)

1. Verfahren zur Herstellung einer Leiterplatte mit den Verfahrensschritten:
a) Auswahl der anfänglichen Härte eines Kupferblechs, so daß es eine Vickert-Härte im Bereich von 100-150 kg/mm² hat, indem die anfängliche Härte festgestellt und falls notwendig durch Regulierung des Glühverfahrens und/oder durch Walzen des Blechs angepaßt wird,
b) Herstellung eines verschweißten Keramik-Metall-Verbundsubstrats, indem das Kupferblech auf einen gewünschten Teil der Oberfläche eines Keramiksubstrats aufgetragen und die resultierende Anordnung auf eine Temperatur unterhalb des Schmelzpunktes von Kupfer, aber oberhalb der eutektischen Temperatur von Kupfer und Sauerstoff aufgeheizt wird, so daß sich das Kupferblech auf diese Weise direkt mit dem Substrat verbindet, wobei das Kupferblech eine freie Fläche mit mindestens einer Montagefläche und mindestens einer Elektrodenfläche aufweist, wobei die Vickert-Härte des Kupferblechs nach dem Verfahrens schritt des Heißverbindens 40-100 kg/mm² beträgt,
c) Befestigung mindestens eines elektrischen Bauelements auf der mindestens einen Montagefläche des Kupferblechs und
d) Ultraschallschweißen eines dünnen Aluminiumdrahtdes an das mindestens eine elektrische Bauelement und an die mindestens eine Elektrodenfläche.
2. Verfahren nach Anspruch 1, wobei das Kupferblech nach dem Heißverbinden eine Vickert-Härte von 60-80 kg/mm² aufweist.
3. Verfahren nach einem der vorhergehenden Ansprüche, wobei das Kupferblech vor dem Heißverbinden einen Sauerstoffanteil im Bereich von 100 bis 3000 ppm aufweist.
4. Verfahren nach einem der vorhergehenden Ansprüche, wobei das Kupferblech eine Dicke von 0,25 bis 0,6 mm aufweist.
5. Verfahren nach einem der vorhergehenden Ansprüche, wobei das Kupferblech an die Form des gewünschten Layouts der Schaltung angepaßt ist, bevor es auf das Keramiksubstrat aufgetragen wird.
6. Verfahren nach einem der vorhergehenden Ansprüche, wobei das Kupferblech als ununterbrochenes Blatt auf das Substrat aufgebracht und nach dem Heißverbinden mit dem Substrat einer Ätzprozedur unterzogen wird, um es in die Form des gewünschten Layouts der Schaltung zu bringen.
DE68925054T 1988-03-30 1989-03-29 Verschweisstes Keramik-Metall-Verbundsubstrat, damit aufgebaute Schaltkarte und Verfahren zur Herstellung derselben Expired - Lifetime DE68925054T2 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP63077225A JP2755594B2 (ja) 1988-03-30 1988-03-30 セラミックス回路基板

Publications (2)

Publication Number Publication Date
DE68925054D1 DE68925054D1 (de) 1996-01-25
DE68925054T2 true DE68925054T2 (de) 1996-05-09

Family

ID=13627912

Family Applications (1)

Application Number Title Priority Date Filing Date
DE68925054T Expired - Lifetime DE68925054T2 (de) 1988-03-30 1989-03-29 Verschweisstes Keramik-Metall-Verbundsubstrat, damit aufgebaute Schaltkarte und Verfahren zur Herstellung derselben

Country Status (5)

Country Link
US (2) US5155665A (de)
EP (2) EP0596582A1 (de)
JP (1) JP2755594B2 (de)
KR (1) KR910004920B1 (de)
DE (1) DE68925054T2 (de)

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3531971B2 (ja) * 1994-05-16 2004-05-31 フィガロ技研株式会社 ガスまたは湿度を検出するセンサとその製造方法
US5798909A (en) * 1995-02-15 1998-08-25 International Business Machines Corporation Single-tiered organic chip carriers for wire bond-type chips
US5928768A (en) * 1995-03-20 1999-07-27 Kabushiki Kaisha Toshiba Silicon nitride circuit board
US5771157A (en) * 1996-03-08 1998-06-23 Honeywell, Inc. Chip-on-board printed circuit assembly using aluminum wire bonded to copper pads
JPH1067586A (ja) * 1996-08-27 1998-03-10 Dowa Mining Co Ltd パワーモジュール用回路基板およびその製造方法
US6323549B1 (en) 1996-08-29 2001-11-27 L. Pierre deRochemont Ceramic composite wiring structures for semiconductor devices and method of manufacture
US6143432A (en) * 1998-01-09 2000-11-07 L. Pierre deRochemont Ceramic composites with improved interfacial properties and methods to make such composites
US5707715A (en) * 1996-08-29 1998-01-13 L. Pierre deRochemont Metal ceramic composites with improved interfacial properties and methods to make such composites
US6281159B1 (en) * 2000-06-08 2001-08-28 Howard A. Fromson Method of forming catalyst structure with catalyst particles forged into substrate surface
JP4434545B2 (ja) * 2001-03-01 2010-03-17 Ｄｏｗａホールディングス株式会社 半導体実装用絶縁基板及びパワーモジュール
WO2003097557A1 (de) * 2002-05-15 2003-11-27 Schulz-Harder Juergen Verfahren zum herstellen eines keramik-kupfer-verbundsubstrats
DE10221876B4 (de) * 2002-05-15 2011-01-20 Electrovac Ag Verfahren zum Herstellen eines Keramik-Kupfer-Verbundsubstrats
JP2013098451A (ja) * 2011-11-04 2013-05-20 Sumitomo Electric Ind Ltd 半導体装置及び配線基板
US9113583B2 (en) 2012-07-31 2015-08-18 General Electric Company Electronic circuit board, assembly and a related method thereof
KR20150114045A (ko) * 2014-03-31 2015-10-12 대우전자부품(주) 인쇄회로기판 와이어 본딩방법 및 이에 의해 형성된 인쇄회로기판 와이어 본딩 구조
CN107295755A (zh) * 2016-04-13 2017-10-24 讯芯电子科技（中山）有限公司 覆铜陶瓷基板的制造方法
DE102019113308A1 (de) * 2019-05-20 2020-11-26 Rogers Germany Gmbh Verfahren zur Herstellung eines Metall-Keramik-Substrats und Metall-Keramik- Substrat, hergestellt mit einem solchen Verfahren

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
AT301752B (de) * 1969-07-21 1972-09-25 Biochemie Gmbh Verfahren zur Herstellung neuer Pleuromutilin-Derivate
US3716759A (en) * 1970-10-12 1973-02-13 Gen Electric Electronic device with thermally conductive dielectric barrier
US3766634A (en) * 1972-04-20 1973-10-23 Gen Electric Method of direct bonding metals to non-metallic substrates
US3830435A (en) * 1972-06-12 1974-08-20 Int Nickel Co Production of ceramic-metal composite powders and articles thereof
US3801477A (en) * 1972-06-23 1974-04-02 Rca Corp Method of depositing electrode leads
JPS5730833B2 (de) * 1974-06-17 1982-07-01
US3994430A (en) * 1975-07-30 1976-11-30 General Electric Company Direct bonding of metals to ceramics and metals
DE3115856A1 (de) * 1980-04-22 1982-01-21 Ferranti Ltd., Gatley, Cheadle, Cheshire Elektrische schaltungsanordnung
US4409278A (en) * 1981-04-16 1983-10-11 General Electric Company Blister-free direct bonding of metals to ceramics and metals
GB2099742B (en) * 1981-06-05 1985-07-31 Philips Electronic Associated Bonding metals to non-metals
JPS5933894A (ja) * 1982-08-19 1984-02-23 電気化学工業株式会社 混成集積用回路基板の製造法
JPS59150453A (ja) * 1982-12-23 1984-08-28 Toshiba Corp 半導体モジユ−ル用基板の製造方法
DE3324661A1 (de) * 1983-07-08 1985-01-17 Brown, Boveri & Cie Ag, 6800 Mannheim Verfahren zum direkten verbinden von metall mit keramik
JPH0810710B2 (ja) * 1984-02-24 1996-01-31 株式会社東芝 良熱伝導性基板の製造方法
JPS617647A (ja) * 1984-06-21 1986-01-14 Toshiba Corp 回路基板
US4704338A (en) * 1985-05-20 1987-11-03 The United States Of America As Represented By The United States Department Of Energy Steel bonded dense silicon nitride compositions and method for their fabrication
US4703884A (en) * 1985-05-20 1987-11-03 The United States Of America As Represented By The United States Department Of Energy Steel bonded dense silicon nitride compositions and method for their fabrication
JPS6272576A (ja) * 1985-09-26 1987-04-03 株式会社東芝 セラミツクス−金属接合体
US4948764A (en) * 1986-09-16 1990-08-14 Lanxide Technology Company, Lp Production of ceramic and ceramic-metal composite articles with surface coatings
US5064788A (en) * 1986-09-16 1991-11-12 Lanxide Technology Company, Lp Production of ceramic and ceramic-metal composite articles with surface coatings
US4764341A (en) * 1987-04-27 1988-08-16 International Business Machines Corporation Bonding of pure metal films to ceramics
JPH0831665B2 (ja) * 1987-05-30 1996-03-27 住友電気工業株式会社 絶縁被覆部材とその製造方法
US4919718A (en) * 1988-01-22 1990-04-24 The Dow Chemical Company Ductile Ni3 Al alloys as bonding agents for ceramic materials

Also Published As

Publication number Publication date
EP0335679A2 (de) 1989-10-04
JPH01248648A (ja) 1989-10-04
US5363278A (en) 1994-11-08
US5155665A (en) 1992-10-13
EP0335679B1 (de) 1995-12-13
JP2755594B2 (ja) 1998-05-20
KR890015462A (ko) 1989-10-30
EP0596582A1 (de) 1994-05-11
KR910004920B1 (ko) 1991-07-18
DE68925054D1 (de) 1996-01-25
EP0335679A3 (en) 1990-01-24

Similar Documents

Publication Publication Date Title
DE68925054T2 (de) Verschweisstes Keramik-Metall-Verbundsubstrat, damit aufgebaute Schaltkarte und Verfahren zur Herstellung derselben
DE68921732T2 (de) Verfahren zur Herstellung von gedruckten Mehrschicht-Leiterplatten.
DE69026188T2 (de) Elektrischer Verbinder
DE10238320B4 (de) Keramische Leiterplatte und Verfahren zu ihrer Herstellung
DE68927531T2 (de) Verfahren zum Herstellen einer Leiterplatte
DE69321660T2 (de) Diffusionsverbindungsverfahren
EP3386934B1 (de) Kupfer-keramik-substrat, kupferhalbzeug zur herstellung eines kupfer-keramik-substrats und verfahren zur herstellung eines kupfer-keramik-substrats
DE102011076886A1 (de) Leistungshalbleitervorrichtung
DE102004002030B4 (de) Verbundmaterial und Verfahren zu dessen Herstellung
DE4315272A1 (de) Leistungshalbleiterbauelement mit Pufferschicht
AT10735U1 (de) Verfahren zur herstellung einer leiterplatte sowie verwendung und leiterplatte
DE2813968A1 (de) Halbleiteranordnung mit kontaktwarzen-anschluessen
DE3650438T2 (de) Keramik-Metall-Verbund.
EP0610360A1 (de) Verfahren zur herstellung einer gedruckten schaltung sowie gedruckte schaltung.
DE10207109B4 (de) Keramische Leiterplatte
DE4318463C3 (de) Verfahren zum Herstellen eines Metall-Keramik-Substrates
DE69706720T2 (de) Höckerloses Verfahren zur Verbindung von inneren Leitern mit integrierten Halbleiterschaltungen
DE3929789C2 (de) Schaltkreissubstrat für Dickfilmschaltung und Verfahren zu dessen Herstellung
DE3335184A1 (de) Verfahren zum herstellen von halbleiterbausteinen
EP0056472B1 (de) Elektronische Dünnschichtschaltung
DE2259792C3 (de) Verfahren zur Herstellung eines elektrischen Mehrschichten-Kontaktstücks
DE19942885A1 (de) Halbleiter-Bauelement
EP2092806B1 (de) Verfahren zur herstellung einer leiterplatte mit additiven und integrierten und mittels ultraschall kontaktierten kupferelementen
DE10233607B4 (de) Anordnung mit einem Halbleiterchip und einem mit einer Durchkontaktierung versehenen Träger sowie einem ein Anschlusspad des Halbleiterchips mit der Durchkontaktierung verbindenden Draht und Verfahren zum Herstellen einer solchen Anordnung
DE10059808A1 (de) Verfahren zur Verbindung einer integrierten Schaltung und einer flexiblen Schaltung

Legal Events

Date Code Title Description
8364 No opposition during term of opposition
8320 Willingness to grant licences declared (paragraph 23)