DE4434053C2 - Referenzspannungserzeugungsschaltung für Halbleiterspeichervorrichtung - Google Patents
Referenzspannungserzeugungsschaltung für HalbleiterspeichervorrichtungInfo
- Publication number
- DE4434053C2 DE4434053C2 DE4434053A DE4434053A DE4434053C2 DE 4434053 C2 DE4434053 C2 DE 4434053C2 DE 4434053 A DE4434053 A DE 4434053A DE 4434053 A DE4434053 A DE 4434053A DE 4434053 C2 DE4434053 C2 DE 4434053C2
- Authority
- DE
- Germany
- Prior art keywords
- transistor
- power supply
- electrode
- reference voltage
- voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000004065 semiconductor Substances 0.000 title claims description 6
- 241000220317 Rosa Species 0.000 claims 1
- 238000010586 diagram Methods 0.000 description 9
- 230000004044 response Effects 0.000 description 4
- 230000005611 electricity Effects 0.000 description 3
- 239000013256 coordination polymer Substances 0.000 description 1
- 230000001419 dependent effect Effects 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 230000018109 developmental process Effects 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 230000000630 rising effect Effects 0.000 description 1
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C5/00—Details of stores covered by group G11C11/00
- G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
- G11C5/147—Voltage reference generators, voltage or current regulators; Internally lowered supply levels; Compensation for voltage drops
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
- G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
- G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
- G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
- G11C11/4074—Power supply or voltage generation circuits, e.g. bias voltage generators, substrate voltage generators, back-up power, power control circuits
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Control Of Electrical Variables (AREA)
- Dram (AREA)
- Static Random-Access Memory (AREA)
Description
Die vorliegende Erfindung bezieht sich auf eine Referenzspan
nungserzeugungsschaltung für eine Halbleiterspeichervorrichtung.
Die vorliegende Erfindung bezieht sich genauer auf eine Refe
renzspannungserzeugungsschaltung, die in einer Halbleitervor
richtung wie einem dynamischen Speicher mit wahlfreiem Zugriff
(DRAM) verwendet wird und eine Referenzspannung zum Erhalten ei
ner internen Stromversorgungsspannung (Int.Vcc) aus einer exter
nen Stromversorgungsspannung (Ext.Vcc) erzeugt.
Fig. 8 ist ein Blockschaltbild, das ein Beispiel eines herkömm
lichen DRAM zeigt. Wie in Fig. 8 gezeigt ist, weist der DRAM
eine Zustandserkennungsschaltung 1, eine Takterzeugungsschal
tung 2, ein Gatter 3, einen Zeilen- und Spaltenadreßpuffer 4,
einen Zeilendekoder 5, einen Spaltendekoder 6, eine Lese-Auf
frisch-Verstärker- und Eingabe-/Ausgabe-Steuerschaltung 7, ein
Speicherzellenfeld 8, einen Eingabepuffer 9, einen Ausgabepuffer
10, eine Erniedrigungsschaltung 11 für eine interne Spannung und
eine Null-Leistung-An-Rücksetzschaltung 15 auf. Der derart auf
gebaute DRAM führt einen vorgeschriebenen Betrieb als Reaktion
auf ein Spaltenadreßtaktsignal/CAS ("/" bezeichnet ein inver
tiertes Signal), ein Zeilenadreßtaktsignal/RAS und ein Schreib-
Freigabesignal/WE zur Speicherung von Daten in einer vorge
schriebenen Speicherzelle in dem Speicherzellenfeld 8, die Zei
len- und Spaltenadressen entspricht, die durch Adreßsignale A0
bis A11 bezeichnet sind,
und zum Auslesen von darin gespeicherten Daten aus. Zu spei
chernde Daten werden an eine Speicherzelle im Speicherzellen
feld 8 über den Eingabepuffer 9 angelegt, und auszulesende Daten
werden über den Ausgabepuffer 10 geliefert. Die Erniedrigungs
schaltung 11 für eine interne Spannung wandelt eine externe
Stromversorgungsspannung (Ext.Vcc) in eine interne Stromversor
gungsspannung (Int.Vcc) herunter. Die Null-Leistung-An-Rück
setzsignalerzeugungsschaltung 15 erzeugt ein Null-Leistung-An-
Rücksetzsignal auf ein Anschalten der Stromversorgung.
Fig. 9 ist eine schematische Darstellung, die ein Beispiel der
Erniedrigungsschaltung für eine interne Spannung, die in Fig. 8
gezeigt ist, zeigt. Wie in Fig. 9 gezeigt ist, weist die Ernied
rigungsschaltung 11 für eine interne Spannung eine Referenzspan
nungserzeugungsschaltung 12, eine Stromspiegelschaltung 13 und
einen Treiber 14 auf. Die Referenzspannungserzeugungsschal
tung 12 erzeugt als Reaktion auf die externe Stromversorgungs
spannung Ext.Vcc eine Referenzspannung und liefert die Referenz
spannung an die Stromspiegelschaltung 13. Die Stromspiegelschal
tung 13 weist Transistoren Tr11 bis Tr14 und eine Konstantstrom
quelle J1 auf. Durch eine Ausgabe der Stromspiegelschaltung 13
wird der Treiber 14 getrieben. Der Treiber 14 weist einen Tran
sitor Tr15 auf und ist mit einer Konstantstromquelle J2 verbun
den.
Der Betrieb der Erniedrigungsschaltung 11 für eine interne Span
nung, die in Fig. 9 gezeigt ist, wird nun beschrieben. Wenn eine
von einem Knoten N1 gelieferte interne Stromversorgungsspannung
höher als eine Referenzspannung, die von der Referenzspannungs
erzeugungsschaltung 12 geliefert wird, wird, ist der Wert eines
durch den Transistor Tr14 fließenden Stromes größer als der Wert
eines durch den Transistor Tr13 fließenden Stromes. Als Folge
wird das Potential an einem Knoten N2 erhöht, so daß der Transi
stor Tr15 des Treibers 14 leicht leitend oder nicht-leitend ge
macht wird. Das resultiert in einer Abnahme oder einem Stop des
Stromflusses bzw. der Stromversorgung vom Transistor Tr15 zum
Knoten N1, was die interne Stromversorgungsspannung auf dasselbe
Niveau wie die Referenzspannung reduziert.
Umgekehrt ist, wenn eine interne Stromversorgungsspannung nied
riger als eine Referenzspannung wird, der Wert eines durch den
Transistor Tr14 fließenden Stromes kleiner als der des durch den
Transistor Tr13 fließenden Stromes, so daß ein Potential am Kno
ten N2 reduziert wird, was den Transistor Tr15 leitend macht.
Dieses liefert genügend Stromfluß vom Transistor Tr15 zum Knoten
N1, was die interne Stromversorgungsspannung auf dasselbe Niveau
wie die Referenzspannung anhebt.
Aus der EP 0 564 280 A2 ist eine Referenzspannungserzeugungs
schaltung für eine Halbleiterspeichereinrichtung bekannt, die
eine Referenzspannung erzeugt, die in einen Komparator eingege
ben wird, der eine interne Versorgungsspannung ausgibt. Falls
die interne Versorgungsspannung niedriger als die Referenzspan
nung ist, wird von einer weiteren Referenzspannungserzeugungs
schaltung ein Signal ausgegeben, durch welches ein Treibertran
sistor derart angesteuert wird, daß die externe Stromversor
gungsspannung direkt als die interne Stromversorgungsspannung
ausgegeben wird. Das erfolgt rein statisch auf das oben be
schriebene Unterschreiten hin und nicht mittels einer am
Anschalten der Stromversorgung orientierten Steuerung.
Aus IEEE Journal of Solid-State Circuits, Vol. 27, No. 7, Juli
1992, Seiten 1020-1026, insbesondere Fig. 6, ist eine Referenz
spannungserzeugungsschaltung für eine Halbleiterspeichereinrich
tung bekannt, bei der eine Reihenschaltung eines Widerstandes
und eines MOS-Transistors zur Bestimmung der Referenzspannung
verwendet wird.
Fig. 10 ist eine schematische Darstellung, die ein Beispiel der
in Fig. 9 gezeigten Referenzspannungserzeugungsschaltung zeigt.
Wie in Fig. 10 gezeigt ist, wird die externe Stromversorgungs
spannung Ext.Vcc an die Source eines p-Kanal-Transistors Tr1
über einen Widerstand R1 angelegt. Das Drain des Transistors Tr1
ist mit dem Drain und dem Gate eines n-Kanal-Transistors Tr2
verbunden. Die Source des Transistors Tr2 ist auf Masse gelegt.
Eine Verbindung des Widerstandes R1 und der Source des Transi
stors Tr1 ist mit dem Gate eines p-Kanal-Transistors Tr3 ver
bunden. Die Source des Transistors Tr3 wird mit der externen
Stromversorgungsspannung Ext.Vcc versorgt, und die Drain des
Transistors Tr3 ist mit dem Gate des Transistors Tr1 und dem
Drain eines n-Kanal-Transistors Tr4 verbunden. Das Gate des
Transistors Tr4 wird mit der externen Stromversorgungsspannung
Ext.Vcc versorgt, und die Source des Transistors Tr4 ist auf
Masse gelegt.
Das Drain des Transistors Tr2 ist mit dem Gate eines n-Kanal-
Transistors Tr6 verbunden. Das Drain des Transistors Tr6 ist mit
dem Drain und mit dem Gate eines p-Kanal-Transistors Tr5 und dem
Gate eines p-Kanal-Transistors Tr7 verbunden, und seine Source
ist auf Masse gelegt. Die Sources des Transistors Tr5 und des
Transistors Tr7 werden mit der externen Stromversorgungsspannung
Ext.Vcc versorgt. Das Drain des Transistors Tr7 ist mit der
Source eines p-Kanal-Transistors Tr8, der eine kleine Stromtrei
berfähigkeit aufweist, verbunden. Das Drain und Gate des Transi
stors Tr8 sind auf Masse gelegt. Eine Referenzspannung wird von
einer Verbindung des Drains des Transistors Tr7 und der Source
des Transistors Tr8 geliefert.
Es wird nun die Beschreibung des Betriebes der herkömmlichen Re
ferenzspannungserzeugungsschaltung gegeben, die in Fig. 10 ge
zeigt ist. Wenn die externe Stromversorgungsspannung Ext.Vcc auf
ein gewisses (bestimmtes) Niveau nach dem Anschalten der Strom
versorgung ansteigt, fließt ein Strom I=Vtp/R durch den Wider
stand R1 und die Transistoren Tr1 und Tr2, wobei Vtp eine
Schwellspannung des Transistors Tr3 und R einen Widerstandswert
des Widerstands R1 darstellt. Ein solcher Stromfluß verursacht
einen Stromfluß durch die Transistoren Tr3 und Tr4. Das Leiten
des Transistors Tr2 macht auch den Transistor Tr6 leitend, und
ein Strom fließt auch durch die Transistoren Tr5 und Tr6. Dieses
macht den Transistor Tr7 leitend, und ein Strom fließt durch die
Transistoren Tr7 und Tr8, so daß eine Referenzspannung von der
Verbindung der Transistoren Tr7 und Tr8 geliefert wird.
Fig. 11 ist ein Graph, der die Anstiegscharakteristiken der ex
ternen Stromversorgungsspannung Ext.Vcc und der internen Strom
versorgungsspannung Int.Vcc, die basierend auf der Referenzspan
nung von der Referenzspannungserzeugungsschaltung geliefert
wird, zeigt. Bei der in Fig. 10 gezeigten herkömmlichen Refe
renzspannungserzeugungsschaltung fließt, wenn die externe Strom
versorgungsspannung Ext.Vcc ein gewisses (bestimmtes) Niveau auf
das Anschalten der Stromversorgung hin erreicht, ein Strom
I=Vtn/R, so daß die Referenzspannung schnell ansteigt und die
interne Stromversorgungsspannung Int.Vcc ebenfalls schnell an
steigt, wie in Fig. 11 gezeigt ist, was ein unerwünschtes Sper
ren (Latch-up) verursacht.
Es ist Aufgabe der vorliegenden Erfindung eine Referenzspan
nungserzeugungsschaltung zu ermöglichen, die eine Referenzspan
nung erzeugt, die der Anstiegscharakteristik einer externen Strom
versorgungsspannung folgt.
Diese Aufgabe wird gelöst durch eine Referenzspannungserzeu
gungsschaltung nach Anspruch 1.
Weiterbildungen der Erfindung sind in den Unteransprüchen ge
kennzeichnet.
Die Referenzspannungserzeugungsschaltung nach einer Ausführungs
form der vorliegenden Erfindung weist auf: Eine erste Schaltung
mit einem Widerstand, einem ersten Transistor eines ersten Lei
tungstyps und einem zweiten Transistor eines zweiten Leitungs
typs, die zwischen einer Stromversorgung und einer Erde (Masse)
verbunden bzw. geschaltet sind; und eine Stromspiegelschaltung,
die einen dritten und einen vierten Transistor des ersten Lei
tungstyps aufweist, wobei die ersten Elektroden des dritten und
des vierten Transistors mit der Stromversorgung verbunden sind;
einen fünften Transistor des zweiten Leitungstyps, dessen Einga
beelektrode mit einer ersten Elektrode des in der ersten Schal
tung enthaltenen zweiten Transistors verbunden ist, dessen erste
Elektrode mit einer zweiten Elektrode des in der Stromspiegel
schaltung enthaltenen dritten Transistors verbunden ist und des
sen zweite Elektrode auf Erde (Masse) gelegt ist; einen sechsten
Transistor des ersten Leitungstyps, dessen Eingabeelektrode auf
Erde (Masse) gelegt ist, dessen erste Elektrode mit einer zwei
ten Elektrode des in der Stromspiegelschaltung enthaltenen vier
ten Transistors verbunden ist und eine Referenzspannung liefert
und dessen zweite Elektrode auf Erde (Masse) gelegt ist; und
eine Steuerschaltung zum Steuern der von der ersten Elektrode
des sechsten Transistors gelieferten Referenzspannung auf das
Anschalten der Stromversorgung hin, so daß sie der Anstiegscha
rakteristik der Stromversorgung folgt.
Die von der Stromspiegelschaltung auf das Anschalten der Strom
versorgung hin gelieferte Referenzspannung wird so gesteuert,
daß sie den Anstiegscharakteristiken der Stromversorgung folgt,
wodurch ein unerwünschtes Verriegeln (Latch-up) nicht stattfin
den kann, wenn eine interne Stromversorgungsspannung eines DRAM
erzeugt wird.
Bevorzugterweise weist die Steuerschaltung ein Steuerelement
auf, das die Leitung bzw. Leitfähigkeit des sechsten Transistors
als Reaktion auf die Anstiegscharakteristiken der Stromversor
gung steuert. Das Steuerelement weist einen siebten Transistor
des ersten Leitungstyps auf, der zwischen eine Eingabeelektrode
des fünften Transistors und die Stromversorgung verbunden bzw.
geschaltet ist, und der während eines vorbestimmten Zeitraums
nach dem Anschalten der Stromversorgung leitet, um die Stromver
sorgungsspannung an die Eingabeelektrode des fünften Transistors
zu liefern.
Das Steuerelement weist weiter einen achten Transistor des zwei
ten Leitungstyps auf, der zwischen einer Eingabeelektrode des in
der Stromspiegelschaltung enthaltenen vierten Transistors und
Erde (Masse) verbunden bzw. geschaltet ist, und der während ei
nes vorbestimmten Zeitraums nach dem Anschalten der Stromversor
gung leitet, um den vierten Transistor leitend zu machen.
Bevorzugterweise weist die Steuerschaltung einen neunten Transi
stor des ersten Leitungstyps auf, dessen erste Elektrode mit ei
ner Spannung, die der Hälfte der Stromversorgungsspannung ent
spricht, versorgt wird, dessen zweite Elektrode mit der ersten
Elektrode des sechsten Transistors verbunden ist, und der wäh
rend eines vorbestimmten Zeitraums nach dem Anschalten der
Stromversorgung leitet, um eine Referenzspannung zu liefern, die
als Reaktion auf den Anstieg der Hälfte der Stromversorgungs
spannung ansteigt.
Bevorzugterweise weist die Steuerschaltung einen zehnten und
einen elften Transistor des ersten Leitungstyps auf, die in
Reihe zwischen die Stromversorgung und die erste Elektrode des
sechsten Transistors geschaltet sind, und die während eines vor
bestimmten Zeitraumes nach dem Anschalten der Stromversorgung
leiten, um an die erste Elektrode des sechsten Transistors eine
Spannung anzulegen, die um eine Schwellspannung des elften Tran
sistors niedriger als die Stromversorgungsspannung ist.
Es folgt die Beschreibung von Ausführungsbeispielen anhand der
Figuren. Von den Figuren zeigen:
Fig. 1 eine schematische Darstellung einer Schaltung ent
sprechend einer Ausführungsform;
Fig. 2 einen Graph, der Anstiegscharakteristiken einer
externen Stromversorgungsspannung Ext.Vcc und ei
ner internen Stromversorgungsspannung Int.Vcc
zeigt, die basierend auf einer in der in Fig. 1
gezeigten Ausführungsform erzeugten Referenzspan
nung erzeugt werden;
Fig. 3 einen Graph, der eine Verbesserung der in Fig. 1
gezeigten Ausführungsform zeigt;
Fig. 4 eine schematische Darstellung einer Schaltung, die
eine andere Ausführungsform der vorliegenden Er
findung zeigt;
Fig. 5 einen Graph, der den Betrieb der in Fig. 4 gezeig
ten Ausführungsform zeigt;
Fig. 6 eine schematische Darstellung einer Schaltung nach
einer weiteren Ausführungsform;
Fig. 7 eine schematische Darstellung, die den Hauptteil
einer Schaltung einer abermals weiteren Ausfüh
rungsform zeigt;
Fig. 8 ein Blockschaltbild, das ein Beispiel eines her
kömmlichen DRAM zeigt;
Fig. 9 eine schematische Darstellung, die ein Beispiel
der in Fig. 8 gezeigten Erniedrigungsschaltung
für eine interne Spannung zeigt;
Fig. 10 eine schematische Darstellung einer herkömmlichen
Referenzspannungserzeugungsschaltung; und
Fig. 11 einen Graph, der Anstiegscharakteristiken der in
ternen Stromversorgungsspannung Int.Vcc zeigt,
die aus der externen Stromversorgungsspannung
Ext.Vcc, basierend auf einer Referenzspannung,
die von der in Fig. 10 gezeigten
Referenzspannungserzeugungsschaltung erzeugt
wird, erzeugt wird.
Fig. 1 ist eine schematische Darstellung einer Schaltung nach
einer Ausführungsform der vorliegenden Erfindung. Wie in Fig. 1
gezeigt ist, ist die Referenzspannungserzeugungsschaltung ver
gleichbar zu der in Fig. 10 gezeigten herkömmlichen Schaltung
aufgebaut, ausgenommen das Vorsehen eines p-Kanal-Transistors
Tr9. Das Gate des Transistors Tr9 wird mit einem Null-Leistung-
An-Rücksetzsignal ZPOR versorgt, das ein L(logisch niedrig)-Ni
veau nur während eines vorbestimmten Zeitraums nach dem Anschal
ten der Stromversorgung erreicht, und das auf ein H(logisch
hoch) -Niveau ansteigt, nachdem der Zeitraum abgelaufen bzw. ver
strichen ist. Das Null-Leistung-An-Rücksetzsignal ZPOR wird von
der Null-Leistung-An-Rücksetzsignalerzeugungsschaltung 15 ge
liefert, die in dem in Fig. 8 gezeigten DRAM vorgesehen ist. Das
Drain des Transistors Tr9 wird mit der externen Stromversor
gungsspannung Ext.Vcc versorgt, und die Source des Transistors
Tr9 ist mit dem Drain des Transistors Tr1 und dem Gate des Tran
sistors Tr2 verbunden.
Fig. 2 ist ein Graph, der die Anstiegscharakteristik in der in
ternen Stromversorgungsspannung Int.Vcc zeigt, die basierend auf
einer Referenzspannung, die in der in Fig. 1 gezeigten Ausfüh
rungsform erzeugt wird, und der externen Stromversorgungsspan
nung Ext.Vcc erzeugt wird.
Bei der in Fig. 1 gezeigten Referenzspannungserzeugungsschaltung
erreicht auf das Anschalten der Stromversorgung hin das Null-
Leistung-An-Rücksetzsignal ZPOR ein L-Niveau. Der Transistor Tr9
wird dann leitend, und die externe Stromversorgungsspannung
Ext.Vcc wird am Knoten a bzw. b angelegt. Als eine Folge wird
der Transistor Tr6 leitend, wodurch ein Stromfluß durch die
Transistoren Tr5 und Tr6 und derart durch die Transistoren Tr7
und Tr8 verursacht wird, so daß eine Referenzspannung ansteigt,
wobei sie dem Anstieg der externen Stromversorgungsspannung
Ext.Vcc folgt. Das Null-Leistung-An-Rücksetzsignal ZPOR erreicht
nach einem vorbestimmten Zeitraum ein H-Niveau, wodurch der
Transistor Tr9 nicht-leitend wird. Nachdem die externe Stromver
sorgungsspannung Ext.Vcc ein gewisses (bestimmtes) Niveau er
reicht hat, arbeitet die Schaltung vergleichbar zu der oben er
wähnten herkömmlichen Schaltung aus Fig. 10.
Daher steigt bei der vorliegenden Ausführungsform, wenn die ex
terne Stromversorgungsspannung Ext.Vcc nach dem Anschalten der
Stromversorgung ansteigt, wie es in Fig. 2 durch die gestri
chelte Linie gezeigt ist, die Referenzspannung dem Anstieg der
externen Stromversorgungsspannung glatt bzw. angepaßt folgend
an. Demzufolge steigt die interne Stromversorgungsspannung
Int.Vcc, die basierend auf der Referenzspannung erzeugt wird,
ebenfalls dem Anstieg der externen Stromversorgungsspannung
Ext.Vcc glatt folgend an, wie durch die durchgezogene Linie in
Fig. 2 dargestellt ist, und sie wird nach einem vorbestimmten
Zeitraum konstant.
Fig. 3 ist ein Graph, der eine Verbesserung der in Fig. 1 ge
zeigten Ausführungsform zeigt. Bei der Ausführungsform aus
Fig. 1 wird das Gate des Transistors Tr9 mit dem Null-Leistung-
An-Rücksetzsignal ZPOR versorgt, welches auf das Anschalten der
Stromversorgung hin ein L-Niveau erreicht, und das nach einem
vorbestimmten Zeitraum H wird. Als ein Ergebnis überschießt
(überschwingt) die interne Stromversorgungsspannung Int.Vcc, wie
durch die durchgezogene Linie in Fig. 2 gezeigt ist. Falls je
doch das Gate des Transistors Tr9 mit der Referenzspannung ver
sorgt wird, wird die interne Stromversorgungsspannung Int.Vcc
nicht überschwingen, wie in Fig. 3 gezeigt ist.
Fig. 4 ist eine schematische Darstellung einer Schaltung einer
anderen Ausführungsform der vorliegenden Erfindung, und Fig. 5
ist ein Graph, der ein Leistung-An-Rücksetzsignal POR zeigt, das
in der Ausführungsform aus Fig. 4 verwendet wird.
Die in Fig. 4 gezeigte Ausführungsform entspricht der in Fig. 10
gezeigten herkömmlichen Schaltung, wobei ein n-Kanal-Transistor
TR10 hinzugefügt ist. Das Drain des n-Kanal-Transistors Tr10 ist
mit dem Drain und dem Gate des Transistors Tr5 verbunden, und
seine Source ist auf Masse gelegt. Das Gate des Transistors Tr10
wird mit dem Leistung-An-Rücksetzsignal POR versorgt. Das Lei
stung-An-Rücksetzsignal POR ist eine Inversion (entgegengesetzte
Polarität) des bei Fig. 1 beschriebenen Null-Leistung-An-
Rücksetzsignals ZPOR. Wie in Fig. 5 gezeigt, ist das Leistung-
An-Rücksetzsignal POR auf einem H-Niveau für einen vorbestimmten
Zeitraum nach dem Anschalten der Stromversorgung und wird nach
dem vorbestimmten Zeitraum L. Auf das Anschalten der Stromver
sorgung hin leitet der Transistor Tr10, wodurch das Gate des
Transistors Tr7 auf ein L-Niveau gebracht wird. Dies ermöglicht
dem Transistor Tr7 zu leiten, so daß die Referenzspannung glatt
ansteigt, wobei sie dem Anstieg der externen Stromversorgungs
spannung Ext.Vcc folgt. Darum, wenn die interne Stromversor
gungsspannung Int.Vcc aus der externen Stromversorgungsspannung
Ext.Vcc basierend auf der die in der vorliegenden Ausführungs
form erzeugten Referenzspannung erzeugt wird, kann die interne
Stromversorgungsspannung Int.Vcc glatt ansteigen, wobei sie dem
Anstieg der externen Stromversorgungsspannung Ext.Vcc folgt, wo
durch ein unerwünschtes Verriegeln (Latch-up) verhindert wird.
Bei der in Fig. 1 gezeigten Ausführungsform wird das Null-Lei
stung-An-Rücksetzsignal, das auf das Anschalten der Stromversor
gung hin ein Masseniveau erreicht, an das Gate des n-Kanal-Tran
sistors Tr9 angelegt, wodurch der Knoten b auf das Niveau der
externen Stromversorgungsspannung Ext.Vcc gebracht wird, um so
den Transistor Tr6 leitend zu machen bzw. zur Leitung zu zwin
gen. Bei diesem Verfahren bleibt der Transistor Tr9 nur bzw.
ausschließlich leitend (d. h. volle Leitfähigkeit), da sein Gate
auf einem Massenivau ist, wodurch ein Potential auf dem Niveau
der externen Stromversorgungsspannung Ext.Vcc an das Gate des
Transistors Tr6 angelegt wird. Dieses ermöglicht dem Transistor
Tr6 vollständig zu leiten, so daß ein Durchführstrom zwischen
dem Anschluß der externen Stromversorgungsspannung Ext.Vcc und
Masse durch den Transistor Tr9 und dem Transistor Tr6 fließt. Im
Gegensatz dazu wird bei der in Fig. 4 gezeigten Ausführungsform
das Gate des Transistors Tr6 nicht auf dem Niveau der externen
Stromversorgungsspannung Ext.Vcc festgelegt, so daß ein Durch
führstrom nicht durch den Transistor Tr6 fließen wird. Obwohl
auch in dieser Ausführungsform ein Durchführstrom durch die
Transistoren Tr7 und Tr8 fließt, wird der Betrag derselben durch
die kleine Stromtreiberfähigkeit des Transistors Tr8 nicht zu
groß.
Fig. 6 ist eine schematische Darstellung einer Schaltung nach
einer weiteren Ausführungsform der vorliegenden Erfindung. Bei
dieser Ausführungsform sind die Source und das Drain eines p-Ka
nal-Transistors Tr11 zwischen den Ausgabeanschluß der Refe
renzspannung und eine 1/2Vcc-Leitung verbunden bzw. geschaltet,
und das Gate desselben wird mit dem Null-Leistung-An-Rücksetzsi
gnal ZPOR versorgt. Der Transistor Tr11 leitet, wenn das Null-
Leistung-An-Rücksetzsignal ZPOR auf das Anschalten der Stromver
sorgung hin L wird, so daß 1/2Vcc als die Referenzspannung ge
liefert wird, wodurch ein Durchführstrom am Fließen wie in der
in Fig. 1 gezeigten Ausführungsform gehindert wird. Zusätzlich
kann ein Überschwingen, wie es bei der in Fig. 1 gezeigten Aus
führungsform stattfindet, verhindert werden, da 1/2Vcc als die
Referenzspannung geliefert wird. Anstelle von Vcc können VBL
oder VCP verwendet werden.
Fig. 7 ist eine schematische Darstellung, die eine weitere Aus
führungsform der vorliegenden Erfindung zeigt. Bei der in Fig. 7
gezeigten Ausführungsform werden die Transistoren Tr12 und Tr13
anstelle des Transistors Tr11 aus Fig. 6 verwendet, welche in
Reihe zwischen den Anschluß für die externe Stromversorgungs
spannung Ext.Vcc und den Ausgabeanschluß für die Referenzspan
nung geschaltet bzw. verbunden sind. Das Gate des Transistors
Tr12 wird mit dem Null-Leistung-An-Rücksetzsignal ZPOR versorgt,
und das Gate des Transistors Tr13 ist auf Masse gelegt.
Bei dieser Ausführungsform leitet der Transistor Tr12 durch das
Null-Leistung-An-Rücksetzsignal ZPOR auf das Anschalten der
Stromversorgung hin, so daß eine Spannung, die um eine Schwell
spannung des Transistors Tr13 niedriger als die externe Strom
versorgungsspannung Ext.Vcc ist, als die Referenzspannung gelie
fert wird. Diese Ausführungsform hat außerdem den Vorteil, daß
ein Anfangswert der Referenzspannung willkürlich bzw. frei durch
das Verhältnis der Transistoren Tr12 und Tr8 eingestellt werden
kann.
Wie oben beschrieben ist, wird entsprechend den Ausführungsfor
men die Referenzspannung, die von der Stromspiegelschaltung auf
das Anschalten der Stromversorgung hin geliefert wird, so ge
steuert, daß sie den Anstiegscharakteristiken der Stromversor
gung folgt, wodurch kein unerwünschtes Verriegeln stattfindet,
wenn die Schaltung zur Erzeugung einer internen Stromversor
gungsspannung eines DRAM verwendet wird.
Claims (7)
1. Referenzspannungserzeugungsschaltung für eine Halbleiter
speichervorrichtung mit
einer ersten Schaltung, bei der ein Widerstand (R1) und ein er ster Transistor (Tr1) eines ersten Leitungstyps und ein zweiter Transistor (Tr2) zweiten Leitungstyps zwischen eine Stromver sorgung und Masse verbunden sind,
einer Stromspiegelschaltung mit einem dritten und einem vierten Transistor (Tr5, Tr7) des ersten Leitungstyps, wobei die ersten Elektroden des dritten und des vierten Transistor mit der Strom versorgung verbunden sind;
einem fünften Transistor (Tr6) des zweiten Leitungstyps, dessen Eingabeelektrode mit einer ersten Elektrode des in der ersten Schaltung enthaltenen zweiten Transistors (Tr2) verbunden ist, dessen erste Elektrode mit einer zweiten Elektrode des in der Strom spiegelschaltung enthaltenen dritten Transistors (Tr5) verbunden ist und dessen zweite Elektrode auf Masse gelegt ist;
einem sechsten Transistor (Tr8) des ersten Leitungstyps, dessen Eingabeelektrode auf Masse gelegt ist, dessen erste Elektrode mit einer zweiten Elektrode des in der Stromspiegelschaltung enthaltenen vierten Transistors (Tr7) verbunden ist und eine Referenz spannung liefert und dessen zweite Elektrode auf Masse gelegt ist; und
einem Steuermittel (Tr9; Tr10; Tr11; Tr12; Tr13) zur Steuerung der von der ersten Elektrode des sechsten Transistors (Tr8) gelieferten Referenzspannung auf das Anschalten der Stromversorgung hin, so daß die Referenzspan nung der Anstiegscharakteristik der Stromversorgung folgt.
einer ersten Schaltung, bei der ein Widerstand (R1) und ein er ster Transistor (Tr1) eines ersten Leitungstyps und ein zweiter Transistor (Tr2) zweiten Leitungstyps zwischen eine Stromver sorgung und Masse verbunden sind,
einer Stromspiegelschaltung mit einem dritten und einem vierten Transistor (Tr5, Tr7) des ersten Leitungstyps, wobei die ersten Elektroden des dritten und des vierten Transistor mit der Strom versorgung verbunden sind;
einem fünften Transistor (Tr6) des zweiten Leitungstyps, dessen Eingabeelektrode mit einer ersten Elektrode des in der ersten Schaltung enthaltenen zweiten Transistors (Tr2) verbunden ist, dessen erste Elektrode mit einer zweiten Elektrode des in der Strom spiegelschaltung enthaltenen dritten Transistors (Tr5) verbunden ist und dessen zweite Elektrode auf Masse gelegt ist;
einem sechsten Transistor (Tr8) des ersten Leitungstyps, dessen Eingabeelektrode auf Masse gelegt ist, dessen erste Elektrode mit einer zweiten Elektrode des in der Stromspiegelschaltung enthaltenen vierten Transistors (Tr7) verbunden ist und eine Referenz spannung liefert und dessen zweite Elektrode auf Masse gelegt ist; und
einem Steuermittel (Tr9; Tr10; Tr11; Tr12; Tr13) zur Steuerung der von der ersten Elektrode des sechsten Transistors (Tr8) gelieferten Referenzspannung auf das Anschalten der Stromversorgung hin, so daß die Referenzspan nung der Anstiegscharakteristik der Stromversorgung folgt.
2. Referenzspannungserzeugungsschaltung nach Anspruch 1, da
durch gekennzeichnet,
daß das Steuermittel ein Steuerelement (Tr9; Tr10; Tr11; Tr12; Tr13) aufweist, das den
sechsten Transistor so steuert, daß er als Reaktion auf die An
stiegscharakteristiken der Stromversorgung leitet.
3. Referenzspannungserzeugungsschaltung nach Anspruch 1 oder 2, da
durch gekennzeichnet,
daß das Steuermittel einen siebten Transistor (Tr9) des ersten
Leitungstyps als ein Steuerelement aufweist, der zwischen die Eingabeelektrode des
fünften Transistors (Tr6) und die Stromversorgung verbunden ist und
für einen vorbestimmten Zeitraum nach dem Anschalten der Strom
versorgung zum Anlegen einer Stromversorgungsspannung an die
Eingabeelektrode des fünften Transistors leitet.
4. Referenzspannungserzeugungsschaltung nach Anspruch 1 oder 2, da
durch gekennzeichnet,
daß das Steuermittel einen achten Transistor (Tr10) des zweiten
Leitungstyps als ein Steuerelement aufweist, der zwischen eine Eingabeelektrode des in
der Stromspiegelschaltung enthaltenen vierten Transistors (Tr7) und
Masse verbunden ist und für einen vorbestimmten Zeitraum nach
dem Anschalten der Stromversorgung zum Leitendmachen des vierten
Transistors (Tr7) leitet.
5. Referenzspannungserzeugungsschaltung nach Anspruch 1 oder 2, da
durch gekennzeichnet,
daß das Steuermittel einen neunten Transistor (Tr11) des ersten
Leitungstyps als ein Steuerelement aufweist, dessen erste Elektrode mit einer Spannung
versorgt wird, die der Hälfte der Stromversorgungsspannung ent
spricht, dessen zweite Elektrode mit der ersten Elektrode des
sechsten Transistors (Tr8) verbunden ist, und der für einen vorbe
stimmten Zeitraum nach dem Anschalten der Stromversorgung zum
Liefern einer Referenzspannung leitet, die als Reaktion auf den
Anstieg der Spannung, die der Hälfte der Stromversorgungsspan
nung entspricht, ansteigt.
6. Referenzspannungserzeugungsschaltung nach Anspruch 1 oder 2, da
durch gekennzeichnet, daß das Steuermittel einen zehnten und
einen elften Transistor (Tr12, Tr13) des ersten Leitungstyps als ein Steuerelement
aufweist, die in Reihe zwischen die Stromversorgung und die er
ste Elektrode des sechsten Transistors (Tr8) verbunden sind, wobei der
zehnte Transistor für einen vorbestimmten Zeitraum nach dem
Anschalten der Stromversorgung zum Liefern einer Spannung, die
um eine Schwellspannung des elften Transistors niedriger als die
Stromversorgungsspannung ist, an die erste Elektrode des sech
sten Transistors (Tr8) leitet.
7. Referenzspannungserzeugungsschaltung nach einem der Ansprü
che 2 bis 6, gekennzeichnet durch
ein Steuersignalerzeugungsmittel (15) zum Erzeugen eines Steuer
signals zum Leitendmachen des Steuerelementes für einen vorbe
stimmten Zeitraum nach dem Anschalten der Stromversorgung.
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP5272038A JPH07130170A (ja) | 1993-10-29 | 1993-10-29 | 基準電圧発生回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
DE4434053A1 DE4434053A1 (de) | 1995-05-04 |
DE4434053C2 true DE4434053C2 (de) | 1996-08-01 |
Family
ID=17508261
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE4434053A Expired - Fee Related DE4434053C2 (de) | 1993-10-29 | 1994-09-23 | Referenzspannungserzeugungsschaltung für Halbleiterspeichervorrichtung |
Country Status (4)
Country | Link |
---|---|
US (1) | US5530397A (de) |
JP (1) | JPH07130170A (de) |
KR (1) | KR950012456A (de) |
DE (1) | DE4434053C2 (de) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE19747124C2 (de) * | 1996-10-24 | 2000-02-24 | Lg Semicon Co Ltd | Einschaltstromdetektorschaltung für eine Referenzspannungsschaltung |
Families Citing this family (16)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3650186B2 (ja) * | 1995-11-28 | 2005-05-18 | 株式会社ルネサステクノロジ | 半導体装置および比較回路 |
US5805010A (en) * | 1996-12-03 | 1998-09-08 | Powerchip Semiconductor Corp. | Low-current source circuit |
JP3117128B2 (ja) * | 1997-01-31 | 2000-12-11 | 日本電気株式会社 | 基準電圧発生回路 |
JPH1116395A (ja) * | 1997-06-25 | 1999-01-22 | Mitsubishi Electric Corp | 半導体記憶装置 |
US6181628B1 (en) | 1998-06-29 | 2001-01-30 | Cypress Semiconductor Corp. | Power-on-reset circuit with analog delay and high noise immunity |
JP2001210076A (ja) | 2000-01-27 | 2001-08-03 | Fujitsu Ltd | 半導体集積回路および半導体集積回路の内部電源電圧発生方法 |
US6748545B1 (en) * | 2000-07-24 | 2004-06-08 | Advanced Micro Devices, Inc. | System and method for selecting between a voltage specified by a processor and an alternate voltage to be supplied to the processor |
KR100344222B1 (ko) * | 2000-09-30 | 2002-07-20 | 삼성전자 주식회사 | 능동저항소자를 사용한 기준전압 발생회로 |
JP2002118451A (ja) * | 2000-10-10 | 2002-04-19 | Fujitsu Ltd | 定電流ドライバ回路 |
US6385109B1 (en) * | 2001-01-30 | 2002-05-07 | Motorola, Inc. | Reference voltage generator for MRAM and method |
KR100818710B1 (ko) * | 2006-11-21 | 2008-04-01 | 주식회사 하이닉스반도체 | 전압펌핑장치 |
US7924188B2 (en) | 2007-06-08 | 2011-04-12 | Panasonic Corporation | Rapid recovery circuit |
JP5045294B2 (ja) * | 2007-07-30 | 2012-10-10 | 富士通セミコンダクター株式会社 | カスコードカレントミラー回路を有する内部電源回路 |
KR101108101B1 (ko) * | 2010-10-12 | 2012-02-24 | 주식회사 에이디텍 | 전원공급장치의 소프트 스타트 회로 |
CN103235632B (zh) * | 2013-04-15 | 2015-01-21 | 无锡普雅半导体有限公司 | 一种低压跟随的开环电压调整电路 |
CN113364277B (zh) * | 2021-06-30 | 2022-07-08 | 芯天下技术股份有限公司 | 电荷泵电路及其控制方法、存储器 |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4495425A (en) * | 1982-06-24 | 1985-01-22 | Motorola, Inc. | VBE Voltage reference circuit |
FR2651881B1 (fr) * | 1989-09-12 | 1994-01-07 | Sgs Thomson Microelectronics Sa | Circuit de detection de seuil de temperature. |
US5155384A (en) * | 1991-05-10 | 1992-10-13 | Samsung Semiconductor, Inc. | Bias start-up circuit |
KR940004026Y1 (ko) * | 1991-05-13 | 1994-06-17 | 금성일렉트론 주식회사 | 바이어스의 스타트업회로 |
JP2748950B2 (ja) * | 1991-12-25 | 1998-05-13 | 日本電気株式会社 | パワーオンリセット回路 |
KR950008453B1 (ko) * | 1992-03-31 | 1995-07-31 | 삼성전자주식회사 | 내부전원전압 발생회로 |
JP2799535B2 (ja) * | 1992-10-16 | 1998-09-17 | 三菱電機株式会社 | 基準電流発生回路 |
-
1993
- 1993-10-29 JP JP5272038A patent/JPH07130170A/ja not_active Withdrawn
-
1994
- 1994-07-27 US US08/280,971 patent/US5530397A/en not_active Expired - Fee Related
- 1994-09-23 DE DE4434053A patent/DE4434053C2/de not_active Expired - Fee Related
- 1994-10-10 KR KR1019940025881A patent/KR950012456A/ko not_active IP Right Cessation
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE19747124C2 (de) * | 1996-10-24 | 2000-02-24 | Lg Semicon Co Ltd | Einschaltstromdetektorschaltung für eine Referenzspannungsschaltung |
Also Published As
Publication number | Publication date |
---|---|
KR950012456A (ko) | 1995-05-16 |
DE4434053A1 (de) | 1995-05-04 |
JPH07130170A (ja) | 1995-05-19 |
US5530397A (en) | 1996-06-25 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE4434053C2 (de) | Referenzspannungserzeugungsschaltung für Halbleiterspeichervorrichtung | |
DE4439661C2 (de) | Wortleitungstreiberschaltkreis für eine Halbleiterspeichereinrichtung | |
DE4435787C2 (de) | Halbleitervorrichtung mit der Möglichkeit reduzierten Stromverbrauchs | |
DE4332452C2 (de) | Halbleitervorrichtung mit einem Boostmittel und Verfahren zum Festklemmen einer Spannung | |
DE10239515B4 (de) | Halbleiterspeicher-Steuerverfahren und Halbleiterspeichervorrichtung | |
DE4126474C2 (de) | ||
DE69227432T2 (de) | Spannungsgenerator für eine Speicher-Anordnung | |
DE4115082C2 (de) | Halbleitereinrichtung mit einer Spannungswandlerschaltung zum Umwandeln einer extern angelegten Betriebsspannung in eine vorbestimmte Spannung, insb. einer Speichereinrichtung sowie entsprechendes Betriebsverfahren für diese Halbleitereinrichtung | |
DE10237995B4 (de) | Interne Spannungserzeugungsschaltung, zugehöriges Halbleiterspeicherbauelement und Leistungszufuhrverfahren | |
DE4437757C2 (de) | Referenzspannungserzeugungsschaltung | |
DE69511661T2 (de) | Referenzschaltung | |
DE4128918C2 (de) | Leseverstärker für nichtflüchtige Halbleiterspeichereinrichtungen | |
DE4331895C2 (de) | Schaltung zum Halten einer Spannung | |
DE4205040A1 (de) | Halbleitervorrichtung mit interner spannungsabsenkungsschaltung | |
DE69600091T2 (de) | Integrierte Halbleiterschaltung mit interner Leistungsversorgungsschaltung zum Konstanthalten des Ausgangspegels gegen Lastschwankungen | |
DE4337499A1 (de) | Ringoszillator und Konstantspannungserzeugungsschaltung | |
DE69934853T2 (de) | Halbleiterspeicheranordnung | |
DE4305864C2 (de) | Ausgabepufferschaltung | |
DE69118049T2 (de) | Halbleiterspeicheranordnung mit einer Leistungserhöhungsschaltung | |
DE69411335T2 (de) | Verstärkerschaltung des Flipflop-Typs | |
DE4236456C2 (de) | Halbleiterspeichereinrichtung und Betriebsverfahren dafür | |
DE68915136T2 (de) | Integrierte Halbleiterspeicherschaltung. | |
DE69319273T2 (de) | Testverfahren für integrierte Halbleiter-Schaltung | |
DE4004771C2 (de) | ||
DE4227462C2 (de) | Mikrocomputer |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
OP8 | Request for examination as to paragraph 44 patent law | ||
D2 | Grant after examination | ||
8364 | No opposition during term of opposition | ||
8339 | Ceased/non-payment of the annual fee |