DE4437757C2

DE4437757C2 - Referenzspannungserzeugungsschaltung

Info

Publication number: DE4437757C2
Application number: DE4437757A
Authority: DE
Inventors: Jong-Hoon Park; Young-Keun Choi
Original assignee: LG Semicon Co Ltd
Current assignee: SK Hynix Inc
Priority date: 1994-02-15
Filing date: 1994-10-21
Publication date: 2001-11-08
Anticipated expiration: 2014-10-22
Also published as: KR960004573B1; DE4437757A1; JPH07230331A; JP3034176B2; US5565811A; KR950026121A

Description

Die vorliegende Erfindung bezieht sich auf eine Referenz spannungserzeugungsschaltung in Halbleiterbauelementen zum Erzeugen einer Referenzspannung, bei der eine Referenzspan nung durch Umwandlung eines Spannungspegels einer äußeren Leistungsquelle erzeugt wird, und insbesondere auf eine Referenzspannungserzeugungsschaltung, bei der eine Anlauf schaltung einen Betrieb eines Referenzspannungserzeugungs teiles initiiert, wenn eine externe Leistungsquelle angelegt ist.

Bisherige CMOS-Halbleiterbauelemente wurden durch eine Sub- Mikrometer-Entwurfsregel mit einer ultrahohen Dichte herge stellt.

Die Größe von Halbleiterbauelementen wird entsprechend der Herstellungstechnologieentwicklung reduziert, jedoch werden meistens immer noch 5 Volt Gleichstromleistung für einen Be trieb des Halbleiterbauelements verwendet. Die 5 Volt Lei stung verursachen bei Bauelementen mit hoher Dichte manchmal das Problem der heißen Ladungsträger, was zu einer gerin geren Zuverlässigkeit der Bauelemente führt. Um das Problem der heißen Ladungsträger zu lösen, ist es notwendig, den Spannungspegel einer externen Leistungsquelle auf einen niedrigeren Pegel, der für eine interne Leistung verwendet wird, zu reduzieren, um die Bauelemente zu betreiben. Mit dieser Lösung wird ebenfalls eine Reduzierung des Leistungs verbrauches erreicht werden.

Fig. 1 zeigt eine Schaltung zum Erzeugen einer internen Re ferenzspannung. Wie es in Fig. 1 gezeigt ist, schließt die Schaltung 1 zwei PMOS-Transistoren MP0, MP1, zwei NMOS-Tran sistoren MN0, MN1 und einen Widerstand R1 ein. Diese Schal tung hat zwei Betriebszustände, einer ist der normale Be trieb, um eine Referenzspannung zu erzeugen, und im anderen Zustand ist es nicht möglich, eine Referenzspannung zu er zeugen, da der Strom zwischen der Source und der Drain jedes NMOS-Transistors und jedes PMOS-Transistors nahezu Null Ampere beträgt.

Nachdem diese MOS-Transistoren ihren Betrieb mit einem Null-Strom und einer Null-Spannung beginnen, können insbe sondere während der anfänglichen Stufe der Leistungsver sorgung diese Transistoren keinen normalen Betriebszustand ohne irgendwelche Einrichtungen erreichen, die ihnen zu diesem Betrieb verhelfen. Folglich ist diese Schaltung nicht Anlauf-unabhängig.

Um dieses Problem des nicht selbständigen Anlaufens zu lösen, muß die Schaltung zum Erzeugen einer Referenzspannung eine Anlaufschaltung einschließen, so daß alle MOS-Transis toren einen normalen Betrieb erreichen können, wie es in Fig. 2 und 3 gezeigt ist.

Eine verbesserte Schaltung zur Erzeugung einer Referenz spannung, die in Fig. 2 gezeigt ist, umfaßt einen Referenz spannungsgenerator 1, der die MOS-Transistoren MP0, MP1, MN0, MN1 und den Widerstand R1 einschließt, und eine Anlauf schaltung 2, die eine Anzahl von PMOS-Transistoren MPS_0- MPS_m-1, und MPS_m einschließt. In der Anlaufschaltung sind die PMOS-Transistoren MPS₀-MPS_m-1 in Serie zwischen Vcc und Vss geschaltet, und ein Gate ist mit einer Source des nächsten PMOS-Transistors ähnlich einer Diode verbunden. Die Source des MOS-Transistors MPS_m ist mit dem Gate des PMOS- Transistors MP0, das Gate mit einem Gate des MPS1 und die Drain mit Vss verbunden.

In Fig. 2 ist ein Spannungspegel der MPS_m-Source gleich Vcc-Vth, da er mit dem Gate des MP0 verbunden ist. Die Gate spannung des MOS-Transistors MPS_m in der Anlaufschaltung 2, der mit dem Gate des PMOS-Transistors MPS1 verbunden ist, ist gleich Vcc-2Vth.

Um für die seriell verbundenen PMOS-Transistoren MPS₀-MPS_m-1 zwischen der Leistungsquelle Vcc und der Masse Vss eine gleiche Vth herzustellen, ist die Gesamtheit aller PMOS- Transistoren mit ihren Sourcen verbunden. Die Source-Span nung des PMOS-Transistors MPS_m wird Vcc-Vth, und die Gate spannung des MPS_m beträgt Vcc-2Vth. Dementsprechend bleibt eine Spannungsdifferenz zwischen dem Gate und der Source des MPS_m gleich Vth, nachdem ein bestimmter Strombetrag von MP0 zu MPS_m fließt, so daß die Transistoren MP0, MP1, MN0 und MN1 nacheinander eingeschaltet werden. Folglich wird die Schaltung zum Erzeugen einer Referenzspannung durch das Ein schalten der Transistoren MP0 und MP1 in einem normalen Be trieb betrieben.

Wie jedoch aus Fig. 2 zu ersehen ist, sind eine Mehrzahl von Transistoren seriell zwischen Vcc und Vss verbunden, folg lich fließt ein Strom durch diese, was zu einem Leistungs verbrauch während eines normalen Betriebszustandes führt, der für einen Niederleistungsbetrieb nicht wünschenswert ist.

Um einen solchen Leistungsverbrauch zu vermeiden, wurde eine Referenzspannungserzeugungsschaltung vorgeschlagen, wie sie in Fig. 3 gezeigt ist. Diese Schaltung ist im US 5 243 231 offenbart. Diese Schaltung umfaßt einen Referenz spannungserzeugungsteil 1 und einen Anlaufschaltungsteil 3, der aus einem Widerstand R2 und einem Kondensator C0 be steht, die in Serie zwischen der Leistungsquelle Vcc und einer Referenzspannung Vref geschaltet sind. Der Referenz spannungserzeugungsteil 1 erzeugt eine Referenzspannung und der Anlaufschaltungsteil 3 erzeugt einen Anlaufstrom, wenn die externe Spannung an den Vcc- und Vss-Knoten anliegt. In der Schaltung in Fig. 3 ist die Struktur des Referenzspan nungserzeugungsteils 1 ähnlich dem Teil aus Fig. 1. In dem Anlaufschaltungsteil 3 sind der Widerstand R2 und der Kon densator C0 seriell zwischen die Leistungsquelle Vcc und den Referenzspannungsausgang Vref geschaltet. Wenn die Vcc-Span nung erhöht wird, werden eine Spannung am Knoten N1 und am Knoten Vref durch einen Kopplungseffekt mit Vcc ebenfalls erhöht. Wenn die Referenzspannung die Schwellenspannung des NMOS-Transistors MN1 überschreitet, wird der Transistor MN1 eingeschaltet und der Transistor MP1 wird durch den Strom I₂, der durch MN1 gezogen wird, eingeschaltet. Das Einschal ten von MP1 bewirkt, daß durch MP0 der Strom I₁ fließt, der seinerseits MN0 einschaltet. Der Strom wird durch den Wider stand R1 gesteuert. D. h. die eingeschalteten MN1 und MP1 be wirken, daß die Transistoren MP0 und MN0 anlaufen, so daß der Referenzspannungsgenerator normal arbeitet. Der Refe renzspannungsgenerator erzeugt die Referenzspannung mit einem konstanten Pegel, wenn dieser Spannungspegel Vcc nicht mehr erhöht wird, ein Vorspannungsstrom I₁ auf einem er wünschten Pegel gehalten ist, und der Spiegelstrom I₂ gleich dem Strom I₁ ist, so daß eine konstante Referenzspannung un abhängig von dem Vcc-Pegel ausgegeben werden kann. Wenn die Referenzspannung einen bestimmten Pegel erreicht, wird der Kopplungseffekt des Kondensators C0 vernachlässigbar, folg lich arbeitet der Referenzspannungsgenerator normal.

Aber diese Schaltung hat den Nachteil der Veränderung der Referenzspannung, die durch die R-C-Kopplung mit Vcc hervor gerufen wird, wenn Vcc sehr verrauscht ist. Die Referenz spannung dieser Schaltung kann sich ändern, wenn der Vcc-Pe gel während einer Spannungserhöhungsperiode verändert, oder wenn er durch externes Rauschen verändert wird.

Die US-PS 5155384 offenbart eine Anlaufschaltung für ein Vorspannungserzeugungsschaltung, die eine Stromquelle zum Liefern eines kleinen Ladungsstroms und Transistoren zum Koppeln des Ladungsstromes zu der Vorspannungserzeugungs schaltung während eines Anlaufens aufweist, um die Vorspannungserzeugungsschaltung in einen Stationärstrom-Zustand zu treiben. Nachdem die Vorspannungserzeugungsschaltung in den Stationärstrom-Zustand gezwungen ist, entkoppelt die Anlauf schaltung die Stromquelle von der Vorspannungsschaltung, um zu verhindern, daß der Ladungsstrom den Betrieb der Vorspan nungserzeugungsschaltung beeinflußt. Die Anlaufschaltung wird abhängig vom Schalten von Transistoren betrieben wird.

Die DE 42 11 644 C2 offenbart als Anlaufschaltung lediglich einen Zweig, der aus einem Widerstand und einem Kondensator besteht, über den die Leistungsversorgungsspannung zum Star ten des Betriebs einer Referenzspannungserzeugungsschaltung an die Gate-Elektroden zweier MOS-Transistoren angelegt wird. Durch diesen Zweig wird jedoch kein Impulssignal er zeugt.

IEEE Journal of Solid-State Circuits, Band SC-14, Nr. 3, Juni 1979, Seiten 655 bis 657 zeigt eine Referenzspannungs quelle unter Verwendung eines Paars von MOS-Transistoren, bei der Temperaturkoeffizienten der Transistoren kompensiert werden. Diese Schaltung ist jedoch als Anlaufschaltung nicht geeignet, da der Punkt derselben, der die Gate-Elektroden der Transistoren verbindet, nicht mit dem Referenzspannungs ausgang verbunden ist, sondern mit der Gate-Elektrode eines weiteren MOS-Transistors. Diese Druckschrift offenbart somit eine Temperaturkompensationsschaltung ohne Berücksichtigung einer Anlaufschaltung.

In der US-PS 4495425 ist eine Spannungsreferenzschaltung offenbart, die weder eine Erfassungsschaltung zum Erzeugen eines exklusiven Anlaufsignals noch eine Anlaufschaltung aufweist.

Es ist die Aufgabe der vorliegenden Erfindung, eine Refe renzspannungserzeugungsschaltung zu schaffen, die eine An laufschaltung hat, bei der eine Referenzspannung mit einem konstanten Pegel unabhängig von einer externen Leistungs quelle erzeugt wird.

Diese Aufgabe wird durch eine Reif Referenzspannungserzeugungs schaltung nach Anspruch 1 gelöst.

Gemäß der vorliegenden Erfindung wird eine Referenzspan nungserzeugungsschaltung mit einer Anlaufschaltung ge schaffen, die eine Erfassungsschaltung zum Erzeugen eines Impulssignals SU als Reaktion auf ein anfängliches Anlegen einer externen Leistungsquelle, einen Referenzspannungs erzeugungsteil zum Erzeugen einer konstanten Referenzspan nung unabhängig von einer externen Leistungsquellenspannung, einen Anlaufschaltungsteil zum Starten des Referenzspan nungserzeugungsteils, um während eines Impulsintervalls, das durch die Erfassungsschaltung erzeugt wird, wirksam zu sein, einschließt.

Der Anlaufschaltungsteil umfaßt eine Schalteinrichtung zum Verbinden der externen Leistungsquelle mit dem Referenz spannungsausgangsanschluß und zum Abschalten der externen Leistungsquelle von dem Referenzspannungsausgangsanschluß, und eine Spannungsreduzierungseinrichtung, die zwischen die Schalteinrichtung und den Referenzspannungsausgangsanschluß geschaltet ist.

Ein weiteres Ausführungsbeispiel des Anlaufschaltungsteils umfaßt eine Mehrzahl von Transistoren, die diodenförmig in Serie verschaltet sind, wobei das Ende des Transistorzuges mit Masse verbunden ist, und einen Schalttransistor zum Ver binden des anderen Endes des Transistorzuges mit den Gates eines MOS-Transistorpaares einer Spiegelschaltung des Refe renzspannungserzeugungsteiles, wobei dessen Gate zum Emp fangen eines Anlaufsignals SU, das durch die Erfassungs schaltung erzeugt wird, verschaltet ist.

Die Erfassungsschaltung umfaßt eine Widerstandseinrichtung und eine Kondensatoreinrichtung, die seriell zwischen der externen Leistungsquelle und Masse geschaltet sind, und eine Invertereinrichtung, deren Eingänge mit einem Punkt zwischen der Widerstands- und der Kondensatoreinrichtung verbunden sind.

Das Referenzspannungserzeugungsteil zum Erzeugen einer kon stanten Referenzspannung umfaßt zwei PMOS-Transistoren MP0, MP1, deren Gates zusammen mit einer Drain von MP0 verschal tet sind, und deren Sources mit der Leistungsquelle Vcc ver bunden sind, zwei NMOS-Transistoren MN0 und MN1, deren Gates gemeinsam mit der Drain von MP1 verbunden sind, und einen Widerstand R1, der Vss mit einer Source von MN0 verbindet, wobei die Drains von MP1 und MN1 miteinander verbunden sind, und Vref ausgeben, wobei die Drains von MP0 und MN0 gemein sam mit dem Schalttransistor des Anlaufschaltungsteils ver bunden sind.

Bevorzugte Ausführungsbeispiele der vorliegenden Erfindung werden nachfolgend unter Bezugnahme auf die beiliegenden Zeichnungen näher erläutert. Es zeigen:

Fig. 1, Fig. 2 und Fig. 3 Schaltungsdiagramme, die herkömm liche Referenzspannungsgeneratoren darstellen;

Fig. 4 eine Referenzspannungserzeugungsschaltung gemäß einem ersten Ausführungsbeispiel der vorliegenden Erfindung;

Fig. 5 ein Schaltungsdiagramm einer Erfassungsschaltung zum Erfassen einer Leistungsversorgung und zum Ausgeben eines Anlaufsignals;

Fig. 6 einen Spannungspegel der Signale zur Darstellung des Betriebs der Schaltung, die in Fig. 4 dargestellt ist;

Fig. 7 ein Schaltungsdiagramm, das eine Referenzspannungs erzeugungsschaltung mit Anlaufschaltung gemäß einem weiteren Ausführungsbeispiel dieser Erfindung dar stellt; und

Fig. 8 Spannungspegel der Signale in der in Fig. 7 gezeig ten Schaltung.

Wie es in Fig. 4 dargestellt ist, umfaßt eine Referenzspan nungserzeugungsschaltung mit Anlaufschaltung gemäß dem ersten Ausführungsbeispiel der vorliegenden Erfindung einen Referenzspannungserzeugungsteil 10 und einen Anlaufschal tungsteil 40. Als Referenzspannungserzeugungsteil 10 wird der im US 5 243 231 geoffenbarte herkömmliche ver wendet.

Die Anlaufschaltung 40 schließt einen NMOS-Transistor MNS0, dessen Drain mit dem Gate des MP0-Transistors des Referenz spannungserzeugungsteils 10 verbunden ist, dessen Gate das Anlaufsignal SU empfängt, und eine Mehrzahl von NMOS-Tran sistoren MNS1-MNSn - 1 ein, die diodenförmig in Serie mit einem Teil zwischen der Source des NMOS-Transistors NMS0 und Masse Vss verbunden sind.

Die Anlaufschaltung wird beim Empfang des Anlaufsignals SU von einer Erfassungsschaltung, die in Fig. 5 gezeigt ist, zur Erfassung einer Leistungsversorgungsbetätigung wirksam. Im allgemeinen wird die Erfassungsschaltung 50 zum Bereit stellen eines Leistungsversorgungserfassungssignals an ver schiedene Schaltungen zur Initialisierung der notwendigen Schaltungen in einem Halbleiterbauelement verwendet.

In der Erfassungsschaltung 50 zum Erfassen der Leistungs versorgung dienen die PMOS-Transistoren 51, 52 als Wider standseinrichtung, um die Leistungsquelle Vcc und die Kon densatoreinrichtung C1 zu verbinden, und die PMOS-Tran sistoren 51, 52 und die Kondensatoreinrichtung C1 sind wirksam, um Leistungseingangserfassungssignale SU an jede Schaltung zu übertragen, wobei ein zunehmender Vcc-Pegel die Ausgabe des Anlaufsignals SU verursacht. Wenn ein Spannungs pegel von Vcc einen vorbestimmten Wert erreicht, der durch die Größe der PMOS-Transistoren 51 und 52, durch den Kapazitätswert von C1 und durch die logische Schwellenspannung der Invertereinrichtung INV0 eingestellt ist, geht das Anlauf signal SU durch Umkehren eines Ausgangssignals des Inverters INV0 auf einen niedrigen Pegel. Deshalb behält das Anlauf signal SU einen hohen Pegel bei, bis Vcc in einem bestimmten Spannungsbereich ist, d. h. unter der logischen Schwellen spannung des Inverters INV0.

Der Inverter INV0 gibt das Anlaufsignal durch einen zweiten Inverter INV1 und einen dritten Inverter INV2 aus.

Die Erfassungsschaltung 50 kann ebenfalls als periphere Schaltung bei Halbleiterspeicherbauelementen, besonders bei einem DRAM-Bauelement (DRAM = dynamisches RAM = dynamischer Speicher mit wahlfreiem Zugriff), verwendet werden, wobei die Erfassungsschaltung 50 zum Erfassen einer Leistungsver sorgungsbetätigung eine externe Leistungsversorgungsspan nungseingabe erfaßt und das Anlaufsignal SU erzeugt, so daß eine Substratspannung VBB des DRAM auf Massepotential liegt, während das Anlaufsignal SU auf einem hohen Pegel ist, um zu vermeiden, daß sich die Substratspannung erhöht, und der Substratspannungsgenerator (rückwärts vorgespannter Span nungsgenerator) beginnt seinen Betrieb, wenn das Anlauf signal SU auf einen niedrigen Pegel geht.

Ein Signalverlauf des Anlaufsignals SU ist als Graph B in Fig. 6 gezeigt, d. h. die Amplitude des Signals erhöht sich durch Anlegen der Vcc-Leistungsspannung, geht aber bei einem vorbestimmten Leistungspegel auf den Massepegel. Ein solches Anlaufsignal SU wird dem Anlaufschaltungsteil 40 eingegeben.

Wie es in Fig. 6 gezeigt ist, erzeugt die Erfassungsschal tung 50 ein Anlaufsignal SU, dessen Spannungspegel sich ge mäß der Erhöhung des Vcc-Spannungspegels auf den vorbe stimmten Pegel erhöht.

Ein solches Anlaufsignal SU wird an die Gate-Elektrode des MNS0 der Anlaufschaltung 40 angelegt, die eine Mehrzahl von NMOS-Transistoren umfaßt. Während der SU-Pegel hoch ist, er reicht dieser Pegel fast den gleichen Spannungspegel wie den von Vcc. Das Hochpegel-Intervall des Anlaufsignals SU wird durch die Größe der PMOS-Transistoren 51, 52 der Erfassungs schaltung 50, durch die Kapazität der Kondensatoren C1, C2, C3 und durch die Schwellenspannung des ersten Inverters INV0, INV1, INV2 bestimmt.

Die Anzahl von NMOS-Transistoren, die seriell verschaltet sind, wird durch den Spannungspegel des Anlaufsignals SU bestimmt, wenn SU seinen Zustand ändert. Diese eingeschal teten NMOS-Transistoren ziehen einen Strom, um die PMOS- Transistoren MP0 und MP1 des Referenzspannungserzeugungs teils 10 einzuschalten.

Der Referenzspannungserzeugungsteil 10 beginnt seinen Be trieb, wenn die PMOS-Transistoren MP0 und MP1 durch die An laufschaltung eingeschaltet sind.

Fig. 6 zeigt einen Signalverlauf der Anlaufschaltung, die unter Verwendung von drei Transistoren entworfen wurde. In Fig. 6 und in Fig. 7 sei angenommen, daß jeder NMOS-Tran sistor auf einem P-Typ-Substrat gebildet ist, und daß das P-Typ-Substrat mit einer Substratvorspannungsspannung VBB vorgespannt ist. In Fig. 6 bezeichnet die Kurve A den Span nungspegel von Vcc, B bezeichnet das Anlaufsignal SU, C ist die Referenzspannung Vref und D ist die Substratvorspan nungsspannung VBB.

Wenn sich das Anlaufsignal SU zusammen mit dem Vcc-Pegel erhöht, beginnt der Anlaufspannungserzeugungsteil damit, Vref zu erzeugen, wenn die Anlaufschaltung den Referenz spannungserzeugungsteil durch Setzen des Anlaufsignals SU auf einen hohen Pegel aktiviert. Der Spannungspegel von Vref wird, während das SU-Signal hoch ist, durch den Strom be stimmt, der in dem Anlaufschaltungsteil fließt.

Im allgemeinen und besonders bei DRAMS, wird ein VBB-Generator verwendet, um das P-Typ-Substrat vorzuspannen. Während der anfänglichen Zeitdauer, während der die externe Vcc an liegt, ist der Vbb-Pegel auf Vss festgelegt bzw. geklemmt. Nachdem das Anlaufsignal seinen Zustand von "hoch" auf "niedrig" ändert, beginnt der VBB-Generator das Substrat zu pumpen, um die geeignete Substratvorspannungsspannung zu erhalten. Deshalb wird Vref, die aus der Schwellenspannung des NMOS-Transistors hergeleitet wird, auf einem Pegel ge halten, der niedriger ist als der Zielwert, nachdem VBB nicht ausreichend niedrig ist. Nachdem VBB seinen ab schließenden Zielwert erreicht, erreicht Vref ebenfalls seine eigene Zielspannung. Wenn VBB stabilisiert ist, ist dies auch Vref.

Wenn SU auf einen hohen Spannungspegel geht, ist eine Strom menge, die durch die Anlaufschaltung 40 fließt, größer als die Strommenge durch die Referenzspannungserzeugungsschal tung im normalen Zustand. Folglich kann eine von der er wünschten Spannung unterschiedliche Referenzspannung Vref ausgegeben werden. Um ein solches Problem zu lösen, wird die Anlaufschaltung 40 elektrisch von der Referenzspannungser zeugungsschaltung 10 durch Setzen des Anlaufsignals SU auf einen niedrigen Pegel getrennt. Folglich ist es wünschens wert, die Dauer von SU auf einem hohen Pegel auf ein geeig netes Intervall einzustellen. Ferner ist es wünschenswert, daß die Anzahl von Transistoren in der Anlaufschaltung opti mal bestimmt ist. Diese Anforderung besteht deshalb, da ob wohl das Intervall des hohen Pegels nicht zu lang ist und der Pegel von SU nicht so hoch ist, ein Strom durch die Transistoren größer ist und zu dem oben beschriebenen un erwünschten Betrieb führt, wenn die Anzahl der seriell ver schalteten Transistoren kleiner ist als die Anzahl der Tran sistoren, durch die ein geeigneter Strom fließen kann.

Die Referenzspannungserzeugungsschaltung gemäß der vor liegenden Erfindung hat den Vorteil der Reduzierung des Stromverbrauchs während der normalen Betriebszeit, da der Referenzspannungserzeugungsteil 10 lediglich durch den hohen Zustand des Anlaufsignals SU aktiviert wird, das anfänglich durch die Anlaufschaltung 40 erzeugt wird, wenn eine externe Spannung Vcc angelegt ist, und da die Anlaufschaltung 40 während des normalen Betriebs nicht wirksam ist.

Im Stand der Technik kann die Referenzspannung durch die R-C-Kopplung zwischen der Leistungsquelle Vcc und dem Refe renzspannungsausgangsanschluß instabil sein. Die Referenz spannung, die durch diese Erfindung erzeugt wird, ist aber sehr stabil, da die Anlaufschaltung 40 während des normalen Betriebs von dem Referenzspannungserzeugungsteil 10 getrennt ist.

Fig. 7 zeigt eine Referenzspannungserzeugungsschaltung gemäß einem weiteren Ausführungsbeispiel der vorliegenden Erfin dung, die einen Referenzspannungserzeugungsteil 10, der un abhängig von einer externen Leistungsversorgung Vcc eine Re ferenzspannung erzeugt, und eine Anlaufschaltung 60 umfaßt, die zwischen einem Ausgangsanschluß des Referenzspannungser zeugungsteils 10 und der Leistungsquelle Vcc geschaltet ist. Für gleiche Teile oder gleiche Komponenten wie in Fig. 4 werden dieselben Bezugszeichen verwendet.

Die Anlaufschaltung 60 umfaßt eine Schalteinrichtung, die durch das SU-Signal eingeschaltet wird, das sich gemäß der Leistungsspannung Vcc erhöht, das sich anfänglich erhöht und dann auf einen niedrigen Pegel geht, und eine Spannungsredu zierungseinrichtung, die die Schaltungseinrichtung und den Referenzspannungsausgangsanschluß verbindet. Die Anlauf schaltung 60 führt eine Vcc-Spannung an den Vref-Ausgang gemäß der durch das SU-Signal auf hohem Pegel eingeschalte ten Schalteinrichtung. Während die Anlaufschaltung von dem Vref-Ausgangsanschluß getrennt ist, nachdem das SU-Signal niedrig wurde, gibt die Schaltung 60 folglich den geeigneten Referenzspannungspegel aus, der durch die Anlaufschaltung 60 nicht beeinflußt ist.

Fig. 8 zeigt einen Spannungspegel von Vcc und einen Spannungspegel der Referenzspannung.

Im Referenzspannungserzeugungsteil 10 erhöht sich das Poten tial des Knotens N1, der mit den Gates der PMOS-Transistoren MP0, MP1 verbunden ist, mit zunehmendem Leistungspegel Vcc, wie es in Fig. 8 durch "A" gezeigt ist. Und der Pegel von SU der Erfassungsschaltung 50 erhöht sich mit zunehmendem Vcc- Pegel, wie es in Fig. 8 bei "B" gezeigt ist, folglich gibt der Referenzspannungserzeugungsteil 10 eine Referenzspannung Vref durch Einschalten der Transistoren 61, 62, 63 des Anlaufschaltungsteils 60 aus, wie es der Graph "C" in Fig. 8 zeigt.

Wenn die Referenzspannung Vref des Referenzspannungserzeu gungsteils 10 eine Schwellenspannung der NMOS-Transistoren MN0, MN1 überschreitet, werden die NMOS-Transistoren MN0, MN1 eingeschaltet und die PMOS-Transistoren MP0, MP1 werden eingeschaltet, was dazu führt, daß der Anlaufstrom fließt. Der Widerstand R1 zwischen dem NMOS-Transistor MN0 und der Masse Vss dient zur Begrenzung der Amplitude des Anlauf stroms 11.

Das Anlaufsignal SU der Anlaufschaltung 60 geht nach dem Ablauf einer vorbestimmten Zeitdauer auf einen niedrigen Pegel, um den NMOS-Transistor 61, die Schalteinrichtung, auszuschalten. Wenn dies passiert, bleibt der Vorspannungs strom sogar dann konstant, wenn sich die Leistungsspannung Vcc erhöht, wodurch der Spiegelstrom 12 ebenfalls konstant bleibt. Deshalb erzeugt der Referenzspannungserzeugungsteil 10 eine Ausgangsspannung mit konstantem Pegel unabhängig von der Leistungsspannung Vcc.

Durch Trennen der Anlaufschaltung von dem Vref-Ausgangsan schluß durch die Schaltungseinrichtung bleibt die Ausgangs spannung Vref sogar konstant, wenn die Leistungsspannung Vcc erhöht wird.

Claims

1. Referenzspannungserzeugungsschaltung mit folgenden Merkmalen:
einer Erfassungsschaltung (50) zum Erzeugen eines Sig nalpulses (SU) als Reaktion auf ein anfängliches Anlegen einer externen Spannungsquelle;
einer Referenzspannungserzeugungsschaltung (10) zum Erzeugen einer konstanten Referenzspannung (Vref) unabhängig von einer externen Leistungsquellenspannung;
einer Anlaufschaltung (60) zum Starten des Betriebs der Referenzspannungserzeugungsschaltung (10) während eines Intervalls des Signalpulses (SU), der durch die Erfas sungsschaltung (50) erzeugt ist.

2. Referenzspannungserzeugungsschaltung nach Anspruch 1, bei der
die Erfassungsschaltung (50) ansprechend auf das Anlegen einer Leistungsversorgungsspannung (Vcc) den Signalpuls (SU) erzeugt, wobei die Erfassungsschaltung (50) eine Widerstandseinrichtung (51, 52) und einen Kondensator (C₁), die in Serie zwischen die Leistungsversorgungs spannung (Vcc) und ein Referenzpotential (Vss) geschal tet sind, und eine Invertereinrichtung aufweist, deren Eingang mit dem seriellen Verbindungspunkt der Wider standseinrichtung (51, 52) und des Kondensators (C₁) verbunden ist, wobei der Signalpuls (SU) an einem Aus gang der Invertereinrichtung erzeugt wird;
die Referenzspannungserzeugungsschaltung (10) die Refe renzspannung (Vref) auf einem Referenzspannungsausgangsanschluß ausgibt; und
die Anlaufschaltung (60) eine Schalteinrichtung (61) zum Koppeln und Entkoppeln der Leistungsversorgungsspannung (Vcc) zu und von dem Referenzspannungsausgangsanschluß und eine Spannungsreduzierungseinrichtung (62, 63) auf weist, die zwischen die Schalteinrichtung (61) und den Referenzspannungsausgangsanschluß geschaltet ist, um die Leistungsversorgungsspannung (Vcc), die zu dem Referenz spannungsausgangsanschluß gekoppelt wird, zu reduzieren.

3. Referenzspannungserzeugungsschaltung nach Anspruch 1, bei der
die Erfassungsschaltung (50) ansprechend auf das Anlegen einer Leistungsversorgungsspannung (Vcc) den Signalpuls (SU) erzeugt, wobei der Erfassungsschaltung (50) eine Widerstandseinrichtung (51, 52) und einen Kondensator (C₁), die in Serie zwischen die Leistungsversorgungs spannung (Vcc) und ein Referenzpotential (Vss) geschal tet sind, und eine Invertereinrichtung, deren Eingang mit dem seriellen Verbindungspunkt der Widerstandsein richtung (51, 52) und des Kondensators (C₁) verbunden ist, aufweist, wobei der Signalpuls (SU) auf einem Ausgang der Invertereinrichtung erzeugt wird;
die Referenzspannungserzeugungsschaltung (10) die Re ferenzspannung (Vref) auf einem Referenzspannungsaus gangsanschluß ausgibt, wobei die Referenzspannungserzeu gungsschaltung ein Paar von MOS-Transistoren aufweist, die in einer Stromspiegelkonfiguration verschaltet sind; und
einer Anlaufschaltung (40), die verschaltet ist, um den Betrieb der Referenzspannungserzeugungsschaltung (10) zu starten, wenn der Signalpuls (SU) durch die Erfassungs schaltung (50) erzeugt wird, wobei die Anlaufschaltung (40) eine Mehrzahl von seriell verschalteten Transistoren (MNS₁) bis (MNS_n-1) aufweist, die in einer Dioden- Konfiguration verschaltet sind, wobei ein erstes Ende der in Serie verschalteten Transistoren mit einem Refe renzpotential (Vss) verbunden ist, wobei die Anlauf schaltung ferner einen Schalttransistor (MNS₀) aufweist, der ein zweites Ende der seriell verschalteten Transi storen mit den Gate-Elektroden des Paars von MOS-Tran sistoren, die in der Stromspiegelkonfiguration verschal tet sind, verbindet, wobei die Gate-Elektrode des Schalttransistors (MNS₀) den Signalpuls (SU) von der Er fassungsschaltung (50) empfängt, und wobei der Schalt transistor (MNS₀) ansprechend auf den Signalpuls (SU) einen Strom zieht, und bewirkt, daß das Paar von MOS- Transistoren, die in der Stromspiegelkonfiguration ver schaltet sind, einschaltet.