DE4320691A1

DE4320691A1 - Digital/Analog-Wandler

Info

Publication number: DE4320691A1
Application number: DE4320691A
Authority: DE
Inventors: Masao Arimoto
Original assignee: Mitsubishi Electric Corp
Current assignee: Mitsubishi Electric Corp
Priority date: 1992-06-23
Filing date: 1993-06-22
Publication date: 1994-01-05
Anticipated expiration: 2013-06-23
Also published as: FR2692737B1; DE4320691C2; JPH066229A; FR2692737A1; US5394146A

Description

Die vorliegende Erfindung bezieht sich auf einen Digi tal/Analog-Wandler (D/A-Wandler) zum Umsetzen eines digitalen Signals in ein analoges Signal, wobei das analoge Signal zum Ansteuern bzw. Versorgen einer Last herangezogen wird.

Fig. 7 zeigt anhand eines Schaltbilds eine Ansteuer schaltung für eine Last, bei der ein herkömmlicher D/A- Wandler verwendet wird. Gemäß Fig. 7 wird ein N-Bit- Digitalsignal DATA einem D/A-Wandlerblock bzw. -Umsetzungsbaustein 1 zugeführt. Der D/A-Wandlerblock 1 wandelt das Digitalsignal DATA in eine analoge Spannung V_IN um.

Die analoge Spannung V_IN wird über einen Knoten 4 und einen Widerstand 101 dem negativen Eingang eines Operati onsverstärkers 2 zugeführt. Der negative Eingang des Opera tionsverstärkers 2 ist über Widerstände 104 und 105 mit ei ner Last 3 verbunden, während der positive Eingang des Ope rationsverstärkers 2 über einen Widerstand 102 geerdet und über einen Widerstand 103 ebenfalls mit der Last 3 verbun den ist. Die Widerstände 101 bis 104 haben alle einen ge meinsamen Widerstandswert r, während der Widerstand 105 ei nen Widerstandswert R₀ aufweist.

Wenn bei einer derartigen Schaltungsstruktur das N-Bit- Digitalsignal DATA an den D/A-Wandlerblock 1 angelegt wird, wandelt der D/A-Wandlerblock das Digitalsignal DATA in die analoge Spannung V_IN um, um diese am Knoten 4 auszugeben.

Unter der Annahme, daß ein Verstärkungsfaktor des Ope rationsverstärkers 2 gleich A_V ist, kann eine Ausgangsspan nung V₀₁ des Operationsverstärkers 2 zu diesem Zeitpunkt in Übereinstimmung mit folgender Gleichung 1 erhalten werden:

Durch Umformen der Gleichung (1) erhält man folgende Gleichung (2):

Daraufhin wird eine Gleichung aufgestellt, die eine Beziehung zwischen den Spannungen V₀ und V₀₁ an gegenüber liegenden Enden des Widerstands 105 ausdrückt. Nimmt man an, daß eine Impedanz der Last 3 den Wert Z hat, erhält man folgende Gleichung (3):

Durch Einsetzen der Gleichung (3) in Gleichung (2) kann man die Spannung V₀ mit folgender Gleichung (4) ausdrücken:

Durch Umformen der Gleichung (4) erhält man folgende Gleichung (5):

Der in der Last 3 fließende Laststrom I₀ wird demgegen über durch folgende Gleichung (6) ausgedrückt:

Durch Einsetzen der Gleichung (5) in Gleichung (6) läßt sich der Laststrom I₀ mit folgender Gleichung (7) aus drücken:

Nimmt man nun an, daß die Bedingungen r » R₀ und A_V » Z erfüllt sind, kann Gleichung (7) in folgende Gleichung (8) vereinfacht werden:

Daher kann der Laststrom I₀ unabhängig von der Impedanz Z der Last 3 bestimmt werden.

Auf diese Weise wandelt der D/A-Wandlerblock 1 das Di gitalsignal DATA in die analoge Spannung V_IN um, welche wiederum der Operationsverstärker 2 unabhängig von der Im pedanz Z der Last 3 in den Laststrom I₀ umwandelt, um die sen der Last 3 zuzuführen. Das heißt, das Digitalsignal DATA wird zum Ansteuern bzw. Versorgen der Last 3 verwen det.

Wenn jedoch eine Frequenz der D/A-gewandelten analogen Spannung nahe bei einem GB-Produkt bzw. Verstärkungs- Bandbreiten-Produkt des Operationsverstärkers liegt, nimmt der Verstärkungsfaktor A_V des Operationsverstärkers einen Wert in der Nähe von 1 an. Daher ist die Bedingung A_V » Z nicht erfüllt, was dazu führt, daß Gleichung (8) nicht exakt ist, so daß der Laststrom I₀ von der Impedanz Z der Last 3 beeinflußt wird.

Der herkömmliche D/A-Wandler hat den vorstehend be schriebenen Aufbau und ist gemäß der Darstellung in Fig. 8 mit einem einzigen D/A-Wandlerblock 1 zum Umwandeln der N- Bit-Digitaldaten DATA versehen. Dies ist der Grund, warum für die D/A-Umwandlungsbits des D/A-Wandlerblocks 1 N Bits benötigt werden.

Fig. 9 ist eine graphische Darstellung, aus der Probleme entnehmbar sind, mit denen der in den Fig. 7 und 8 ge zeigte, herkömmliche D/A-Wandler behaftet ist. Obgleich in Fig. 9 ein idealer Laststrom I₀ durch eine Kurve L1 ausge drückt ist, verursacht eine V/I-Umwandlungscharakteristik eines Spannungs-Strom-Wandlers (V/I-Wandler) 20 eine auf einen Bezugsstrom bzw. Referenzstrom 100 bezogene tatsäch liche Kurve, die zu einer Plusseite (Kurve L2) oder zu ei ner Minusseite (Kurve L3) hin abweicht. In einem solchen Fall wird die jeweilige Phase nach vorne verschoben (t₀₁- t₀₀), wenn die tatsächliche Kurve zur Plusseite hin abweicht, oder die Phase wird andernfalls nach hinten ver schoben (t₀₀-t₀₂), wenn sie zur Minusseite hin abweicht. Demzufolge tritt bei dem herkömmlichen D/A-Wandler aufgrund der V/I-Umwandlungscharakteristik des V/I-Wandlers eine Phasendifferenz in seinem Laststrom auf.

Der Erfindung liegt daher die Aufgabe zugrunde, einen D/A-Wandler zu schaffen, bei dem eine Phasenabweichung des Laststroms verhindert werden kann und die Genauigkeit der Digital/Analog-Wandlung verbessert wird.

Diese Aufgabe wird erfindungsgemäß mit den im Anspruch 1 angegebenen Naßnahmen gelöst.

Der erfindungsgemäße D/A-Wandler weist demzufolge nach stehende Merkmale auf: eine Digitaldaten-Teilereinrichtung mit einem ersten und zweiten Ausgang, die ein N-Bit- Digitalsignal empfängt ,und aus dem ersten der beiden Ausgänge digitale Teildaten ausgibt, bei denen es sich um durch Elimination des höchstwertigsten Bits aus dem Digitalsignal erhaltene (N-1)-Bit-Digitaldaten handelt, und aus dem zweiten der beiden Ausgänge festgelegte bzw. vorgegebene Digitaldaten ausgibt; eine erste D/A-Umwand lungseinrichtung, die mit dem ersten Ausgang der Digitalda ten-Teilereinrichtung zur Digital/Analog-Umwandlung bzw. zum D/A-Wandeln der über den ersten Ausgang empfangenen Di gitaldaten verbunden ist, um eine erste Analogspannung aus zugeben; eine zweite D/A-Umwandlungseinrichtung, die mit dem zweiten Ausgang der Digitaldaten-Teilereinrichtung zum D/A-Wandeln der über den zweiten Ausgang empfangenen Digitaldaten verbunden ist, um eine zweite Analogspannung aus zugeben; eine erste Spannungs/Strom-Umwandlungseinrich tung, welche die erste Analogspannung empfängt, um die erste Analogspannung zur Ausgabe eines ersten analogen Stroms von einer Spannung in einen Strom zu wandeln; eine zweite Spannungs/Strom-Umwandlungseinrichtung, welche die zweite analoge Spannung empfängt, um die zweite analoge Spannung zur Ausgabe eines zweiten analogen Stroms von ei ner Spannung in einen Strom umzusetzen; und eine Strom- Synthetisierungseinrichtung bzw. -Zusammensetzungseinrich tung, um den ersten analogen Strom und den zweiten analogen Strom zur Ausgabe eines synthetisierten bzw. zusammenge setzten analogen Stroms zusammenzusetzen.

Vorzugsweise umfaßt die erste Spannungs/Strom-Umwand lungseinrichtung eben ersten Operationsverstärker zum Emp fang der ersten analogen Spannung an seinem positiven Ein gang, einen ersten Widerstand, dessen erster Anschluß mit einem negativen Eingang des ersten Operationsverstärkers und dessen zweiter Anschluß mit einer ersten Versorgungs spannung verbunden ist, und einen ersten Transistor, dessen erste Elektrode mit dem ersten Anschluß des ersten Wider stands und dessen Steuerelektrode mit dem Ausgang des ersten Operationsverstärkers verbunden ist; die zweite Spannungs/Strom-Umwandlungseinrichtung enthält einen zweiten Operationsverstärker zum Empfang der zweiten analogen Spannung an seinem positiven Eingang, einen zweiten Widerstand, dessen erster Anschluß mit einem negativen Eingang des zweiten Operationsverstärkers und dessen zweiter Anschluß mit einer zweiten Versorgungsspan nung verbunden ist, und einen zweiten Transistor, dessen ersten Elektrode mit dem ersten Anschluß des zweiten Widerstands und dessen Steuerelektrode mit dem Ausgang des zweiten Operationsverstärkers verbunden ist; und die Strom- Zusammensetzungseinrichtung ist eine Verdrahtung zum Verbinden der zweiten Elektrode des ersten Transistors mit der zweiten Elektrode des zweiten Transistors.

Vorzugsweise enthält der D/A-Wandler einen ersten Puf fer, dessen Eingang mit dem ersten Anschluß des ersten Wi derstands und dessen Ausgang mit dem negativen Eingang des ersten Operationsverstärkers verbunden ist, sowie einen zweiten Puffer, dessen Eingang mit dem ersten Anschluß des zweiten Widerstands und dessen Ausgang mit dem negativen Eingang des zweiten Operationsverstärkers verbunden ist.

Vorzugsweise definiert die erste Versorgungsspannung einen hohen Pegel, während die zweite Versorgungsspannung einen niedrigen Pegel definiert; der erste Transistor ist ein P-Kanal-Transistor, während der zweite Transistor ein N-Kanal-Transistor ist.

Vorzugsweise führt die Digitaldaten-Teilereinrichtung die digitalen Teildaten der ersten D/A-Umwandlungseinrich tung und die ersten festen Digitaldaten der zweiten D/A-Um wandlungseinrichtung zu, wenn das höchstwertigste Bit der Digitaldaten gleich 1 ist; oder sie führt die digitalen Teildaten der zweiten D/A-Umwandlungseinrichtung und die zweiten festen Digitaldaten der ersten D/A-Umwandlungsein richtung zu, wenn das höchstwertigste Bit der Digitaldaten gleich 0 ist.

Die erste analoge Spannung, die die erste D/A-Umwand lungseinrichtung durch D/A-Umwandlung der zweiten unverän derlichen Digitaldaten erzeugt, hat vorzugsweise einen Wert, der ausreichend hoch ist, um den zweiten Transistor in seinem EIN-Zustand zu halten; und die zweite analoge Spannung, die die zweite D/A-Umwandlungseinrichtung durch D/A-Umwandlung der ersten unveränderlichen Digitaldaten er zeugt, hat einen Wert, der ausreichend hoch ist, um den er sten Transistor stets im EIN-Zustand zu halten.

Vorzugsweise ist der zusammengesetzte Strom ein Strom zum Ansteuern einer Last, die eine bestimmte Impedanz auf weist. Vorzugsweise enthält der D/A-Wandler weiterhin ein erstes Tiefpaßfilter, das zwischen dem Ausgang der ersten D/A-Umwandlungseinrichtung und dem Eingang der ersten Span nungs/Strom-Umwandlungseinrichtung angeordnet ist, sowie ein zweites Tiefpaßfilter, das zwischen dem Ausgang der zweiten D/A-Umwandlungseinrichtung und dem Eingang der zweiten Spannungs/Strom-Umwandlungseinrichtung angeordnet ist.

Erfindungsgemäß weist der im Anspruch 1 angegebene D/A- Wandler einen ersten Analogstrom-Ausgangspfad, der aus der ersten D/A-Umwandlungseinrichtung und der ersten Span nungs/Strom-Umwandlungseinrichtung besteht, und einen zwei ten Analogstrom-Ausgangspfad auf, der aus der zweiten D/A- Umwandlungseinrichtung und der zweiten Spannungs/Strom-Um wandlungseinrichtung besteht.

In diesem Fall führt die Digitaldaten-Teilereinrichtung in Abhängigkeit vom Wert 0 oder 1 des höchstwertigsten Bits eines N-Bit-Digitalsignals einem dieser Analogstrom- Ausgangspfade die digitalen Teildaten zu, weshalb die An zahl der für die ersten und zweiten D/A-Wandler erforderli chen D/A-Umwandlungsbits lediglich die Hälfte der Bits zu sein braucht, die für eine Schaltungsanordnung, die nur ei nen D/A-Wandler aufweist, erforderlichen sind.

Der zusammengesetzte Strom wird durch Zusammensetzen des von dem ersten bzw. zweiten Analogstrom-Ausgangspfad ausgegebenen ersten und zweiten Analogstroms erhalten, wo durch sein Bereich im Vergleich zu einer Schaltungsanord nung mit nur einem Analogstrom-Ausgangspfad größer ist.

Zusätzlich hierzu wird in Abhängigkeit vom Wert 0 oder 1 des höchstwertigsten Bits des Digitalsignals eine selektive Umschaltung zwischen dem ersten und zweiten Ana logstrom-Ausgabepfad durchgeführt, wodurch eine im zusam mengesetzten Strom hervorgerufene Phasenabweichung zum Zeitpunkt der 0/1-Umschaltung des höchstwertigsten Bits korrigiert wird.

Da ein der Lehre des Anspruchs 2 entsprechender D/A- Wandler zwischen dem jeweiligen Ausgang der ersten und zweiten D/A-Umwandlungseinrichtung und dem jeweiligen Ein gang der ersten und zweiten Spannungs/Strom-Umwandlungsein richtung ein erstes bzw. zweites Tiefpaßfilter aufweist, werden andererseits digitale Komponenten der jeweiligen Wellenform der ersten und zweiten Analogspannung eliminiert und die verbleibenden Signalanteile werden der ersten bzw. zweiten Spannungs/Strom-Umwandlungseinrichtung zugeführt.

Die Erfindung wird nachstehend anhand der Beschreibung von Ausführungsbeispielen unter Bezugnahme auf die Zeich nung näher erläutert. Es zeigen:

Fig. 1 anhand eines Schaltbilds den grundsätzlichen Auf bau eines ersten Ausführungsbeispiels des erfindungsgemäßen D/A-Wandlers;

Fig. 2 anhand eines Blockschaltbilds die grundlegende Struktur des ersten Ausführungsbeispiels des erfindungsge mäßen D/A-Wandlers;

Fig. 3 anhand eines Diagramms Signalverläufe zur Erläu terung der Auswirkung der Verbesserung einer Phasenabwei chung des Laststroms beim ersten Ausführungsbeispiel;

Fig. 4 anhand eines Diagramms einen Signalverlauf zur Erläuterung der Auswirkungen einer Verbesserung einer Über sprech-Störung beim ersten Ausführungsbeispiel;

Fig. 5 anhand eines Schaltbilds den grundsätzlichen Auf bau eines zweiten Ausführungsbeispiels des erfindungsgemä ßen D/A-Wandlers;

Fig. 6 anhand eines Schaltbilds den grundsätzlichen Auf bau eines dritten Ausführungsbeispiels des erfindungsgemä ßen D/A-Wandlers;

Fig. 7 anhand eines Schaltbilds den Aufbau eines her kömmlichen D/A-Wandlers;

Fig. 8 anhand eines Blockschaltbilds den Aufbau des her kömmlichen D/A-Wandlers; und

Fig. 9 anhand eines Diagramms Signalverläufe zur Erläu terung von Problemen, die beim herkömmlichen D/A-Wandler infolge einer Phasenverschiebung auftreten.

Fig. 1 zeigt anhand eines Schaltbilds die Struktur bzw. den grundsätzlichen Aufbau eines D/A-Wandlers bzw. Digi tal/Analog-Umsetzers gemäß einem ersten Ausführungsbeispiel der Erfindung. Gemäß Fig. 1 werden einem Daten-Aufteilungs block bzw. -Teilerblock 7 N-Bit-Digitaldaten DATA zuge führt. Der Daten-Aufteilungsblock 7 führt einem von zwei D/A-Umwandlungsblöcken 11 und 12 (N-1)-Bit-Digitaldaten DATA(N-1) zu und führt darüber hinaus in Abhängigkeit vom Wert 1 oder 0 des höchstwertigsten Bits der Digitaldaten DATA dem anderen der beiden Blöcke festgelegte bzw. vorherbestimmte Digitaldaten zu. Das heißt, wenn das höchstwertigste Bit des Digitalsignals DATA gleich 1 ist, führt der Daten-Aufteilungsblock 7 die (N-1)-Bit-Digitalda ten DATA(N-1) dem D/A-Umwandlungsblock 11 zu und führt dar über hinaus festgelegte Digitaldaten F1 dem D/A-Umwandlungs block 12 zu. Wenn demgegenüber das höchstwertigste Bit des Digitalsignals DATA gleich 0 ist, führt der Daten-Auftei lungsblock 7 die Digitaldaten DATA(N-1) dem D/A-Umwand lungsblock 12 zu und führt festgelegte Digitaldaten F2 dem D/A-Umwandlungsblock 11 zu.

Der D/A-Umwandlungsblock 11 wandelt die vom Daten-Auf teilungsblock 7 ausgegebenen Digitaldaten in eine analoge Spannung V₁ um, um diese an einen Knoten N1 anzulegen. Der Knoten N1 ist mit dem positiven Eingang eines Operations verstärkers 21 verbunden, dessen negativer Eingang über ei nen Widerstand 51 mit einer Versorgungsspannung V_CC sowie über einen P-Kanal-Transistor 52 und eine Leitung 55a mit einem Knoten N3 verbunden ist. Der Knoten N3 ist seiner seits mit einer Last 3 verbunden, die eine Impedanz Z auf weist.

Demgegenüber wandelt der D/A-Umwandlungsblock 12 ein Ausgangssignal aus dem Daten-Aufteilungsblock 7 in eine analoge Spannung V₂ um und führt diese einem Knoten N2 zu. Der negative Eingang des Operationsverstärkers 22 ist über einen Widerstand 53 geerdet und darüber hinaus über einen N- Kanal-Transistor 54 und eine Leitung 55b mit dem Knoten N3 verbunden.

Bei einer derartigen Schaltungsanordnung ist die vom D/A-Umwandlungsblock 11 ausgegebene analoge Spannung V₁ ge mäß nachstehender Gleichung (9) proportional zur Versor gungsspannung. V_CC·V_A ist hier eine Konstante.

Unter der Annahme, daß die vom Operationsverstärker 21 abgegebene Ausgangsspannung V₀ ist, die Sourcespannung des Transistors 52 V₀₁ ist und ein Spannungsverstärkungsfaktor des Operationsverstärkers 21 gleich A_V ist, läßt sich die Ausgangsspannung V₀ des Operationsverstärkers 21 gemäß nachstehender Gleichung (10) ausdrücken:

Ebenfalls läßt sich der im Widerstand 51 fließende Strom I₀₁ durch nachstehende Gleichung (11) ausdrücken:

Unter der Annahme, daß die Source-Gate-Spannung des Transistors 52 gleich V_SG, kann der Strom I₀₁ durch nachstehende Gleichung (12) ausgedrückt werden:

In der obigen Gleichung ist mit β ein dem Transistor eigener Verstärkungsfaktor und mit V_T eine einem Transistor eigene Schwellenspannung bezeichnet. Die Source-Gate- Spannung V_SG kann durch nachstehend angegebene Gleichung (13) ausgedrückt werden:

Durch Einsetzen der Gleichungen (10), (11) und (13) in Gleichung (12) und durch anschließendes Umordnen der resultierenden Gleichung wird nachstehende Gleichung (14) erhalten:

Eine Erweiterung der Gleichung (14) mit dem Ziel, diese in eine Gleichung für (V_CC-V₀₁) überzuführen, resultiert in nachfolgender Gleichung (15):

Eine Auflösung dieser Gleichung nach (V_CC-V₀₁) führt zu nachfolgender Gleichung (16):

In der obigen Gleichung ist mit f(x) eine lineare Funk tion für x bezeichnet, die durch folgende Gleichung (17) dargestellt werden kann:

Wenn der Wert A_V gegen ∞ geht (A_V→∞), kann der Term (V_CC-V₀₁) in Gleichung (17) gemäß nachstehender Gleichung (18) ausgedrückt werden:

Folglich läßt sich nachstehende Gleichung (19) formulieren:

Der Term (V_CC-V₀₁) existiert nicht in der Impedanz der Last 3. Der im Widerstand 51 fließende Strom I₀₁ läßt sich gemäß nachstehender Gleichung (20) ausdrücken und exi stiert nicht in der Impedanz Z der Last 3:

Eine ähnliche Betrachtung hinsichtlich der Sourcespan nung V₀₂ des Transistors 54 führt zu folgender Gleichung (21):

In der obigen Gleichung sind mit β₂ ein einem Transi stor inhärenter bzw. eigener Verstärkungsfaktor, mit V_T2 eine dem Transistor inhärente Schwellenspannung und mit A_V2 ein Spannungs-Verstärkungsfaktor des Operationsverstärkers 22 bezeichnet. Darüber hinaus ist g(y) eine lineare Funktion von y, die sich durch nachstehende Gleichung (22) aus drücken läßt:

Wenn A_V2 gegen ∞ geht, kann V₂ in obiger Gleichung (22) durch nachstehende Gleichung (23) ausgedrückt werden:

Unter der Annahme, daß die Sourcespannung des N-Kanal- Transistors 54 gleich V₀₂ ist, kann diese Spannung V₀₂ durch nachstehende Gleichung (24) ausgedrückt werden:

Der in den Widerstand 53 fließende Senkenstrom 102 läßt sich daher gemäß nachstehender Gleichung (25) ausdrücken:

Wenn man nun annimmt, daß der Sourcestrom 101 positiv und der Senkenstrom 102 negativ ist, wobei jeder dieser beiden Werte durch Gleichung (20) bzw. (25) erhalten wird, läßt sich als Folge davon nachfolgende Gleichung (26) auf stellen sowie Gleichung (27) erhalten, wobei der Laststrom I₀ der Last 3 zugeführt wird:

Wie aus der obigen Gleichung (27) zu erkennen ist, exi stiert der Laststrom I₀ in der Lastimpedanz Z der Last 3 nicht.

Eine vereinfachte Struktur des ersten Ausführungsbei spiels ist in Fig. 2 gezeigt. Im einzelnen zeigt Fig. 2 eine V/I-Umwandlungseinheit 210, die aus dem Operationsverstär ker 21, dem Widerstand 51 und dem Transistor 52 besteht, sowie eine V/I-Umwandlungseinheit 220, die aus dem Operati onsverstärker 22, dem Widerstand 53 und dem Transistor 54 besteht.

Wie zu erkennen ist, schaltet der Daten-Aufteilungs block 7 seinen Pfad in Abhängigkeit von einem jeweiligen Wert des höchstwertigsten Bits des N-Bit-Digitalsignals DATA um und führt die D/A-Umwandlung sowie die V/I-Umwand lung an den (N-1)-Bit-Daten DATA(N-1) über einen aus dem D/A-Umwandlungsblock 11 und der V/I-Umwandlungseinheit 210 bestehenden ersten analogen Strom-Ausgangspfad bzw. -Ausgabepfad durch, falls das höchstwertigste Bit gleich 1 ist, während es die D/A-Umwandlung und die V/I-Umwandlung an den (N-1)-Bit-Daten DATA(N-1) über einen aus dem D/A-Um wandlungsblock 12 und der V/I-Umwandlungseinheit 220 bestehenden zweiten analogen Strom-Ausgangspfad durchführt, falls das höchstwertigste Bit gleich 0 ist.

Die von jedem der D/A-Umwandlungsblocks 11 und 12 benö tigte Anzahl an D/A-Umwandlungsbits ist demzufolge (N-1) Bits, was lediglich die Hälfte der von dem in Fig. 8 gezeigten, herkömmlichen D/A-Umwandlungsblock benötigten Anzahl von D/A-Umwandlungsbits (N Bit) ist. Mit anderen Worten, obgleich die Leistung jedes der D/A-Umwandlungs blocks 11 und 12 genauso groß wie die des herkömmlichen D/A-Umwandlungsblocks ist, können sie gleichwohl die D/A- Umwandlung im Vergleich zum Stand der Technik mit doppelter Genauigkeit durchführen.

Der die Last 3 ansteuernde Laststrom I₀ wird durch Zu sammensetzen der Ströme I₀₁ und I₀₂ bereitgestellt, welche durch die V/I-Umwandlungseinheit 210 bzw. 220 Span nungs/Strom- bzw. -V/I-gewandelt werden, weshalb ein jeweiliger Bereich des Laststroms I₀ größer werden kann als bei einer Struktur, bei der lediglich eine V/I-Umwandlungs einheit vorhanden ist.

Die zwei vorstehend erwähnten Wirkungen können mittels einer Schaltungsanordnung bzw. Struktur erzielt werden, die von der in Fig. 1 gezeigten, aus den V/I-Umwandlungseinhei ten 210 und 220 bestehenden Struktur abweicht.

Fig. 3 ist eine graphische Darstellung des Verlaufs des Laststroms im D/A-Wandler des ersten Ausführungsbeispiels. Gemäß Fig. 3 verläuft ein idealer Laststrom I₀ entlang einer Kurve L1′, während sein tatsächlicher Kurvenverlauf relativ zu einem Bezugs- bzw. Referenzstrom 100 zu einer Plusseite hin abweicht (Kurve L2′) oder zu einer Minusseite hin ab weicht (Kurve L3′), was auf eine V/I-Umwandlungscharakteri stik der V/I-Umwandlungseinheit 210 (220) zurückzuführen ist. In einem solchen Fall wird die Phase im Falle einer Abweichung zur Plusseite hin nach vorne verschoben, während sie im Falle einer Abweichung zur Minusseite hin nach hin ten verschoben wird.

Der D/A-Wandler des ersten Ausführungsbeispiels schal tet jedoch seinen die D/A-Wandlung und die V/I-Wandlung durchführenden, analogen Strom-Ausgangspfad in Abhängigkeit vom Wert 1 oder 0 des höchstwertigsten Bits der N-Bit-Digi taldaten DATA um, weshalb gemäß der Darstellung in Fig. 3 eine Phasenabweichung zum Zeitpunkt t₀₀ für sein Schalten korrigiert werden kann. Dadurch wird die durch die V/I-Um wandlungscharakteristik der V/I-Umwandlungseinheit 210 (220) hervorgerufene Phasenabweichung im Vergleich zum her kömmlichen D/A-Wandler wesentlich verbessert.

Im D/A-Wandler des ersten Ausführungsbeispiels arbeitet eine der V/I-Umwandlungseinheiten 210 und 220 in Abhängig keit vom Wert des höchstwertigsten Bits des Digitalsignals DATA. Was nachfolgend näher erläutert werden wird, ist ein Fall, bei dem entweder der Sourcestrom I₀₁ oder der Senkenstrom I₀₂ auf 0 gesetzt werden. In jedem der beiden Fälle schaltet entweder der Transistor 52 der V/I-Umwand lungseinheit 210 oder der Transistor 54 der V/I- Umwandlungseinheit 220 ab. Eine Eigenschaft des Laststroms I₀ zu diesem Zeitpunkt liegt darin, daß eine Übergangsstö rung CW auftritt, was gemäß der Darstellung in Fig. 4 häufig in der Ausgangswellenform einer Gegentaktausgangsschaltung eines Verstärkers beobachtet werden kann.

Wenn das höchstwertigste Bit des Digitalsignals DATA beispielsweise vom Wert 0 auf den Wert 1 wechselt, schaltet der Transistor 54 der V/I-Umwandlungseinheit 220 ab, was zur Folge hat, daß der Senkenstrom 102 gleich Null wird; gleichzeitig schaltet der Transistor 52 der V/I-Umwand lungseinheit 210 ein, was zur Folge hat, daß der Sour cestrom I₀₁ (< 0) fließt. Es wird jedoch eine kleine Zeit benötigt, um den Transistor 52 von seinem EIN-Zustand in seinen AUS-Zustand zu bringen. Dies liegt daran, daß von einer Ansammlung elektrischer Ladungen, die für einen Über gang des EIN-Zustand des Transistors 52 ausreichend sind, bis zu einer Änderung zu einem Zustand, bei dem der Transistor 52 gesättigt ist, eine gewisse Zeit benötigt wird. Da demzufolge eine gewisse Zeit benötigt wird, um den Transistor von seinem AUS-Zustand in seinen EIN-Zustand zu bringen, wird auf diese Weise eine Übergangsstörung hervorgerufen.

Eine derartige Übergangsstörung wird hervorgerufen, weil sich einer der beiden Transistoren 52 und 54 in seinem AUS-Zustand während der EIN/AUS-Umschaltzeit befindet. Es ist daher vorgesehen, daß der Daten-Aufteilungsblock 7 des D/A-Wandlers des ersten Ausführungsbeispiels festgelegte bzw. vorbestimmte Digitaldaten F1 ausgibt, gemäß denen die vom D/A-Umwandlungsblock 12 ausgegebene Analogspannung V₂ die Bedingung V₂ < 0 (V_B < 0 in Gleichung 23) erfüllt, falls das höchstwertigste Bit gleich 1 ist, oder er gibt andernfalls festgelegte Digitaldaten F2 aus, gemäß denen die vom D/A-Umwandlungsblock 11 ausgegebene Analogspannung V₁ die Bedingung V₁ < V_CC (V_A < 0 in Gleichung 9) erfüllt ist, falls das höchstwertigste Bit gleich 0 ist.

Da die Transistoren 52 und 54 bei der vorstehend be schriebenen Anordnung stets in ihrem EIN-Zustand sind, fließt immer ein idealer Strom. Wie aus der Kurve NW in Fig. 4 ersichtlich ist, tritt daher beim Wechsel des höchstwertigsten Bits von 1 auf 0 keine Übergangsstörung auf.

In Fig. 5 ist anhand eines Schaltbilds der grundsätzli che Aufbau bzw. die Struktur eines erfindungsgemäßen D/A- Wandlers gemäß einem zweiten Ausführungsbeispiel gezeigt. Gemäß Fig. 5 ist zwischen einem D/A-Umwandlungsblock 11 und dem positiven Eingang eines Operationsverstärkers 21 ein Tiefpaßfilter (TPF) 31 angeordnet, während zwischen einem D/A-Umwandlungsblock 12 und dem positiven Eingang eines Operationsverstärkers 22 ein Tiefpaßfilter 32 angeordnet ist. Die übrige Schaltungsanordnung ist ähnlich der des er sten Ausführungsbeispiels, weshalb auf eine nähere Be schreibung derselben verzichtet wird.

In der vorstehend beschriebenen Schaltungsanordnung werden an die positiven Eingänge der Operationsverstärker 21 und 22 Spannungen V_1′ bzw. V_2′ angelegt, die durch Eli minieren bzw. Herausfiltern von Hochfrequenzanteilen aus den Ausgangsspannungen V₁ und V₂ aus dem D/A-Umwandlungs block 11 bzw. 12 erhalten werden. Das heißt, da die durch Eliminierung digitaler Komponenten des Digitalsignals DATA aus den Spannungen V₁ und V₂ erhaltenen Spannungen V_1′ und V_2′ an einem jeweiligen Knoten N1′ bzw. N2′ anliegen, wird erreicht, daß der hierdurch erhaltene Laststrom I₀ eine Wellenform aufweist, die völlig kontinuierlich ist.

Fig. 6 zeigt anhand eines Schaltbilds den grundsätzli chen Aufbau eines erfindungsgemäßen D/A-Wandlers gemäß ei nem dritten Ausführungsbeispiel. Gemäß Fig. 6 ist zwischen dem negativen Eingang eines Operationsverstärkers 21 und einem Widerstand 51 ein Puffer (Verstärker mit Einheitsver stärkungsfaktor) 41 angeordnet, dessen Eingang nahe beim Widerstand 51 liegt; in ähnlicher Weise ist zwischen dem negativen Eingang eines Operationsverstärkers 22 und einem Widerstand 52 ein Puffer 42 angeordnet, dessen Eingang nahe beim Widerstand 53 liegt. Die entsprechende verbleibende Schaltungsanordnung ist ähnlich der des ersten Ausführungs beispiels, weshalb auf eine nähere Erläuterung hier ebenfalls verzichtet werden kann.

Mittels einer derartigen Schaltungsanordnung kann der Nachteil vermieden werden, daß ein Teil der Lastströme I₀₁ und I₀₂ in den jeweiligen negativen Eingang des Operations verstärkers 21 bzw. 22 fließt (was beim ersten und zweiten Ausführungsbeispiel der Fall ist).

Gemäß vorstehender Beschreibung und entsprechend der Lehre des Anspruchs 1 wird erfindungsgemäß somit ein D/A- Wandler geschaffen, der einen aus einer ersten D/A-Umwand lungseinrichtung und einer ersten Spannungs/Strom-Umwand lungseinrichtung bestehenden ersten Analogstrom-Ausgangs pfad und einen aus einer zweiten D/A-Umwandlungseinrichtung und einer zweiten Spannungs/Strom-Umwandlungseinrichtung bestehenden zweiten Analogstrom-Ausgangspfad aufweist.

Da eine Digitaldaten-Aufteilungseinrichtung verwendet wird, um in Abhängigkeit vom Wert 0 oder 1 des höchstwer tigsten Bits eines N-Bit-Digitalsignals einem der beiden Analogstrom-Ausgangspfade digitale Teildaten zuzuführen, wird darüber hinaus erreicht, daß die vom ersten und zweiten D/A-Wandler benötigte Anzahl von D/A-Umwandlungsbits lediglich die Hälfte der Bitanzahl beträgt, die bei Verwendung von nur einem D/A-Wandler erforderlich ist. Folglich kann die Genauigkeit einer D/A-Umwandlung verbes sert werden.

Darüber hinaus wird durch Zusammensetzen der vom ersten und zweiten Analogstrom-Ausgangspfad ausgegebenen ersten und zweiten Analogströme ein zusammengesetzter Strom erhalten, weshalb dessen Bereich im Vergleich zu einer Schaltungsanordnung, bei der lediglich ein einziger Analogstrom-Ausgangspfad vorgesehen ist, deutlich größer wird.

Da in Abhängigkeit vom Wert 0 oder 1 des höchstwertig sten Bits des Digitalsignals eine selektive Umschaltung zwischen dem ersten und zweiten Analogstrom-Ausgangspfad durchgeführt wird, wird weiterhin eine im zusammengesetzten Strom hervorgerufene Phasenstörung zum Zeitpunkt des Wechsels des höchstwertigsten Bits von 0 auf 1 korrigiert, so daß eine im zusammengesetzten Strom hervorgerufene Pha senstörung verhindert werden kann.

Gemäß der Lehre des Anspruchs 2 sind bei dem erfin dungsgemäßen D/A-Wandler zwischen dem jeweiligen Ausgang der ersten bzw. zweiten D/A-Umwandlungseinrichtung und dem jeweiligen Eingang der ersten bzw. zweiten Spannungs/Strom- Umwandlungseinrichtung ein erstes bzw. zweites Tiefpaßfil ter vorgesehen, wodurch digitale Komponenten der Wellenform der ersten und zweiten Analogspannung eliminiert werden und worauf die verbleibenden Komponenten der ersten bzw. zweiten Spannungs-Strom-Umwandlungseinrichtung zugeführt werden. Dadurch weist die Wellenform des jeweils erhaltenen zusammengesetzten Stroms eine Kontinuität auf bzw. hat kei nen Sprung.

Vorstehend wurde ein D/A-Wandler offenbart, bei dem eine Phasenabweichung im Laststrom verhindert und die Ge nauigkeit der Digital/Analog-Umwandlung verbessert wird. Zu diesem Zweck ist ein Daten-Aufteilungsblock vorgesehen, um einen Pfad in Abhängigkeit von einem Wert des höchstwertig sten Bits eines N-Bit-Digitalsignals DATA umzuschalten, um die D/A-Umwandlung und eine V/I-Umwandlung auf der Basis eines (N-1)-Bit-Digitalsignals (DATA(N-1)) entweder in ei nem ersten Analogstrom-Ausgangspfad, der aus einem D/A-Um wandlungsblock und einer V/I-Umwandlungseinheit besteht, oder in einem zweiten Analogstrom-Ausgangspfad durchzufüh ren, der aus einem D/A-Umwandlungsblock und einer V/I-Um wandlungseinheit besteht. Da auf diese Weise ein einen gro ßen Bereich aufweisender Laststrom erzielbar ist und eine Phasenabweichung im Laststrom verhindert werden kann, ist es möglich die Genauigkeit der D/A-Wandlung zu verbessern.

Claims

1. D/A-Wandler, mit:
einer Digitaldaten-Aufteilungseinrichtung (7) mit einem ersten und zweiten Ausgang, die ein N-Bit-Digitalsignal empfängt und aus einem der beiden Ausgänge digitale Teildaten ausgibt, die durch Eliminierung des höchstwertig sten Bits aus dem Digitalsignal erhaltene (N-1)-Bit- Digitaldaten sind, und aus dem zweiten der beiden Ausgänge festgelegte Digitaldaten ausgibt;
einer ersten, mit dem ersten Ausgang der Digitaldaten- Aufteilungseinrichtung (7) verbundenen D/A-Umwandlungsein richtung (11) zur D/A-Wandlung der aus dem ersten Ausgang empfangenen Digitaldaten, um eine erste Analogspannung (V₁) aus zugeben;
einer zweiten, mit dem zweiten Ausgang der Digitalda ten-Aufteilungseinrichtung (7) verbundenen D/A-Umwandlungs einrichtung (12) zum D/A-Wandeln der aus dem zweiten Ausgang empfangenen Digitaldaten, um eine zweite Analogspannung (V₂) auszugeben;
einer ersten Spannung/Strom-Umwandlungseinrichtung (210), die die erste Analogspannung (V₁) empfängt, um die erste Analogspannung von einer Spannung in einen Strom um zusetzen und um einen ersten Analogstrom auszugeben;
einer zweiten Spannungs/Strom-Umwandlungseinrichtung (220), die die zweite Analogspannung (V₂) empfängt, um die zweite Analogspannung von einer Spannung in einen Strom um zusetzen und um einen zweiten Analogstrom auszugeben; und
einer Strom-Zusammensetzungseinrichtung (N3) zur Zusammensetzung des ersten Analogstroms und des zweiten Analogstroms, um einen zusammengesetzten Analogstrom aus zugeben.

2. D/A-Wandler nach Anspruch 1, dadurch gekennzeichnet, daß die erste Spannungs/Strom-Umwandlungseinrichtung (210) aufweist:
einen ersten Operationsverstärker (21), an dessen positivem Eingang die erste Analogspannung (V₁) anliegt,
einen ersten Widerstand (51), dessen erster Anschluß mit dem negativen Eingang des ersten Operationsverstärkers (21) und dessen zweiter Anschluß mit einer ersten Versor gungsspannung verbunden ist, und
einen ersten Transistor (52), dessen erste Elektrode mit dem ersten Anschluß des ersten Widerstands (51) und des sen Steuerelektrode mit dem Ausgang des ersten Operations verstärkers (21) verbunden ist;
und daß die zweite Spannungs/Strom-Umwandlungseinrich tung (220) aufweist:
einen zweiten Operationsverstärker (22), an dessen po sitivem Eingang die zweite Analogspannung (V₂) anliegt,
einen zweiten Widerstand (53), dessen erster Anschluß mit dem negativen Eingang des zweiten Operationsverstärkers (22) und dessen zweiter Anschluß mit einer zweiten Versor gungsspannung verbunden ist, und
einen zweiten Transistor (54), dessen erste Elektrode mit dem ersten Anschluß des zweiten Widerstands (53) und dessen Steuerelektrode mit dem Ausgang des zweiten Operati onsverstärkers (22) verbunden ist; und
daß die Strom-Zusammensetzungseinrichtung eine Verdrahtung zum Verbinden der zweiten Elektrode des ersten Transistors (52) mit der zweiten Elektrode des zweiten Transistors (54) ist.

3. D/A-Wandler nach Anspruch 2, gekennzeichnet durch:
einen ersten Puffer (41), dessen Eingang mit dem ersten Anschluß des ersten Widerstands (51) und dessen Ausgang mit dem negativen Eingang des ersten Operationsverstärkers (21) verbunden ist, und
einen zweiten Puffer (42), dessen Eingang mit dem ersten Anschluß des zweiten Widerstands (53) und dessen Aus gang mit dem negativen Eingang des zweiten Operationsver stärkers (22) verbunden ist.

4. D/A-Wandler nach Anspruch 2 oder 3, dadurch gekennzeich net, daß
die erste Versorgungsspannung einen hohen Pegel und die zweite Versorgungsspannung einen niedrigen Pegel definiert; und
daß der erste Transistor (52) ein P-Kanal-Transistor und der zweite Transistor (54) ein N-Kanal-Transistor ist.

5. D/A-Wandler nach einem der Ansprüche 1 bis 4, dadurch gekennzeichnet, daß die Digitaldaten-Aufteilungseinrichtung (7) die digitalen Teildaten der, ersten D/A-Umwandlungseinrichtung (11) und erste festgelegte Digitaldaten der zweiten D/A-Um wandlungseinrichtung (12) zuführt, wenn das höchstwertigste Bit der Digitaldaten gleich 1 ist, oder andernfalls die di gitalen Teildaten der zweiten D/A-Umwandlungseinrichtung (12) und zweite festgelegte Digitaldaten der ersten D/A-Um wandlungseinrichtung (11) zuführt, wenn das höchstwertigste Bit der Digitaldaten gleich 0 ist.

6. D/A-Wandler nach Anspruch 5, dadurch gekennzeichnet, daß eine erste Analogspannung (V₁), welche die erste D/A- Umwandlungseinrichtung (11) durch D/A-Wandlung der zweiten festgelegten Digitaldaten erzeugt, einen ausreichend hohen Wert aufweist, um den zweiten Transistor (54) stets in seinem EIN-Zustand zu halten; und daß eine zweite Analog spannung (V₂), welche die zweite D/A-Umwandlungseinrichtung (12) durch D/A-Wandlung der ersten festgelegten Digitaldaten erzeugt, einen ausreichend hohen Wert aufweist, um den er sten Transistor (52) stets in seinem EIN-Zustand zu halten.

7. D/A-Wandler nach einem der Ansprüche 1 bis 6, dadurch gekennzeichnet, daß der zusammengesetzte Strom ein Strom zum Ansteuern einer eine bestimmte Impedanz (Z) aufweisen den Last (3) ist.

8. D/A-Wandler nach einem der Ansprüche 1 bis 7, gekenn zeichnet durch
ein erstes Tiefpaßfilter (31), das zwischen dem Ausgang der ersten D/A-Umwandlungseinrichtung (11) und dem Eingang der ersten Spannungs/Strom-Umwandlungseinrichtung (210) an geordnet ist, und
ein zweites Tiefpaßfilter (32), das zwischen dem Ausgang der zweiten D/A-Umwandlungseinrichtung (12) und dem Eingang der zweiten Spannungs/Strom-Umwandlungseinrichtung (220) an geordnet ist.