DE3209737C2

DE3209737C2 - Schaltungsanordnung zur Regelung einer von einem Transformator abgebbaren Wechselspannung

Info

Publication number: DE3209737C2
Application number: DE19823209737
Authority: DE
Inventors: Lothar Dipl.-Ing. 5608 Radevormwald Hilscher; Friedhelm 5657 Haan Röbel; Friedel 5650 Solingen Twellsieck
Original assignee: "reo" Boris Von Wolff & Cie Zweigniederlassung Solingen 5650 Solingen De GmbH
Current assignee: "reo" Boris Von Wolff & Cie Zweigniederlassung Solingen 5650 Solingen De GmbH
Priority date: 1982-03-17
Filing date: 1982-03-17
Publication date: 1984-03-01
Also published as: DE3209737A1

Abstract

Bei der erfindungsgemäßen Regelschaltung wird in Abhängigkeit von einem durchgeführten Soll-Ist-Wert-Vergleich eine bestimmte Windungsanzapfung (12-1 bis 12-30) eines Transformators (12) angesteuert. Der Ist-Wert und der Soll-Wert werden einem Mikroprozessor (6, 7, 8) in digitaler Form zugeführt. In Abhängigkeit von dem Ergebnis des Soll-Ist-Wert-Vergleiches entnimmt der Mikroprozessor einem ihm zugeordneten Festwertspeicher (9) eine Information, die einem bestimmten Stellwert zur Ansteuerung einer bestimmten Windungsanzapfung entspricht. Ein Null-Durchgangsdetektor (13) ermittelt die Null-Durchgänge des Laststromes. Jeweils nach der Ermittlung eines Null-Durchganges erfolgt die Ermittlung des Stellwertes durch den Mikroprozessor. Nach der Ermittlung des nächsten Null-Durchganges erfolgt die Zündung eines elektronischen Schalters (15-1 bis 15-30), der der bestimmten Windungsanzapfung zugeordnet ist, nachdem der zuvor gezündete elektronische Schalter, der der zuvor angesteuerten Windungsanzapfung zugeordnet ist, gesperrt wurde.

Description

Die vorliegende Erfindung betrifft eine Schaltungsanordnung zur Regelung einer von einem Transformator abgebbaren Wechselspannung nach dem Oberbegriff des Patentanspruches 1.

Bei einer aus der DE-OS 29 36 010 bekannten Schaltungsanordnung zur Regelung eines Spannungsstabilisators wird der Soll/Ist-Vergleich durch eine Komparatorschaltung durchgeführt Wenn der Soll-Wert größer ist als der Ist-Wert, wird ein binärer Vorwärts/Rückwärts-Zähler inkrementiert Ist dagegen der Soll-Wert kleiner als der Ist-Wert, so wird der binäre Vorwärts/Rückwärts-Zähler dekrementiert Über einen Decoder wird in Abhängigkeit von dem aktuellen Zählerstand einer von 15 Triacs angesteuert und gezündet Jeder Triac ist zwischen eine sekundärseitige Spannungsanzapfung des Transformators des Spannungsstabilisators und die im Sekundärkreis angeordnete Last geschaltet Für die Aufsteuerung des Decoders und die Taktung des Vorwärts/Rückwärts-Zählers ist ein Pulsgenerator mit einer Taktfrequenz von 100 Hz vorgesehen, so daß alle 100 msec ein Triac gezündet wird. Ein wesentlicher Nachteil einer derartigen Schaltung besteht darin, daß sich die Stellgröße von Halbwelle zu Halbwelle nur um eine Stufe verändern läßt Dies führt dazu, daß die Regelgeschwindigkeit begrenzt ist Ein weiterer Nachteil der bekannten Lösung besteht darin, daß bei der Bereitstellung des_| Ist-Werts durch Gleichrichtung der transformierten Lastspannung große Tot- und Verzögerungszeiten]

auftreten, die die Regelgeschwindigkeit weiter be· schränken. Außerdem besteht ein weiterer Nachteil einer solchen bekannten Schaltungsanordnung dann, daß das Ansteuern der Transistoren immer dann erfol wenn die Spannung Null ist, weil keiüe Phasenverschie

so bung berücksichtigt wird. Daraus folgt daß bei einer | Phasenverschiebung die Ansteuerung um 90° verschoben sein kann. Daraus können sich ein maximaler^ Störpegel von etwa 130-14OdB und hochfrequente! Störungen im Netz ergeben. Da die Zündung der einzelnen Triacs nicht synchron zum Nulldurchgang des Laststroms erfolgt, besteht gemäß einem weiteren Nachteil der bekannten Lösung die Möglichkeit daß kurzzeitig zwei Windungen auf die Last geschaltet werden können. Der dabei entstehende Windungs- j?

schluß kann zur Zerstörung des Stabilisators führen i wenn dieser nicht für die auftretenden Kurzschlußströ- \ me dimensioniert ist

Aus der DE-AS 23 08 319 ist ein elektronischer! Netzspannungskonstanthalter bekannt, bei dem ir

6¹S Abhängigkeit von der Größe der Netzspannung ar einem Netztransformator in verschiedener Höh« \ Abgriffe über elektronische Schalter angesteuen werden. Dr.;,ei ist ein Analog/Digital-Wandler vorgese

hen, der aus der Netzspannung ein digitales Signal erzeugt. Dieses Signal dient zur Ansteuerung eines bestimmten Abgriffes über einen Stufenschalter. Ein Nachteil eines derartigen Konstanthalters besteht darin, daß ein relativ großer, elektronischer Aufwand erforderlich ist. So muß beispielsweise für jedes mögliche Signal des Analog/Digital-Wandlers in dem Stufenschalter eine feste Verdrahtung oder /'ergleichen vorgesehen sein. Dies bedeutet aber auch, daß die Konzipierung eines derartigen Stufenschalters in Abhängigkeit von der Zahl der vorhandenen Abgriffe und dem gewählten Spannungsbereich äußerst kompliziert ist.

Die Aufgabe der vorliegenden Erfindung Desteht darin, eine Schaltungsanordnung zur Regelung einer von einem Transformator abgebbaren Wechselspannung anzugeben, die eine hohe Regelgeschwindigkeit aufweist und die vergleichsweise einfach aufgebaut ist

Diese Aufgabe wird durch die im Patentanspruch 1 gekennzeichneten Merkmale gelöst. . Ein wesentlicher Vorteil d'jr vorliegenden Erfindung besteht darin, daß neben der erzielten, hohen Regelgeschwindigkeit die Entstehung von für die Schakungsan-, Ordnung schädlichen Windungsschlüssen, wie sie bei der genannten DE-OS 29 36010 auftreten können, s':her vermieden wird

Vorteilhafterweise kann bei der vorliegenden Erfindung die Entstehung von Windungsschlüssen auch bei einer phasenverschobenen kapazitiven und induktiven Last vermieden werden.

Ein weiterer, wesentlicher Vorteil der vorliegenden Erfindung besteht darin, daß im Vergleich zur aus der 'DE-AS 23 08 319 bekannten Lösung sehr viel weniger Schaltungsaufwand erforderlich ist

Ein Vorteil der Erfindung ist auch darin zu sehen, daß bei der Anwendung einer Hybridtechnik für die elektronischen Schalter, d h. also bei einer Anwendung einer großen Anzahl solcher Schalter auf einem Chip, die Verdrahtung wesentlich vereinfacht wird, da die Schalter integriert auf einem Keramikträger untergebracht sind

Ein weiterer Vorteil der Erfindung besteht darin, daß die Umschaltung derart erfolgt, daß nach einem Soll-lstwert-Vergleich beim nächstfolgenden Nulldurchgang automatisch diejenige Windungsanzapfung angesteuert wird, die den erforderlichen, richtigen Spannungswert an der Last erzeugt Das Umschalten erfolgt also nicht, wie bei der genannten DE-OS 29 36 010, über Zwischenstufen bzw. Zwischenwerte.

Im folgenden werden die Erfindung und deren Ausgestaltung im Zusammenhang mit den Figuren näher erläutert. Es zeigt

F^: g. 1 das Blockschaltbild der erfindungsgemäßen Schaltungsanordnung;

F i g. 2 den Aufbau einer Ausgangsstufe;

Fig. i eine Darstellung zur Erläuterung des Regslablaufes.und

Fig.4 ein Blockschaltbild zur Verdeutlichung der Ver&chaitung der der Soü-Wert-Schaiiung und der Ist-Wert-Schaltung nachgeschalteten A/D-Wandler, des Mikroprozessors, des Festwertspeichers, der das für die Regelung erforderliche Programm enthält, der Eingangs-/Ausgangs-Einheiten sowie anderer Schaltungselemente.

In der F i g. 1 ist der zu regelnde Transformator mit 12 bezeichnet Vorzugsweise handelt es sich bei diesem Transformator 12 um einen Spartransformator, der ausgangsseitig eine Anzahl von Windungsanzapfungen aufweist Beispielsweise weist der Transformator 12 ausgangsseitig dreißig Windungsanzapfungen 12-1 bis 12-30 auf. Jede dieser Windungsanzapfungen 12-1 bis 12-30 ist mit einem elektronischen Schalter 15-1 bis <) 15-30 verbunden, der den Leitungsweg zwischen der jeweiligen Windungsanzapfung 12-1 bis 12-30 und einer Last 14 unterbricht oder herstellt Bei den elektroni sehen Schaltern 15-1 bis 15-30 handelt es sich vorzugsweise um Thyristoren, deren Steuerelektroden

κι zut- Regelung der an der Last 14 anliegenden Ausgangsspannung des Transformators 12 durch eine Zündeinrichtung 11 angesteuert werden.

Zur Ansteuerung der Steuerelektroden durch die Zündeinrichtung 11 wird durch eine Ist-Wert-Schaltung

ι j 2 der Ist-Wert der an der Last 14 anliegenden Spannung ermittelt Dieser ermittelte Wert wird an einen Eingang 41 eines A/D-Wandlers 4 angelegt In der entsprechenden Weise wird durch eine Soll-Wert-Schaltung 1 der gewünschte 'Joll-Wert an einen anderen Eingang 31 eines anderen A/D-Wandlers 3 angelegt Die digitalisierten Werte des Soll-Wertes und des Ist-Wertes werden jeweils zu vorgegebenen Zeiten über einen Datenbus 16 an eine Zentralprozessor-Einheit 6 eines Mikroprozessors 6 bis 9 geliefert Die Funktion des Mikroprozessors 6 bis 9 wird später im Zusammenhang mit der Fig.4 noch näher erläutert Die über den Datenbus 16 an den Mikroprozessor 6 bis 9 gelieferten digitalen Werte werden in der Zentralprozessor-Einheit 6 gespeichert Ober einen Adressenbus 17 wird durch

jo die Zentralprozessor-Einheit 6 ein Festwertspeicher 9, bei dem es sich vorzugsweise um einen EPROM-Speicher handelt adressiert Der dadurch adressierte Befehl, der die Information über die anzusteuernde Windungsiinzapfung 12-1 bis 12-30 enthält, wird vom Festwert- speicher 9 über den Datenbus 16 zur Zentralprozessor-Einheit 6 transferiert Durch geeignete Steuersignale vom durch die Zentralprozessor-Einheit 6 angesteuerten Decoder 5 wird eine von zwei Eingangs/Ausgangs-Einheiten 7, 8 aktiviert, die die berechnete, digitale Stellgröße an eine der Aufsteuerung dienenden Ausgangsstufe 10 liefert, über die dann in der weiter unten beschriebenen Weise im Zusammenhang mit der Zündeinrichtung If die Ansteuerung des jeweiligen Thyristors in Abhängigkeit von dem berechneten

Stellwert erfolgt

' Durch einen Strom-Nulldurchgangsdetektor 13 wet <t<;n über eine zur Zentralprozessor-Einheit 6 führende Leitung 131 der Leistungsteil und der Mikroprozessor 6 bis 9 synchronisiert

so Die zeitrichtige Ausgabe der Zündsignale an die Thyristoren wird durch die beiden Parallel-Eingangs-/ Ausgangs-Einheiten 7 und 8 des Mikroprozessors 6 bis 9 bewerkstelligt Es wird gemäß F i g. 2 jeder Ausgang (A 0 bis A 7 und BO bis Bl bzw. B1 bis BT) der beiden EingangS'/Ausgangs-Einheiten 7, 8 über jeweils einen Leistungstreiber einer Aufsteuerungsstufe 10 (Fig. 1) bzw. 44 bis 47 (F i g. 2) und jeweils einen Verstärkerbaustein 48 bis 51 mit der Zündstufe 11 (F i g. 1) verbanden. Für üie Ansteuerung der Leistungstreiber der Auf- Steuerungsstufe 44 bis 47 wird beispielsweise der Ausgang BO der einen Eingangs-ZAusgangs- Einheit 7 verwendet Durch den Einsatz der Aufsteuerungsstufe 44 bis 47 ist es vorteilbafterweise möglich, die Information für die Zündung des nächsten Thyristors schon vor dem jeweils nächsten Stromnulldurchgang an die Ausgänge der beiden EingangS'/Ausgangs-Einheiten 7, 8 anzulegen, da die einzelnen Treiber der Aufsteuerungsstufe 44 bis 47 nach Ausgabe des

vorangehenden Ziindimpufses mit einer vorgegebenen Zündimpulsdauer von etwa 5 bis 7 ms wieder einen hochohmigen Zustand angenommen haben. Dies bringt den Vorteil, wie dies nachfolgend noch näher erläutert wird, daß nach dem Erkennen des Stromnulldurchganges die Bedienung der Interrupt-Service-Routine direkt mit der Aufsteuerung beginnt, indem die Leitung B 0 der beiden Eingangs-AAusgangs-Einheiten 7 und 8 auf »low« gezogen wird. Würde der Programmteil für das Laden der Ausgangsregister dagegen zwischen dem Erkennen des Stromnulldurchganges und der Ausgabe des Zündsignals abgearbeitet, so hätte diese softwaremäßige Verzögerung einen größeren Phasenanschnitt der Lastspannung zur Folge. Die Verzögerungszeit von der Erkennung des Stromnulldurchganges bis zum Durchschalten eines Thyristors beträgt etwa 100 us. Somit beträgt der Steuerwinkel 1,8°.

Wie dies aus Fig.2 zu ersehen ist, sind bei einem Regelbereich von 180 V bis 250 V die Ausgänge A 0 bis A 7 und B1 bis B 7 der einen EingangsVAusgangs-Einheit 7 und die Ausgänge Λ 0 bis Λ 7 und BO bis B 7 der anderen EingangsVAusgangs-Einheit 8 auf die dreißig Ausgänge von Verstärker-Bausteinen 48 bis 52 verteilt Dabei entspricht der erste Ausgang AO der einen EingangsVAusgangs-Einheit 7 der minima'en Spannung. Jeder nachfolgende Ausgang der beiden Eingangs-/Ausgangs-Einheiten 7 und 8 entspricht einem Zwischenwert Der letzte Ausgang B7 der anderen Eirgangs-/Ausgangs-Einheit 8 entspricht der maximalen Spannung.

In der Zündeinrichtung 11 erfolgt die Ansteuerung eines Thyristors jeweils durch einen vom Netz galvanisch getrennten Baustein, dessen Eingang mit 'dein Ausgang des Verstärker-Bausteines 48 bis 52 verbunden ist und dessen Ausgang mit der Steuerelektrode des elektronischen Schalters 15-1 bis 15-30 verbunden ist

Im wesentlichen basiert die vorliegende Erfindung darauf, daß, wie dies im folgenden im Zusammenhang mit den F i g. 3a bis 3c näher erläutert wird, nach dem Erfassen eines Nulldurchganges aus dem ermittelten Ist-Wert und dem ermittelten Soll-Wert die Berechnung e-folgt weicher Thyristor gezündet werden soii. Dabei werden zur Berechnung die in dem Festwertspeicher 9 enthaltenen Informationen verwendet Die Zündung des Thyristors erfolgt aber erst nachdem der auf den Null-Durchgang folgende, nächste Null-Durchgang ermittelt wurde. Dadurch werden Spannungssprünge vermieden, wie sie eintreten wurden, wenn ein Zünden eines Thyristors während einer Halbwelle erfolgen würde. Genauer gesagt berechnet der Mikroprozessor 6 bis 9 während einer Halbwelle aus dem Ist- und Soll-Wert und aus der ihm zur Verfugung siehenden Information des Festwertspeichers 9 den zu zündenden Thyristor bzw. die anzuschaltende Windungsanzapfung l'2-ί bis 12-30, hält das berechnete Ergebnis bis zum nächsten Nullpunkt bereit und sorgt dafür, daß erst nach Abschaltung des zuvor gezündeten Thyristors der neue Thyristor beim Null-Durchgang gezündet wird. Daraufhin erfolgt während der folgenden Halbwelle die nächste Berechnung.

Dieser Vorgang wird im Zusammenhang mit den F i g. 3a bis 3c im folgenden näher erläutert Dabei wird angenommen, daß zum Zeitpunkt /„ (Fig.3a) eine Halbwelle beginnt und einer der Thyristoren aufgrund des während der vorhergehenden Halbwelle errechneten Ergebnisse gezündet wird. Dabei erfolgt die Zündung dieses Thyristors dadurch, daß nach dem Erfassen des Stromnulldurchganges zum Zeitpunkt t„ (Fig.3a) durch den Strom-Nulldurchgangsdetektor 13 beispielsweise ein Impuls »low« (F i g. 3b) erzeugt wird. Durch diesen Impuls wird ein Eingang 61 (F i g. 4: JNT) der Zentralprozessor-Einheit 6 angesteuert Daraufhin werden durch Aktivierung der Interrupt-Service-Routine JSR die Treiber der Aufsteuerungsstufe 44 bis 47 (Fig.2) aufgesteuert Dadurch wird die an den Ausgängen der beiden EingangsVAusgangs-Einheiten 7

ίο und 8 anstehende Information weitergeleitet, was zur Zündung eines Thyristors führt Es erfolgt nun, nachdem der Inhalt des Ε-Registers Null geworden ist, das Einlesen des Ist- und Soll-Wertes und die Berechnung, welcher Thyristor als nächster gezündet v/erden soll

ts (Fig.3c). Das Ε-Register wird dabei als Zähler eingesetzt, um die Verzögerungszeit der Ist-Wert-Bereitstellung zu berücksichtigen. Nach einer Änderung der Stellgröße wird dem als Zähler eingesetzten Ε-Register vorzugsweise der Wert 10 eingegeben. Ist bei der Anfrage des Ε-Registers nach Ausgabe des Zündimpulses der Inhalt größer als Null, wird eine neue Stellgröße berechnet und der Inhalt des E- Registers wird dekrementiert Dadurch wird erreicht, daß nach einer Änderung der Stellgröße zehn mal die gleiche Wicklung auf die Last geschaltet wird, um sicherzustellen, daß sich die dem Effektivwert der Lastspannung proportionale Gleichspannung des Ist-Werts eingeschwungen hat
Im folgenden wird, wie dies aus der F i g. 3c ersichtlich ist, eine Warteschleife zur Realisierung der Zündimpulsdauer durchgeführt Anschließend werden die Treiber der Aiifsteuerungsstufe 44 bis 47 wieder in den

. hochohmigen Zustand versetzt womit die Zündung ausgeschaltet wird. Daraufhin werden die Informationen zur Ausgabe des nächsten Zündimpulses zu den beiden Eingangs-/Ausgangs-Einheiten 7 und 8 transferiert Der folgende »Halt«-Befehl läßt die Zentralprozessor-Einheit 6 eine unbegrenzt lange Folge von Leerlaufbefehlen ausführen, bis das durch den Strom-Nulldurchgang erzeugte »Iow«-Signai im Zeitpunkt 7"_n+i (Fig.3a, 3b) die Interrupt-Service-Routine (ISR) erneut aktiviert und die Zündung des ausgewählten Thyrisiüfs veranläßt

Im Zusammenhang mit der F i g. 4 wird im folgenden die Funktionsweise der erfindungsgemäßen Schaltungsanordnung ausführlich erläutert Wie dies bereits ausgeführt wurde, wird bei der Erfassung eines Strom-Nulldurchganges durch den Strom-Nulldurchgangsdetektor 13 an den Eingang 61 der Zentralprozessor-Einheit 6des Mikroprozessors6 bis9 ein Signal INT angelegt Dies hat zur Folge, daß über den Ausgang 62 (Fig.4: JOR) ein Signal an die beiden Eingangs-/Ausgangä-Einheiten 7 und 8 und an den Decoder 5 angelegt wird. Durch Einschalten der beiden Eingangs-/Ausgangs-Eiriheiten 7 und 8 wird die an diesen gerade anliegende Stellgröße an die Ausgangsstufe gegeben. Der Festwertspeicher 9 wird über die Logik 91 durch die Signale (WD) und (MREQ) durch ein Signal »low« an seinem Eingang CS eingeschaltet Anschließend wird

ω das adressierte Byte über den Datenbus 17 zur Zentralprozessor-Einheit 6 übertragen.

Die Ausgabe der Stellgröße und das Auslesen der Analogwerte erfolgt durch die Befehle »OUT« und »IN«, bei deren Durchführung eine Leitung lORQ aktiviert wird.

Über die Adressenbits A 2 und A 3 (Leitung 53, 54) wird mit dem Decoder 5 unterschieden, ob ein Eingang CE aktiviert wird (Leitungen 51, 52) oder ob einer der

beiden A/D-Wandler 3, 4 angesprochen werden soll (Leitung 55).

Mit dem Adressenbit A 0 wird zwischen den beiden Eingangs-/Ausgangs-Einheiten 7 und 8 unterschieden (Leitung 92). Der Zustand des Adressenbits Ai an einer Leitung 93 gibt an, ob ein Control· oder Datenwort an einen Parallelbaustein ausgegeben wird.

Die beiden A/D-Wandler 3, 4 arbeiten nach dem Stufenverschlüßlerprinzip^Ein Wandlungsvorgang beginnt, wenn ein Eingang CSüber die Leitung 55 aktiviert wird. Während der Wandlung wird der Äl/SV-Ausgang des Wandlers aktiv.

Die ßi/SK-Ausgänge beider Wandler sind durch eine weitere Logik 42 so miteinander verknüpft, daß bei einer beginnenden Wandlung der WAIT-Emg&ng der Zentralprozessor-Einheit 6 über die Leitung 43 auf den Zustand »low« gezogen wird. Die Zentralprozessor-Einheit 6 führt daraufhin so lange WAIT-Zyklen aus, bis der ÄLiSy-Eingang wieder auf den Zustand »high« gezogen wird, womit die Wandlung beendet ist, der WAIT-Eingang den Zustand »high« annimmt und der Datentransfer vom A/D-Wandler zur Zentralprozessor-Einheit 6 über den Datenbus 16 eingeleitet wird.

Hierzu 4 Blatt Zeichnungen

Claims

Patentansprüche:

1. Schaltungsanordnung zur Regelung einer von einem Transformator (i2) abgebbaren Wechselspannung mit einer zur Ermittlung des durch eine Last (14) fließenden Stromes dienenden Ist-Wert-Schaltung (2), mit einer Soll-Wert-Schaltung (1) zur Einstellung des gewünschten Soll-Wertes der an der Last (14) liegende Spannung, mit der Ist-Wert-Schaltung (2) und der Soll-Wert-Schaltung (1) jeweils nachgeschalteten Analog-Digital-Wandlern (4, 3), mit einem Strom-Nulldurchgangsdetektor (13), und mit einer Vergleichsschaltung, durch deren Arsgangsngnal über eine eine Zündeinrichtung (11) enthaltende Ansteuerschaltung (10, 11) und einen zugeordneten elektronischen Schalter (15-1 bis 15-30) eine der Windungsanzapfungen (12-1 ' s 12-30) des Transformators (12) ansteuerbar ist, dadurch gekennzeichnet, daß ein Mikroprozessor (6 bis 9) aus einer Zentralprozessor-Einheit (6), wenigstens einer Eingangs-/Ausgangs-Einhe^; (7, 8), und einem Festwertspeicher (9) zur Speicherung von Stellwert-Informationen zur Auswahl eines der elektronischen Schalter (15-1 bis 15-30) vorgesehen ist, daß der Festwertspeicher (9) die dem Ergebnis des in der Zentralprozessor-Einheit (6) durchgeführten Soll-Ist-Wert-Vergleiches zugeordnete Stellwert-Information auf Anforderung der Zentralprozessor-Einheit (6) an die Ausgänge (AO bis A 7, BO bis BT) der Eingangs-/Ausgangs-Einheit (7,8) liefert, daß die durch den Mikroprozessor (6 bis 9) ansteuerbaren Ansteuerschaltung (10, 11) auch eine Aufsteuerungsstufe (10) mit jeweils zwischen einem Ausgang (A0 bis AT, BO bis BT) der Eingangs-/Ausgangs-Einheit (7,8) und einem der elektronischen Schalter (15-1 bis 15-30) geschalteten Treiber enthält, und daß die Treiber jeweils bei Strom-Nulldurchgang von der Zentralprozessor-Einheit (6) derart ansteuerbar sind, daß die an den Ausgängen (A 0 bis A 7, BO bis Bl) der Eingangs/ Ausgangs-Einheit (7, 8) nach dem vorherigen Strom-Nulldurchgang ermittelte und nun anstehende Stellwert-Information nach vorherigem Öffnen des zuvor gezündeten Schahers (15-1 bis 15-30) weiterleitbar ist

2. Schaltungsanordnung nach Anspruch 1, dadurch gekennzeichnet, daß eine Logik (91) vorgesehen ist, durch die zum Einschalten des Festwertspeichers (9) bei gleichzeitiger Ausgabe von Signalen (RD) und (MREQ) von der Zentralprozessor-Einheit (6)an die Eingänge der Logik (91) an einen Eingang (t3?)des Festwertspeichers (9) ein Einschaltsignal vom Ausgang der Logik (91) geliefert wird.

3. Schaltungsanordnung nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß die Ermittlung des Ist-Wertes im Analog-Digital-Wandler (4) und die Ermittlung des Soll-Wertes im Analog-Digital-Wandler (3) durchführbar sind, daß zur Einleitung eines Wandlungsvorganges deren Eingänge (CS) aktivierbar sind und daß die während eines Wandlungsvorganges von deren Ausgängen (BUSY) anliegende Wandlersignalc durch eine weitere Logik (42), deren Ausgang mit einem Eingang (WAlT) der Zentralprozessor-Einheit (6) verbunden ist, verknüpfbar sind.

4. Schaltungsanordnung nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, daß ein

Decoder (5) vorgesehen ist, der in Abhängigkeit von I zwischen der Zentralprozessor-Einheit (6) und dem J Festwertspeicher (9) fließenden Informationen diel beiden Analog-Digital-Wandler (4 und 3) ein- und] ausschaltet.

5. Schaltungsanordnung nach Anspruch 4, dadurch [ gekennzeichnet, daß der Decoder (5) in Abhängig- j keit von zwischen der Zentralprozessor-Einheit (6)| und dem Festwertspeicher (9) fließenden Informa- S tionen die Eingangs-/Ausgangs-Einhsit (7,8) selektiv j ansteuert