DE2821110C2

DE2821110C2 - Datenspeichereinrichtung

Info

Publication number: DE2821110C2
Application number: DE2821110A
Authority: DE
Inventors: Edward Old Stevenage Hertfordshire Babb
Original assignee: Fujitsu Services Ltd
Current assignee: Fujitsu Services Ltd
Priority date: 1977-05-25
Filing date: 1978-05-13
Publication date: 1982-05-27
Also published as: DE2821110A1; JPS53145530A; FR2392469B1; US4183464A; AU3641478A; JPS6141028B2; ZA782651B; AU514957B2; GB1564563A; FR2392469A1

Description

Bei der Datenverarbeitung ist es häufig erforderlich, einen Satz von Datenwerten zu speichern und zu einem späteren Zeitpunkt zu prüfen, ob ein gegebener Wert Teil des gespeicherten Satzes von Werten ist. Die einfachste Methode, um dies zu ermitteln, besteht darin, die Datenwerte in einem Speicher mit direktem Zugriff zu speichern. Dies hat jedoch den Nachteil, daß der ganze Speicher durchsucht werden muß, um festzustellen, ob ein bestimmter Datenweit in ihm gespeichert ist. Eine derartige Methode kann sehr zeitaufwendig sein. Die Datenwerie können auch in einem inhaltsadressierbaren Speicher gespeichert sein, wobei alle gespeicherten Datenwerte sehr rasch mit dem gegebenen Datenwert verglichen werden können. Inhaltsadressierbare Speicher sind jedoch sehr teuer im Vergleich zu normalen Speichern mit direktem Zugriff.

Eine weitere Methode zur Speicherung von Datenwerten ist die Kontrollcodiertechnik, die beispielsweise in einem Aufsatz von Burton H. Bloom in Communications of the ACM, Band 13, Nr. 7, Juli 1970 Seiten — 426 beschrieben ist. Insbesondere wird unter »Method 2« auf Seite 423 dieses Aufsatzes ausgeführt. daß jeder Datenwert in einer Vielzahl von unterschiedlichen Arten zur Erzeugung einer Vielzahl unterschiedlicher Bitadressen kontrollcodiert ist. Diese Adressen werden nacheinander zum Adressieren einer Kontrollfläche verwendet, die eine Anzahl von individuell adressierbaren Bits enthält, und jedes so adressierte Bit wird auf »1« gesetzt. Um zu prüfen, ob ein gegebener Datenwert gespeichert worden ist, wird dieser Wert in

ίο dergleichen Weise kontrollcodiert, und die Kontrollfläche wird wie vorher adressiert.

Wenn alle adressierten Bits gleich »1« sind, wird angenommen, daß der gegebene Datenwert gespeichert ist. DE-OS 25 21 436 beschreibt eine weitere derartige kcfitrollcodierende Speicheranordnung, bei der anstelle einer einzigen Kontrollfläche eine Vielzahl von getrennten Flächen verwendet wird.

Derartige kontrollcodierende Speichereinrichtungen können eine raschere Ansprechzeit ergeben als ein einfacher Speicher mit direktem Zugriff, ohne daß sie ebenso teuer sind wie ein inhaltsadressierbarer Speicher. Eine Eigenschaft einer Speichereinrichtung dieser Art besteht jedoch darin, daß sie eine Anzahl von fehlerhaften Ausgängen erzeugen kann. d. h.. daß die Ausgänge gelegentlich anzeigen können, daß ein gegebener Datenwert gespeichert worden ist, wenn dies tatsächlich nicht der Fall war. Wie in dem vorstehend genannten Aufsatz angegeben, ist in manchen Anwcndungsfällen gegen solche fehlerhaften Ausgänge nichts

in einzuwenden, vorausgesetzt, daß sie nicht zu häufig auftreten, und jede dadurch bedingte Unzweckmäßigkeil wird durch die Einsparung an Kosten und/oder Antwortzeit ausgeglichen.

Trotzdem kann es erwünscht sein, die Anzahl von

υ fehlerhaften Ausgängen zu reduzieren, und es ist Aufgabe vorliegender Erfindung, eine Einrichtung anzugeben, mit der die: fehlerhaften Ausgänge reduziert werden könnnen.

Gemäß der Erfindung wird bei einer Datcnspcicher-

ίο cinrientung mit einer kontrollcodicrenden ersten Speicheranordnung, die Darstellungen von ausgewählten Teilen einer Folge: von Datenwerten speichert und daran in Abhängigkeit von einem gegebenen Datenwert ein Ausgangssignal erzeugt, das angibt, ob eine

·*"> Darstellung dieses gegebenen Wertes gespeichert worden ist oder nicht, wobei die Anordnung so ausgelegt ist, daß einige der Ausgangssignale fehlerhaft sein können, vorgeschlagen, daß eine Prüfvorrichtung die Ausgänge aus der ersten Speichereinrichtung prüft,

■"'" um die fehlerhaften Ausgänge anzuzeigen, daß ein zweiter Speicher vorgesehen ist, der Darstellungen der Datenwerte speichert, die die von der Prüfvorrichtung angezeigten fehlerhaften Ausgänge erzeugen, und daß eine Einrichtung die Ausgänge aus der ersten Spcicher-

« anordnung unterdrückt, die durch den Ausgang des zweiten Speichers als fehlerhall angezeigt werden.

Nachstehend wird die Erfindung in Verbindung mit der Zeichnung anhand eines Ausrührungsbeispieles erläutert. Es zeigt

bo F i g. 1 ein Blockschallbild der erfindungsgemäßen Einrichtung und

Fig. 2 einen der Kontrollkreise nach F i g. 1 in detaillierterer Darstellung.

Die Einrichtung nach Fig. I nimmt eine Folge von

<> j Datenwerten mit 24 Bits über einen Eingangsdatenpfad 10 auf und speichert ausgewählte dieser Werte. Die ausgewählten Werte werden dadurch angezeigt, daß einer Steuereingan^sleiuing U ein Auswählsignal

aufgegeben wird.

Die Einrichtung weist erste und zweite kontrollcodierende Speicheranordnungen 12 und 13 auf. Die Speicheranordnung 12 enthält drei Kontrollkreise 14, die den Eingangsdatenwert auf dreierlei verschiedene Weise kontrollcodieren, um drei Kontrolladressen mit 12 Bits zu erzeugen. Diese Konnolladressen werden den Adresseneingängen dreier Speicher 15 mit direktem Zugriff aufgegeben, von denen jeder 4096 individuell adressierbare Bitstellen enthält. Eine binäre »1« kann in die adressierte Bitstelle eines jeden Speichers 15 dadurch eingeschrieben werden, daß einer Steuerleitung 16, die mit den Schreibsteuereingängen aller drei Speicher 15 verbunden ist, eine »1« aufgegeben wird. Dies bewirkt, daß die Speicher ein Bitschema speichern, das den Eingangsdaten wert darstellt. Die Ausgänge der drei Speicher 15 werden einem UND-Glied 17 zugeführt, das einen »!«-Ausgang erzeugt, wenn die adressierte Bitstelle in jedem Speicher ^ine »1« enthält. Der Ausgang aus dem UND-Glied 17 ergibt eine Anzeige, daß der Datenwert, der gerade dem Eingangsdatenpfad 10 aufgegeben wird, einer der vorher ausgewählten Werte ist. Wie bereits erwähnt, sind einige der Ausgangssignale aus dem UND-Glied 17 fehlerhaft.

F i g. 2 zeigt einen der Kontrollkreise 14 in detaillierter Darstellung. Der Eingangsdatenwert wird zwei zyklischen Schieberegistern 18, 19 aufgegeben, von denen jedes so ausgelegt ist, daß es den Wert um eine vorbestimmte Anzahl von Binärplätzen nach rechts verschiebt (Bits, die aus dem rechten Ende des Registers herausgeschoben werden, werden in dis linke Ende zurückgeführt). Die zwölf Bits geringster Wertigkeit eines jeden Schieberegisters werden dann einem Exklusiv-ODER-Glied 20 aufgegeben, das das Exklusiv-ODER-Glied eines jeden entsprechenden Paares von Bits aus den beiden Schieberegistern darstellt, um einen Ausgang mit zwölf Bits zu erzeugen, der den Kontrolladrcssenausgang des Konlrollkreises darstellt. Die drei Kontrollkreise 14 sind alle identisch aufgebaut, mit der Ausnahme, daß die in den Schieberegistern 18, 19 erzeugten Verschiebungen für jeden Kreis unterschiedlich sind, derart, daß die drei Kontrolladressen statistisch unabhängig voneinander sind. Beispielsweise können in den drei Kontrollkreisen die Schieberegister 18, 19 den Daten um 12 und 18, 2 und 16 sowie 8 und 20 Binärplälze verschieben.

Nach Fig. 1 ist die zweite kontrollsteuerncle Speicheranordnung 13 ähnlich der ersten ausgebildet, mit der Ausnahme, daß die Speicher 15 mit direktem Zugriff bei dieser zweiten Anordnung nur jeweils 1024 Bits enthalten, und die Kontrolladressen, die von den Kontrollkreisen 14 erzeugt werden, haben deshalb nur eine Länge von 10 Bits. Der Grund hierfür besteht darin, daß die zweite Anordnung nur °rfoiderhch ist, um die Datenwertc zu speichern, die fehlerhafte Ausgänge in der ersten Anordnung erzeugen, und deshalb nicht eine so hohe Informationskapazität benötigen.

Die von den Schieberegistern 18, 19 in den Kontrollkreisen 14 der zweiten Anordnung 13 erzeugten Verschiebungen können so gewählt werden, daß sie in jedem Kontrollkreis 14 unterschiedlich und auch unterschiedlich von denen in den Kontrollkreisen der ersten Anordnung 12 sind. Beispielsweise können in den drei Kontrollkreisen der zweiten Anordnung 13 die Verschiebungen 0 und 6, 10 und 20 sowie 4 und 22 Binarplätze sein

Nachstehend wird beschrieben, wie die Information eingeschrieben wird. Dies geschieht in zwei Phasen (es wird angenommen, da3 der Inhalt aller Speicher 15 mit direktem Zugriff zu Beginn auf Null gesetzt ist). In der ersten Phase wird eine Folge von Datenwerten dem Eingangsdatenpfad 10 aufgegeben, und für ausgewählte Datenwerte wird eine binäre »1« auf die Steuerleitung 11 gegeben. Während dieser ersten Phase wird eine Steuerleitung 21 wirksam gemacht, so daß jedesmal dann, wenn eine »1« auf der Leitung 11 auftritt, ein

ίο UND-Glied 22 wirksam gemacht wird, und eine »I« der Steuerleitung 16 der ersten Speicheranordnung 12 aufgegeben wird, so daß der ausgewählte Datenwert erinnert wird.

Während det zweiten Phase wird die Folge von

π Datenwerten dem Eingangsdatenpfad 10 ein zweites Mal aufgegeben, und es wird wiederum dann, wenn einer der ausgewählten Datenwerte auftritt, eine binäre »1« der Steuerleitung 11 aufgegeben. Dieses Mal wird die Steuerleitung 21 unwirksam gemacht und statt dessen eine weitere Steuerleitung 23 wirksam gemacht. Die SteuLrleitung 2Ϊ ist mil einem Eingang eines UND-Gliede.·; 24 verbunden, dessen andere Eingänge den Ausgang der ersten Speicheranordnung 12 und das inverse Signal auf der Steuerleilung 11 aufnehmen. Das

:"j UND-Glied 24 wird deshalb immer dann wirksam gemacht, wenn

a) ein Ausgangssignal durch die erste Speicheranordnung 12 erzeugt wird und gleichzeitig

b) kein Signal auf der Steuerleitung 11 vorhanden ist.

Mit anderen Worten heißt dies, daß das UND-Glied 24 wirksam gemacht wird, wenn der Ausgang der ersten Speicheranordnung 12 fehlerhaft ist. Der Ausgang des LJND-Gliedes 24 wird der Steuerleitung 16 der /weiten

j-'i Speicheranordnung 13 aufgegeben und bewirkt deshalb, daß die Anordnung 13 den Datenwert auf '.lern Datenplad erinnert. Somit erinnert die zweite Speicheranordnung die Datenwerte, die in fehlerhafter Weise durch die ers;e Speicheranordnung während der ersten

4Ii Phase erinnert wurden.

Nachdem Informationen in die Einrichtung in der vorbeschriebenen Weise eingeschrieben worden sind, kann die Einrichtung verwendet werden, um zu prüfen, ob ein gegebener Datenwert einer der ausgewählten

r> Werte war. Der Datenwert, der geprüft werden soll, wird dem Eingangsdatenpfad 10 aufgegeben, und es wird eine weitere Steuerleitung 25 wirksam gemacht (die Steuerleitungen 21, 23 sind unwirksam gemacht). Die Steuerleitung 25 ist mit einem Eingang eines

•ίο UND-Gliedes 26 verbunden, dessen andere Eingänge den Ausgang der ersten Speicheranordnung 12 und den invcrsen Ausgang der zweiten Speicheranordnung 13 aufnehmen.

Das Gliod 26 wird deshalb nur wirksam gemacht,

Vi wenn

a) die erste Speicheranordnung 12 anzeigt, daß der Datenwert einer der ausgcwahl'cn Datenwerte war, und

b) die zweite Speicheranordnung 13 keine Fehleranzeige erzeugt.

Daraus ergibt sich, daß die zweite Speicheranordnung 13 die fehlerhaften Ausgänge von der ersten Speicheranordnung 12 unterdrückt.

Mögliche Modifikationen

Die zweite Speicheranordnung 13 kann selbst fehlerhafte Ausgänge erzeugen und deshalb anzeigen.

daß einige Ausgänge der ersten Speicheranordnung 12 fehlerhaft sind, wenn sie es tatsächlich nicht sind. d. h.. sie kann einen völlig gültigen Ausgang unterdrücken. Die Anzahl solcher Fälle wird im allgemeinen außerordentlich gering sein und kann für bestimmte ', Anwendungsfällc annehmbar sein. Wenn dies nicht akzeptabel ist. kann eine dritte kontrollsieuernde Speicheranordnung verwendet werden, die sich an die fehlerhaften Ausgänge aus der zweiten Speicheranordnung erinnert und diese Ausgänge unterdrückt; eine dritte Eingangsphase würde dann erforderlich werden, um Informationen in diese dritte Speicheranordnung einzuschreiben.

Andererseits kann durch Einschalten eines Inverters in die Stciierleiiung Il die erste Speicheranordnung 12 so ausgelegt sein, daß sie sich an die nichtgcwiihlten Datenwerte anstelle der ausgewählten Datenwerte erinnert, wobei die zweite Speicheranordnung wie vorher verwendet wird, den fehlerhaften Ausgang aus dem ersten Speicher zu erinnern. In diesem Fall wird der Ausgang des Gliedes 26 ebenfalls invertiert. Das Ergebnis ist grundsätzlich das gleiche wie vorher. Bei dieser Modifikation hat jedoch jeder fehlerhafte Ausgang aus der zweiten Speicheranordnung 13 den Effekt, daß ein fehlerhafter Ausgang aus dem UND-Glied 26 erzeugt wird, anstatt daß ein gültiger Ausgang unterdrückt wird. Dies kann je nach der speziellen Anwendung zu bevorzugen sein.

Bei anderen Modifikationen kann eine unterschiedliche Anzahl von Speichern mit direktem Zugriff bei den Kontrollcodierspeicheranordnungen verwendet werden, d. h., daß anstelle von drei Speichern jede Anordnung einen, zwei oder mehr als drei Speicher enthalten kann. Wenn nur ein Speicher mit direktem Zugriff verwendet wird, kann jede konlrollcodiercndc Anordnung ähnlich »Method 2« nach dem eingangs erwähnten Aufsatz von Burton H. Bloom ausgelegt sein. Feiner kann die Art und Weise, in der die Codieradressen gebildet werden, verändert werden.

Eine weitere Modifikation kann darin bestehen, daß die zweite Speicheranordnung 13 durch einen inhaltsadressierbaren Speicher ersetzt wird. Dies kann wirtschaftlich vertretbar sein, wenn die Anzahl von fehlerhaften Ausgängen aus der ersten Speicheranordnung 12 sehr klein ist.

Hierzu 2 Blatt Zeichnungen

Claims

Patentansprüche: 28 21 !10

1. Datenspeichereinrichtung mit einer kontrollcodierten, ersten Speicheranordnung, die Darstellungen von ausgewählten Teilen einer Folge von Datenwerten speichert und dann in Abhängigkeit von einem gegebenen Datenwert ein Ausgangssignal erzeugt, das angibt, ob eine Darstellung des gegebenen Wertes gespeichert worden ist oder nicht, wobei die Anordnung so ausgelegt ist, daß einige der Ausgangssignale fehlerhaft sein können, dadurch gekennzeichnet, da3 eine Prüfvorrichtung (24) die Ausgänge aus der erstsn Speicheranordnung (12) prüft, um die fehlerhaften Ausgänge anzuzeigen, daß ein zweiter Speicher (13) vorgesehen ist. der Darstellungen der Datenwerte speichert, die die von der Prüfvorrichtung (24) angezeigten fehlerhaften Ausgänge erzeugen, und daß eine Einrichtung (26) die Ausgänge aus der ersten Speichereinrichtung (12) unterdrückt, die durch den Ausgang des zweiten Speichers (13) als fehlerhaft angezeigt werden.

2. Datenspeichereinrichtung nach Anspruch 1, dadurch gekennzeichnet, daß der zweite Speicher (13) ebenfalls aus einer kontrollcodierenden Speichereinrichtung besteht.

3. Datenspeichereinrichtung nach Anspruch I oder 2. dadurch gekennzeichnet, daß die oder jede kontrollcodierende Speichereinrichtung eine Einrichtung (14) zur Kontrollcodierung eines Eingangsdatenwertes in einer Vielzahl von unterschiedlichen Arten aufweist, um eine Vielzahl von Kontrolladressen zu erzeugen, daß eine Vielzahl von Direkt-Zugriff-Speicheni (15) vorgesehen sind, deren jeder eine Vielzahl von individuell adressierbaren Bitstellen enthält und deren jeder durch eine entsprechende der Kontrolladressen adressiert wird, daß eine Steuerleitung (16) zum Einschreiben eines vorbestimmten Binärwertes in die adressierten Bitstellen der Speicher vorgesehen ist, und daß eine Einrichtung (17) zur Erzeugung eines Ausgangssignals, wenn die adressierten Bitstellen alle den vorbestimmten Binärwert enthalten, vorgesehen ist.