DE2557787C2 - Vorausladeeinrichtung zum mikroprogrammierten und verdeckten Bereitstellen von Maschinenbefehlen unterschiedlichen Formats in einem Prozessor eines datenverarbeitenden Systems - Google Patents

Description

Die Erfindung bezieht sich auf eine Vorausladeelnrlchlung zum mikroprogrammierten und verdeckten Bereitstellen von Maschinenbefehlen unterschiedlichen Formats In einem Prozessor eines datenverarbeitenden Systems gemflß dem Oberbegriff des Patentanspruchs.

Das Prinzip einer Datenverarbeitungsanlage mit verdeckter Bereitstellung von Maschinenbefehlen ist z. B. aus der Literaturstelle Buchholz: »Planning a Computer System, Project Stretch«, McGraw Hill Book Company Inc., New York 1962, Selten 228-247, bekannt.

In den unteren und mittleren Leistungsbereichen ist bei allen gängigen Zentraleinheiten eine rein sequentielle

to Befehlsbearbeitung üblich. Dabei wird im Kink'ang mit dem von-Neumann-Prinzlp jeder Maschinenbefehl zunächst aus dem Arbeitsspeicher gelesen. Anschließend wird er soweit interpretiert, daß alle notwendigen Operanden aus als Maschinenregister ausgebildeten Mehrzweckregistern oder dire'ct aus Arbeltsspeicherbereichen gelesen werden können. Hieran schließt sich seine eigentliche Ausführungsphase an. In der die soweit bereitgestellten Operanden z. B. verknüpft werden und das Ergebnis der Operation an eine vorgegebene Stelle im gewählten Speichermedium, d. h. Maschinenregister oder Arbeitsspeicherbereiche zurückgeschrieben wird.

Bei größeren Datenverarbeitungssystemen, d. h. Zentraleinheiten aus dem oberen Leistungsbereich wird bei diesem Prinzip einer weiteren Leistungssteigerung jedoch bald eine technologische Grenze gesetzt. Diese läßt sich nur noch durch Strukturmaßnahmen überwinden, wobei jedoch der technische Aufwand und die Komplexität der Anlage überproportl'^xnal stärker wachsen als eine damit erzielbare Steigerung der Verarbeitungsleistung.

Einen Weg dafür bietet z. B. die Ausgestaltung der Schnittstelle zwischen dem Prozessor und dem Arbeitsspeicher. Je breite, diese Schnittstelle Im Verhältnis zu dem Format des durchschnittlichen Maschinenbefehls gewählt wird, um so eher Ist es möglich, mit einem Arbeitsspeicherzugriff mehr als einen Maschinenbefehl gleichzeitig zu lesen. Einen so Im voraus gelesenen Maschinenbefehl bzw. Befehlsteil kann man zwischenspeichern und damit für die Verarbeitung bereitstellen Auf diese Welse lassen sich Speicherzugriffe zum Lesen von Maschinenbefehlen annähernd In einem Verhältnis einsparen, das der Breite der SchnltlsltJle zu dem Format des Durchschnittsbefehls entspricht Einer solchen Maßnahme sind jedoch bereits von der Organisation des Arbeitsspeichersystems her enge Grenzen gesetzt, da man.

wie wohl einzusehen Ist. sinnvoll die Länge der Arbeitsspeicherworte nicht ohne weiteres beliebig erhöhen kann Für Datenverarbeitungssysteme großer Leistung Ist es daneben auch bereits bekannt, die Prozessoren In einer Fließbandstrukiur aufzubauen Dabei sind diese jeweils in eine Vielzahl vo/i möglicherweise auch In mehreren Ketten angeordneten Bearbeitungsstationen aufgegliedert, die jeweils spezielle Aufgaben für die Verarbeitung von Maschinenbefehlen haben. Unter der Voraussetzung, daß die Bearbeitungszelt In den einzelnen Bearbeltungs-Stationen einer Kette zumindest annähernd gleich Ist. Hißt sich pro Bearheltungszyklus ein Maschinenbefehl In eine solche Kette einschleusen Damit durchläuft eine Folge von Maschinenbefehlen nacheinander die einzelnen Hcarneltungsstatlonen und belegt daher den Pro/essor wie ein Fließband

Fin Beispiel für diesen Weg Ist aus der britischen Patentschrift 11 64 175 bekannt. Bei dieser modular aufgebauten Multlprozessoranlage Ist jeder Prozessormodul zur Leistungssteigerung so ausgelegt, daß er In mehreren Bearbeltungsstallonen Befehlsslröme simultan verarbeitet. Eine dieser Bearbellungsslatlonen stellt eine Vorausladeeinhelt für Befehle dar. Diese besitzt ein als Zähler ausgebildetes Adreßregister, das mit seinem aktuellen

Inhalt den Speicherplatz im Arbeitsspeicher definiert, aus dem das nächste Spelchenvort auszulesen Ist. Dieses wird In mehrere aufeinanderfolgende Register eines Befehlspuffers eingeschrieben und für die weitere Verarbeitung ZH den nachgeordneten Bearbeitungsstationen bereltgestellt. Diesem Befehlspuffer sind zwei In je einem Ringzähler umlaufende Zeiger zugeordnet. Der eine Zeiger weist auf das Register im Befehlspuffer, das den ersten Befehl des nächsten Speicherworts aufnehmen soll. Im Falle einer Verzweigung, bei der der Inhalt des Befehlspuffers ungültllg wird, wird er auf den Stand »1« gesetzt, sonst wird er nach jedem Einspeichervorgang um die Zahl erhöht, die der Zahl der neu besetzten Register entspricht. Der andere Zeiger lauft hinter dem ersten her und weist auf das Register im Befehlspuffer, dessen Inhalt an die nachgeordnete Bearbeitungsstation gerade übergeben wird. Er zählt also mit jedem Ausgabetransfer nur einen Schritt welter. Ist die Differenz der beiden Zeiger kleiner als die Breite einer Dateneinheit, die gleichzeitig aus dem Speicher gelesen werden kann, wird die Vorausladeeinheit zum nächsten Speicherzugriff veranlaßt. Diese Lösung Ist also ein Beispiel für einen Befehlspuffer einer Datenverarbeitungsanlage mit F'eßbanüstnjktur. Das Prinzip besteht darin, lange Speicherworte mit mehreren Befehlen zwischenzuspeichern und die zwischengespeicherten Befehle einzeln dann abzugeben, wenn die nachgeordnete Bearbeitungsstation zur Übernahme bereit Ist.

Dieser bekannten Lösung zur Leistungssteigerung läßt sich entnehmen, daß es im Prinzip bekannt 1st. die drei Phasen: Befehlslesen-Interpretation und -Ausführung zu überlappen. Ausgehend von dem Problem einer verdeckten Bereitstellung von Befehlen, das heißt einer sich zeitlich mit den anderen genannten Phasen überlappenden und daher nicht sichtbaren Befehlsbereltstellung. liegt der Erfindung die Aufgabe zugrunde, eine Vorausladeeinrichtung gemäß dem Oberbegriff des Patentanspruchs zu schaflen, die es wie zum Teil auch die bekannten Vorausladeeinrichtungen gestattet. Befehle verschiedenen Befehlsformats bereitzustellen, dabei Feh- *o ier durch zwischenzeitlich vor der Ausführung geänderte Operanden zu vermelden, dafür jedoch nur einen geringen Hardware-Aufwand erfordert Insbesondere sollen die Schnittstelle zwischen Befehlspuffer und Speichersystem nicht überdimensioniert, der Befehlspuffer nicht /u «5 umfangreich und der Pufferinhalt möglichst einfach /u verwalten selr Dies bjileht sich auch i>jf djs (hergeben der /λIschengespeicherten Informationen mit einer dem Befehlsformat angepaßten Ausrichtung Im Register der nachgeschalteten Verarbeitungseinheit

Diese Aufgabe wird erf'ndungsgemaß mit den Im Kennzeichen des Patentanspruchs beschriebenen Merkmalen gelöst

Die wesentlichen Vorteile dieser Lösung bestehen darin, daß das verdeckte Bereitstellen von Maschlnenhe· fehlen unmittelbar iti Verbindung mit einem In der Phase der Befehlsinterpretation ablaufenden Mlkroprogranimtell »Bereitstellen von Adressen und Operanden·· gesteuert durch das zentrale Mikroprogrammsteuerwerk vorgenommen wird Nach den obigen Erläuterungen ^fio wird hler Im Gegensatz zu den In form einer Kette von Bearbeitungsstationen aufgebauten Prozessoren das Bereitstellen von Maschinenbefehlen In einem Puffer und der eigentliche Decodlerungsvorgang wahrend der Ausführung zwar überlappt, nicht aber in getrennten Statlonen durchgeführt, die erst wieder koordiniert werden müssen. Aus Gründen der einfacheren Koordinierung Ist hler bewußt keine Dezen'/allslerung angestrebt. Vielmehr ist der Weg gewlesen. In einer Steuerfunktion, die hler mlkroprogrammlert ist, die verschiedenen Vorgflnge auszuführen. Zumal die einzelnen Funktionen oder EIementaroperdtlonen für einen Vorgang »Lesen Befehl« an sich auch unabhängig von einer verdeckten Befehlsbereitstellung vorgesehen sein müssen, bedeutet dies nur einen minimalen zusätzlichen Aulwand Im Zentralmikroprogrammsieuerwerk, z. B. eine Bitstelle pro Mikrobefehl. Andererseits läßt sich der genannte Mikroprogrammteil so aulhauen, daß auch bei unterschiedlichen Befehlsformaten und -Typen jeweils für die eigentliche Befehlsinterpretation Elementaroperatlcnen hintereinander auftreten. In denen kein Arbeitsrpelcherzugriff notwendig Ist. So laßt sich der Zugriffskonflikt auch mit einfachsten Mitteln lösen.

Darüber hinaus ist der zusätzliche Hardware-Aufwand gering. So ist für die auf das Befehlsformat ausgerichtete Übertragung der verdeckt bereitgestellten Maschinenbefehle nur je eine ein Speicherwort bzw. ein Speicherhalbwort breite Weiche erforderlich. Wesentlicher jedoch 1st noch, daß die Ein- und Ausspeiche^ri-orgänge .im Befehlspuffer von dem Zustand eines Hnzisen Zählers, des Vorlaufzählers abgeleitet werden. Gegenüber den bekannten Vorausladeeinrichtungen Ist damit nicht nur eine einfachere, sondern auch eindeutigere Steuern, g der Transfers zu und von den Befehlspuffern möglich und deshalb uesonders vorteilhaft

Ein Ausführungsbeispiel der Erfindung wird im folgenden anhand oer Zeichnung näher erläutert. Fs zeigen:

Fig I ein Blockschaltbild einer Einrichtung zum Lesen. Interpretieren und Ausführen von Befehlen und

F Ig 2 bis 4 in schematischer Darstellung den Verfahrensablauf bei verschiedenen Befehlstypen.

In dem Blockschaltbild von Fig. I ist zentral ein Arbeitsspeicher \SP angeordnet. Mit einem 24 Bit breiten Adreßregister MA, das an einen Adressen-Bus J- BLS angeschlossen ist. ist daraus ein 32 Bitstellen langes Speicherwort auswählbar Dessen Inhalt wird bei einem Schreibvorgang aus einem 32 Bitstellen breiten Datenregister \fD entnommen b/w bei einem Lesevorgang In dlese^c Register übertragen Zum Einschreiben von Daten ist dieses Register an einen Datenbus D-BUS angeschlossen

An dieses Datenregister Ml) sind seriell zwei, ebenfalls 4 Byte (I Byte = 8 Bit) breite Register, die'./elden Befehlspuller Wl b/w PFl angeschlossen Der erste Befehlspuffer PfX übernimmt 4 Byte parallel vom Datenregister Λ//) und übergibt 4 Byte parallel an den zweiten Befehlspuller Pl 2 und auifcrdem 2 Byte an eine erste Welche H 1 oder 2 Byte an eine zweite Weiche Xl 2 Der /weite Bofehlsp'ilfer übernimmt 4 Byte parallel von dem ersten Befehlspulfer PIX und übergibt 2 oder 4 Byte an die erste Weiche Ul

Wie neiden Befehlspuffer PIX b/w PFl dienen zum Zwischenspeichern v?n Im voraus gelesenen Maschinenbefehlen, die wie noch zu erläutern sein wird - je nach Ihrem Typ eine lunge von 2. 4 oder 6 Byte aufweisen können Bei diesem unterschiedlichen Befehlsformat können die Maschin .nbefchle Im Arbeitsspeicher 1.Sf an Wort- oder l'albwortgren/e ausgerichtet sein

Um einen Maschinenbefehl aus diesen Befehlsouffern PH bzw. PFl an eine VerarbeltungselnhöC EU übergeben zu können, sind daher die erwähnten beiden Weichen Wi und Wl vorgesehen. Bei der ersten handelt es sich um eine 4-Byte-»Veiche, die die Befehlspurfer PFX und PFl zur Verarbeitungseinheit EU durchschaltet. Abhängig von der Ausrichtung des Im voraus gelesenen

Maschinenbefehls Im Arbellsspelcher ASP an Wort- oder llalbwoflgfcnze, werden folgende Bytes an die Vcrarbeltungselnhelt übergeben: tst er an einer Wortgrenze ausgerichtet, wird der gesamte Inhalt des zweiten BcIeIiIspuffers PFl über die erste Welche ll'l an die Vcrarbel-(ungselnheil EU durchgeschaitet. Andernfalls übergibt sie aus dem zweiten Befehlspuffef PFl mit dem Inhalt des Halbreglslers PFlL die Bytes 2 und 3 und aus dem ersten Befehlspuffer PFl mit dem Inhalt des Halbreglslers PFlII die Bytes 0 und 1.

Die zweite Welche Wl stellt eine 2-Byte-Welche dar, die bei Maschinenbefehlen mit einem Befehlsformat von 6 Byte jeweils 2 Byte aus dem ersten Befchlspuffcr PI I an die Verarbeitungseinheit Ai durchschaltet Ist ein solcher Befehl Im Arbeitsspeicher 4SI' an einer Wortgrenze ausgerichtet, so werden die Bytes 0 und I. d h der Inhalt des Halbreglslers PFlH. anderenfalls die Bytes 2 und 3. d.h. der Inhalt des anderen Halbreglslers PFU. übergeben

Üie Vcrarbeiiungseirtheii EU Kami κΓιΰνέπίΐΰπεί! aufgebaut sein. Die eigentliche Befehlslnierpretatlon und ' -ausführung Ist Im Rahmen des vorliegenden Sachverhalts nur von untergeordneter Bedeutung, deswegen wird hler der spezielle Aufbau der Verarbeitungseinheit ebensowenig im einzelnen erläutert wie der des Arbeltsspeichers ASP und des zentralen Mikroprogrammsteuerwerkes Deshalb mag es hler genügen anzudeuten, daß die Verarbeitungseinheit EU unter anderem einen Registersatz besitzt. In diesem sind einzelne Register, ζ Β REG A. Ii. ( zum Aufnehmen ganz bestimmter leider der Maschinenbefehle vorgesehen Damit lsi es möglich, je nach dem Befehlstyp In der Interpretationsphase mit dem Inhalt dieser Register die Operanden und Operandenadressen dieses Maschinenbefehls bereitzustellen

Für die Überwachung von Zentralprozessoren durch den Operator, für routinemäßige Programmunterbrechungen und für Wiederholungen von Maschinenbefehlen bei fehlerhaften Abläufen ist es notwendig, einen In der Verarbeitungseinheit FV gerade zu bearbeitenden Maschinenbefehl identifizieren zu können. Dafür ist wie üblich ein aktueller Befehlszähler P vorgesehen, der als 4 Byte breites Register ausgebildet und aus Zähler-Flip-Flops aufgebaut lsi Fr enthält die effektive Adresse des gerade zu verarbeitenden Maschinenbefehls und kann bei einer konsekutiven Folge von Maschinenbefehlen, wie schematich angedeutet lsi. entsprechend ihrem Formal um ⁴ 1. ι 4 oder + 6 modifiziert werden

An diesen allgemein üblichen aktuellen Befehlszähler P Ist hier nun noch ein weiterer Befehlszähler, der sogenannte Vorauslade-Befehlszähler PPF angeschlossen Er ist als eine 3 Byte breites Register ausgebildet, im übrigen jed'K'¹ «vie .'?^r ?Huellc Befehlszähler P aufgebaut Fr jedoch enthält die effektive Adresse, mit der beim Befehlslesen tatsächlich zum Arbeitsspeicher ASP aufgrund des Inhalts des Adreßregisters MA zugegriffen wird. Der Stand dieses Befehlszählers weist daher gegenüber dem des aktuellen Befehlszählers P meist einen Vorlauf auf, der entsprechend der Kapazität der beiden Befehlspuffer PFl bzw. PFZ maximal 8 Byte betragen kann. Wegen der Ausrichtung von Maschinenbefehlen an einer Halbworl- bzw. an einer Wortgrenze kann der Inhalt des Prefetch-Befehlszählers PPF. wie schematisch angegeben, um * 2 oder + 4 modifiziert werden.

Darüber hinaus ist ein weiterer Zähler, der sogenannte Vorlaufzähler YLZ vorgesehen. Er ist ein 3 Bit breiter Vorwärts-Rückwärtszähler. dessen Stand die Zahl der im voraus gelesenen und in den Befehlspuffern PFl bzw. PFl zw Kchengespeicherten Halbworte von Maschinenbefehlen angibt. Sein Zählerstand wird je nach der Lunge des In die Verarbeltungselnhelt EU übertragenen Befehls um 1,2 oder 3 erniedrigt bzw. um I oder 2 erhöht, wenn ein neues Befehlswofl aus dem Arbeitsspeicher ASP gelesen wird.

Die Registeririhaiie der beiden Befehlszähler P bzw. PPF repräsentieren auf Döppelwoflbäsls den In den Befehlspuffern PFl bzw. PF1 stehenden Befehlsvorrat. Da nun ein Programm einen bereits Im voraus gelesenen

ίο Maschinenbefehl noch Im Arbellsspelcher ASP modifizieren kann, müssen solche Modifikationen überwacht werden. Dazu sind zwei Adressenverglelcher ΊΙΊ bzw. ΛI 2 vorgesehen, die zwischen dem Adreßregister MA einerseits und dem Vorauslade-Befehlszählcr PPF bzw. dem aktuellen Befehlszähler P andererseits angeordnet sind. Sie vergleichen bei allen Schrelboperatlonen im Arbellsspelcher ASP die entsprechenden Reglslerlnlialtc Wird aufgrund dieses Vergleiches festgestellt, daß zu einem bereits In den Befehlspuffern PFl bzw. PFl

— -« »—I.-.*—. .U * u._MUi_MMur_Ml.t ~~.,L. i_M ΑΠ/ CnisttRI lß^.3|»VH.I ItI IWII KID» IIIIIUIII/VH.III IIUt.ll Uli *"l | - beltsspelcher ASP zugegriffen werden soll, wird dieser Piifferlnhalt für ungültig erklärt Das wird durch Nullsetzcn des Vorlaufzählers Y 1.7 erreicht Die bereits im voraus gelesenen Maschinenbefehle müssen dann nochmals aus dem Arbeltsspeicher ASP gelesen werden.

Bevor anhand von Flg. 2 bis 4 Im einzelnen die Funktion dieser Insoweit geschilderten Einrichtung erläutert wird, soll zum besseren Verständnis zunächst ein Überblick ,<ber die einzelnen Typen von In dem Datenvcrarbeltungssystem zu verarbeitenden Maschinenbefehlen gegeben werden, da dies beim Vorauslesen von Befehlen berücksichtigt wenden muß Fs Aurde bereits angedeutet, daß die Maschinenbefehle verschiedene Befehlsformate haben, darüber hinaus unterscheiden sie sich aber vor allem hinsichtlich der An. wie die Befehlsoperanden abgespeichert sind In der folgenden Tabelle 1 sind die fünf möglichen Befchlstypen RR bis SS. bezogen auf das jeweilige Speichermedium für die Operanden, ausgedrückt:

Tabelle 1 Formal Bcfchlslyp

OP-Code

RR Reglster-Reglsierbeiehle 00

RX Register-Speicherbefehle 01

mit Indexierung

RS Register-Speicherbefehle 10

SI Spelcher-Direktoperandenbefehle 10

so SS Speicher-Speicherbefehle II

Dabei bedeuten die Abkürzungen
R: die Registeradresse eines Operanden
X: die Indexregisteradresse eine Operanden
I: einen Im Befehl enthaltenen Direktoperanden
S: die Speicheradresse eines Operanden

RR-Befehle haben die I.änge von 2 Byte oder eines Halbwortes. RX-, RS- und SI-Befehle umfassen ein

Μ Wort, d. h. 4 Byte. SS-Befehle schließlich bestehen aus 3 Halbwollen oder 6 Byte. In jedem Maschinenbefehl ist dieses Befehlsformat in zwei Bitstellen des Operationsfeldes OP mit 00, 01. 10 bzw. 11 verschlüsselt, so daß aus dieser Bitkombination alle erforderlichen Wegeschallungen abgeleitet werden können.

Nach diesen Eriäuterungensollen nun der Ablauf beim \'orausladen von Maschinenbefehlen anhand von Fig. 2 bis Fig. 4 beschrieben werden, in denen ein einziges

Ablaufschema niedergelegt lsi, das lediglich aus Gründen der besseren zeichnerischen Darstellung auf 3 Figuren Verteilt Ist.

Die Maschinenbefehle werden Im Zentralprozessor durch Mikroprogramme gesteuert ausgeführt, daher Ist auch das Vorausladen von Maschinenbefehlen In diese Prozessorstruktur eingebettet. Das Vorausladen von Maschinenbefehlen «+/ (In diesem Beispiel Ist / < 3) soll parallel ium Bereitstellen von Adressen und Operanden eines In der Verarbeltungselnhell EU auszuführenden Maschinenbefehles η erfolgen, daher Ist die Steuerung des Vorausladevorganges In ein Mikroprogrammteil einbezogen, das für den Maschinenbefehl η die erwähnten Funktionen wahrnimmt Durch diese enge Kopplung wird mit minimalem Aufwand Im zentralen Mlkropro- is grammsleuerwerk, nSmllch mit einem einzigen zusätzlichen Bit pro Mikrobefehl, das Problem gelöst, durch das Vorausladen keine Konfllktfälle an der Schnittstelle zum Arbeitsspeicher ASP entstehen zu lassen. Anders ausgedruckt bedeutet dies, daß der Ablauf des Maserunenbefehles η nicht durch die Lesezugriffe zum Arbeltsspeicher ASP beim Vorausladen aufgehalten wird

In dem in den Flg. 2 bis 4 dargestellten Ablaufschema Ist Jeder einzelne Block einem Mikrobefehl gleichzusetzen In der Darstellung sind dabei unterschiedliche Blöcke zu beachten: Die nicht geteilten Blöcke sind alleine dem Mikroprogramm »Adressen- und Operandenberellstellung« zuzurechnen Die durch eine gestrichelte Linie zweigeteilten Blöcke erläutern In der oberen Hälfte die eigentliche Funktion eines Mikrobefehles für einen auszuführenden Maschinenbefehl π und In der unleren Hälfte die für den Vorgang des Vorausladens eines Maschinenbefehls n+i zu steuernde Funktion

FIg 2 gibt Im wesentlichen die Bereitstellung eines Maschinenbefehles η bei leeren bzw ungültigen Befehlspuffern PFl bzw PFl In den Funktionen I bis 6 wieder Dazu wird im Verlauf einer letzten Elementaroperatlon m des vorhergehenden Maschinenbefehles n-\ getestet, ob der nächste auszuführende Maschinenbefehl η vorausgeladen Ist. Bei negativem Ergebnis des Tests wird dieser In den nachfolgenden Elementaroperationen 1 bis 6 aus dem Arbeltsspeicher ASP oder bei einem hierarchisch gegliederten Arbeltsspeichersyslem aus dem Cache gelesen Dazu muß bei virtueller Adressierung die Adresse des nächsten Maschinenbefehls η jedoch erst übersetzt -*5 werden, bevor eine Routine »Lesen Befehl« gestartet werden kann. Dafür wird die Im aktuellen Befehlszähler P enthaltene Befehlsadresse zugrundegelegt.

In der zweiten Elementaroperatlon wird der so adressierte Maschinenbefehl η aus dem Arbeitsspeicher ASP gelesen. In der folgenden Elementaroperatlon 3 wird das gelesene Befehlswort aus dem Datenregister MD In die Befehlspuffer PFl, PFl transferiert. Diese Eiementaroperatlon schließt mit einem Test, ob der gelesene Befehl an einer Halbwortgrenze HWG steht und es sich nicht um einen RR-Befehl handelt. RR-Befehle sind die einzigen 2-Byte-Befehle, so daß nur diese mit einem Spetcherzugriff auch dann vollständig ausgelesen sind, wenn sie an einer Halbwortgrenze stehen. Deshalb Ist bei positivem Ergebnis des Tests ein nochmaliger, analog ablaufenden Lesezugriff zum Arbeltsspeicher ASP In den Elementaroperatlonen 4 bis 6 erforderlich. Damit 1st dann die Bereitstellung des Maschinenbefehls η abgeschlossen.

Läßt man zunächst den Vorausladevorgang unbeachtet und beiraehtet nur das Mikroprogramm »Adressen- und Operandenbereitstellung« In bezug auf die Befehlsinterpretation, so beginnt !m Normalfall, d. h. Im elngeschwuhgenen Zustand die lnterprelatlonsphase des Maschinenbefehls η mit der Elementaroperatlon 7. Dabei wird dieser aus den Befehlspuffern PFi bzw. PFZ In die Verarbeitungseinheit EU, d. h. In die erwähnten Register übernommen, von denen In Flg. 1 nur die mil REG A, B, C bezeichneten Register dargestellt sind. In dieser EIemenlaroperatlon wird auch bereits das zweite Register REGl gelesen. Danach verzweigt das Mikroprogramm In fünf, den einzelnen Befehlstypen zugeordnete Zweige, wie In Flg. 2 unten schemalisch angegeben Ist.

Drei Programmzweige Tür RR-, RX- und RS* bzw. Sl-' Befehle sind In Flg. 3 dargestellt. Bei RR-Befehlen wird In der Elementaroperatlon 8 nun auch mit dem Inhalt des ersten Registers REGi das erste, im Befehl adressierte Register gelesen, damit sind In diesem Fall bereits beide Operanden des Maschinenbefehls bereitgestellt. Je nach Art des auszuführenden RR-Befehles kann unmittelbar danach In ein spezielles Mikroprogramm für die Ausführung des aufgerufenene Maschinenbefehls verzweigt werden. Dies ist, da die eigentliche Ausführung eines Maschinenbefehles Im gegebenen Zusammenhang nicht Interessiert, In FIg 3 nur schematisch angegeben Als Beispiel Ist mit der Elementaroperatlon 9 eine anschließende, beliebige Operation angegeben, die sich nach der Art des aufgerufenen Maschinenbefehls » richtet.

Bel RS- und SI-Befehlen wurde in der Elementaroperatlon 7 bereits die Basisadresse aus dem zweiten Register REGl gelesen In der Elementaroperatlon 10 wird nur diese Basisadresse zu einer Distanzadresse addiert und parallel dazu der erste Operand aus dem ersten Register REdI gelesen. Unmittelbar danach wird In das spezielle Mikroprogramm zur Ausführung des aufgerufenen Maschinenbefehles verzweigt.

Auch bei RX-Befehlen wurde bereits In der Elementaroperatlon 7 die Basisadresse für den zweiten Operanden aus dem zweiten Register REGl gelesen. In der Elementaroperatlon 12 wird nun diese Basisadresse zur Distanzadresse adressiert und parallel dazu eine Indexadresse aus dem dritten Register REG3 gelesen. In der anschließenden Elementaroperatlon 14 wird diese zur Summe von Basis- und Dlstanzadressc addiert und parallel dazu der erste Operand aus dem ersten Register REGl gelesen. Danach wird In das spezielle Mikroprogramm zum Ausführen des aufgerufenen Maschinenbefehles verzweigt.

Die Adressen- und Operandenbereitstellung für SS-Befehle Ist In Flg. 4 dargestellt. Da SS-Befehle 3 Halbworte umfassen und die Struktur der Einrichtung für das Vorausladen wortweise ausgelegt Ist, muß unterschieden werden, ob der auszuführende SS-Befehl vollständig In d<-n Befehlspuffern PFl bzw. PF2 steht, so daß dafür kein weiterer Lesevorgang notwendig Ist. Dies läßt sich aus dem Zählerstand des Vorlaufzählers fLZ ablesen. Ist dieser > 3, so 1st die Bedingung erfüllt.

In diesem Fall schließt sich an die Elementaroperallon 7, In der bereits die Basisadresse für den ersten Speicheroperanden aus dem zweiten Register REGl gelesen wurde, die Elementaroperatlon 17 an. Hler wird für den ersten Operanden die Basisadresse zur Dlstanzadresse addiert und parallel dazu die Basisadresse für den zweiten Speicheroperanden aus dem dritten Register REG3 gelesen. In der anschließenden Elementaroparation 18 wird nun für den zweiten Speicheroperanden die ermittelte Basisadresse zur Distanzadresse addiert. Damit stehen die Adressen für beide Speicheroperanden fest, so daß In das spezielle Mikroprogramm zum Ausführen des aufgerufenen Maschinenbefehles verzweigt werfen kann.

Ist die oben genannte Bedingung Jedoch nicht erfüllt, so weist der Vorlaufzahler VLZ nur einen Zählerstand 2 auf. Dies bedeutet« daß Vom auszuführenden SS-Befehl nur 4 Byte In den Befehlspuffern PFl bzw. PFl stehen. Es muß daher nochmals ein Vorgang »Lesen Befehl« ablaufen. Dies geschieht In dem In Flg.4 rechts dargestellten Programmzweig. In der Elementaropcratlon 7 wurden die ersten 4 Byte des SS-Befehles In die Verarbeitungseinheit FiI übernommen und zugleich die Basisadresse des ersten Speicheroperanden aus dem zweiten Register REGl gelesen. In deV unteren Hälfte dieser In FIg 2 dargestellten Elemenlaroperatlon wird parallel dazu ein Vorgang »Lesen Befehl« gestartet und diesem eine Adreßüberselzung vorgeschaltet, falls virtuell adressiert wird.

In der Elementaroperatlon 14 wird nun dabei einerseits durch Addieren der aus dem zweiten Register REGl gelesenen Basisadresse zur Distanzadresse die Adresse des ersten Speicheroperanden bereitgestellt. Parallel dazu, siehe untere Hälfte, wird der zweite ί elf des SS-Üefehies •us dem Arbeltsspeicher ASP gelesen. In der Elementaroperatlon 15 wird das gelesene Befehlswort In den zweiten Befehlspuffer PFl übernommen, und es werden die letzten 2 Byte des SS-Befehles In die Verarbeitungseinheit EU transferiert. In der anschließenden Elementaroperatlon 16 wird aus dem dritten Register REG3 die Basisadresse des zweiten Speicheroperanden gelesen. In der abschließenden Elementaroperatlon 18 wird diese Basisadresse zur Distanzadresse addiert und damit die Adresse für den zweiten Speicheroperanden bereitgestellt.

Wie vorstehend erläutert, benötigt das Mikroprogramm »Adressen- und Operandenbereitstellung« nur Im Falle eines nicht vollständig In den Befehlspuffern PFl bzw PFl stehenden SS-Befehls einen Arbeitsspeicherlyklus für den Maschinenbefehl n. Es Ist daher In allen fünf Mikroprogrammzweigen möglich, Befehlslesezugrlffe für den oder die nächsten Maschinenbefehle it+i unterzubringen. Solche Spelcherzugrlffe zum Vorausladen von Maschinenbefehlen «+/ belegen jeweils drei aufeinanderfolgende Elementaroperationen.

Der Ablauf für das Vorausladen eines Maschinenbefehls rn-l Ist für die Mikroprogrammzweige RR. RX, RS/SI und SS ((VLZ) 2s J) Identisch. Er beginnt dann Jeweils In der Elementaroperatlon 7 und endet mit der Jeweils übernächsten Elementaroperatlon 9, 11, 13 bzw. 18 Im Falle von SS-Befehlen und einem Stand des Vorlaufzahlers von 2 beginnt das Vorausladen erst mit der Elementaroperatlon 15 und endet mit der Elementaroperatlon 18.

In der ersten Elementaroperatlon für das Vorausladen (Elementaroperallonen 7 bzw. 15) kommt die virtuelle Befehlsadresse für den Maschinenbefehl /(+/ aus dem Vorauslade-Befehlszähler PPF. Diese Befehlsadresse wird bei virtueller Adressierung noch In der gleichen Elementaroperallon In eine reelle Adresse des Arbeitsspeichers ASP übersetzt und der Vorgang »Lesen Befehlswort« gestartet. In der anschließenden Elementaroperallon, z. B, 8 oder \0_i wird das so adressierte Befehlswort aus dem Arbeitsspeicher ASP gelesen und In der dritten EIementaropefallon, z. B. 9 bzw. II, In die Befehlspuffer PFl bzw. PFl übertragen.

Damit steht Im Normalfall nach der Ausführung des Maschinenbefehles // mindestens Immer der nächste auszuführende Maschinenbefehl n+i In den Befehlspuffern PFl bzw PFl. Wenn diese Befehlspuffer ausnahmsweise leer sind bzw. Ihr Inhalt für ungültig erklärt Ist. wird dies In der letzten Elementaroperatlon m Iss Maschinenbefehls η erkannt. Indem der Stand des Vorlaufzählers i'LZ ausgewertet wird Nur dann muß der eingangs beschriebene Mikraprügiurfmiieii "Beicmäbereltsttllung« mit den Elementaroperationen I bis 3 bzw 1 bis 6 eingeschoben werden

Dieser Fall kann eintreten, wenn die Folge der auszuführenden Maschinenbefehle nicht konsekutiv im Arbeltsspeicher steht, das gilt z. B. bei erfüllten Sprungbefehlen oder Programmunterbrechungen usw. Da der aktuelle Befehlszähler P die jeweils auszuführenden Maschinenbefehle Identlflzlerbar macht, können dabei auftretende unstetige Modifikationen des Befehlszählers ausgewertet werden.

Weiterhin kann ein Maschinenbefehl η bei seiner Ausführung nachfolgende Maschinenbefehle h+1 bis n+3 Im Arbeltsspeicher ASP modifizieren. Solche Modifikationen von bereits durch »Vorausladen« gelesenen Befehlen können mit Hilfe der Adressenverglelcher .-IΠ und A Vl erkannt werden.

Schließlich können bei einem Programm »Lesen Befehl« Hardware-, Adreßübersetzungs- oder Spelcherzugrlffsfehler auftreten. Solche Fehler werden In

■40 Betriebssystemen moderner Datenverarbeitungsanlagen durch Fchlcrroutlnen behandelt, in die sich auch das Rücksetzen des Vorlaufzahlers VLZ einbau η läßt.

In all diesen Fällen werden also durch »Vorausladen« gelesene Maschinenbefehle durch Rücksetzen des Vor-

■»5 laufzählers VLZ unterdrückt. Bei der letztgenannten Maschinenfehlerbehandlung Ist dies deswegen unbedingt notwendig, um eine eindeutige Zuordnung des aufgetretenen Fehlers zum Maschinenbefehl aufrechtzuerhalten und damit z. B. seine automatische Wiederholung zu ermöglichen.

Hierzu 4 Blatt Zeichnungen

Claims (1)

1. Patentanspruch:

   Vorausladeeinrichtung zum mikroprogrammierten und verdeckten Bereitstellen von Maschinenbefehlen unterschiedlicher Formate in einem Prozessor eines datenverarbeitenden Systems mit einem Pufferspeicher, dessen Schnittstellenbreite zu einem Speicherdatenregister eines Arbeitsspeichersystems dem durchschnittlichen Befehlsformat entspricht und dem steuernde Register zugeordnet sind, von denen eines als Befehlszahler die vollständige Adresse des in einer Verarbeitungseinheit des Prozessors gerade auszuführenden Maschinenbefehls und eines als Vorauslade-Befehlszähler die Adresse eines aus dem Arbeitsspeichersystem auszulesenden Speicherwortes enthält, dadurch gekennzeichnet, daß dem Befehlszähler (P) und dem Vorauslade-Befehlszähler (PPF) ein weiterer Zähler, der Vorlaufzähler (VLZ), zugeordnet ist. der als Vorwärts-Rückwärtszähler ausgebildet ist und dessen Zählerstand mit der Differenz der Inhalte des Befehlszählers W und des Vorauslade-Befehlszählers (PPF) die Anzahl der jeweils Im Pufferspeicher (PFl, PFl) zwischengespeicherten Speicherhalbworte angibt,

   daß dem Befehlszähler (P) einerseits bzw. dem Vorauslade-Befehlszähler (PPF) einerseits und einem Adreßregister (MA) des ArbeitSbpelchersystems (ASP) andererseits je ein Adressenverglelcher (AVX, AVl) zugeordnet Ist,

   daß die beiden Adressenverglelcher (AVi, AVl) ausgangsseltig mn dem Vorlaufzähler (VLZj verbunden sind, dessen stand die Anzahl der vorausgeladenen Halbwörter angibt und der ζ /ückgestellt wird bei negativem VerglelchsergLbnls bzw. bei Leeren des Pufferspeichers und durch den i· veils der mlkroprogrammierte Ablauf des Vorausladens der Maschinenbefehle gesteuert wird, daß der maximal 6 Byte (3 Halbwörter) lange Befehlsformate verarbeitende Pufferspeicher aus zwei hintereinander geschalteten Registern, den Befehlspuffern (PFX, PFl) mit der Breite eines Spelcherwortes (2 Halbwörter) aufgebaut Ist und daß die beiden Befehlspuffer Ober zwei ein Speicherwort bzw ein Speicherhalbwort breite, mitteis Im Maschinenbefehl enthaltener Steuerbits befehlsformatabhängig steuerbare Weichen (WX, Wl) derart mit einem internen Registersatz (REG A. B. C) der Verarbeitungseinheit (FC) verbunden sind, daß mit der ersten Welche (V/X) bei Ausrichtung des jeweiligen Befehls an der Wortgrenze der Inhalt des zweiten Befehlspuffers (PFl) oder bei Ausrichtung an der Hjlbwortgren7e die den nlederwertlgen Bitstellen zugeordnete zweite Hälfte (PFlL) dieses zweiten Befehlspuffers und die den höherwertlgen Bitstellen zugeordnete erste Hälfte (PFXH) des ersten Befehlspulfcrs. und mit der zweiten Welche (Wl) bei Ausrl. hi mg eines jeweils 6 Byte langen Befehls an der Wort- oder Halbwortgrenze zusätzlich die den höherwcrtlgen Bitstellen zugeordnete Hälfte (PFXH oder PHI.) des ersten Befehlspuffers auf die Verarbeitungseinheit (U) durchst haltbar Ist