DE3222389A1

DE3222389A1 - Kanalschnittstellenschaltung

Info

Publication number: DE3222389A1
Application number: DE19823222389
Authority: DE
Inventors: Allen Leonard 80233 Thornton Col. Larson
Original assignee: Western Electric Co Inc
Current assignee: AT&T Corp
Priority date: 1981-06-22
Filing date: 1982-06-15
Publication date: 1982-12-30
Also published as: NL8202506A; FR2508200A1; CH656728A5; DE3222389C2; FR2508200B1; IT8221969A0; AU8506382A; GB2101374B; GB2101374A; SE8203621L; JPS616421B2; SE447763B; JPS5810235A; AU543960B2; IT1152978B; US4419728A; CA1171931A; BE893586A

Description

Western Electric Company■ incorporated - "* -*"■ Larsen-2

Kanal schnitt st el lenschaltüng

Die Erfindung betrifft eine Schnittstelle-Schaltungsanordnung zur Verbindung eines Prozessors und seines zugeordneten Speichers mit einem Datennachrichten führenden Nachrichtenkanal, wobei die Datennachrichten einen Kopf mit einer Bestimmungsadresse und einer virtuellen Kanalnummer besitzen und der Prozessor Daten-, Adressen- und Steuersammelleitungen aufweist.

Bekannte Schnittstellenschaltungen, die einen Prozessor mit einem Nachrichtenkanal verbinden, werden ledig-

TO lieh als Puffer benutzt. Sie speichern Datennachrichten, die auf dem Nachrichtenkanal auftreten, und erzeugen jedesmal dann, wenn eine Datennachricht ankommt, eine Unterbrechung. Ein Problem bei dieser Anordnung besteht darin, daß der Prozessor zu viel Realzeit bei der Bedienung der von der Schnittstellenschaltung ausgehenden Unterbrechen- gen lediglich zur Speicherung der Daten in seinem zugeordneten Speicher verbraucht. Ein wesentlicher Teil dieser Realzeit wird beim Decodieren des' Kopfes der Datennachricht verausgabt, um festzustellen, ob die Datennachricht für den zugeordneten Prozessor bestimmt ist und - falls dies zutrifft - wo die Datennachricht im Prozessor-Speicher abzulegen ist. Bekannte Schnittstellenschaltungen tun nichts, um diesen Decodierprozeß zu beschleunigen,und besitzen nur eine kleine eingebaute Intelligenz. Sie dienen lediglich als einfacher Puffer, so daß der zugordnete Prozessor für das Decodieren und Einspeichern der Nachricht erforderlich ist. Dies ist bisher kein großes Problem gewesen, da die Prozessoren zum einen nicht Realzeitbegrenzt sind oder in einer ßlockbetriebsweise arbeiten.

In Geschäfts-Nachrichtenanlagen ist diese Vergeudung von Realzeit jedoch ein bedeutsames Hindernis für die Verbesserung der Anlagengüte.

Zur Lösung der sicIi daraus ergebenden Aufgabe geht die Erfindung aus von einer Schaltungsanordnung der eingangs genannten Art und ist dadurch gekennzeichnet, daß

"I . : > 3222383

. -5 - ■

die Schaltungsanordnung Schnittstellenschaltungen aufweist, die mit dem Nachrichtenkanal verbunden sind und unter Ansprechen auf eine auf dem Kanal erscheinende Nachricht die Bestimmungsadresse decodieren und die virtuelle Kanalnummer ausgeben, wenn der Prozessor die angegebene Bestimmungsstelle der Datennachricht ist, ferner einen mit den Schnittstellenschaltungen verbundenen Kanal Steuerspeicher und -multiplexer , der, unter Ansprechen auf die SchnittstellenschaLtungen die virtuelle Kanalnummer ausgibt, um sie in eine eine Speicherstelle im Prozessorspeicher identifizierende Bauteiladresse zu übersetzen, und Pufferschaltungen, die mit dem Kanalsteuerspeicher und -multiplexer sowie der Prozessor-Adressensammelleitung verbunden sind und unter Ansprechen auf die Bauteiladresse auf der Prozessor-Adressensammelleitung die identifizierte Speicherstelle im Prozessorspeicher aktiviert, und daß die Schnittstellenschaltungen mit der Prozessor-Datensammelleitung verbunden sind und bei Empfang der Datennachricht deren Datenteil direkt i-i der aktivierten Speicherstelle ablegt.

Die Kanal-Schnittstellenschaltung nach der Erfindung wirkt demgemäß als Nachrichtenverarbeitungseinrichtung, die eine Schnittstelle hoher Geschwindigkeit zwischen einem Prozessor speicher und einem Daten-Nachrichtenkanal darstellt. Der Nachrichtenkanal führt Datennachrichten mit einem Kopf, der eine virtuelle Adresse angibt. Die Kanal-Schnittstellenschaltung nach der Erfindung ist programmierbar und übersetzt dynamisch den Kopfabschnitt der empfangenen Datennachricht aus einer virtuellen Adresse in eine Hardware- oder Bauteil-Speicheradresse, die zur Aktivierung einer angegebenen Speicherstelle im Prozessorspeicher benutzt wird. Der Datenteil der Nachricht wird dann direkt, d.h. in direktem Speicherzugriff (DMA), in diese Speicherstelle eingegeben,und die jeweiligen Puffer-Hinweiszeichen werden zurückgestellt. Nur wenn eine vollständige Datennachricht aufgenommen und im Prozessor speicher abgelegt ist, erzeugt die Kanal-Schnittstellenschaltung eine Prozessor-Unterbrechung, um den

-δ-

Prozessor davon in Kenntnis zu setzen, daß eine vollständige Datennachricht jetzt in seinem Speicher abgelegt ist. Demgemäß führt die Kanal-Schnittstellenschaltung nach der Erfindung alle Datenempfangsaufgaben einschließ-■ lieh einer Nachrichtenspeicherung und Verkettung durch, ohne daß die Einschaltung des zugeordneten Prozessors erforderlich ist. Dadurch wird Prozessor-Realzeit eingespart und die Geschwindigkeit der Datenübertragung zwischen dem Nachrichtenkanal und dem Prozessor erhöht, da keine Verzögerung dadurch eintritt, daß der Prozessor jede Datennachricht ansprechen muß und sie entweder in seinem Speicher ablegen oder Adresseninformationen liefern muß, wo die Datennachricht gespeichert werden soll.

Nachfolgend wird die Erfindung anhand der Zeichnungen beschrieben. Es zeigen:

Fig. 1 und 2 die Verbindungs-Schnittstellenschal-

tung nach der Erfindung; Fig. 3 den Aufbau einer bei der Erfindung benutzten-

Lese-Schreib-Warteschlange ; Fig. 4 die Zusammengehörigkeit der Fig. 1 und 2; Fig. 5 die Verbindung der Kanal-Schnittstellenschaltung mit dem Prozessor und dem Prozessorspeicher.

Die vorliegende Kanal-Schnittstellenschaltung 100 dient zur Verbindung eines Nachrichtenkanals 120 mit einem Prozessor 101 und einem Prozessorspeicher 102 über die Adressen-, Daten- und Steuersammelleitungen des Prozessors 101 entsprechend der Darstellung in Fig. 5. Es wird angenommen, daß der Nachrichtenkanal 120 Datennachrichten mit einem Kopf führt, der die Prozessor-Bestimmungsadresse und eine virtuelle Kanalnummer angibt. Die Kanal-Schnittstellenschaltung 100 überwacht den Nachrichtenkanal 120 , um festzustellen, ob eine dieser Datennachrichten für den Prozessorspeicher 102 bestimmt ist. Wenn dies der Fall ist, so speichert die Kanal-Schnittstellenschaltung 100 die vom Nachrichtenkanal 120 aufgenommenen Datennachrichten direkt im Prozessorspeicher 102, ohne daß die Beteiligung des Prozessors 101 erforderlich ist.

Auf entsprechende Weise werden vom Prozessor 101 ausgehende Nachrichten, die auf dem Nachrichtenkanal 120 zu übertragen sind, im Prozessorspeicher 102 abgelegt, und die Kanal-Schnittstellenschaltung 101 greift direkt auf diese Datennachrichten im Prozessorspeicher 102 zu und gibt sie auf den Nachrichtenkanal 120 aus, ohne daß eine Beteiligung des Prozessors 101 erforderlich ist.

Lese-Sehreib-Wartschlangen Ein wesentlicher, bei der vorliegenden Anmeldung verwen-

IQ deter Bestandteil der Datenübertragung ist die Lese-Schreib-Warteschlange, von der ein Beispiel in Fig. 3 dargestellt ist. Diese Wart-eschlange ist in einfacher Weise ein Abschnitt des Prozessorspeichers 102, der durch den Prozessor 101 als Speicherort für Datennachrichten

Jg festgelegt worden ist, die empfangen oder ausgesendet werden sollen. Beim vorliegenden Ausführungsbeispiel werden Lese-Schreib-Warteschlangen für Nachrichten erstellt, die vom Übertragungskanal 120 kommen, sowie Lese-Schreib-Warteschlangen für Datennachrichten, die über e'en Nachrichtenkanal 120 ausgesendet werden sollen. Der Grundaufbau dieser Warteschlangen ist entsprechend der Darstellung in Fig. 3 einheitlich für diese Anwendungsfälle, und es ist zweckmäßig, jetzt den Aufbau der Lese-Schreib-Warteschlange zu erläutern. Die grundlegende Lese-Schreib-Warteschlange wird durch einen Satz von Warteschlangen-Daten beschrieben, die vier Zeiger (pointer) und ein Hinweiszeichen (semaphore) enthalten. Zwei dieser Zeiger definieren die Grenze der Warteschlange. Dabei handelt es sich um den Basiszeiger, der die Speicheradressensteile angibt, an der die Warteschlange anfängt, und um den Grenzzeiger, der die Speicheradressenstelle angibt, an der die Warteschlange endet. Die beiden übrigen Zeiger sind der Schreibzeiger und der Lesezeiger. Diese geben an, ob Nachrichten in die Warteschlange einge· schrieben bzw. aus ihr gelesen werden sollen. Für die Zwecke der vorliegenden Beschreibung gibt der Lesezeiger die Spoicheradressenstelle an, an der das erste Byte der nächsten Datennachricht gespeichert ist, die entweder

-δι zum Prozessor 101 oder zum Nachrichtenkanal 120 übertragen werden soll. Der Schreibzeiger gibt diejenige Speicheradressenstelle an, in welche das erste Byte der als nächstes empfangenen Datennachricht durch entweder den Prozessor 101 oder die Kanal-Schnittstellenschaltung 100 einzuschreiben ist.

Anhand von Fig. 3 erkennt man, daß sich diese Zeiger jedesmal dann ändern, wenn eine Schaltung auf die jeweilige Warteschlange zugreift. Bevor demgemäß ein Zugriff durch den Prozessor 101 oder die Kanal-Schnittstellenschaltung 100 auf eine Warteschlange stattfindet, werden alle entsprechenden Zeiger durch die anfordernde Schaltung gelesen, damit eine aktualisierte Zeigerinformation für die anfordernde Schaltung zur Verfugung steht.

Zur Vermeidung eventueller Probleme in Verbindung mit einem Warteschlangen-Konflikt wird das Hinweiszeichen benutzt und umfaßt generell ein bestimmtes Bitmuster, das in derjenigen Speicheradressenstelle abgelegt ist, die der durch den Grenzzeiger identifizierten Adressenbtelle unmittelbar folgt. Das Hinweiszeichen ist im wesentlichen eine Flagge, die einer einen Zugriff zur Warteschlange suchenden Schaltung angibt, ob die Warteschlange leer ist oder ob im Augenblick ein Zugriff durch eine andere Schaltung erfolgt. Auf diese Weise verhindert das Hinweiszeichen einen konkurrierenden Zugriff zu einer Warteschlange mit der zugeordneten Verwirrung aufgrund der flüchtigen Natur der Lese- und Schreibzeiger während gleichzeitiger Lese- und Schreiboperationen.

Ein weiteres Problem bei der Verwendung der Lese-Schreib-Warteschlangen ist das Überschreiben einer Warteschlange, bei dem neue Daten in eine vollständig gefüllte Warteschlange eingeschrieben werden, bevor die vorher gespeicherten Datennachrichten ausgelesen worden sind. Zur Verhinderung solcher Vorgänge kann das Hinweiszeichen benutzt werden, wobei eine Flagge gesetzt wird, die angibt, daß die Warteschlnnge voll ist, so daß neu eintreffende Datennachrichton nicht in die Warteschlange eingeschrieben werden. Eine alternative Schutzeinrichtung

kann darin bestehen, daß eine Speicherstelle oder Daten zelle zwischen den Lese- und Schreibzeigern leergelassen wird, vvenn die Warteschlange voll ist, und die Lese- und Schreibzeiger gleichzumachen, wenn die Warteschlange leer ist. Dadurch kann eine anfordernde Schaltung feststellen, ob die Warteschlange voll oder vollständig leer ist. Eine dritte, üblicherweise verwendete Möglichkeit besteht darin, daß die zugreifende Schaltung die Steuerung der Prozessor-Sammelleitungen übernimmt, wenn die Warteschlange voll wird, so daß eine andere Schaltung keinen Zugriff zum Speicher zwecks Einschreiben weiterer Datennachrichten gewinnen kann.

Auswahl einer,virtuellen Kanalnummer Ik das Verständnis der Schaltung zu erleichtern, wird die Ausgabe einer typischen Datennachricht beschrieben. Wie oben erwähnt, besitzen auf dem Nachrichtenkanal 120 übertragene Datennachrichten ein Kopf-Feld, das sowohl die Prozessor-Adresse als auch eine virtuelle Kanalnummer angibt. Die offensichtlich jetzt auftretende Frage lautet:

''Wie werden zwischen zwei Prozessoren übertragenen Datennachrichten virtuelle Kanalnummern zugeordnet?" Die Antwort darauf lautet, daß eine übliche Zwischenprozessor-Anfangsübertragungsanordnung vorhanden ist, die virtuelle Kanalnummern definiert. Der Prozessor T01 tritt mit einem anderen, an den Nachrichtenkanal 120 angeschalteten Prozessor (nicht gezeigt) in Verbindung, indem er einen Zugriff zu diesem anderen Prozessor ausführt und eine virtuelle Kanalnummer auswählt, die für diese Nachrichtenverbindung benutzt ivird. Der Zugriff wird dadurch ausgeübt, daß der Prozessor 101 eine Datennachricht auf den Übertragungskanal 120 ausübt, die die Adresse des Bestimmungsprozessors und eine virtuelle Kanalnummer Null enthält, welche dem Bestimmungsprozessor angibt, daß dies eine Anfangs-Aufbaunachricht ist, die für den Bestimmungsprozessor gedacht ist. Der Bestimmungsprozessor spricht auf die Anfangsnachricht vom Prozessor 101 auf ähnliche Weise an, indem er eine Daiennachricht über den Nachrichtenkanal 120 mit einem Kopf überträgt, der die Adresse

-ιοί des Prozessors 101 und eine virtuelle Kanalnummer Null enthält. Durch Austausch solcher Nachrichten bewirken der Prozessor 101 und der Bestimmungsprozessor die erforderliche Zusammenarbeit zur Identifizierung einer gemeinsam brauchbaren , virtuellen Kanalnummer und der jeweiligen Programme in ihren Systemen, die diese Verbindung anfordern.

Nachdem dann eine virtuelle Kanalnummer für eine bestimmte Verbindung von Prozessor zu Prozessor gewählt worden ist, wird diese Information in den Kopf der Daten nachricht eingegeben, und die vollständige Datennachricht wird im Prozessorspeicher 102 in der für abgehende Datennachricht benutzten Lese-Schreib-Warteschlange eingespeichert. Da alle abgehenden Datennachrichten einen gemeinsamen Bestimmungsort, nämlich den Nachrichtenkanal 120, haben, ist nur eine Lese-Schreib-Warteschlange für abgehende Datennachricht vorhanden, und alle abgehenden Datennachrichten werden dort abgelegt.
Sender - Fig. 1

Der abgehende oder Sendeteil der Kanal-Schnittstellenschaltung 100 ist in Fig. 1 dargestellt und wird durch das Ausgangszustands-Steuergerät 103 gesteuert. Dieses Steuergerät 103 kann auf vielerlei Weise verwirklicht werden. Die vorliegende Schaltungsanordnung benutzt einen Mikroprozessor für diese Funktion. Der Mikroprozessor wird auf bekannte Weise so programmiert, daß er die für die gemeinsame Operation der Kanal-Schnittstellenschaltung 100 erforderlichen Steuer- und Zeitsignale liefert.

Der Sendeabschnitt: der Kanal-Schnittstel]enschaltung 100 enthält eine Anzahl von Registern, die mit den verschiedenen, der abgehenden Lese-Schreib-Warteschlange zugeordneten Zeigern geladen werden. Dieses Laden der Register wird mittels des Steuergerätes 103 durchgeführt, das einen Zugriff zur abgehenden Lese-Schreib-Warteschlange im Prozessorspeicher 102 über die Steuer-, Adressen- und Datensammelleitungen des Prozessors anfordert. Wenn der Prozessor 101 den Zugriff gewährt, führt das Steuergerät 103 für den abgehenden Zustand über eine (nicht

gezeigte) Betätigungsader sequentiell folgende Vorgänge aus :
1) Laden des Basis-Zeigers in das Basiszeigerregister 111,

5. 2) Laden des Lese-Zeigers über den Wähler 112 in das Lesezeigerregister 110,

3) Laden des Grenzzeigers in das Grenzzeigerregister 108,

4) Laden des Schreibzeigers in das Schreibzeigerregister 106.

Das Steuergerät 103 gibt - abhängig von einer durch eine Vergleichsschaltung 107 durchgeführten Vergleichs operation - eine Datennachricht auf den Übertragungskanal 120, wenn eine solche Datennachricht in der abgehenden Lese-Schreib-Warteschlange gespeichert ist. Die Vergleichsschaltung 107 trifft diese Feststellung, indem sie den Inhalt des Lesezeigerregisters 110 mit dem Inhalt des Schreibzeigerregisters 106 vergleicht. Wenn die beiden Werte sich unterscheiden, gibt die Vergleichsschaltung 107 ein Logiksignal auf der Ader RWC zum Steuergerät 103, das angibt, daß die beiden Zeiger nicht gleich sind und demgemäß die abgehende Lese-Schreib-Warteschlange eine auszusendende Datennachricht enthält. Das Steuergerät T03 spricht auf dieses Logiksignal auf der Ader RWC durch Aktivieren der Ader DMA REQUEST an. Das entsprechende Signal wird der Steuersammelleitung des Prozessors zugeführt, um einen Zugriff zu den Sammelleitungen des Prozessors zu verlangen, so daß die Kanal-Schnittstellenschaltung 100 einen Zugriff auf den Prozessorspeicher 102 durchführen kann.

Speicherzugriff

Der Prozessor 101 gibt der Kanal-Schnittstellenschaltung 100 an, daß die Sammelleitungen des Prozessors zur Verfügung stehen, indem er das entsprechende Logiksignal auf die Ader DMA GRANT gibt. Aufgrund dieses Signals veranlaßt das Steuergerät 103 über die Adern ENABLE und READOUT das Lesezeigerregister 110, seinen Inhalt an den DMA-Adressenpuffer 104 auszugeben, der dann wiederum diese Adresse auf die Adressensammelleitung des Prozessors gibt.

Damit erfolgt ein Zugriff zu derjenigen Speicheradressenstelle im Prozessorspeicher 102, die das erste Byte der nächsten, auszusendenden Datennachricht enthält. Es wird in dieser Anlage angenommen, daß alle Datennachrichten 5· eine feste Länge besitzen. Daher wird der Wortzähler 105 dann durch das Steuergerät 103 zurückgestellt, das ein Betätigungssignal auf die Ader LOAD gibt. Bei dem vorliegenden Ausführungsbeispiel ist der Wortzähler 105 ein festverdrahteter Rückwärtszähler mit einem festen Zählbereich , der gleich der Länge der Standard-Datennachricht ist. Wenn demgemäß das Steuergerät 103 ein Zählsignal auf die zum Wortzähler 105 führende Ader CD gibt, wird dadurch der Zähler 105 veranlaßt, seinen Zähl wert um 1 zu erniedrigen. Dieser Vorgang läuft weiter, bis der Zählwert Null erreicht ist. Dadurch wird dann angezeigt, daß eine vollständige Datennachricht übertragen worden ist. Jedesmal dann, wenn der Zählwert im Wortzähler 105 vermindert wird, gibt das Steuergerät 103 ein Adressen-Inkrementsignal auf der Ader ADVANCE zum Lesezeigerregister 110. Auf diese Weise wird die im Lesezeigerregister 110 gespeicherte Adresse, die vom DMA-Adressenpuffer 104 auf die Adressensammelleitung des Prozessors gegeben wird, jeweils um eine Speicherstelle erhöht, bis eine vollständige Datennachricht ausgegeben worden ist. Dies wird dadurch angezeigt, daß der Wortzähler 105 ein Anzeigesignal Null über die Ader ZERO zum Steuergerät 103 überträgt.

Beim Anlegen jeder Bauteiladresse an die Adressensammelleitung des Prozessors wird der Inhalt der entsprechenden Speicherstelle im Prozessorspeicher 102 durch den Prozessorspeicher 102 auf die Datensammelleitung des Prozessors ausgegeben. Die Daten werden in die Datenverbindungs-Schnittstelle 119 eingegeben, wenn das Steuergerät 103 ein Betätigunj'ssignal auf die Ader LoADT gibt.

Die Daten werden dann in üblicher Weise von doi Datenverbindungs-Schnittstelle 119 auf den Nachrichtenkanal 120 ausgegeben, und zwar wiederum unter Steuerung des Steuergerätes 103 über die Ador TRANSMIT. Wenn die vollständige

-πι Datennachricht übertragen Ist, stellt sich das Steuergerät 103 selbst zurück und Liest wiederum die verschiedenen Zeiger in der abgehenden Lese-Schreib-Warteschlange, um festzustellen, ob dort eine weitere Nachricht gespeichert ist, die über den Nachrichtenkanal 120 übertragen werden soll.

Der Aufbau und die Arbeitsweise der Datenverbindungs-Schnittstellen 119 sind bekannt. Im einzelnen ist in der Zeitschrift "Electronic Design Magazine" vom

7. Juni 1979 ein Aufsatz mit dem Titel "Data Communications: Part 3" von Alan J. Weissberger, S. 98-104, erschienen, in welchen eine typische Kanalschnittstellenschaltung beschrieben ist. Die in der vorgenannten Veröffentlichung beschriebene Empfänger-Sender-Schaltung ist eine bekannte Schaltungsanordnung, mit deren Hilfe die Datenverbindungsschnittstelle 119 verwirklicht werden kann. Die Schaltungsanordnung arbeitet in bekannter Weise, nimmt die seriellen Digital-Datensignale auf, die auf dem Nach-richtenkanal 101 erscheinen, formt diese Signale zwecks Verwendung in der Kanal-Schnittstellenschaltung 100 um und entnimmt ihnen ein Taktsignal. Auf entsprechende Weise werden über den Nachrichtenkanal 120 zu übertragende Signale formatiert,und die Datenverbindungs-Schnittstelle 115 liefert die Zeitsteuerung.

Warteschlangen-Umlauf

Wenn bei der vorliegenden Anlage der Lesezeiger das Ende der Warteschlange erreicht, muß er wieder auf den Anfang der Warteschlange gebracht werden, da es sich hier um eine Umlauf-Warteschlange handelt, bei der Nachrichten nach dem Prinzip verarbeitet werden, daß zuerst eingegebene Nachrichten auch zuerst ausgegeben werden. Dieser Neuanfang wird erreicht, indem die Vergleichsschaltung 109 den Inhalt des Grenzzeigerregisters 108 und den Inhalt des Lesezeigerregisters 110 vergleicht. Wenn der Inhalt dieser beiden Register identisch ist, gibt die Vergleichsschaltung 109 ein Signal auf der Ader READ=LIMIT zum Steuergerät 103. Aufgrund ilieses Signals veranlaßt das Steuergerät 103 den Wähler 112 über die Ader SELECTION,

-14-

den Inhalt des Basiszeigerregisters 111 in das Lesezeigerregister 110 zu übertragen, das über die Ader LOADP betätigt worden ist. Dadurch wird der Lesezeiger wieder auf den Anfang der Warteschlange gebracht.

Ankommende Datennachrichtenschaltung - Fig. 2, Der ankommende Teil der Kanal-Schnittstellenschaltung

100 ist in Fig. 2 dargestellt. Er nimmt Datennachrichten vom Nachrichtenkanal 120 auf, deutet den Kopf abschnitt der Datennachricht und legt die für den Prozessor 101 bestimmten Datennachrichten im Prozessorspeicher 102 ab. Dieser Teil der Kanal-Schnittstellenschaltung 100 wird durch das Eingangs-Zustands-Steuergerät 201 gesteuert, das - wie das Ausgangszustands-Steuergerät 103 - ein Mikroprozessor sein kann. Tatsächlich könne beide Steuergeräte 201 und 103 aus gleichen Schaltungen bestehen, die mit zwei Programmen ausgestattet sind, nämlich einem für die Steuerung von ankommenden Datennachrichten und einem anderen für die Steuerung von abgehenden Datennachrichten .

Wie oben erläutert, umfaßt das Datennachrichtenformat einen Kopf, der die Adresse eines Bestimmungsprozessors und eine virtuelle Kanalnummer enthält, sowie die Daten selbst. Eine typische Prozessor-Zu-Prozessor-Verbindung wird entsprechend der obigen Beschreibung aufgebaut,und für die Erläuterung von Fig. 2 wird angenommen, daß die virtuellen Kanalnummern für eine Anzahl von Prozessor-Zu-Prozessor-Verbindungen bereits festgelegt sind und Datennachrichten auf dem Nachrichtenkanal 120 zum Prozessor 101 übertragen werden. Bei Einleitung einer Prozessor-Zu-Prozessor-Verbindung schreibt der Prozessor

101 die zugehörigen Informationen mit Bezug auf diese Verbindung in den Kanalsteuerspeicher 212 ein. Im einzelnen wird für jede auszuführende Prozessor-Zu-Prozessor-Verbindung eine Lese-Schreib-Warteschlange wie die in Fig. 3 gezeigte Warteschlange erzeugt. Demgemäß kann für ein Übertragungssystem mit 32 Kanälen der Kanalsteuer speicher 212 durch einen 32xn-Schreib-Lese-Speicher (RAM) verwirklicht werden, wobei η die Anzahl von Bits angibt,

die zur Identifizierung aller Eigenschaften dieser Verbindungen erforderlich sind.

Wie oben erläutert, umfaßt eine typische Lese-Schreib-Warteschlange einen Lesezeiger, einen Schreibzeiger, einen Basiszeiger und einen Grenzzeiger. Außerdem ist für jede Verbindung zusätzliche Information erforderlich , beispielsweise eine Unterbrechungsvektor Information, die die Adresse eines Bedienungsunterprogramms im Prozessor 101 enthält, die dann aufzurufen ist, wenn die Kanal-Schnittstellenschaltung 100 eine Datennachricht oder eine Anzahl η von Datennachrichten aufgenommen und im Prozessorspeicher 102 abgelegt hat. Weitere Informationen bezüglich der Kanaleigenschaften fallen unter die Überschrift "Zustand" , der ein allgemeiner Ausdruck für alle Wartungs- oder Identifizierungsinformationen ist, die der Prozessor 101 der jeweiligen Prozessor-Zu-Prozessor-Verbindung unter Benutzung dieses speziellen, virtuellen Kanals zuordnen will. Typische Zustands-Informationen sind ein Zählwert für die Anzahl der Übertragungsfehler, eine Identifizierung der Übertragungsart (Block-Übertragung, einfache Nachricht usw.) und der Zustand des Kanals, nämlich ob er für die Übertragung geöffnet oder geschlossen ist. Demgemäß erzeugt der Prozessor 101 in einem System mit 32 Kanälen 32 Lese-Schreib-Warteschlangen im Prozessorspeicher 102 und schreibt die oben angegebenen Informationen mit Bezug auf jede dieser Lese-Schreib-Warteschlangen über einen Speicherzugriffs-Multiplexer 213 in den Kanalsteuerspeicher 212 ein. Ein Zugriff durch den Prozessor 101 zu den im Kanalsteuerspeicher 212 abgelegten Informationen erfolgt über den Datenpuffer 211, wobei der Zugriff durch das Eingangszustands-Steuergerät 201 überwacht wird.

Zur weiteren Beschreibung des ankommenden Teils der Kanal-Schnittstellenschaltung 100 wird zweckmäßig die Aufnahme einer typischen Dateniiachricht vom Übertragungskanal 120 beschrieben. Wenn eine Datennachricht auf dem Nachrichtenkanal 120 erscheint, nimmt die Datenverbindungs-Schnittstelle 119 die übertragenen Bits auf und

decodiert den Kopfabschnitt der Datennachricht so weit, daß sie feststellen kann, ob der im Kopf genannte Bestimmungsprozessor der Prozessor 101 ist. Wenn die Datennachricht für den Prozessor 101 bestimmt ist, teilt die 5. Datenverbindungs-Schnittstelle 119 dies dem Eingangszustands-Steuergerät 201 über die Ader PA mit. Das Steuergerät 201 speichert dann mittels eines ßetätigungssignals auf der Ader LOADR die im Kopf enthaltene virtuelle Kanalnummer im Register 204 für virtuelle Kanalnummern ein.

Das Steuergerät 201 aktiviert den Kanalsteuerspeicher 212 über die Sammelleitung ENABLE,und die im Register 204 gespeicherte Adresse wird über die Adern ADDRESS und den Speicherzugriffs-Multiplexer 213Bden Adressenadern des Kanalspeichers 212 zugeführt. Das Anlegen der virtueilen Kanalnummer an diese Adressenadern bewirkt, daß alle relevanten Informationen bezüglich dieses virtuellen Kanals, die im Kanalsteuerspeicher 212 abgelegt sind, auf die in Fig. 2 dargestellte Speichersammelleitung aus-gegeben wird, die die Datenpuffer 211, die Multiplexer 209, 210 und den Kanalsteuerspeicher 212 verbinden.

Das Eingangszustands-Steuergerät 201 durchläuft eine Folge von Operationen bei der Aufnahme der Daten von der Datenverbindungs-Schnittstelle 119 und deren Einspeicherung in den Prozessorspeicher 102. Einer der ersten Schritte hierbei, ist der Vergleich der Lese- und Schreibzeiger, um - wie oben besprochen - festzustellen, ob die zugeordnete Lese-Schreib-Warteschlange voll ist. Dies wird mittels des Eingangszustands-Steuergerätes 201 erreicht, das die Lesezeiger- und Schreibzeigerinformation vom Kanalsteuerspeicher 212 über den A-Multiplexer 210 bzw. den B-Multiplexer 209 zur Arithmetik-Logikeinheit 208 führt. Die Einheit 208 führt eine übliche Vergleichsoperation durch, um festzustellen, ob die Lese- und Schreibzeiger gleich sind. Wenn sie nicht gleich sind, ist noch Platz in der Warteschlangc r.ur Aufnahme weiterer Datennachrichten vorhanden. Dieser Urnί tand \ i.rrl durch das entsprechende Logiksignal auf der Ader COMlARi: angegeben. Das Steuergerät 201 gibt - abhängig vom Signal

auf der Ader COMPARE - ein DMA-Anforderungssignal auf die Ader DMA REQUEST der Prozessor-Steuersammelleitung, um eine Zugriff zu den Sammelleitungen des Prozessors anzufordern. Der Prozessor 101 gibt das Eingehen auf die 5· Anforderung durch ein Logiksignal auf der Ader DMA GRANT an, wodurch das Steuergerät 201 veranlaßt wird, den Adressenpuffer 206 über die Leitung ENABLE zu aktivieren. Dadurch wird die durch den Kanalsteuerspeicher 212 ausgegebene Lesezeigerinformation über die Arithmetik-Logikeinheit 208 und den Adressenpuffer 206 zur Adressensammelleitung des Prozessors übertragen. In der Zwischenzeit werden die von der Datenverbindungs-Schnittstelle 119 empfangenen Daten im Datenpuffer 205 abgelegt und Byte für Byte auf die Datensammelleitung des Prozessors ausgegeben, wenn das Eingangszustands-Steuergerät 201 den Wortzähler 207 veranlaßt, die im Adressenspeicher 206 gespeicherte Bauteiladresse weiterzuschalten. Es werden also Daten in der dem virtuellen Kanal zugeordneten Lese-Schreib-Warteschlange eingespeichert, und der Schreibzeiger vrird weitergeschaltet, bis die vollständige Datennachricht in der Warteschlange abgespeichert ist. Dies wird dadurch angezeigt, daß der'Wortzähler 207 eine Anzeige Null über die Leitung ZER02 zum Steuergerät 201 zurückgibt. An diesem Punkt kehrt das Steuergerät 201 in seinen Anfangszustand zurück und wartet auf den Empfang einer weiteren Datennachricht auf dem Übertragungskanal 120. Da das Eingangszustands-Steuergerät 201 ein Mikroprozessor ist, kann es außerdem eine Anzahl von Wartungs-Unterprogrammen und/oder programmierten Unterbrechungen ausführen, um die im Zustandsteil des Kanal Steuer Speichers 212 abgelegten Daten auszunutzen, wie oben beschrieben. Auf diese Weise übernimmt die Kanal-Schnittstellenschaltung 100 die vollständige Steuerung für den Empfang und die Aussendung von Datennachrichten auf dem Nachrichtenkanal 120.

Claims

BLUMDACH · WESER -BERGEN · KRAMER ZWIRNER - HOFFMANN PATENTANWÄLTE IN MÜNCHEN UND WIESBADEN Palemconsult Rjdockestraße 43 8000 München 60 Telefon (089) £33603/885604 Telex 05-212313 Telegramme Patenlconsuli Patontconsull Sonnoiiberger Straße 43 6200 Wiesbaden Telefon (06121)562945/561998 Telex 04-186237 Telegramme Palentconsull Western Electric Gxnpany Incorporated Larson, A.L«. 2 New York, N.Y. 10Q38, USA Patentansprüche

1. Schnittstellen-Schaltungsanordnung zur Verbindung eines Prozessors und seines zugeordneten Speichers mit einem Datennachrichten führenden Nachrichtenkanal, wobei die Datennachrichten einen Kopf mit einer Bestimmungsadresse und einer virtuellen Kanalnummer besitzen und der Prozessor Daten-, Adressen- und Steuersammelleitungen aufweist,

dadurch gekennzeichnet ,

daß die Schnittstellen-Schaltungsanordnung Schnittstellenschaltungen (11.9, 204, 205) aufweist, die mit dem Nachrichtenkanal (120) verbunden sind und unter Ansprechen auf eine auf dem Kanal erscheinende Nachricht die Bestimmungsadresse decodieren und die virtuelle Kanalnummer ausgeben, wenn der Prozessor (101) die angegebene Bestimmungsstelle der Datennachricht ist, ferner einen mit den Schnittstellenschaltungen (119, 204, 205) verbundenen Kanalsteuerspeicher und -multiplexer (212, 213), der unter Ansprechen auf die Schnittstellen schaltungen (119, 204, 205) die virtuelle Kanalnummer ausgibt, um sie in eine eine Speicherstelle im Prozessorspeicher (102) identifizierende Bauteiladresse zu übersetzen, und
Puff ersclialtungen (206), die mit dem Kanalsteuerspeicher

München: R. Kramer Dipl.-Ing. · W, Weser Dipl.Phys. Derer, nat. · E. Hoffmann Dipl.-Ing. Wiesbaden: P. G. Blumbach Dipl.-Ing. · P, Bergen Prof. Dr, jur. Oipl.-Inc],, Pat.-Ass., Pat.-Anw. bis 1979 -G. Zwirner Dipl.-Ing. Dipl.-W.-Ing.

und -multiplexer (212, 213) sowie der Prozessor-Adressen sainmelleitung verbunden sind und unter Ansprechen auf die Bauteiladresse auf der Prozessor-Adressensammelleitung die identifizierte Speicherstelle im Prozessor- · speicher (102) aktiviert,

und daß die Schnittstellenschaltungen (119, 204, 205) mit der Prozessor-Datensammelleitung verbunden sind und bei Empfang der Datennachricht deren Datenteil direkt in der aktivierten Speicherstelle ablegt.

2. Schnittstellen-Schaltungsanordnung . nach Anspruch 1,

dadurch gekennzeichnet, daß der Kanalsteuerspeicher und -multiplexer (212, 213) zusätzlich auf die virtuelle Kanalnummer anspricht und gespeicherte Warteschlangendaten ausgibt, und daß die Schnittstellen-Schaltungsanordnung

(100) ferner Vergleichsschaltungen (208 bis 210) aufweist, die den Kanalsteuerspeicher und -multiplexer (212, 213) mit den Pufferschaltungen (206) verbinden und unter Ansprechen auf die Warteschlangendaten die Bauteiladresse an die Pufferschaltungen (206) geben, wenn die Warte Schlangendaten anzeigen, daß ausreichender Platz im Prozessorspeicher (102) zur Aufnahme der Datennachricht verfügbar ist.

3. Schnittstellen-Schaltungsanordnung nach Anspruch 1 und 2,

dadurch gekennzeichnet, daß die Kanalschnittstellen-Schaltungsanordnung (100) Eingangssteuerschaltungen (201, 207) aufweist, die mit den Pufferschaltungen (206) und den Schnittstellenschaltungen (119, 204, 205) verbunden sind und unter Ansprechen auf den Empfang der Datennachricht die in den Pufferschaltungen (206) gespeicherte Bauteiladresse synchron mit dem Empfang der Datennachricht weiterschalten.

4. Schnittstellen-Schaltungsanordnung nach Anspruch 3,

dadurch gekennzeichnet, daß die Eingangssteuerschaltungen (201, 207) ein Eingangs-Wortzählregister (207) enthalten, das unter Ansprechen auf den Empfang der Datennachricht

-3-

eine Wortende-Anzeige erzeugt, wenn die gesamte Datennachricht durch die Schnittstellenschaltungen (119, 204, 205) empfangen worden ist.

5. Schnittstellen-Schaltungsanordnung " nach Anspruch 4,

dadurch gekennzeichnet, daß der Kanalsteuerspeicher und -multiplexer (212, 213) außerdem mit den Daten-, Adressen- und Steuersammelleitungen verbunden ist, und daß die Eingangssteuerschaltungen (201, 207) unter Ansprechen auf die Wortende-Anzeige die im Kanalsteuerspeicher und -multiplexer (212, 213) gespeicherte Information über die Daten-, Adressen- und Steuersammelleitungen des Prozessors auf den neuesten Stand bringen.

6. Schnittstellen-Schaltungsanordnung nach Anspruch 1,

dadurch gekennzeichnet, daß die Schnittstellenschaltungen (119, 204, 205) einen Datenpuffer (205) enthalten, der mit den Eingangssteuerschaltungen (201, 207) verbunden ist und - abhängig davon - die empfangene Datennachricht. speichert und Byte für Byte auf die Datensammelleitung des Prozessors ausgibt.