Nothing Special   »   [go: up one dir, main page]

DE2542518B2 - Stromversorgungssystem fuer hochintegrierte halbleiterschaltungen - Google Patents

Stromversorgungssystem fuer hochintegrierte halbleiterschaltungen

Info

Publication number
DE2542518B2
DE2542518B2 DE19752542518 DE2542518A DE2542518B2 DE 2542518 B2 DE2542518 B2 DE 2542518B2 DE 19752542518 DE19752542518 DE 19752542518 DE 2542518 A DE2542518 A DE 2542518A DE 2542518 B2 DE2542518 B2 DE 2542518B2
Authority
DE
Germany
Prior art keywords
power supply
layer
chip
semiconductor
metallization
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE19752542518
Other languages
English (en)
Other versions
DE2542518C3 (de
DE2542518A1 (de
Inventor
William Arthur South Wonston Winchester Hampshire Warwick (Großbritannien)
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of DE2542518A1 publication Critical patent/DE2542518A1/de
Publication of DE2542518B2 publication Critical patent/DE2542518B2/de
Application granted granted Critical
Publication of DE2542518C3 publication Critical patent/DE2542518C3/de
Granted legal-status Critical Current

Links

Classifications

    • H01L27/0214—
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5383—Multilayer substrates
    • H01L27/00—
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01012—Magnesium [Mg]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01039—Yttrium [Y]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01056—Barium [Ba]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01061—Promethium [Pm]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1203—Rectifying Diode
    • H01L2924/12033—Gunn diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30105—Capacitance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30107—Inductance

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)

Description

bereits aus der DT-AS 17 65 632 bekannt, eine hochintegrierte Schaltung aus in Zeilen und Spalten 15 matrixartig angeordneten, einheitlich aufgebauten Zellen herzustellen, deren Spannungsversorgung dabei über eine Anzahl sich zwischen den Zeilenpaaren erstreckende Versorgungsleitungen erfolgt, die , . , mäanderförmig angeordnet einen durchgehenden Lei-
davon getrennte Spannung führende Leitung (10; 16) 20 tungsstrang bilden. Obgleich auf der Oberfläche oder in aufweist der Oberfläche des Halbleiterplättchens gebildete
2. Stromversorgungssystem nach Anspruch 1, Leiterbahnen im allgemeinen durchaus als Signalleitundadurch gekennzeichnet, daß jede Stromversor- gen brauchbar sind, können sie doch in manchen Fällen gungsleitung (4) aus einer Anzahl von hintereinander nicht dick oder nicht breit genug sein, um für die angeordneten Stromversorgungselementen (6) be- 25 Spannungsversorgung der in dem Halbleiterplättchen steht, daß die einzelnen Stromversorgungselemente gebildeten verschiedenen Bauelemente zu dienen,
miteinander über auf dem Substrat (1) angebrachte
Leitungen (5; 5', 5"; 21) verbunden sind, die sich
zwischen
sorgungselement (6) als Teil einer Stromversorgungsleitung (4) in Längsrichtung eines Kanals (3) auf dem Substrat (1) befestigt ist und nach unten ragende Kontaktelemente (18, 23) aufweist, die mit ausgewählten Kontaktbereichen (31) verbunden sind, und daß jedes Stromversorgungselement (6) mindestens eine Erd- oder Masseieitung (8) und mindestens eine durch eine Isolierschicht (9; 15)
den Stromversorgungselementen und deren Kontaktelementen erstrecken.
3. Stromversorgungssystem nach einem der Ansprüche 1 oder 2, dadurch gekennzeichnet, daß die Leiterbahnen (5; 21) zur Verringerung einer gegenseitigen Störung durch die benachbarten Signalleitungen besonders geformt sind.
4. Stromversorgungssystem nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, daß jedes Stromversorgungselement (6) mindestens zwei integrierte Schaltungen (2) überspannt
5. Stromversorgungssystem nach einem der Ansprüche 1 bis 4, dadurch gekennzeichnet, daß jedes Stromversorgungselement (6) aus einem Chip (7) aus Halbleitermaterial besteht, welches mit einer ersten Metallisierungsschicht (8) mit einer dariiberliegenden isolierenden Schicht (9; 15) und einer zweiten Metallisierungsschicht (10; 16) sowie einer isolierenden Schutzschicht (11; 17) überzogen ist.
6. Stromversorgungssystem nach Anspruch 5, dadurch gekennzeichnet, daß das Halbleitermaterial aus Silicium und die erste Metallisierungsschicht aus Aluminium besteht.
7. Stromversorgungssystem nach Anspruch 6, dadurch gekennzeichnet, daß das Dielektrikum aus Aluminiumoxid, Siliciumdioxid oder Bariumtitanat besteht.
8. Stromversorgungssystem nach Anspruch 5, dadurch gekennzeichnet, daß die zweite Metallisierungsschicht aus mehreren voneinander getrennten Leiterbahnen besteht, über die unterschiedliche Spannungen zuführbar sind.
>ie Erfindung betrifft ein Stromversorgungssystem (lochintegrierte Halbleiterschaitungen, die auf einem bleitersubstrat in Reihen mit dazwischenliegenden lälen angeordnet sind, wobei jede integrierte Demgemäß liegt der Erfindung die Aufgabe zugrunde, ein Stroirversorgungssystem für hochintegrierte Halbleiterschaitungen anzugeben, bei dem Dicke und Breite der Leitterbahnen so ;;usgebildet sein sollen, daß die zu erwartenden Ströme abgeleitet und die zwischen den verschiedenen Bereichen auf dem Halbleitersubstrat zu erwartenden Spannungsverluste verringert werden und bei dem die Halbleiterplättchen auf dem Halbleitersubstrat kapazitiv entkoppelt sind.
Gemäß der vorliegenden Erfindung besteht ein Stromversorgungssystem für hochintegrierte Halbleiterschaitungen, die auf einem Halbleitersubstrat in Reihen mit dazwischenliegenden Kanälen angeordnet sind, wobei jede integrierte Schaltung mit Anschlüssen für die Stromversorgung versehen ist, darin, daß mindestens ein Stromversorgungselement als Teil einer Stromversorgungsleitung in Längsrichtung eines Kanals auf dem Substrat befestigt ist und nach unten ragende Kontaktelemenite aufweist, die mit ausgewählten Kontaktbereichen verbunden sind, und daß jedes Stromversorgungselement mindestens eine Erd- oder Masseleitung und mindestens eine durch eine Isolierschicht davon getrennte Spannung führende Leitung aufweist.
Vorzugsweise ist die Anordnung dabei so getroffen, daß die Leiterbahnen zur Verringerung einer gegenseitigen Störung durch die benachbarten Signalleitungen besonders geformt sind.
Die Erfindung wird nunmehr anhand von Ausführungsbeispielen in Verbindung mit den beigefügten Zeichnungen näher beschrieben.
In den Zeichnungen zeigt
F i g. 1 schematisch ein Halbleiterplättchen in Draufsicht,
F i g. 2 schematisch eine vergrößerte Teilansicht des in F i g. 1 gezeigten Halbleiterplättchens,
F i g. 3 eine Querschnittsansicht längs der Linie III-II1 in F i g. 2,
F i g. 4 eine Querschnittsansicht durch eine Stromversorgungsleitung gemäß einer ersten Ausführungsform,
F i g. 5 eine Querschnittsansicht durch eine zweite Ausfühiungsform einer Stromversorgungsleitung,
F i g. 6 eine andere Form einer Verdrahtung mit einer
!tromversorgungsleitung,
F i g. 7 eine Draufsicht zur Darstellung, wie Stromveriorgungsanschlüsse zu den integrierten Schaltungen des Halbleiterplättchens gerührt werden können,
Fig.8 eine Querschnittsansicht längs der Linie VIIl-VlII in F ig. 7,
F i g. 9 ein Blockschaltbild eines typischen Stromversorgungssystems für ein Halbleiter-Schaltungsplättchen,
F i g. 10 eine Ersatzschaltung der in F i g. 7 dargestellten Stromversorgung,
Fig.lt eine Draufsicht auf einen Teil einer Leiterebene einer Stromversorgungsleitung.
In F i g. 1 ist ein Halbleiterschaltungsplättchen 1 aus Silicium dargestellt, auf dem eine Anzahl integrierter Schaltungen 2 in Zeilen und Spalten angeordnet ist Jede integrierte Schaltung besteht aus vielen Tausenden einzelner Halbleiterbauelemente, die für eine bestimmte Schaltung miteinander verbunden sind. Einige der Schaltungen 2 können dabei arithmetische logische Einheiten einer Datenverarbeitungsanlage darstellen, während andere Schaltungen 2 als Speicher dienen. Alle integrierten Schaltungen 2 sind voneinander elektrisch isoliert mit Ausnahme der Querverbindungen zu anderen Schaltungen über Leiterbahnen, die hier nicht gezeigt sind und die auf der Oberfläche des Halbleiterplättchens verlaufen. Das gesamte Halbleiterplättchen kann damit eine vollständige zentrale Recheneinheit sein.
Die Oberfläche des Halbleiterplättchens ist ncrmalerweise mit einer Schicht aus isolierendem Material, wie z. B. Siliciumdioxid oder Siliciumnitrid überzogen, das nicht nur das darunterliegende Halbleitermaterial und die PN-Übergänge schützt, sondern auch als Träger für eine leitende Verdrahtung oder für Leiterbahnen dient, die die verschiedenen, auf dem Halbleiterplättchen befindlichen integrierten Schaltungen miteinander verbinden. Die Menge der hier vorhandenen Verbindungsleitungen hängt natürlich ve λ der Komplexität der Schaltungen ab, ist jedoch normalerweise in zwei oder drei Metallisierungsebenen untergebracht In der vorliegenden Ausführungsform weist das Halbleiterplättchen drei Ebenen von Metallisierungen auf, auf die noch Bezug genommen wird.
Die elektrischen Verbindungen innerhalb einer Schaltung 2 werden auf der Oberfläche des Halbleiterplättchens innerhalb der Grenzen der Schaltung hergestellt. Die zwischen den Zeilen und Spalten der Schaltungen 2 vorhandenen Kanäle 3 sind für elektrische Verbindungen zwischen verschiedenen Schaltungen 2 sowie von und nach den Eingangs- und Ausgangs-Anschlußstiften oder Kontakten auf dem Halbleiterplättchen, die in der F i g. 1 nicht gezeigt sind, vorgesehen. Anstelle metallisierter Leiterbahnen auf der Oberfläche des Halbleiterplättchans können für die verschiedenen Schaltverbindungen auch hochdotierte Leiterbahnen innerhalb der Oberfläche des Halbleiterplättchens gebildet werden.
Man erkennt weiterhin aus Fig. 1, daß auf dem Halbleiterplättchen 1 längs der Kanäle 3 zwischen den ^0 integrierten Schaltungen 2 Stromversorgungsleitungen 4 vorgesehen sind. Jede Stromversorgungsleitung 4 besteht aus einzelnen Abschnitten metallisierter Leitungen 5, die über einzelne Chips 6 miteinander verbunden sind. ^5
Dies erkennt man deutlicher aus den F i g. 2 und 3, in denen eine vergrößerte Draufsicht bzw. eine Quer- «>hnittsansicht eines Teils des in F i g. 1 gezeigten Halbleiterplättchens dargestellt sind. In der einfachsten Form besteht jede Stromversorgungsleitung 4 aus Verbindungsleitungen 5', die an einer Spannungsversorgung angeschlossen sind und einer Verbindungsleitung 5", die mit Erde oder Masse verbunden ist Der Stromversorgungschip 6, der die Verbindungsleitungen 5'-5' und 5"-5" miteinander verbindet besteht aus mindestens zwei Metallisierungsebenen, die durch eine Isolationsschicht voneinander getrennt sind.
Die metallischen Verbindungsleitungen 5 sind oben auf der isolierten Oberfläche des Plättchens 1 angebracht Zur gleichen Zeit werden auch Anschlußleitungen 20 auf der oberen Oberfläche für die Spannungszufuhr von der Stromversorgungsleitung 4 nach den einzelnen integrierten Schaltungen 2 aufgebracht Die Leitungen 5 und 20 stellen dabei die dritte Ebene der Metallisierung des Halbleiterplättchens 1 dar.
Fig.4 zeigt eine Querschnittsansicht einer Ausführungsform eines Stromversorgungschips 6, bestehend aus einem Träger 7 aus Silicium, auf dem eine Schicht 8 aus Aluminium, beispielsweise durch Aufdampfen im Vakuum, aufgebracht worden ist Die Aluminiumschicht 8 kann dabei als Erdleitung oder Masseleitung für die Stromversorgungsleitung dienen. Über der Aluminiumschicht 8 ist eine Schicht 9 aus Isoliermaterial, wie z. B. Siliciumdioxid, angebracht, die beispielsweise durch Kathodenzerstäubung aufgebracht sein kann. Eine zweite Schicht 10 aus Aluminium wird über der Isolierschicht 9 hergestellt und diese zweite Aluminiumschicht 10 ist dann von einer weiteren Schicht 11 aus Isoliermaterial, wie z. B. Siliciumdioxid überzogen, das dem Schutz der Aluminiumschicht 10 dient
In der einfachsten Form kann die Aluminiumschicht 10 nur eine Spannung führen, in der Praxis wird diese Schicht jedoch in eine Anzahl voneinander getrennter metallischer Leitungszüge aufgetrennt sein, deren jeder eine bestimmte Spannung führt. Ein Ausführungsbeispiel dieser Art ist in Fig. 11 gezeigt. Man erkennt aus Fig.4, daß Kontaktflächen 12 und 13 mit den Aluminiumschichten 10 bzw. 8 in Verbindung stehen. Wenn beispielsweise die Schicht 10 aus einer Anzahl von metallisierten Leiterbahnen besteht, sind selbstverständlich gesonderte Kontaktflächen notwendig. Werden eine größere Anzahl unterschiedlicher Spannungspegel benötigt, dann kann man mehr als zwei Metallisterungsebenen verwenden. Das hätte jedoch wiederum den Nachteil, daß sich aus kapazitiven Entkopplungseffekten Schwierigkeiten einstellen könnten. Die öffnungen in den verschiedenen isolierenden und elektrisch leitenden Schichten können durch übliche photolithographische Verfahren hergestellt werden.
Fig. 11 zeigt wie eine Schicht 10 für zwei verschiedene Spannungswerte unterteilt werden kann Die Schicht 10 besteht dabei aus zwei Metallisierungsbereichen 44 und 45, die auf der Isolierschicht 9 gebildet sind. Den Bereichen 44 und 45 sind Kontaktflächen Ai bzw. 47 zugeordnet die der Herstellung einei Verbindung zwischen den Bereichen 44 und 45 und der zugeordneten, auf dem Halbleiterplättchen gebildetei Verbindungsleitungen dienen. Eine Kowtaktverbindun) mit der darunterliegenden Erd- oder Masseleitung laß sich über Kontaktbereiche 48 herstellen. Über di Kontaktbereiche 49, die mit der Masseebene i Verbindung stehen, und über die Bereiche 44 sind sech Erd- oder Masseverbindungen, drei Anschlüsse an eine ersten Spannungspegel und zwei Anschlüsse an eine zweiten Spannungspegel möglich, die mit einer Grupp von Anschlußleitungen 20 (Fig. 2) verbunden werde
können. Über die Kontaktbereiche 50 sind ebenfalls sechs Erd- oder Masseverbindungen, drei Anschlüsse an einen ersten Spannungspegel und zwei Anschlüsse an einen zweiten Spannungspegel möglich, die mit einer weiteren Gruppe von Stromversorgungsleitungen verbunden werden können, wenn das Stromversorgungschip auf dem Halbleiterplättchen befestigt wird.
Man kann auch noch mehr Anschlüsse an unterschiedliche Spannungen dadurch he; stellen, daß man die Schicht 10 mit ihren metallisierten Bereichen noch mehr untergliedert.
Für das Substrat 7 wird man vorzugsweise Silicium verwenden, da sich dann zusammen mit einem Siliciumplättchen keine thermischen Probleme ergeben können. Man kann selbstverständlich auch andere Trägermaterialien verwenden; man kann beispielsweise den Träger 7 aus Silicium und die Masseebene 8 durch einen einzigen Träger aus leitendem Material ersetzen.
Aus einem Plättchen aus Silicium können viele dieser Stromversorgungschips hergestellt werden, wobei jedes m> Chip etwa 6 mm breit und 13 mm lang ist Da die Verdrahtung auf dem Stromversorgungschip nur der Stromversorgung dient und keine logischen oder anderen Signale führt, sind keine Kompromisse bezüglich der Stärke der Leitungen erforderlich.
F i g. 5 zeigt eine bevorzugte Ausführungsform dieses Chips, die besonders gut herstellbar ist Wie bei der in Fig.4 gezeigten Anordnung trägt ein aus Silicium bestehendes Substrat 7 eine Schicht 8 aus Aluminium. Mit Ausnahme des Bereichs 14, an dem später ein elektrischer Anschluß hergestellt werden soll, wird die Oberfläche der Aluminiumschicht 8 anodisiert, so daß sich darauf eine isolierende Schicht 15 aus Aluminium oxid bildet Eine Schicht 16 aus Aluminium wird über der Oxidschicht 15 hergestellt, und schließlich wird über der Aluminiumschicht 16 eine isolierende Schicht 17 aufgebracht Vorzugsweise besteht die isolierende Schicht 17 aus Siliciumdioxid. Die Schicht 17 kann auch durch selektive Anodisierung der Schicht 16 hergestellt werden. Kontaktbereiche 18 und 19 vervollständigen den Aufbau.
Da die Kanäle 3 außerdem noch eine zweite und möglicherweise eine erste Metailisierungsebene für die Verteilung der Signale enthalten, kann es erwünscht sein, Schritte zu unternehmen, durch die eine unerwünschte Kopplung zwischen den Stromversorgungs-Verbindungsleitungen 5 und der darunterliegenden Verdrahtung vermieden wird. Zu diesem Zweck können die Verbindungsleitungen 5 in F i g. 2 durch die in F i g. 6 und 7 dargestellten C-förmigen Verbindungsleitungen 21 ersetzt werden. Zum Schutz und zur Passivierung der Metallisierung 5 bzw. 21 und 20, wird die Oberfläche des Halbleiters mit einer Schicht aus Isoliermaterial (nicht gezeigt), beispielsweise aus Siliciumdioxid, fiberzogen. Bohrungen 22 werden dann in die Passivierungsschicht SS eingeätzt, so daß dadurch ein Kontakt mit der darunterliegenden Metallisierung hergestellt werden kann.
Das Stromversorgungschip 6 wird auf dem Halbleiterplättchen 1 als umgekehrtes Chip nach der sogenannten Flip-Chip-Technik aufgesetzt, wobei die Kontaktflächen des Chips 6 in elektrische Kontaktberührung mit den Kontaktflächen auf dem Halbleiterplättchen kommen, die mit der dritten Ebene der Metallisierung durch die Bohrungen 22 in Verbindung stehen. Dabei lassen sich eine Reihe von Verfahren zum Befestigen der Chips einsetzen. Beispielsweise kann ein Kontakt über kleine metallische Kügelchen hergestellt werden, die dann eine elektrisch leitende Verbindung zwischen den Kontaktflächen auf dem Chip 6 und den Kontaktbereichen auf den Leitungen 5 und 20 herstellen. Vorzugsweise werden aber die Stromversorgungschips auf dem Halbleiterplättchen durch Rückfließen des Lotes befestigt
Um eine unerwünscht hohe Stromdichte an den Kontaktbereichen zu umgehen, kann es notwendig sein, mehr als einen Kontaktbereich auf jeder Anschlußleitung 20 oder für jede Verbindungsleitung 5 zu verwenden.
Fig.7 zeigt eine Draufsicht, aus der die soeben beschriebene Anordnung deutlicher zu erkennen ist, wobei allerdings die Kontaktbereiche des Stromversorgungschips 6 der besseren Klarheit halber hier weggelassen sind. Fig.8 ist eine Querschnittsansicht längs der Linie VHI-VIII in Fig.7 und dient der Darstellung der verschiedenen Ebenen der Metallisierung. In F i g. 7 liegt zwischen den Zeilen der einzelnen integrierten Schaltungen 2 ein Teil einer Stromversorgungsleitung, die aus einer C-förmigen Verbindungsleitung 21 und einem Stromversorgungschip 6 bestehen. Anschlußleitungen 20 dienen der Spannungsversorgung von unterhalb des Chips 6 liegenden Kontaktbereichen nach den integrierten Schaltungen 2. Wie man klar aus F i g. 8 erkennt, sind die Anschlußleitungen 20 ein Teil der dritten Metailisierungsebene des Plättchens 1.
Um die integrierten Schaltungen 2 herum sind die Eingangs/Ausgangs-Anschlüsse 24 angeordnet, die Teil der zweiten Metallisierungsebene des Plättchens 1 sind. Zur Darstellung der Verträglichkeit der Stromversorgungschiptechnik mit dem Ersatz fehlerhafter Chips ist ein solches Austauschchip 2R auf dem Plättchen befestigt, das dem Ersatz einer integrierten Schaltung 2 dient die unbrauchbar war. Dieses als Ersatz dienende Chip 2/? ist spiegelbildlich zu der integrierten Schaltung 2 aufgebaut, die es ersetzen soll (die Darstellung ist in der Zeichnung dabei vereinfacht). Wenn also das Austauschchip 2R umgedreht und, wie dargestellt, befestigt ist dann sind seine Kontaktbereiche mit den entsprechenden Kontaktbereichen auf dem Halbleiterplättchen 1 ausgerichtet
Zweckmäßigerweise wird man das Ersatzchip 2R und die Stromversorgungschips 6 gleichzeitig durch Rückfließenlassen des Lotes mit dem Halbleiterplättchen verbinden, wie dies im Zusammenhang mit Fig.8 beschrieben wurde. Das Plättchen 1 ist mit einer Schicht 25 aus dielektrischem Material, beispielsweise Siliciumdioxid überzogen, das die Oberfläche des Halbleiterplättchens schützt und außerdem die erste Metallisierungsebene 26, die beispielsweise aus Aluminium besteht, trägt Die Metailisierungsebene 26 ist natürlich an verschiedenen Punkten über nicht dargestellte Öffnungen oder Bohrungen in der Schicht 25 mit der Oberfläche des Halbleiterplättchens verbunden. Eine zweite Schicht 27 aus dielektrischem Material überdeckt die erste Ebene der Metallisierung 26. Auf der dielektrischen Schicht 27 ist eine zweite Metallisierungsebene 28 vorgesehen, die die Eingangs/Ausgangs-Anschlüsse 24 enthält In der in Fig.8 gezeigten Anordnung ist der Eingangs/Ausgangs-AnschluB 24 außerhalb der integrierten Schaltung 2 mit der ersten Metallisierungsebene verbunden. Selbstverständlich kann eine derartige Verbindung auch innerhalb der integrierten Schaltung 2 hergestellt sein.
Die Metallisierungsebene 28 ist von einer Schicht 29 aus dielektrischem Material fiberzogen, das die dritte Metallisierungsebene 30 auf seiner Oberfläche trägt Die
dritte Metallisierungsebene 30 enthält die Verlbindungsleitungen 5 (in F i g. G nicht gezeigt) und die Anschlußleitungen 20, von denen eine eine Verbindung zwischen dem Eingangs/Ausgangs-Anschluß 24 und dem Kontaktbereich 31 herstellt. Das ganze wird abschließend mit einer Schicht 32 aus dielektrischem Material überzogen, die dem Korrosionsschutz dient. Die verschiedenen Metallisierungsebenen 26. Ji und 30 sowie die verschiedenen dielektrischen Schichten 25,27, 29 un<i 32 können genau wie die in diesen Schichten erforderlichen Öffnungen und Bohrungen in üblicher Weise hergestellt werden. Normalerweise bestehen die Metallisierungen aus Aluminium, und die dielektrischen Schichten bestehen aus Siliciumdioxid.
Fig.9 zeigt ein Blockschaltbild zur Darstellung der Stromversorgungsleitung 4 auf dem Halbleiterplättchen 1. Die Lasten 1 bis 4 stellen dabei die verschiedenen integrierten Schaltungen 2 dar, die Blocks ML stellen die metallischen Leitungen 5 oder 21 dar, ein Block '/2 BC stellt die Hälfte eines Chips 6 und der Block 11 die von den Chips 6 nach den integrierten Schaltungen 2 führenden Anschlußleitungen 20 dar.
In F i g. 10 ist ein Ersatzschaltbild gezeigt, bei dem die verschiedenen Werte für die Widerstände, Induktivitäten und Kapazitäten einer bestimmten Ausführungsform einer Stromversorgungsleitung dargestellt sind. Innerhalb jeder Anschlußleitung F stellt der Abschnitt F' die Verbindung von der Stromversorgungsleitung und ihren Anschlüssen nach durchmetallisierten Bohrungen in der dritten Metallisierungsebene dar, F"stellt die Verbindung der ersten Metallisierungsebene mit der integrierten Schaltung und F'" die Metallisierung innerhalb der integrierten Schaltung dar. Die hier gegebenen Werte der einzelnen Schaltelemente sind nur ein Beispiel und ergeben sich dann, wenn jedes Stromversorgungschip aus einem Siliciumplättchen von 6,35 χ 13,335 mm besteht, das zwei Aluminiumschichten von 6,35 χ 12,7 mm trägt, die durch eine 635 μηι starke Schicht aus Aluminiumoxid getrennt sind, wobei die Aluminiumschichten einen spezifischen Flächenwiderstand von 10 Milliohm/Quadrat aufweisen. Die Verbinüangsleitungen sollen hierbei, wie in Fig.6 gezeigt C-förmig sein und die Abmessungen 5=6,096 mm, W= 2,54 mm, L=3,556 mm und i=0,254 mm aufweisen, wobei der spezifische Flächenwiderstand der Metallisierung wiederum 10 Milliohm/Quadrat sein soll. An der Kante des Plättchens soll die Anschlußleitung eine Breite von 2,54 mm und eine Länge von 3,81 mm aufweisen. Die Anschlußleitungen sollen eine Breite von 0,508 mm und eine Länge von 2^54 mm von dem Anschluß des Stromversorgungschips nach dem Anschluß der integrierten Schaltung aufweisen. Die Verbindung zwischen dem Anschluß der integrierten Schaltung und der Kante dieser Schaltung soll 0,6858 mm lang und 0,508 mm breit sein.
Da die hier beschriebene Stromversorgungsleitung als Übertragungsleitung anzusehen ist, eignet sie sich insbesondere für integrierte Schaltungen, die impulsmäßig mit Strom versorgt werden, anstelle eines ständig anliegenden Gleichspannungspotentials. Bei der Auswahl der isolierenden Schichten auf den Stromverteilungschips, welche die beiden Metallisierungsebenen voneinander trennt, sollte darauf geachtet werden, daß zwischen den beiden Metallisierungsebenen eine möglichst hohe Kapazität entsteht Wie bereits erwähnt ist Aluminiumoxid sehr gut brauchbar, obgleich Glas, Siliciumdioxid Bariumtitanat oder andere Dielektrika ebenfalls verwendbar sind.
Die hier dargestellten Stromversorgungschips liefern jeweils die notwendigen Betriebsspannungen für vier integrierte Schaltungen 2. Selbstverständlich kann man, wenn man die Chips langer macht, mehr als zwei dieser integrierte! Schaltungen überspannen, so daß sechs oder acht integrierte Schaltungen durch ein Stromversorgungschip mit Betriebsspannungen versorgt werden können. Die Anzahl der von jedem Stromversorgungschip mit Betriebsspannungen zu versorgenden integrierten Schaltungen hängt lediglich davon ab, ob man derartige Chips herstellen und verarbeiten kann.
Diese Stromversorgungschips haben von sich aus eine sehr niedrige Induktivität, da die spannungsführenden Leitungen und die Erd- oder Masseleitungen einen Abstand von 5 bis ΙΟμιη voneinander haben, was von der Dicke der verwendeten Isolierung abhängt Wegen der hier verwendeten dickeren Metallisierung hat man längs der Stromversorgungschips nur einen geringen Spannungsabfall. Außerdem kann die Chipmetallicierung großflächig ausgeführt sein, so daß sich dadurch ebenfalls der Widerstand herabsetzen läßt ohne daß man dabei die bsi großflächigen Metallisierungen auf Halbleiterplättchen durch Bildung feinster Poren (pinhole-Effekt) auftretenden Schwierigkeiten zu befürchten hat Außerdem sieht man, daß die Verwendung der einzelnen Stromversorgungschips eine verteilte Entkopplung liefert, daß jeder Stromversorgungschip als Kapazität wirkt: mit einer aus Aluminiumoxid bestehenden 10 μπι starken Isolationsschicht ist eine Kapazität von 960 pF möglich.
Es wurde also ein sehr flexibles Stromverteilungsnetzwerk beschrieben, das sich sehr gut an die besonderen Bedürfnisse von integrierten Schaltungen anpassen läßt Durch die Verwendung von Stromversorgungschips lassen sich für den größeren Teil des Stromverteilungsnetzwerks die der Stromversorgung dienenden Leitungen in unmittelbarer Nähe zu den Masseleitungen oder Erdverbindungen anbringen.
Hierzu 6 Blatt Zeichnungen 709519/416

Claims (1)

Patentansprüche: Schaltung mit Anschlüssen für die Stromversorgunj versehen ist, die über Gruppen von Anschlußleitungei mit Kontaktbereichen verbunden sind. Ein Hauptteil der Kosten einer integrierten Schaltung ist die Unterbringung in den entsprechenden Gehäusen Man hat daher sehr große Anstrengungen unternom men, um mehr und mehr Halbleiterschaltungen in einen einzigen Gehäuse unterzubringen. Eine Hauptschwierigkeit beim dichten Packen vor
1. Strom Versorgungssystem für hochintegrierte Halbleiterschaitungen, die auf einem Halbleitersubstrat in Reihen mit dazwischenliegenden Kanälen angeordnet sind, wobei jede integrierte Schaltung mit Anschlüssen für die Stromversorgung versehen ist, die über Gruppen von Anschlußleitungen mit
Kontaktbereichen verbunden sind, dadurch ge- ίο Halbleiterschaltungsplättchen, auf denen eine vollstän· kennzeichnet, daß mindestens ein Stromver- dige Recheneinheit untergebracht sein kann, ist die (6) als Teil einer Stromversor- Spannungsversorgung innerhalb des Plättchens. Es isi
DE19752542518 1974-11-20 1975-09-24 Stromversorgungssystem fuer hochintegrierte halbleiterschaltungen Granted DE2542518B2 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
GB50342/74A GB1487945A (en) 1974-11-20 1974-11-20 Semiconductor integrated circuit devices

Publications (3)

Publication Number Publication Date
DE2542518A1 DE2542518A1 (de) 1976-08-12
DE2542518B2 true DE2542518B2 (de) 1977-05-12
DE2542518C3 DE2542518C3 (de) 1980-04-30

Family

ID=10455562

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19752542518 Granted DE2542518B2 (de) 1974-11-20 1975-09-24 Stromversorgungssystem fuer hochintegrierte halbleiterschaltungen

Country Status (11)

Country Link
US (1) US4021838A (de)
JP (1) JPS572183B2 (de)
CA (1) CA1038086A (de)
CH (1) CH594290A5 (de)
DE (1) DE2542518B2 (de)
ES (1) ES442615A1 (de)
FR (1) FR2292336A1 (de)
GB (1) GB1487945A (de)
IT (1) IT1042696B (de)
NL (1) NL7513483A (de)
SE (1) SE401754B (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1994001888A1 (de) * 1992-07-08 1994-01-20 Daimler Benz Ag Anordnung für die mehrfachverdrahtung von multichipmodulen

Families Citing this family (95)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5915183B2 (ja) * 1976-08-16 1984-04-07 株式会社日立製作所 マトリツクス配線基板
EP0007993A1 (de) * 1978-07-12 1980-02-20 Siemens Aktiengesellschaft Leiterplatte zur Halterung und elektrischen Verbindung von Halbleiterchips
US4516123A (en) * 1982-12-27 1985-05-07 At&T Bell Laboratories Integrated circuit including logic array with distributed ground connections
GB2137807B (en) * 1983-04-05 1987-08-12 Plessey Co Plc A semiconductor component and method of manufacture
US4575745A (en) * 1983-06-21 1986-03-11 Rca Corporation Tailorable standard cells and method for tailoring the performance of IC designs
US4583111A (en) * 1983-09-09 1986-04-15 Fairchild Semiconductor Corporation Integrated circuit chip wiring arrangement providing reduced circuit inductance and controlled voltage gradients
US4920454A (en) * 1983-09-15 1990-04-24 Mosaic Systems, Inc. Wafer scale package system and header and method of manufacture thereof
US4847732A (en) * 1983-09-15 1989-07-11 Mosaic Systems, Inc. Wafer and method of making same
US4649417A (en) * 1983-09-22 1987-03-10 International Business Machines Corporation Multiple voltage integrated circuit packaging substrate
US4833521A (en) * 1983-12-13 1989-05-23 Fairchild Camera & Instrument Corp. Means for reducing signal propagation losses in very large scale integrated circuits
WO1985003805A1 (en) * 1984-02-21 1985-08-29 Mosaic Systems, Inc. Monolithic wafer having interconnection system including programmable interconnection layer
EP0174950A4 (de) * 1984-02-21 1988-02-05 Mosaic Systems Inc Packungssystem auf halbleiterscheibenskala und leiter und verfahren zum herstellen derselben.
JPS61111561A (ja) * 1984-10-05 1986-05-29 Fujitsu Ltd 半導体装置
US4996584A (en) * 1985-01-31 1991-02-26 Gould, Inc. Thin-film electrical connections for integrated circuits
US4845542A (en) * 1987-03-19 1989-07-04 Unisys Corporation Interconnect for layered integrated circuit assembly
US4910574A (en) * 1987-04-30 1990-03-20 Ibm Corporation Porous circuit macro for semiconductor integrated circuits
US4901136A (en) * 1987-07-14 1990-02-13 General Electric Company Multi-chip interconnection package
JPH01225137A (ja) * 1988-03-04 1989-09-08 Toshiba Corp 半導体集積回路装置
GB2249428A (en) * 1988-08-11 1992-05-06 Plessey Co Plc Connections for led arrays
US5191405A (en) * 1988-12-23 1993-03-02 Matsushita Electric Industrial Co., Ltd. Three-dimensional stacked lsi
US5021869A (en) * 1988-12-27 1991-06-04 Hewlett-Packard Company Monolithic semiconductor chip interconnection technique and arrangement
DE68916784T2 (de) * 1989-04-20 1995-01-05 Ibm Integrierte Schaltungspackung.
JP2585799B2 (ja) * 1989-06-30 1997-02-26 株式会社東芝 半導体メモリ装置及びそのバーンイン方法
CA2034702A1 (en) * 1990-01-23 1991-07-24 Masanori Nishiguchi Method for packaging semiconductor device
US5068715A (en) * 1990-06-29 1991-11-26 Digital Equipment Corporation High-power, high-performance integrated circuit chip package
US5434453A (en) * 1991-04-26 1995-07-18 Hitachi, Ltd. Semiconductor integrated circuit device and computer system using the same
US5185652A (en) * 1991-05-28 1993-02-09 Ncr Corporation Electrical connection between buses on a semiconductor integrated circuit
JPH05183019A (ja) * 1991-12-27 1993-07-23 Hitachi Ltd 半導体装置およびその製造方法
US5454160A (en) * 1993-12-03 1995-10-03 Ncr Corporation Apparatus and method for stacking integrated circuit devices
FR2718571B1 (fr) * 1994-04-08 1996-05-15 Thomson Csf Composant hybride semiconducteur.
US6870272B2 (en) * 1994-09-20 2005-03-22 Tessera, Inc. Methods of making microelectronic assemblies including compliant interfaces
US6826827B1 (en) * 1994-12-29 2004-12-07 Tessera, Inc. Forming conductive posts by selective removal of conductive material
JPH08298269A (ja) * 1995-04-25 1996-11-12 Toshiba Microelectron Corp 半導体装置及びその製造方法
US6284563B1 (en) * 1995-10-31 2001-09-04 Tessera, Inc. Method of making compliant microelectronic assemblies
US6211572B1 (en) * 1995-10-31 2001-04-03 Tessera, Inc. Semiconductor chip package with fan-in leads
US5773897A (en) * 1997-02-21 1998-06-30 Raytheon Company Flip chip monolithic microwave integrated circuit with mushroom-shaped, solder-capped, plated metal bumps
US5815427A (en) * 1997-04-02 1998-09-29 Micron Technology, Inc. Modular memory circuit and method for forming same
US6687842B1 (en) 1997-04-02 2004-02-03 Tessera, Inc. Off-chip signal routing between multiply-connected on-chip electronic elements via external multiconductor transmission line on a dielectric element
AU6878398A (en) 1997-04-02 1998-10-22 Tessera, Inc. Chip with internal signal routing in external element
US6539484B1 (en) * 1997-12-18 2003-03-25 Intel Corporation Configurable power distribution circuit
US6310400B1 (en) * 1997-12-29 2001-10-30 Intel Corporation Apparatus for capacitively coupling electronic devices
JP3957237B2 (ja) * 1998-01-19 2007-08-15 富士通株式会社 集積回路装置モジュール
US6423623B1 (en) 1998-06-09 2002-07-23 Fairchild Semiconductor Corporation Low Resistance package for semiconductor devices
US6133634A (en) 1998-08-05 2000-10-17 Fairchild Semiconductor Corporation High performance flip chip package
US6965165B2 (en) * 1998-12-21 2005-11-15 Mou-Shiung Lin Top layers of metal for high performance IC's
US8421158B2 (en) * 1998-12-21 2013-04-16 Megica Corporation Chip structure with a passive device and method for forming the same
US6303423B1 (en) * 1998-12-21 2001-10-16 Megic Corporation Method for forming high performance system-on-chip using post passivation process
US7531417B2 (en) * 1998-12-21 2009-05-12 Megica Corporation High performance system-on-chip passive device using post passivation process
US8178435B2 (en) 1998-12-21 2012-05-15 Megica Corporation High performance system-on-chip inductor using post passivation process
US6869870B2 (en) * 1998-12-21 2005-03-22 Megic Corporation High performance system-on-chip discrete components using post passivation process
US6077766A (en) * 1999-06-25 2000-06-20 International Business Machines Corporation Variable thickness pads on a substrate surface
US6611050B1 (en) 2000-03-30 2003-08-26 International Business Machines Corporation Chip edge interconnect apparatus and method
US6624522B2 (en) * 2000-04-04 2003-09-23 International Rectifier Corporation Chip scale surface mounted device and process of manufacture
US6930397B2 (en) 2001-03-28 2005-08-16 International Rectifier Corporation Surface mounted package with die bottom spaced from support board
US7119447B2 (en) 2001-03-28 2006-10-10 International Rectifier Corporation Direct fet device for high frequency application
US7476964B2 (en) * 2001-06-18 2009-01-13 International Rectifier Corporation High voltage semiconductor device housing with increased clearance between housing can and die for improved flux flushing
US6582990B2 (en) 2001-08-24 2003-06-24 International Rectifier Corporation Wafer level underfill and interconnect process
US6759275B1 (en) * 2001-09-04 2004-07-06 Megic Corporation Method for making high-performance RF integrated circuits
US6784540B2 (en) 2001-10-10 2004-08-31 International Rectifier Corp. Semiconductor device package with improved cooling
US6673698B1 (en) 2002-01-19 2004-01-06 Megic Corporation Thin film semiconductor package utilizing a glass substrate with composite polymer/metal interconnect layers
TW584950B (en) 2001-12-31 2004-04-21 Megic Corp Chip packaging structure and process thereof
TW544882B (en) * 2001-12-31 2003-08-01 Megic Corp Chip package structure and process thereof
TW503496B (en) * 2001-12-31 2002-09-21 Megic Corp Chip packaging structure and manufacturing process of the same
US6617679B2 (en) * 2002-02-08 2003-09-09 Advanced Energy Industries, Inc. Semiconductor package for multiple high power transistors
US7579697B2 (en) 2002-07-15 2009-08-25 International Rectifier Corporation Arrangement for high frequency application
US7397137B2 (en) * 2002-07-15 2008-07-08 International Rectifier Corporation Direct FET device for high frequency application
JP3828473B2 (ja) * 2002-09-30 2006-10-04 株式会社東芝 積層型半導体装置及びその製造方法
US6841865B2 (en) * 2002-11-22 2005-01-11 International Rectifier Corporation Semiconductor device having clips for connecting to external elements
US20040222518A1 (en) * 2003-02-25 2004-11-11 Tessera, Inc. Ball grid array with bumps
US8368150B2 (en) * 2003-03-17 2013-02-05 Megica Corporation High performance IC chip having discrete decoupling capacitors attached to its IC surface
TWI236763B (en) * 2003-05-27 2005-07-21 Megic Corp High performance system-on-chip inductor using post passivation process
US20050269677A1 (en) * 2004-05-28 2005-12-08 Martin Standing Preparation of front contact for surface mounting
US7453157B2 (en) * 2004-06-25 2008-11-18 Tessera, Inc. Microelectronic packages and methods therefor
US8008775B2 (en) 2004-09-09 2011-08-30 Megica Corporation Post passivation interconnection structures
US7423346B2 (en) * 2004-09-09 2008-09-09 Megica Corporation Post passivation interconnection process and structures
US7355282B2 (en) * 2004-09-09 2008-04-08 Megica Corporation Post passivation interconnection process and structures
JP5593018B2 (ja) * 2005-02-25 2014-09-17 テッセラ，インコーポレイテッド コンプライアンスを有する超小型電子アセンブリ
US8384189B2 (en) * 2005-03-29 2013-02-26 Megica Corporation High performance system-on-chip using post passivation process
US7524701B2 (en) * 2005-04-20 2009-04-28 International Rectifier Corporation Chip-scale package
US7230333B2 (en) 2005-04-21 2007-06-12 International Rectifier Corporation Semiconductor package
TWI365516B (en) 2005-04-22 2012-06-01 Int Rectifier Corp Chip-scale package
TWI330863B (en) * 2005-05-18 2010-09-21 Megica Corp Semiconductor chip with coil element over passivation layer
TWI320219B (en) 2005-07-22 2010-02-01 Method for forming a double embossing structure
US7473999B2 (en) * 2005-09-23 2009-01-06 Megica Corporation Semiconductor chip and process for forming the same
JP4795883B2 (ja) * 2006-07-21 2011-10-19 株式会社日立ハイテクノロジーズ パターン検査・計測装置
JP4116055B2 (ja) * 2006-12-04 2008-07-09 シャープ株式会社 半導体装置
US7749886B2 (en) 2006-12-20 2010-07-06 Tessera, Inc. Microelectronic assemblies having compliancy and methods therefor
US20080150101A1 (en) * 2006-12-20 2008-06-26 Tessera, Inc. Microelectronic packages having improved input/output connections and methods therefor
US8749021B2 (en) * 2006-12-26 2014-06-10 Megit Acquisition Corp. Voltage regulator integrated with semiconductor chip
JP5102726B2 (ja) * 2008-09-08 2012-12-19 ラピスセミコンダクタ株式会社 半導体装置の製造方法
US8729474B1 (en) * 2009-10-09 2014-05-20 Flir Systems, Inc. Microbolometer contact systems and methods
US9658111B2 (en) * 2009-10-09 2017-05-23 Flir Systems, Inc. Microbolometer contact systems and methods
US9137903B2 (en) 2010-12-21 2015-09-15 Tessera, Inc. Semiconductor chip assembly and method for making same
US8810006B2 (en) * 2012-08-10 2014-08-19 Taiwan Semiconductor Manufacturing Company, Ltd. Interposer system and method
JP6427747B1 (ja) * 2017-05-17 2018-11-28 株式会社野田スクリーン 薄膜キャパシタ構造、および当該薄膜キャパシタ構造を備えた半導体装置

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB1112992A (en) * 1964-08-18 1968-05-08 Texas Instruments Inc Three-dimensional integrated circuits and methods of making same
FR1564787A (de) * 1968-03-04 1969-04-25
US3638202A (en) * 1970-03-19 1972-01-25 Bell Telephone Labor Inc Access circuit arrangement for equalized loading in integrated circuit arrays
US3947840A (en) * 1974-08-16 1976-03-30 Monsanto Company Integrated semiconductor light-emitting display array

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1994001888A1 (de) * 1992-07-08 1994-01-20 Daimler Benz Ag Anordnung für die mehrfachverdrahtung von multichipmodulen

Also Published As

Publication number Publication date
NL7513483A (nl) 1976-05-24
ES442615A1 (es) 1977-04-16
JPS572183B2 (de) 1982-01-14
SE401754B (sv) 1978-05-22
CH594290A5 (de) 1978-01-13
US4021838A (en) 1977-05-03
GB1487945A (en) 1977-10-05
IT1042696B (it) 1980-01-30
FR2292336B1 (de) 1977-12-16
SE7511787L (sv) 1976-05-21
JPS5171790A (de) 1976-06-21
CA1038086A (en) 1978-09-05
DE2542518C3 (de) 1980-04-30
DE2542518A1 (de) 1976-08-12
FR2292336A1 (fr) 1976-06-18

Similar Documents

Publication Publication Date Title
DE2542518C3 (de)
DE69232012T2 (de) Mehrschichtpackung
DE69016462T2 (de) Elektronisches system mit änderungsfähigkeit durch direktes schreiben.
DE1591199C2 (de)
DE4301915C2 (de) Mehrfachchip-Halbleitervorrichtung
DE19823069B4 (de) Halbleiterbauelement
DE68916784T2 (de) Integrierte Schaltungspackung.
DE3781469T2 (de) Integrierte halbleiter-schaltung mit einer verbesserten verbindungsstruktur.
DE19755954B4 (de) Leiterrahmenstruktur, diese verwendende Halbleiterbaugruppe und Herstellungsverfahren hierfür
DE19714470A1 (de) Drahtbondchipverbindung mit hoher Dichte für Multichip-Module
DE2334405B2 (de) Hochintegrierte (LSI-) Halbleiterschaltung und Verfahren zur Herstellung einer Vielzahl derartiger Halbleiterschaltungen
DE4027072C2 (de) Halbleiteranordnung
DE69422463T2 (de) Halbleiteranordnung mit einem Halbleiterchip mit Rückseitenelektrode
EP0022176A1 (de) Modul für Schaltungschips
DE4325668A1 (de) Mehrebenen-Verdrahtungssubstrat und dieses verwendende Halbleiteranordnung
EP0513715B1 (de) Leitbahnanorndung für höchstintegrierte Schaltungen
EP0082216B1 (de) Mehrschichtiges, keramisches Substrat für integrierte Halbleiterschaltungen mit mehreren Metallisierungsebenen
DE68928193T2 (de) Halbleiterchip und Verfahren zu seiner Herstellung
DE3879333T2 (de) Halbleiteranordnung mit mehrschichtleiter.
WO2005091366A2 (de) Halbleitermodul mit einem kopplungssubstrat und verfahren zur herstellung desselben
DE60308148T2 (de) Leistungsmodul mit geteiltem gatter und methode zur unterdrückung von schwingungen darin
DE3309223A1 (de) Halbleiterelement mit integrierter schaltung
DE2514012B1 (de) Monolithisch integrierte halbleiterschaltungsanordnung, insbesondere fuer koppelbausteine von vermittlungssystemen
WO2013186035A1 (de) Optoelektronischer halbleiterchip
DE1616438C3 (de) Integrierte Schaltung, Verwendung dieser Schaltung und Verfahren zu ihrer Herstellung

Legal Events

Date Code Title Description
C3 Grant after two publication steps (3rd publication)
8339 Ceased/non-payment of the annual fee