DE2319753B2

DE2319753B2 - Anordnung zur Datenverarbeitung mittels in Mikroprogrammierung betriebener Prozessoren

Info

Publication number: DE2319753B2
Application number: DE2319753A
Authority: DE
Inventors: Lucien Conflans Sainte Honorine Gensier; Alice Maria Chatenet Malabry Recoque
Original assignee: INTERNATIONALE POUR L'INFORMATIQUE LOUVECIENNES (FRANKREICH) Cie
Current assignee: INTERNATIONALE POUR L'INFORMATIQUE LOUVECIENNES (FRANKREICH) Cie
Priority date: 1972-04-24
Filing date: 1973-04-18
Publication date: 1979-10-31
Also published as: JPS4955248A; IT980879B; NL159799B; JPS5247980B2; ES414009A1; BR7302852D0; FR2182259A5; GB1414095A; US4012717A; DE2319753A1; BE797619A; NL7305686A

Description

Die Erfindung bezieht sich auf eine Anordnung der im Oberbegriff dos Anspruchs 1 angegebenen T^rt. Aus der DE-AS 1524239 ist eine Schaltungsanordnung zur Aufrechterhaltung eines fehlerfreien Be-

jo triebs bei einer Rechenanlage mit mindestens zwei parallel arbeitenden Rechengeräten bekannt, wobei die beiden Rechengeräte die gleichen Rechenvorgänge unabhängig voneinander und synchron ausführen und eine Vergleichseinrichtung zur Überprüfung

ü der parallel arbeitenden Rechengeräte auf gleiches Arbeiten vorgesehen ist. Bei dieser Schaltungsanordnung sind die verschiedenen Hauptbestandteile der beiden Rechengeräte miteinander über Sammelleitungen verbunden, und die Veipjeichsanordnung ist

4n an die beiden Sammelleitungen angeschlossen. Sie kann daher nur die über die beiden Sammelleitungen ausgetauschten Daten berichtigen, nicht dagegen alle in der zentralen Einheit jedes Rechengeräts im Verlauf der Durchführung einer Aufgabe nacheinander

4s auftretenden Informationen. Ferner hat die Vergleichsanordnung bei der Feststellung einer Nichtübereinstimmung keinen Einfluß auf die elektronischen Schalter, über welche die verschiedenen Funktionseinheiten mit der zugehörigen Sammellei-

-,n tung verbunden sind; vielmehr wird die Erregung der Vergleichsanordnung durch ein Flipflop gespeichert, das die Durchführung einer Prüfroutine in jedem Prozessor auslöst. Die falschen Daten, die zum Ansprechen der Vergleichsanordnung führen, werden also

-,-, auch zu der Funktionseinheit übertragen, für die sie bestimmt sind, und sie können insbesondere auch zu den angeschlossenen externen Geräten gelangen, wo sie nach Feststellung des Fehlers gegebenenfalls wieder rückgängig gemacht werden müssen.

„o Eine in der DE-OS 1965 314 beschriebene Datenverarbeitungsanordnung mit zwei Datenverarbeitungsanlagen, die insbesondere für die Abwicklung von Vermittlungsvorgängen in einer Fernsprechvermittlung bestimmt ist, beruht ebenfalls auf dem Ver-

(,<-, gleich von besonderen Daten nach der Verarbeitung, nämlich von Adressen, welche Speichersätze von externen Speichern angeben, und von Informationen, die an diesen Speicherplätzen aufzuzeichnen sind. Bei

Feststellung einer Ungleichheit wird ein Lesezyklus anstelle eines Schreibzyklus durchgeführt, und außerdem wird eine Hilfseinrichtung in Betrieb gesetzt, die mittels Prüfprogramm zunächst eine Prüfung der beiden Datenverarbeitungsanlagen und danach die Weiterverarbeitung der von der ungestörten Datenverarbeitungsanlage erarbeiteten Daten veranlaßt. Auch bei dieser bekannten Anordnung erfolgt somit die Fehlererkennung zu spät, um eine Übertragung von fehlerhaften Daten nach außen zu verhindern, denn einerseits wird der Vergleich mit Daten durchgeführt, die bereits nach außen übertragen sind, und außerdem werden nur besondere Daten verglichen, so daß ein Fehler oder eine Störung erst erkannt werden kann, wenn bei der Durchführung der Aufgabe derartige vergleichbare Daten auftreten.

Demgegenüber ist aus der Zeitschrift »The Bell System Technical Journal«, Vol. 43, September 1964, insbesondere Seiten 1837,1842,1885,1890 bis 1892, 1966 bis 1985, 1997 bis 2002, eine Anordnung zur Datenverarbeitung mit zwei parallel arbeitenden Prozessoren bekannt, bei der die Vergleichsanordnungen, welche die Prozessoren auf gleiches Arbeiten überprüfen, mit Ausgängen der Prozessoren verbunden sind, an weichen bei der Durchführung einer Arbeit die diese Arbeit betreffenden Informationen erscheinen und somit verglichen werden. Bei i-eststeiiung einer Nichtübereinstimmung werden Prüfprogramme aufgerufen, um den fehlerhaften Prozessor festzustellen, wozu die Vergleichsanordnungen mit herangezogen werden, so daß sie während der Durchführung der Prüfprogramme nicht gesperrt sein dürfen. Ob und von welchem Prozessor Daten nach außen übertragen werden, hängt ausschließlich von dem inneren Betriebszustand der Prozessoren selbst ab, nicht dagegen von der Feststellung der Übereinstimmung oder Nichtübereinstimmung in den Vergleichsanordnungen. Somit können auch in diesem Fall fehlerhafte Daten zu externen Einrichtungen gelangen.

Ferner besteht bei den bekannten Anordnungen dieser Art das Problem, daß bei Fehlerhaftigkeit oder Ausfall eines Prozessors sowohl bei der anschließenden Prüfung zur Feststellung des fehlerhaften Prozessors als auch bei der weiteren Durchführung der Arbeit durch den fehlerfreien Prozessor zwangsläufig Nichtübereinstimmungen auftreten, auf welche die Vergleichsanordnungen ansprechen. Diese Wirkung wird durch eine entsprechende Programmsteuerung der Vergleichsvorgänge unschädlich gemacht.

Der Erfindung liegt die Aufgabe zugrunde, bei einer Anordnung zur Datenverarbeitung der im Oberbegriff des Anspruchs 1 angegebenen Art mit rein schaltungstechnischen Maßnahmen beim Auftreten einer Nichtübereinstimmung jede Übertragung von fehlerhaften Informationen zu den externen Einheiten sowie ein Ansprechender Vergleichsanordnungen auf Nichtübereinstimmungen bei der Prüfung und beim Weiterverarbeiten mit dem fehlerhaften Prozessor zu verhindern.

Diese Aufgabe wird durch dk· im kennzeichnenden Teil des Anspruchs 1 angegebenen Merkmale gelöst.

Die erfindungsgemäße Ausbildung ergibt die Wirkung, daß im Augenblick der Feststellung einer Nichtübereinstimmung der von den beiden Prozessoren zu den Vergleichsanordnungen gelieferten Daten sowohl beide Übertragungs?chaltungen als auch beide Vergleichsanordnungen gesperrt werden. Dadurch wird einerseits die übertragung fehlerhafter Daten zu den externen Einheiten verhindert und andererseits sichergestellt, daß die Vergleichsanordnungen auf weitere Nichtübereinstimmungen, wie sie bei der Feststellung des fehlerhaften Prozessors und beim Weiterarbeiten mit dem fehlerfreien Prozessor zwangsläufig auftreten, nicht mehr ansprechen. Diese Wirkung wird mit sehr einfachen Schaltungsmaßnahmen erreicht.

ι ü Vorteilhafte Ausgestaltungen der Erfindung sind in den Unteransprüchen gekennzeichnet.

Nachfolgend wird ein Ausführungsbeispiel der Erfindung anhand der Zeichnung näher erläutert.
In der Zeichnung sind die Prozessoren bei 1 und 51 dargestellt. Sie haben gleiche Organisation und gleiche Programmierung in Mikrobefehlen für die Erfordernisse der Anlage, und sie stehen in Informationsaustausch mit den geichen externen Einrichtungen 24, 25 und 26' bis 26". Der Prozessor 1 hat eine Stromversorgungseinrichtung 2, einen Speicher 3, der zugleich Steuer- und Arbeitsspeicher ist, ein Rechenwerk 4 mit den zugehörigen Register, und Schaltungen, einen Taktgeber 5, eine direkte Verbindung 6 zwischen der Ausgangssammelschiene 19 von Kopp-

:> lern 21,22 und 23'bis 23" der externen Einrichtungen und e^;iem Eingang des Rechenwerks 4, eine Verbindung 7, die über eine Übertragungsschaltung 9 zwischen einem Ausgang des Rechenwerks 4 und der Eingangssammelschiene 20 der Koppler der externen

j(i Einrichtung verläuft, und einen Komparator 8, der von einem Ausgang 47 des Rechenwerks 4 alle bei der Durchführung der Mikrobefehle verwendeten Arbeitsdaten erhält, wie Adressen, Befehle oder Operanden, die in einer mikroprogramrmerten Struk-

r, tür an einer gleichen Stelle zugänglich sind, beispielsweise an einer Sammelschiene, die dem Schreib-Lese-Register des Arbeitsspeichers des Mikrocomputers zugeordnet ist. Der Prozessor 51 hat die gleichen Grundbestandteile, die mit den gleichen, um uie Zahl

jo 50 erhöhten Bezugsziffern versehen sind. Der andere Eingang des Komparators 8 erhalt die am Ausgang 97 des Rechenwerks 54 des Prozessors 51 abgegebenen Daten, die auch einem Eingang des Kompdrators 58des Prozessors 51 zugeführt werden, aer an seinem

j) anderen Eingang die am Ausgang*?des Prozessors ί abgegebenen Daten erhält. Im normalen Betriebszustand der Anlage sind die beiden Taktgeber 5 und 55 synchronisiert, wie durch die zweiseitigen Verbindungen 33 angegeben ist; die den Eingängen der Kompa-

vi ratoren 8 und 58 zugeführten Daten sind daher theoretisch gleich und haben keine gegenseitige zeitliche Verschiebung.

Die Steuerung des Datenaustauschs mit den externen Einrichtungen ist irr. normalen Betriebszustand

-,-ι einem der Prozessoren 1 und 51 entsprechend dem Zustand einer bistabilen Schaltung 30 zugeordnet. Im einen Zustand der bistabilen Schaltung 30 überträgt die Übertragungsschaltung 9 und die übertragungsschaltung 59 ist gesperrt, d. h. der Prozessor 1 führt

mi den Datenaustausch durch. Im anderen Zustand der bistabilen Schaltung 30 ist die Übertragungsschaltung 9 gesperrt und die Übertragungsschaltung 59 leitet, d. h. der Prozessor 51 führt den Datenaustausch durch. Die bistabile Schaltung 30 hat zwei Steuerein-

t,-, gänge 41 und 91. Durch die Aktivierung des Steuereingangs 41 wird die Steuerung dem Prozessor 1 übertragen, und durch die Aktivierung des Steuereingangs 91 wird die Steuerung dem Prozessor 51 über-

tragen.

Ein Ausgang 36 des Rechenwerks 4 des Prozessors 1, der mit dem Steuereingang 41 der bistabilen Schaltung 30 verbunden ist, verlangt durch seine Aktivierung die Steuerung des Datenaustauschs durch > den Prozessor 1. Ein anderer Ausgang 35 des Rechenwerks 4 sperrt dagegen, wenn er aktiviert wird, die Steuerung des Datenaustauschs durch den Prozessor 1, da er mit dem Eingang 91 der bistabilen Schaltung 30 verbunden ist. Umgekehrt verlangt ein Aus- κι gang 86 des Rechenwerks 54 des Prozessors 51, wenn er aktiviert wird, die Steuerung des Datenaustauschs durch den Prozessor 51, da er mit dem Eingang 91 der bistabilen Schaltung 30 verbunden ist, und ein Ausgang85 des Rechenwerks 54 sperrt die Steuerung <■ < des Datenaustauschs, wenn er aktiviert wird, da er mit dem Eingang 41 der bistabilen Schaltimg 30 verbunden ist. In normalem Betriebszustand muß der Zustand der bistabilen Schaltung 30 bestimmt sein; dies kann am Arbeitsbeginn dem Zufall überlassen -<> werden, doch wird ein bevorzugter Zustand vorzugsweise entweder durch eine Voreinstellung der bistabilen Schaltung 30 bestimmt, beispielsweise am Eingang 31, oder auch durch den Ablauf eines Zustandswählmikroprogramms von den Prozessoren festgelegt. ."· Vorzugsweise wird der Zustand der bistabilen Schaltung 30 zu dem Operatorsteuerpult signalisiert; dies ist durch einen Anschluß 39 an einem Ausgang der bistabilen Schaltung angedeutet. Es kann auch erwüncht sein, daß am Operatorsteuerpult eine »Wei- v< gerung« eines Prozessors, die Steuerung des Datenaustauschs mit den externen Einrichtungen zu übernehmen, angezeigt wird; derartige Weigerungssignalausgänge sind bei 49 für den Weigerungsmarkierungsausgang 35 des Prozessors 1 und bei 99 für den ·■', Weigerungsmarkierungsausgang85 des Prozessors 51 dargestellt.

Jeder Prozessor ist normalerweise mit einer Einrichtung zur Erfassung seiner internen Störungen und Fehler ausgestattet. Dies erfolgt beim Prozessor 1 ■>< durch Störungserfassungschaltungen 11 und 12, die dem Speicher 3 bzw. dem Rechenwerk 4 zugeordnet sind, und beim Prozessor 51 durch die Störungserfassungsschaltungen 61 und 62, die dem Speicher 53 bzw. dem Rechenwerk 54 zugeordnet sind. Zu diesen übli- j < chen Schaltungen ist eine Störungserfassungsschaltung 14 für den Taktgeber 5 bzw. eine Störungserfassungsschaltung 64 für den Taktgeber 55 sowie eine Stromversorgungsstörungserfassungsschaltung 10 für die Stromversorgungseinrichtung 2 bzw. 60 für die *■ Stromversorgungseinrichtung 52 hinzugefügt, da, wie erwähnt, die Stromversorgungseinrichtungen der Prozessoren 1 und 51 autonom sind, ebenso wie die Taktgeber 5 und 55. Die Ausgänge der Störungserfassungsschaltungen 10,11,12 und 14 sind über eine Verknüpfungsschaltung 17 mit einem Umsteuereingang 28 des Prozessors 1 verbunden, und in entsprechender Weise sind die Ausgänge der Störungserfassungsschaltungen 60, 61, 62 und 64 über eine Verknüpfungsschaltung 67 mit einem Umsteuerein- eo gang 78 des Prozessors 51 verbunden.

Jeder der Prozessoren der Anlage kann auch mit weiteren Schaltungen zur Erfassung von Programmfehlern und/oder von Fehlern der Koppler und externen Einrichtungen ausgestattet sein. Die Aktivierung dieser Erfassungsschaltungen bewirkt gleichzeitig die gleiche Umsteuerung in jedem der beiden Prozessoren, ohne daß eine Unterbrechung der Synchronisierung ihres Betriebes auftritt.

Dagegen wirkt sich das Auftreten einer Störung oder eines Fehlers bei nur einem der beiden Prozessoren auf die Organisation der Anlage aus. Die Aktivierung eines Umsteuereingangs eines der beiden Prozessoren läßt ihn die im Ablauf befindliche Arbeit zugunsten der Durchführung eines besonderen Programms, auf jeden Fall wenigstens eines Mikroprogramms unterbrechen. Der andere Prozessor muß nun unbedingt die im Ablauf befindliche Arbeit durchführen, und insbesondere die Steuerung des Datenaustauschs mit den externen Einrichtungen sicherstellen. Wenn der Umsteuereingang 28 des Prozessors 1 aktiviert wird, gibt er auf den Eingang 91 der bistabilen Schaltung 30 ein Signal, das bestrebt ist, die Steuerung des Datenaustauschs dem Prozessor 51 zu übertragen, und sie tatsächlich überträgt, wenn er sie nicht bereits hatte. Wenn umgekehrt der Umsteuereingang 78 des Prozessors 51 aktiviert wird, gibt er auf den Eingang 41 der bistabilen Schaltung 30 ein Signal, das bestrebt ist, die Steuerung des Datenaustauschs dem Prozessor 1 zu übertragen, und das sie tatsächlich überträgt, wenn er sie nicht bereits hatte. Ferner unterbricht die Aktivierung eines Umsteuereingangs eines der Prozessoren die Synchronisierung der Taktgeber 5 und 55. Hierzu sind die Ausgänge 28 und 78 der Verknüpfungsschaltungen 17 und 67 mit einem Entsynchronisierungssteuereingang 32 der Taktgeber verbunden. Wenn die beiden Prozessoren nicht mehr die gleiche Arbeit durchführen, ist es auch nötig, die Ausgänge der Komparatoreri 8 und 58 zu sperren. Dies erfolgt in einfacher Weise dadurch, daß jeder Umsteuereingang 28 und 78 mit einem Sperreingang 8b, SHb eines jeden !Comparators 8, 58 verbunden ist.

Der die Nichtübereinstimmung der dem Komparator 8 zugeführten Daten aufzeichnende Ausgang 8a ist über eine Torschaltung 27 mit einem besonderen Eingang 34 des Prozessors 1 verbunden. Der Ausgang der Torschaltung 27 ist ferner mit einem Sperreingang Hb des Komparators 8 und mit einem Sperreingang 9a der Übertragungsschaltung 9 verbunden. Der die Nichtübereinstimmung der dem Komparator 58 zugeführten Daten anzeigende Ausgang 58a ist in gleicher Weise über eine Torschaltung 77 mit einem besonderen Eingang 84 des Prozessors 51 verbunden. Der Ausgang der Torschaltung 77 ist ferner mit einem Sperreingang 58b des Komparators 58 und mit einem Sperreingang 59a der Übertragungsschaltung 59 verbunden. Die Ausgange 8a und 58a sind auch mit den beiden Eingängen einer Antivalenzschaltung 48 verbunden, deren Ausgang mit Sperreingängen der Torschaltungen 27 und 77 verbunden ist. Eine Störung eines der Komparatoren 8,58 darf nämlich keine falschen Interpretationen beim richtigen Betrieb der Anlage hervorrufen, und die Antivalenzschaltung 48 bildet deshalb einen Detektor für Störungen der Komparatoren. Wenn die Nichtübereinstimmung der Daten anzeigenden Ausgänge 8a, 58a der Komparatoren nicht gleichzeitig aktiviert sind, sondern dies nur bei einem Komparator der Fall ist, bedeutet dies, daß eine interne Störung besteht. In einem solchen Fall werden die Torschaltungen 27 und 77 gesperrt, wodurch die Komparatoren ohne Verursachung von Störungen abgeschaltet werden. Die Aktivierung des Ausgangs der Antivalenzschaltung 48 wird zweckmäßigerweise zu dem Bedienungspult signalisiert, was durch den zu diesem Bedienungspult führenden Anschluß 100 angedeutet ist.

Die am Ausgang 47 des Prozessors 1 und am Ausgang 97 des Prozessors 51 verfügbaren Daten umfassen nicht nur die Ergebnisse der Ausführung der Mikrobefehle, sondern auch alle Adressen, Operanden und Befehls- und Mikrobefehlscodes. Die Anordnung der Komparatoren sichert daher auch eine Überwachung der Arbeit der Prozessoren in einem zeitlich viel feineren Maßstab als die oben beschriebenen bekanm.cn Überwachungseinrichtungen. Außerdem wird jede Störung oder jeder Fehler, die bzw. der diesen überwachungseinrichtungen entgeht, durch die Nichtübereinstimmung der den Komparatoren zugefiihrten Daten angezeigt, und daher, was von Wichtigkeit ist, sofort erfaßt.

Wenn die beiden Komparatoren 8 und 58 über die dann geöffneten Torschaltungen 27 und 77 Signale abgeben, welche die Nichtübereinstimmung der ihnen von den Ausgängen 47 und 97 zugeführten Daten anzeigen, werden die Hingänge 34 und 84 der beiden Prozessoren 1 und 51 aktiviert, wodurch in den Prozessoren der Ablauf des in der Durchführung befindlichen Mikroprogramms unterbrochen wird. Zugleich werden die Übertragungsschaltungen 9 und 59 und die Komparatoren 8 und 58 gesperrt, wie oben erwähntwurde. Die beiden Prozessoren führen ein Verfahren durch, das mit einem Prüfmikroprogramm beginnt, und da dieses Programm für beide das gleiche ist, ist es nicht notwendig, die Synchronisierung zu unterbrechen. Man kann davon ausgehen, daß die Unterbrechung des Ablaufs eines jeden Mikroprogramms automatisch eine Abspeicherung der für die Wiederaufnahme des unterbrochenen Mikroprogrammserforderlichen Daten hervorruft, die automatisch bei der Beseitigung der Unterbrechung wiederhergestellt werden. Das Prüfmikroprogramm kontrolliert die Funktionseinrichtungen, die schnellen Register und die interne Speicherschnittstellenschaltung eines jeden Prozessors. Einer jeden Operation entspricht vorzugsweise ein zuvor bekanntes Ergebnis, und sobald eine Abweichung von einem derartigen Ergebnis festgestellt wird, wird der Weigerungsausgang 35 für den Prozessor 1 bzw. der Weigerungsausgang 85 für den Prozessor 51 aktiviert, wodurch die Kippstufe 30 in den Zustand gebracht wird, in dem der andere Prozessor die Steuerung des Datenaustausche zu den externen Einrichtungen durchführen muß. Die Weigerung ist von einer Sperrung eier Komparatoren 8, 58 und einer Unterbrechung der Synchronisierung der Taktgeber 5,55 begleitet. Wenn der Weigerungsa jsgang einer der Prozessoren aktiviert ist, muß normalerweise der Steuerungsanforderungsausgangdes anderen Prozessors am Ende der Durchführung des Prüfmikroprogramms aktiviert werden, und die Arbeit wird nun allein in diesem Prozessor wieder aufgenommen, dessen Übertragungsschaltung 9 bzw. 59 zu den externen Einrichtungen nun geöffnet ist.

In dem zwar unwahrscheinlichen, jedoch möglichen Fall, daß die beiden Prozessoren bis zum Ende ihres Prüfmikroprogramms gelangen und alle beide ihre Steuerungsanforderungsleitungen für den Datenaustausch zu den externen Einrichtungen aktivieren, muß das Prüfmikroprogramm, das nur den Zustand der Funktionseinrichtungen der Prozessoren prüft, durch die Durchführung eines Prüfprogramms vervollständigt werden. Die Tatsache, daß die beiden Leitungen 36 und 86 zugleich aktiviert sind, wird durch eine Schaltung 50, z. B. eine UND-Schaltung, geprüft, die jedoch nur aktiviert wird, wenn ein Prüfmikroprogramm in der Aniage abgerufen wird. Diese Schaltung wird beispielsweise vom Ausgang einer Kippstufe geöffnet, die durch die gleichzeitige Aktivierung der Leitungen 34 und 84, oder einfacher der Leitungen 36 und 86 aktiviert wird, und die in den Ruhezustand zurückversetzt wird, wenn nur eine dieser Leitungen aktiviert ist. Wenn der Ausgang der Schaltung 50 aktiviert wird, bewirkt er in jedem der beiden Prozessoren den Abruf eines Programms in einem externen Speicher. Wenn die Ubertragungsschaltungen 9 und 59 gesperrt bleiben, kann niimlich jeder der Prozessoren über seine Eingangsleitung, d. h. die Leitung 6, für den Prozessor 1 und die Leitung 56 für den Prozessor 51, Daten erhalten. Die Sperrung der Ubertragungsschaltungen 9, 59 kann nötigenfalls durch die Aktivierung des Ausgangs der Schaltung 50 aufrechterhalten werden. Die Sperrung der Übertragungsschaltungen 9 und 59 ist nicht unbedingt notwendig, wenn zugestanden wird, daß die Prozessoren während der Durchführung eines derartigen Prüfprogramms falsche Informationen abgeben können.

Das Prüfprogramm prüft, ob die Befehle in den beiden Prozessoren richtig ausgeführt wurden. Nach der Durchführung wird die Wahrscheinlichkeit einer doppelten Anforderung der Steuerung des Datenaustausche mit den externen Einrichtungen praktisch Null. Selbst wenn dies dennoch der Fall wäre, würde die Arbeit mit Zuordnung der Steuerung des Datenaustausche mit den externen Einrichtungen zu einem der Prozessoren wieder aufgenommen werden, und /war entweder willkürlich, wie erwähnt wurde, durch Voreinstellung der bistabilen Schaltung 30, oder auch durch Abrufeines Programms zur Wahl des Zustandes der Datenaustauschsteuerung, z. B. basierend auf früheren Zuständen.

In allen Fällen bleiben die Komparatoren nach einer Unterbrechung einer Arbeit für die Weiterverfolgung dieser Arbeit gesperrt.

Sobald eine Störung in einem der Prozessoren festgestellt und dann beseitigt wurde, kann die Anlage dadurch wieder in den normalen Arbeitszustand gebracht werden, daß der reparierte Prozessor durch den anderen Prozessor in Gang gesetzt wird, ζ. Β. durch Mikroprogramme, die die Daten des zweiten Prozessors in dessen Arbeitsintervallen in den ersten Prozessor einkopieren und dann eine erneute Synchronisierung der Taktgeber der beiden Prozessoren bewirken. Diese Mikroprogramme enden mit der Entsperrung der Komparatoren 8 und 58.

Hierzu 1 Blatt Zeichnungen

Claims

Patentansprüche:

1. Anordnung zur Datenverarbeitung mittels in Mikroprogrammierung betriebener Prozessoren, mit zwei getrennten Prozessoren mit gleicher Organisation und gleicher Mikroprogrammierung, die mit den gleichen externen Geräten in Mehrfachkopplung stehen und synchron zur Durchführung der gleichen Aufgabe arbeiten, mit Vergleichsanordnungen, welche an Ausgängen beider Prozessoren auftretende Daten vergleichen und bei Nichtübereinstimmung der verglichenen Daten ein Signal abgeben, ein automatisches Stoppen des Vergleichs bewirken und in jedem der beiden Prozessoren einen Erkennungsvorgang auslösen, der den Prozessor feststellt, in dem eine Störung oder ein Fehler aufgetreten ist, und mit einer bistabilen Schaltung zur Steuerung, welcher der beiden Prozessoren über Übertragungsschaltungen zu den externen Geräten Zugriff hat. gekennzeichnet durch folgende Merkmale:

a) für jeden der beiden Prozessoren (1,51) sind getrennte Übertragungsschaltungen (9, 59) vorgesehen, die von einer bistabilen Schaltung (30) in entgegengesetzter Weise derart angesteuert werden, daß dei Übertragungsschaltung eines Prozessors keine Information weiterleitet, wenn die andere Übertragungsschaltung offen ist;

b) jede der beiden Übertragungsschaltungen (9, 59) ist mit einem Sperreingang (9a, 59a) derart verbunden, daJ. die beiden Übertragungsschaltunge.i unabhängig vom Zustand der bistabilen Schaltung 30) vorübergehend sperrbar sind;

c) die Vergleichsanordnungen (8, 58) weisen eine Einrichtung (8b, 58b) zur Selbstsperrung auf, die auf die Abgabe eines eine Nichtübereinstimmung anzeigenden Signals am Ausgang (8a, 58a) der Vergleichsanordnung (8, 58) anspricht.

2. Anordnung nach Anspruch l,bei welcher tfie Vergleichsanordnungen zwei parallel die gleichen Daten verarbeitende Vergleichsschaltungen enthalten, dadurch gekennzeichnet, daß jede Vergleichsschaltung (8, 58) einen die Nichtübereinstimmunganzeigenden Ausgang (8a, 58a) hat, der mit dem die Auslösung eines Erkennungsvorgangs steuernden Eingang (34, 84) eines Prozessors (1, 51), einem Sperreingang (9a, 59a) der Übertragungsschaltung (9,59) dieses Prozessors sowie mit dem eigenen Sperreingang (8b, S8b) verbunden ist, daß dem Ausgang (8a, 58a) jeder Vergleichsschaltung (8, 58) eine Torschaltung (27, 77) nachgeschaltet ist, und daß die Steuereingänge der beiden Torschaltungen (27, 77) mit dem Ausgang einer Antivalenzschaltung (48) verbunden sind, deren Eingänge mit den Ausgängen (8a, 58a) der beiden Vergleichsschaltungen (8, 58) verbunden sind.

3. Anordnung nach Anspruch 2, bei welcher in jedem Prozessor Erfassungsanordnungen zur unmittelbaren Feststellung von Störungen und Fehlern in den Bestandteilen des Prozessors vorhanden sind, und eine Synchronisieranordnung für die gegenseitige Synchronisation der beiden Prozessoren vorgesehen ist, dadurch gekennzeichnet,

daß die Ausgänge der Erfassungsanordniingen (10,11,12,14; 60,61,62,64) in jedem Prozessor (1, 51) an einer Verknüpfungsschaltung (17, 67) zusammengeführt sind, deren Ausgang mit einem Umsteuereingang (28,78) für die Auslösung eines Erkennungsvorgangs in dem zugehörigen Prozessor verbunden ist, daß der Ausgang jeder Verknüpfungsschaltung (17,67) mit einem Steuereingang (32) für die Sperrung der Synchivnisieranordnung(5,33,55), mit den Sperreingängen {8b, 58b) der beiden Vergleichsschaltungen (8, 58) und mit dem Sperreingang (9a, 59a) der zugeordneten Übertragungsschaltung (9, 59) verbunden ist, und daß der Ausgang jeder Verknüpfungsschaltung (17,67) mit einem Auslöseeingang (41, 91) der bistabilen Schaltung (30) verbunden ist, bei dessen Erregung die bistabile Schaltung (30) in den Zustand gebracht wird, in dem sie die dem jeweils anderen Prozessor (1, 51) zugeordnete Übertragungsschaltung (9, 59) sperrt.