Nothing Special   »   [go: up one dir, main page]

DE2152081A1 - Verfahren zum Anbringen von Chips mit integrierter Schaltung auf Zwischenverbindungstraegern - Google Patents

Verfahren zum Anbringen von Chips mit integrierter Schaltung auf Zwischenverbindungstraegern

Info

Publication number
DE2152081A1
DE2152081A1 DE19712152081 DE2152081A DE2152081A1 DE 2152081 A1 DE2152081 A1 DE 2152081A1 DE 19712152081 DE19712152081 DE 19712152081 DE 2152081 A DE2152081 A DE 2152081A DE 2152081 A1 DE2152081 A1 DE 2152081A1
Authority
DE
Germany
Prior art keywords
chips
carrier
conductors
openings
insulating
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE19712152081
Other languages
English (en)
Other versions
DE2152081C2 (de
Inventor
Franco Forlani
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Bull HN Information Systems Italia SpA
Original Assignee
Honeywell Information Systems Italia SpA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Honeywell Information Systems Italia SpA filed Critical Honeywell Information Systems Italia SpA
Publication of DE2152081A1 publication Critical patent/DE2152081A1/de
Application granted granted Critical
Publication of DE2152081C2 publication Critical patent/DE2152081C2/de
Expired legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/86—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using tape automated bonding [TAB]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49572—Lead-frames or other flat leads consisting of thin flexible metallic tape with or without a film carrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49861—Lead-frames fixed on or encapsulated in insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/50—Tape automated bonding [TAB] connectors, i.e. film carriers; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01039—Yttrium [Y]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01327—Intermediate phases, i.e. intermetallics compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49004—Electrical device making including measuring or testing of device or component part
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49121—Beam lead frame or beam lead device
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.
    • Y10T29/49133—Assembling to base an electrical component, e.g., capacitor, etc. with component orienting
    • Y10T29/49135—Assembling to base an electrical component, e.g., capacitor, etc. with component orienting and shaping, e.g., cutting or bending, etc.
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.
    • Y10T29/49144—Assembling to base an electrical component, e.g., capacitor, etc. by metal fusion

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Wire Bonding (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)

Description

HONEYWELL INFORMATION SYSTEMS ITALIA S.p.A. Caluao (Torino)/Italien
Verfahren zum Anbringen von Chips mit integrierter Schaltung
auf Zwisehenverbindungsträgern
Die vorliegende Erfindung bezieht sich auf ein Verfahren zum Anbringen von elektronischen integrierten Schaltungseinheiten auf dem Träger, der die Stromwege für die wechselseitige Zusammenschaltung und die externe Zuschaltung der Einheiten trägt.
Es ist bekannt, auf einem einzigen isolierenden Träger von im allgemeinen keramischer Natur eine Anzahl Halbleiterchips zusammenzubauen, auf welchen integrierte Schaltungen hergestellt sind, und das Zusammenschalten dieser Chips sowie die Anschlüsse für externe Verbindung mit Hilfe einer Gruppe von auf den Träger aufgebrachten Leitungen vorzusehen. Auf diese Weise wird ein System aus zusammengeschalteten Chips erzielt, das in einer einzigen Packung eingeschlossen sein kann, die mit den für den Außenanschluß notwendigen Kontaktstiften versehen ist.
209821/0570
Die beim Zusammenbau eines solchen Systems von Chips auftretenden Hauptschwierigkeiten stehen in Zusammenhang mit dem Erfordernis einer genauen Anordnung der die integrierten Schaltungen tragenden Halbleiterchips gegenüber den auf den Keramikträger aufgebrachten Zwischenverbindungsleitungen sowie mit den Einrichtungen zum Verbinden der Anschlüsse der integrierten Einheit mit diesen Leitungen. Diese Verbindung kann durch Verlöten von sehr dünnen Drähten mit jedem Anschluß und mit der entsprechenden Zwischenverbind.tmgsleitung erfolgen.
Dieser Arbeitsgang muß für jeden Anschluß einzeln erfolgen und ist deshalb sehr zeitraubend und aufwendig, während seine Ergebnisse von nur mangelhafter Zuverlässigkeit sind.
Sofern die integrierten Chips mit Richtleitungen versehen werden, kann die Verbindung durch gleichzeitiges Anschweißen aller Anschlüsse oder eines Teiles von ihnen erzielt werden.
Jedoch treten aufgrund der wechselseitigen chemischen Reaktionsfähigkeit, der Schweißbarkeit und der Haftfähigkeit an dem Schichtträger der an dem Vorgang beteiligten verschiedenen Werkstoffe sowohl der integrierten Chips als auch des Zwischen-Verbindungsträgers schwerwiegende Probleme auf. In der mit Priorität der italienischen Patentanmeldung 31 333-A/7O vom 5. November 1970 am ~\k. Oktober 1971 eingereichten deutschen Patentanmeldung ist ein Verfahren zum Erzielen von Aluminium-Richtleitungen beschrieben, die aus den integrierten Chips herausragen und geeignet sind zum Verschweißen mit an dem Zwischenverbindungsträger vorher angeordneten Leitungsergänzungen. In dem italienischen Patent 8k6 347 ist zusätzlich ein Verfahren beschrieben, um mit Hilfe der kombinierten Verwendung von aus einem dünnen Film bestehenden Leitern und von aus
2Q9821/0S7G
einem dicken Film bestehenden Leitungen und von isolierenden Schichten diese Zwischenverbindungsleitungen auf verschiedenen, gegeneinander isolierten Schichten anzuordnen. Auf diese Weise wird die topologische Fähigkeit der Zwischenverbindung zwischen den Chips vermehrt, daß eine größere Anzahl von Chips auf einem einzigen Träger angeordnet werden kann. Dementsprechend werden auch die Erfodernisse einer genauen Anordnung sowie die das gleichzeitige Anschweißen und die Zuverlässigkeit der geschweißten Verbindung betreffenden Probleme bedeutungsvoller, und es wird schwieriger, ihnen gerecht zu werden.
Die vorliegende Erfindung sieht ein Verfahren vor, um die gleichzeitige genaue Anordnung aller auf demselben Keramikträger zusammenzubauender Chips und ihren elektrischen Anschluß auf raschem, wirtschaftlichen und zuverlässigen Wege mit Hilfe gleichzeitig angeschweißter Richtleitungen zu erzielen. Dieses Ziel wird erreicht durch Verwendung eines aus einer isolierenden Platte bestehenden Hilfsträgers, auf dem Leiterteile, die die Richtleitungen für alle Chips enthalten, durch Ätzen aus einer festhaftenden Aluminiumfolie erzielt werden. Zusätzlich dazu sind in dem isolierenden Träger passende Öffnungen vorgesehen, über die ein Teil der Leiter hinausragt. Das Verfahren nach der Erfindung besteht dabei im wesentlichen aus folgenden Verfahrensschritten: Dem Verschweißen der Xnnenenden der herausragenden Leiter mit den Anschlüssen der integrierten Chips, um so das Chip aus seinem Behälter zu entfernen; dem Wiederholen des Vorgangs für alle Chips; dem Auflegen des mit den Chips versehenen Hilfsträgers auf den Keramikträger und dem Verschweißen der an dem Hilfsträger vorhandenen Leiter mit den vorher angeordneten Anschlußausbildungen der Leitungen des Keramikträgers; dem darauffolgenden Abschneiden der Leiter außerhalb dieser Leitungsergänzungen
209821/0570
sowie dem Entfernen des Hilfsträgers, der die Chips in ihrer richtigen Lage zurückläßt, die mit den Ergänzungen der Zwischenverbindungsleitungen des Keramikträgers fest verschweißt sind.
Im einzelnen wird also erfindungsgemäß ein Verfahren vorgeschlagen zum Zusammenbauen einer Vielzahl von mindestens ein elektronisches Bauelement enthaltenden und mit Verbindungsanschlüssen versehenen Chips auf einem mit Leitern und Leitungsergänzungen für den Anschluß an die Verbindungsanschlüsse versehenen isolierenden Träger, das sich auszeichnet durch die Verwendung eines Hilfsträgers, der aus einer isolierenden Platte besteht, die mit Öffnungen zur gesonderten Aufnahme jeweils eines der Chips und mit einer Vielzahl von an ihr festhaftenden und in die Öffnungen hineinragenden Leitern versehen ist, und dadurch, daß die Anschlüsse von mindestens einem Chip mit den Innenenden der an dem Hilfsträger vorhandenen Leiter auf einmal verschweißt werden, dieser Vorgang so oft wiederholt wird, wie zusammenzubauende Chips vorhanden sind, um den Hilfsträger mit allen in den entsprechenden Öffnungen angeordneten Chips fest in Zusammenhang zu bringen, worauf der Hilfsträger mit den Chips in der Weise auf den isolierenden Träger gelegt wird, daß die an den isolierenden Träger vorhandenen Leitungsergänzungen sich mit den Mittelteilen der Leiter decken, dann die Leitungsergänzungen mit den Mittelteilen der Leiter verschweißt und die Leiterteile außerhalb der Leitungsergänzungen abgeschert werden, so daß nach Entfernen des Hilfsträgers Chips erzielt werden, die an den Leitungsergänzungen starr befestigt und mit ihnen durch den verbleibenden Teil der Leiter elektrisch verbunden sind.
Auf diese Weise ist es möglich, den gesamten Arbeitsgang zu automatisieren, alle Schweißungen auf einnal durchzuführen
209871/0S70
und außerdem im Verlaufe eines Verfahrenszwischenschrittes an den integrierten Schaltungen der Chips statische und dynamische Tests vorzunehmen und so erhebliche Vorteile in Wirtschaftlichkeit, Betriebssicherheit und Zeitersparnis wahrzunehmen.
Weitere Einzelheiten und Vorteile der Erfindung sind nachstehend anhand eines in den beigefügten Zeichnungen dargestellten bevorzugten Ausführungsbeispieles näher beschrieben. Es zeigen:
Fig. 1 eine schematische Darstellung eines mit zum Aufnehmen von vier Chips mit integrierter Schaltung angeordneten Zwischenverbindungsleitungen versehenen Keramikträgers;
Fig. 2 den Hilfsträger nach der Erfindung}
Fig. 3 einen Schnitt durch eine bekannte Vorrichtung zum Halten der Chips mit integrierter Schaltung nach ihrem Anreißen und vor ihrem Zusammenbau in schematischer Darstellung;
Fig. k, 5 und 6 drei aufeinanderfolgende Verfahrensechritte zum InstellungbrIngen und Verschweißen eines Chips sowie zum Entfernen das Hilfsträgers nach der Erfindung.
Gemäß Fig. 1 wird nach der in dem italienischen Patent 8k6 beschriebenen Technik auf einen Keramikträger 1 eine Schaltung aus Leitungen in zwei Schichten aufgebracht. Diese Technik, die die kombinierte Verwendung von elektrolytisch entstandenen dünnen Schichten und von nach dem Siebdruckverfahren aufgebrachten dicken Schichten ermöglicht, ist besonders geeignet, jedoch für die Anwendung des Verfahrens nach der Erfindung nicht wesentlich. An den Stellen, an welchen die sich kreuzenden
209821/0570
215?Q81
Leitungen gegeneinander isoliert werden müssen, wird nach dem vorerwähnten Patent die Isolierung durch Zwischenfügen von Isolierschichten erzielt, deren Umriß mit 2 bezeichnet ist und die nach dem Siebdruckverfahren aufgebracht werden. Die Zwischenverbindungsleitungen lassen mit 3 bezeichnete Räume frei, in welchen die Chips mit integrierter Schaltung angeordnet werden müssen. Ihre Anschlüsse müssen mit Hilfe von Richtleitungen an die vorher angebrachten Leitungsergänzungen 5 der Zwischenverbindungsschaltung angeschlossen werden. Die Zwischenverbindungsschaltung besitzt außerdem Leitungsergänzungen 6 für den Anschluß nach außen.
Wie aus Fig. 2 ersichtlich, ist erfindungsgemäß vorzugsweise mit Hilfe des in der erwähnten deutschen Patentanmeldung vom 14. Oktober 1971 beschriebenen Verfahrens ein in seiner Gesamtheit mit 13 bezeichneter Hilfsträger vorgesehen. Dieser Hilfsträger besteht aus einer Platte 10 aus isolierendem Material, die bei Verwendung dieses Verfahrens eine Platte aus lichtempfindlichen Isoliermaterial ist, wie es beispielsweise unter dem Handelsnamen "Riston" auf dem Markt angeboten wird. Auf die Oberseite dieser Platte ist eine dünne Aluminiumfolie festhaftend aufgebracht, aus der durch Lichtätzen in bekannter Weise die Leiter 11 erzielt werden. Durch Nutzung der lichtempfindlichen Eigenschaften von nRistonw werden an den in an dem Träger (Fig. 1) freigelassenen Räumen 3 entsprechenden Stellen zusätzlich die Öffnungen 12 hergestellt. Diese Öffnungen haben solche Abmessungen, daß sie bei einem passenden Außenrand die Leitungsergänzungen 5 enthalten bzw. aufnehmen können. Die Leiter 11 ragen heraus und teilweise in diese Öffnungen hinein. In der rechten oberen Ecke von Fig. 2 Ist die Form der Leiter 11 zum Teil durch gestrichelte Linien dargestellt, um ihre räumliche Lage zu den Leitungsergänzungen 5 und die durch das Chip mit integrierter Schaltung einzunehmende endgültige
209821/0 5
Lage zu veranschaulichen. Hier zeigt sich, daß die Innenenden der Verbindungs- oder Anschlußleiter 11 in ihrer Lage mit den an den Kanten des Chips 15 angeordneten Anschlüssen übereinstimmen und daß ihre Mitteilteile über den an dem Keramikträger vorhandenen Leitungsergänzungen 5 angeordnet sind.
Die Außenenden der Leiter 11 haften über eine ausreichende Länge fest an der isolierenden Platte 10 um zu gewährleisten, daß die Leiter fest an ihr angebracht sind und ihre Lage nicht verändern können. Die Starrheit des Hilfsträgers wird durch g
einen aus der ursprünglichen Aluminiumfolie erzielten Aluminiumrahmen 9 erhöht, der die Öffnungen oder eine Gruppe von ihnen umgibt, wobei die Leiter 11 gegeneinander und gegen den Rahmen 9 isoliert sind.
Es ist bekannt, daß die je eine integrierte Schaltungseinheit bildenden einzelnen Chips in erheblicher Menge aus einer einzigen Leiterträgerplatte hergestellt werden, an deren Oberfläche die aktiven und passiven Bauelemente, die isolierenden Schichten, die Zwischenverbindungsleitungen und die Leitungsergänzungen mit Hilfe unterschiedlicher Verfahren wie Aufwaschen, Diffusion, Niederschlag usw. hergestellt werden. Jede Trägerplatte enthält einige Zehner solcher Chips, die gewöhnlich alle die gleiche i
Form haben und die gleiche integrierte Schaltung tragen. Nach ihrer Herstellung werden die einzelnen Cips durch Anreißen mit Hilfe chemischer, elektronischer oder mechanischer Verfahren voneinander getrennt, bleiben aber an ihrem Platz. Beim nächstfolgenden Verfahrensschritt werden sie mit ihrem unteren Teil in eine flüssige Verbindung eingetaucht, die darauf fest wird, ohne an ihnen ff?st zuhaf ten. Auf diese Weise werden sie in wechselseitig unveränderter Lage gehalten, wobei jedes Chip einzeln für sich entfernt werden kann. Fig. 3 ist ein Schnitt,
BAD ORIGINAL
Π 9 P 7 1/ 0 6? f
der eine Anzahl Chips 15 zeigt, die durch die eine Art Behälter bildende festgewordene Verbindung 16 in ihrer richtigen Lage gehalten werden.
Erfindungsgemäß wird der Hilfsträger 13 in der Weise auf den Behälter 16 gelegt, daß die Innenenden der Leiter 11 genau über den Anschlüssen der Chips zu liegen kommen. Die genaue Übereinstimmung der Lage dieser Enden mit der der Anschlüsse ist leicht erzielbar, wenn die zum Aufbringen der Leiter und Anschlüsse auf das Chip benutzte Maske oder ein Teil von ihr auch benutzt wird, um die Form und die Lage der Innenenden der Leiter zu bestimmen. Zum Erzielen der genauen Überlagerung kann eine Schablone verwendet werden, die mit einer Handsteuerung versehen ist, die es ermöglicht, beispielsweise mit Hilfe von Mikrometerschrauben den Chipbehälter genau und allmählich gegenüber dem Hilfsträger zu verstellen oder umgekehrt. Das gleiche Ziel läßt sich durch mit Hilfe eines geeigneten Programms numerisch gesteuerte mechanische Vorrichtungen zum automatischen Insteilungbringen erreichen.
Nachdem die Leiter 11 gegenüber den Anschlüssen des Chips 15 in ihre genau richtige Lage gebracht worden sind, werden ihre Enden durch UItraschallschwexssung oder Wärmedruck oder durch sonstige geeignete Verfahren mit den entsprechenden Anschlüssen gleichzeitig auf einnn 1 verschweißt.
Im häufig vorkommenden Falle, in welchem die Anschlüsse des Chips aus Aluminium hergestellt sind, wird zweckmäßigerweise die Ultraschallschweißung verwendet. In jedem Falle kann das Schweißen für alle Leiter und alle Anschlüsse eines Chips auf einmal stattfinden.
2 09871/0570
Das angeschweißte Chip steht mit den Leitern fest in Zusammenhang, so daß es sich durch Anheben des Hilfsträgers aus dem Behälter 16 entnehmen läßt.
Dieser Vorgang wird so oft wiederholt, wie Chips auf dem Keramikträger zusammengebaut werden sollen, und zwar nicht nur, wenn die Chips aus einem einzigen Behälter entnommen werden, sondern auch, wenn sie aus verschiedenen Behältern geliefert werden. Die Biegsamkeit des "Ristontl-Materials an den zwischen den Chips liegenden Stellen läßt das Anschweißen eines Chips selbst dann zu, wenn die angrenzenden Chips bereits in ihrer richtigen Lage angebracht sind. Am Ende dieser Reihe von Arbeitsgängen trägt der Hilfsträger 13 in. jeder seiner Öffnungen das entsprechende, mit den Innenenden der Leiter 11 verschweißte Chip mit integrierter Schaltung.
Jetzt werden der gesamte Hilfsträger 13 und die an ihm angebrachten Chips über den Keramikträger 1 gelegt und so in Stellung gebracht, daß, wie in Fig. 5 für eine der Öffnungen gezeigt, die auf dem Keramikträger vorhandenen Leitungsergänzungen 5 mit den Mittelteilen der Leiter 11 in Berührung stehen. Auch bei diesem Beispiel kann die Genauigkeit der Übereinstimmung zwischen den Leitungsergänzungen 5 und den Leitern 11 durch passende Verwendung der zum Aufbringen der Leitungsergänzungen auf den Träger zum Bestimmen der Form und der Lage der Leiter benutzten Maske erzielt werden. In Fig. 6 ist der Einfachheit halber angenommen worden, daß die Dicke der Leitungsergänzungen die gleiche ist wie die des Chips 15 und daß deshalb ihre Oberflächen sich in gleicher Höhe befinden. Diese Bedingung ist leicht erfüllbar mit Hilfe des in dem italienischen Patent 846 3^7 beschriebenen Verfahrens, welches ein elektrolytisches Anwachsen der auf den Keramikträger aufgebrachten Leiter vorsieht und demzufolge das Vergrößern der Höhe der Leitungeergänzungen bi· zur erforderlichen Höhe
- 10 -
209821/0570
ermöglicht. Es ist jedoch nicht notwendig, diese Bedingung strikt zu erfüllen, da der Höhenunterschied in der Größenordnung von wenigem /u liegt und der Abstand zwischen den Anschlüssen des Chips und der Leitungsergänzungen des Trägers in der Größenordnung von Millimetern liegt.
Andernfalls können in dem Keramikträger, in welchem das Chip enthalten ist, Öffnungen oder Ausnehmungen vorgesehen werden, damit sich seine Oberseite in der erforderliche Höhe befindet.
Auf diese Weise läßt sich das mehrfache und gleichzeitige Verschweißen der Leiter 11 mit den unter ihnen liegenden Leitungsergänzungen entweder für sämtliche Leiter oder für passende Gruppen von ihnen durchführen.
Diese Leitungsergänzungen sind gewöhnlich aus Gold hergestellt, und ihr Verschweißen mit Aluminiumleitern mit Hilfe eines der bekannten Verfahren macht keine Schwierigkeiten.
Darauf werden mit Hilfe einer Stanzvorrichtung die Leiter auf der Seite außerhalb der Chips unmittelbar angrenzend an die Leitungsergänzungen abgeschert, worauf der Hilfsträger 13 entfernt werden kann, um das über die sich ergebenden Richtleitungen 17 an die Leitungsergänzungen 5 angeschlossene Chip 15 in seiner richtigen Lage zurückzulassen.
Auf diese Weise ermöglicht das Verfahren nach der Erfindung in sehr genauer und zuverlässiger Weise und mittels einer Reihe von leicht mechanisier- und automatisierbaren Arbeitsgängen den mechanischen Zusammenbau und den elektrischen Anschluß der Chips mit integrierter Schaltung an den die Verbindungsleitungen tragenden Keramikträger.
- 11 -
209821/0570
Beim beschriebenen Beispiel ist die Anzahl der zusammenzubauenden Chips der/lDinfach- und Klarheit halber auf vier begrenzt, jedoch ist selbstverständlich, daß das beschriebene Verfahren um so vorteilhafter ist, je höher die Anzahl der zusammenzubauenden Chips ist. Praktisch kann diese Anzahl mehrere Zehner betragen oder auch in der Größenordnung von Hunderten J iegen.
Das Verfahren nach der Erfindung ermöglicht es, sr-hr komplexe Schaltungen mit einer beachtenswerten Anzahl von einzelnen Ibauteilen zu kompakten Einheiten von hoher Betriebssicherheit zusammenzubauen und auf diese Weise eine Fertigungsgeschwindigkeit zu erreichen, die größer ist als die, die erreichbar wäre, wenn die gesamte Schaltung als integrierte SchaJtung an einem einzigen Halbleiterträger horzusteJlen wäre.
Es sei bemerkt, daß nach dom Verschweißen der Jniienenden der Rieht leitungen mit den Anschlüssen der integrierten Schaltungen diese Schaltan,en Funktionstests unterworfen werden können, da die Außenenden der Leiter 11 zugängJich, gegeneinander isoliert und an die Anschlüsse angeschlossen sind. Sie sind durch die Prüfsonden der TeM vorrichtungen leicht erreichbar, da ihre Abmessungen und ihre wechselseitigen Abstände vi-;l ,größer sind als die der Anschlüsse der integrierten Schaltungen.
Die vorstehende Beschreibung gibt als bevorzugtos Verfahren ^viir Erzielen des Hi If J? fr ägers nach Fig. 2 das das i sol ier tn-'ie und lichtempf irili ehe, ir-it "Riston" bezeichnete Material verbündende und in der e ζ viihnten deutschen Patentanmeldung voir 1'+. Oktcbei 1971 beschriebene Verfahren an, Dieses Verfahren ist je iv»ch nicht das einzig b: luchbare !zur Herstellung eines solchen Traf«:, s. Beispielsweise können die Öffnungen 12 durch Ausstanzen in einer Platte aus nicht lichtempfindlichem isolierenden Material erzielt werden.
- 12
Darauf werden auf die Platte eine Aluminiumfolie festhaftend angebfacht und aus ihr die Leiter 11 und der Rahmen 9 durch Lichtätzen erzielt, während das Verfahren weiter wie vorstehend beschrieben ablaufen kann»
Bs leuchtet ein» daß in diesem Falle zum Erzielen einer einwandfreien Zentrierung der Leiter 11 zu den öffnungen besondere Sorgfalt walten muß.
Patentansprüche t
- 13 -
209821/0570

Claims (3)

  1. _,i3 _ 215208?
    Patentansprüche
    Verfahren zum Zusammenbauen einer Vielzahl von mindestens ein elektronisches Bauelement enthaltenden und mit Verbindungsanschlüssen versehenen Chips auf einem mit Leitern und Leitungsergänzungen für den Anschluß an die Verbindungsanschlüsse versehenen isolierenden Träger, gekennzeichnet durch die Verwendung eines Hilfsträgers (13)» der aus einer isolierenden Platte (1O) besteht, die mit Öffnungen (12) zur gesonderten Aufnahme jeweils eines der Chips (T5) und mit einer Vielzahl von an ihr festhaftenden und in die Öffnungen hineinragenden Leitern (11) versehen ist, und dadurch, daß die Anschlüsse von mindestens einem Chip (15) mit den Innenenden der an dem Hilfsträger vorhandenen Leiter (11) auf einmal verschweißt werden, dieser Vorgang so oft wiederholt wird, wie zusammenzubauende Chips (15) vorhanden sind, um den Hilfsträger mit allen in den entsprechenden Öffnungen angeordneten Chips fest in Zusammenhang zu bringen, worauf der Hilfsträger mit den Chips in der Weise auf den isolierenden Träger (i) gelegt wird, daß die an dem isolierenden Träger vorhandenen Leitungsergänzungen (5) sich mit den Mittelteilen der Leiter (11) decken, dann die Leitungsergänzungen mit den Mittelteilen der Leiter verschweißt und die Leiterteile außerhalb der Leitungsergänzungen abgeschert werden, so daß nach Entfernen des Hilfsträgers Chips (15) erzielt werden, die an den Leitungsergänzungen starr befestigt und mit ihnen durch den verbleibenden Teil (17) der Leiter (11) elektrisch verbunden sind.
    209821/0570
  2. 2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß die an dem Hilfsträger (13) vorgesehenen Leiter (11) gegeneinander isoliert werden.
  3. 3. Hilfsträger zum Zusammenbauen einer Vielzahl von Chips auf einem isolierenden Träger nach Anspruch 1, dadurch gekennzeichnet, daß er aus einer isolierenden Platte (1O) besteht, die mit Öffnungen (12) zur gesonderten Aufnahme jeweils eines der Chips (15) und mit einer Vielzahl von an ihr festhaftenden und in die Öffnungen hineinragenden Leitern (11) versehen ist.
    MB/Sch - 22 778
    209821/0570
    1 1^ *
    Leerseite
DE2152081A 1970-11-05 1971-10-15 Verfahren zum Anbringen von Chips mit integrierter Schaltung auf einem isolierenden Träger Expired DE2152081C2 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
IT3133370 1970-11-05
IT3182870 1970-11-17

Publications (2)

Publication Number Publication Date
DE2152081A1 true DE2152081A1 (de) 1972-05-18
DE2152081C2 DE2152081C2 (de) 1982-04-29

Family

ID=26328921

Family Applications (2)

Application Number Title Priority Date Filing Date
DE2151765A Expired DE2151765C2 (de) 1970-11-05 1971-10-14 Verfahren zum Kontaktieren von integrierten Schaltungen mit Beam-Lead-Anschlüssen
DE2152081A Expired DE2152081C2 (de) 1970-11-05 1971-10-15 Verfahren zum Anbringen von Chips mit integrierter Schaltung auf einem isolierenden Träger

Family Applications Before (1)

Application Number Title Priority Date Filing Date
DE2151765A Expired DE2151765C2 (de) 1970-11-05 1971-10-14 Verfahren zum Kontaktieren von integrierten Schaltungen mit Beam-Lead-Anschlüssen

Country Status (5)

Country Link
US (2) US3795043A (de)
DE (2) DE2151765C2 (de)
FR (2) FR2112466B1 (de)
GB (2) GB1372592A (de)
NL (1) NL7114747A (de)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2625383A1 (de) * 1975-06-04 1976-12-16 Raytheon Co Schaltungspackung mit mindestens einer integrierten schaltung, verbindungstraeger fuer eine derartige schaltungspackung, verfahren zur herstellung des verbindungstraegers sowie verfahren zum zusammenbau der schaltungspackung
DE3424241A1 (de) * 1983-07-04 1985-01-17 Cables Cortaillod S.A., Cortaillod Automatisiertes herstellungsverfahren fuer eine gedruckte schaltung bzw. leiterplatte und deren anwendungsbereich

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4048438A (en) * 1974-10-23 1977-09-13 Amp Incorporated Conductor patterned substrate providing stress release during direct attachment of integrated circuit chips
US3960561A (en) * 1975-04-10 1976-06-01 International Business Machines Corporation Method for making electrical lead frame devices
US4189825A (en) * 1975-06-04 1980-02-26 Raytheon Company Integrated test and assembly device
US4064552A (en) * 1976-02-03 1977-12-20 Angelucci Thomas L Multilayer flexible printed circuit tape
US4312117A (en) * 1977-09-01 1982-01-26 Raytheon Company Integrated test and assembly device
NL7713758A (nl) * 1977-12-13 1979-06-15 Philips Nv Halfgeleiderinrichting.
US4209355A (en) * 1978-07-26 1980-06-24 National Semiconductor Corporation Manufacture of bumped composite tape for automatic gang bonding of semiconductor devices
US4247623A (en) * 1979-06-18 1981-01-27 Eastman Kodak Company Blank beam leads for IC chip bonding
US4342151A (en) * 1979-06-18 1982-08-03 Eastman Kodak Company Blank and process for the formation of beam leads for IC chip bonding
DE3019207A1 (de) * 1980-05-20 1981-11-26 GAO Gesellschaft für Automation und Organisation mbH, 8000 München Traegerelement fuer einen ic-chip
EP0078606A3 (de) * 1981-11-02 1985-04-24 Texas Instruments Incorporated Halbleiterzusammenbau mit Drahtträger
DE3234744C2 (de) * 1982-09-20 1984-11-22 Siemens AG, 1000 Berlin und 8000 München Einrichten zum Halten mehrerer, jeweils mit integrierten Schaltkreisen versehenen Halbleiterplättchen beim Kontaktieren mit auf einem filmförmigen Substrat ausgebildeten Streifenleitern
US4627151A (en) * 1984-03-22 1986-12-09 Thomson Components-Mostek Corporation Automatic assembly of integrated circuits
FR2601502B1 (fr) * 1986-07-09 1989-04-28 Em Microelectronic Marin Sa Dispositif electronique semi-conducteur comportant un element metallique de refroidissement
EP0260490A1 (de) * 1986-08-27 1988-03-23 Kabushiki Kaisha Toshiba Verbindungsschicht für ein elektronisches Bauelement und Verfahren zum Verbinden eines elektronischen Bauelementes mit einer solchen Schicht
FR2614134B1 (fr) * 1987-04-17 1990-01-26 Cimsa Sintra Procede de connexion d'un composant electronique pour son test et son montage, et dispositif de mise en oeuvre de ce procede
US5156996A (en) * 1991-04-12 1992-10-20 Itt Corporation Method for forming gold ribbon connectors for microwave integrated circuits
SE470501B (sv) * 1992-10-07 1994-06-06 Ericsson Telefon Ab L M Förfarande vid montering på ett substrat av en TAB-krets, varvid TAB-strukturens anslutningar utgörs av ett elektriskt ledande anslutningsmönster som framställts på en filmremsa och vilket är anslutet till TAB-strukturens halvledarkretsbricka
US6581278B2 (en) * 2001-01-16 2003-06-24 St Assembly Test Service Ltd. Process and support carrier for flexible substrates
KR100654338B1 (ko) * 2003-10-04 2006-12-07 삼성전자주식회사 테이프 배선 기판과 그를 이용한 반도체 칩 패키지
JP4160069B2 (ja) * 2005-09-28 2008-10-01 富士通株式会社 反射器を備えた光通信デバイスおよび光通信デバイスへの反射器の形成方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB1162184A (en) * 1966-03-09 1969-08-20 Ibm Improvements in and relating to Connections to Solid State Devices
DE1614575A1 (de) * 1966-08-16 1970-05-27 Signetics Corp Aufbau einer integrierten Schaltung und Verfahren zum Herstellen dieses Aufbaues

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US2981877A (en) * 1959-07-30 1961-04-25 Fairchild Semiconductor Semiconductor device-and-lead structure
US3271625A (en) * 1962-08-01 1966-09-06 Signetics Corp Electronic package assembly
US3195026A (en) * 1962-09-21 1965-07-13 Westinghouse Electric Corp Hermetically enclosed semiconductor device
US3374537A (en) * 1965-03-22 1968-03-26 Philco Ford Corp Method of connecting leads to a semiconductive device
US3390308A (en) * 1966-03-31 1968-06-25 Itt Multiple chip integrated circuit assembly
US3440027A (en) * 1966-06-22 1969-04-22 Frances Hugle Automated packaging of semiconductors
US3544857A (en) * 1966-08-16 1970-12-01 Signetics Corp Integrated circuit assembly with lead structure and method
US3641661A (en) * 1968-06-25 1972-02-15 Texas Instruments Inc Method of fabricating integrated circuit arrays

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB1162184A (en) * 1966-03-09 1969-08-20 Ibm Improvements in and relating to Connections to Solid State Devices
DE1614575A1 (de) * 1966-08-16 1970-05-27 Signetics Corp Aufbau einer integrierten Schaltung und Verfahren zum Herstellen dieses Aufbaues

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
In Betracht gezogene ältere Anmeldung: DE-OS 21 51 765 *

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2625383A1 (de) * 1975-06-04 1976-12-16 Raytheon Co Schaltungspackung mit mindestens einer integrierten schaltung, verbindungstraeger fuer eine derartige schaltungspackung, verfahren zur herstellung des verbindungstraegers sowie verfahren zum zusammenbau der schaltungspackung
DE3424241A1 (de) * 1983-07-04 1985-01-17 Cables Cortaillod S.A., Cortaillod Automatisiertes herstellungsverfahren fuer eine gedruckte schaltung bzw. leiterplatte und deren anwendungsbereich

Also Published As

Publication number Publication date
DE2151765C2 (de) 1983-06-16
DE2152081C2 (de) 1982-04-29
FR2114810A5 (de) 1972-06-30
FR2112466A1 (de) 1972-06-16
US3795043A (en) 1974-03-05
GB1373008A (en) 1974-11-06
GB1372592A (en) 1974-10-30
US3785044A (en) 1974-01-15
DE2151765A1 (de) 1972-05-10
FR2112466B1 (de) 1975-07-18
NL7114747A (de) 1972-05-09

Similar Documents

Publication Publication Date Title
DE2152081A1 (de) Verfahren zum Anbringen von Chips mit integrierter Schaltung auf Zwischenverbindungstraegern
DE2752438C2 (de) Träger für eine integrierte Schaltung
DE2843144C2 (de)
DE69508835T2 (de) Dreidimensionale Verbindung von Gehäusen elektronischer Bausteine wobei gedruckte Schaltungen angewendet werden
DE3850224T2 (de) Verbindungstechnik mit dielektrischen Schichten.
DE3017892A1 (de) Anzeigevorrichtung mit lichtemittierenden dioden
DE1616734A1 (de) Verfahren zum wahlweisen Verbinden der in mehreren Ebenen verlaufenden flaechenhaften Leitungszuege eines mehrschichtigen Isolierstofftraegers
DE2125511A1 (de) Verfahren zur Herstellung von elektrischen Verbindungen mit zumindest einer öffnung einer Trägerschicht sowie mit diesen Verbindungen versehene Schaltungsplatte
DE3149641A1 (de) "eleketrische schaltungsplatte und verfahren zu ihrer herstellung"
DE4317125A1 (de) Monolithischer Mehrschicht-Chip-Induktor und Verfahren zu dessen Herstellung
DE2460215A1 (de) Leuchtdioden-anordnung
DE68928193T2 (de) Halbleiterchip und Verfahren zu seiner Herstellung
DE10014620A1 (de) Verfahren zur Herstellung eines Trägerbandes mit einer Vielzahl von elektrischen Einheiten, jeweils aufweisend einen Chip und Kontaktelemente
DE2103064A1 (de) Vorrichtung zur Herstellung von Modulelementen
DE102017107069A1 (de) Stromdetektor
DE2315711A1 (de) Verfahren zum kontaktieren von in einem halbleiterkoerper untergebrachten integrierten schaltungen mit hilfe eines ersten kontaktierungsrahmens
DE1922654C3 (de) Elektrische Festkörperschaltungsanordnung
DE69609921T2 (de) Herstellungsverfahren einer halbleiteranordnung geeignet zur oberflächenmontage
DE2439670A1 (de) Elektrische schaltungsanordnung mit einem substrat und mit darauf aufgebrachten elektrischen bauelementen sowie verfahren zur herstellung einer solchen schaltungsanordnung
DE2633884A1 (de) Elektronische vorrichtung mit flexiblem film als traegerplatte und verfahren zu deren herstellung, insbesondere elektronischer taschenrechner
DE3731787C2 (de) Anordnung von mehreren IC's auf einem Bandstreifen aus Isoliermaterial
DE1490197A1 (de) Anschlusstafel fuer elektrische Schaltungselemente
DE69026491T2 (de) Herstellungsverfahren von einer Halbleitervorrichtung in flacher Einkapselung
DE3234895A1 (de) Elektrisches bauelement, insbesondere chip-bauelement und verfahren zur herstellung des bauelements
DE2031285C3 (de) Verfahren zum Herstellen einer Anzahl plättchenförmiger elektronischer Bauelemente mit Kunststoffgehäuse

Legal Events

Date Code Title Description
OD Request for examination
D2 Grant after examination
8339 Ceased/non-payment of the annual fee